JP2006024699A

JP2006024699A - Method of manufacturing multilayer printed wiring board

Info

Publication number: JP2006024699A
Application number: JP2004200719A
Authority: JP
Inventors: Shinka Ri; 辰華李
Original assignee: Nippon CMK Corp; CMK Corp
Current assignee: Nippon CMK Corp; CMK Corp
Priority date: 2004-07-07
Filing date: 2004-07-07
Publication date: 2006-01-26

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer printed wiring board capable of improving the alignment accuracy of vias for interlayer connection. <P>SOLUTION: The method uses an insulating base material provided with conductive circuits on the both surface and backside as a core substrate and laminates a layer insulation resin layer and a conductive layer alternately on the upper surface and the lower surface of the core substrate. It comprises a step for forming the alignment mark of a projection structure by spot facing processing to the core of an inner layer, and a step for forming interlayer connection vias by using the alignment mark as a fiducial. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、層間接続用ビアの位置合わせ精度に優れた多層プリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer printed wiring board excellent in alignment accuracy of interlayer connection vias.

近年、プリント配線板の小型化や高密度化が求められる中で、それに伴う層間接続箇所などの電気的な重要箇所における位置合わせ精度が要求されるようになってきている。これら位置合わせ精度のプリント配線板における技術的な箇所としては、位置合わせ基準となるアライメント用のマーク類が重要な役割を示す。ここで、従来の技術におけるアライメント用マークを使用した層間接続箇所における位置合わせ方法について図３を用いて説明する。 In recent years, with the demand for miniaturization and high density of printed wiring boards, there has been a demand for alignment accuracy at important electrical locations such as interlayer connection locations. As technical points in the printed wiring board having such alignment accuracy, alignment marks serving as alignment references play an important role. Here, the alignment method in the interlayer connection location using the alignment mark in the prior art will be described with reference to FIG.

図３（ａ）は、プリント配線板の内層となる銅箔付き両面コア基材１の銅箔に、アライメント用マーク３及びＢＶＨ（ブラインドビアホール）用の受けランド６を始めとする回路形成を行ない、次いでビルドアップ部となる絶縁基材２と表層銅箔８を積み重ねて得られたビルドアップ構造の多層プリント配線板を模式的に示したものである。 FIG. 3A shows a circuit formation including alignment marks 3 and receiving lands 6 for BVH (blind via holes) on the copper foil of the double-sided core substrate 1 with copper foil which is the inner layer of the printed wiring board. Then, a multilayer printed wiring board having a build-up structure obtained by stacking the insulating base material 2 and the surface layer copper foil 8 to be the build-up part is shown schematically.

従来の技術における層間接続用ビアの位置合わせ方法としては、始めに、図３（ａ）内のアライメント用マーク３をＸ線などを使用して読み取り、図３（ｂ）の貫通スルーホール１０を形成する。次いで、貫通スルーホール１０を基準に回路形成を行ない、図３（ｃ）のプリント配線板の表層銅箔８にアライメント用マーク１１及び層間接続用ビアを作成するウインドウ部１２を形成する。次いで、当該表層のアライメント用マーク１１を基準として、レーザ加工の位置合わせを行ない、図３（ｄ）に示されるように層間接続用ビア７を形成する（例えば特許文献１参照）。 As a method for aligning interlayer connection vias in the prior art, first, the alignment mark 3 in FIG. 3A is read using an X-ray or the like, and the through-through hole 10 in FIG. Form. Next, a circuit is formed on the basis of the through-through hole 10 to form an alignment mark 11 and a window portion 12 for creating an interlayer connection via on the surface copper foil 8 of the printed wiring board of FIG. Next, the alignment of the laser processing is performed with reference to the alignment mark 11 on the surface layer, and the interlayer connection via 7 is formed as shown in FIG. 3D (see, for example, Patent Document 1).

斯かる従来の技術では、プリント配線板の層間接続用ビア７を形成する際に、次のような要因により位置合わせ精度が低下する。１点目は、Ｘ線などを使用してプリント配線板の内層のアライメント用マーク３（図３（ａ）参照）を読み取る際には透過方法にて確認するために、コントラスト精度が低下し、具体的には約３０μｍ程度の読み取りズレ不具合を生じることがある。 In such a conventional technique, when forming the interlayer connection via 7 of the printed wiring board, the alignment accuracy is lowered due to the following factors. The first point is that when the alignment mark 3 (see FIG. 3A) on the inner layer of the printed wiring board is read using an X-ray or the like, the contrast accuracy is lowered to confirm by the transmission method. Specifically, a reading misalignment of about 30 μm may occur.

２点目は、前記内層のアライメント用マーク３を基準に回路形成用の基準穴となる貫通スルーホール１０（図３（ｂ）参照）を形成する際に、約５０μｍ程度の穴あけズレ不具合を生じることがある。これは、工業的な量産を背景とした場合に、プリント配線板を複数枚重ね、一度にドリル穴あけ加工を行なうことがあるが、その際にドリルの入射角度が傾くと複数枚重ねたプリント配線板に対して、斜めにドリルが入り、特に最下部に重ねられたプリント配線板は影響を受け易く、大きな穴あけズレ不具合を生じる。 The second point is that when the through-through hole 10 (see FIG. 3B) serving as a reference hole for circuit formation is formed on the basis of the alignment mark 3 on the inner layer, a hole misalignment defect of about 50 μm occurs. Sometimes. This is because, in the context of industrial mass production, multiple printed wiring boards may be stacked and drilled at once, but if the incident angle of the drill is tilted, multiple printed wiring boards are stacked. A printed wiring board that is obliquely drilled with respect to the board and that is superposed particularly on the lowermost part is easily affected, resulting in a large hole misalignment defect.

３点目は、前記表層のアライメント用マーク１１を回路形成する際に、約２５μｍ程度の回路形成ズレ不具合を生じることがある。これは、回路形成工程で生じる露光機の機械的な合わせ精度や回路形成用フィルムの伸縮などの問題により生じるためである。 Third, when forming the surface alignment mark 11 on a circuit, there may be a circuit formation misalignment of about 25 μm. This is because it is caused by problems such as mechanical alignment accuracy of the exposure machine and expansion / contraction of the circuit forming film that occur in the circuit forming process.

そのため、従来の方法による層間接続用ビア７の形成では位置ズレ不具合の要素が多く、Ｘ線を使用した内層のアライメント用マークの読み取りの際に３０μｍ、貫通スルーホール１０を形成する際に５０μｍ、表層のアライメント用マーク１１を回路形成する際に２５μｍのズレが生じ、ズレ量の合計としては１００μｍ以上となることがある。 Therefore, in the formation of the interlayer connection via 7 by the conventional method, there are many elements of misalignment, 30 μm when reading the alignment mark of the inner layer using X-rays, 50 μm when forming the through-hole 10, When the surface alignment mark 11 is formed in a circuit, a deviation of 25 μm occurs, and the total deviation may be 100 μm or more.

従って、従来の方法では、プリント配線板に関する小型化や高密度化の需要に対応し得ないと云う問題があり、特に、合わせに関して高い目標値の仕様が要求される場合には、目的とするプリント配線板を得ることができないのが実状であった。
特開平１０−２４７７８１号公報 Therefore, the conventional method has a problem that it cannot respond to the demand for miniaturization and high density regarding the printed wiring board, and particularly when a high target value specification is required for the alignment. The actual situation is that a printed wiring board cannot be obtained.
Japanese Patent Laid-Open No. 10-247781

以上のような従来の問題と実状に鑑み、本発明が解決しようとする課題は、プリント配線板に関する小型化や高密度化の要求に対応し得る、特に、合わせに関して高い目標値の仕様が要求されるプリント配線板の仕様において、層間接続用ビアの位置合わせ精度を向上させることができるプリント配線板の製造方法を提供することにある。 In view of the conventional problems and actual situations as described above, the problem to be solved by the present invention is able to meet the demands for miniaturization and high density related to the printed wiring board. An object of the present invention is to provide a method of manufacturing a printed wiring board that can improve the alignment accuracy of interlayer connection vias in the specifications of the printed wiring board.

本発明者は上記課題を解決するために種々研究を重ねた。その結果、プリント配線板の内層のコア部内にアライメント用マークを設ければ、位置合わせ精度を向上させることができ、また、マット面とシャイニー面との銅箔の色の違いを活用すれば、アライメント用マークのコントラスト機能を向上させることができることを見出して本発明を完成するに至った。 The present inventor has made various studies in order to solve the above problems. As a result, if the alignment mark is provided in the core portion of the inner layer of the printed wiring board, the alignment accuracy can be improved, and if the difference in the color of the copper foil between the matte surface and the shiny surface is utilized, The inventors have found that the contrast function of the alignment mark can be improved and have completed the present invention.

すなわち、本発明は、表裏に導体回路を備えた絶縁基材をコア基板として、該コア基板の上下に層間絶縁樹脂層と導体層を交互に積層する多層プリント配線板の製造方法であって、内層のコア部にザグリ加工により凸部構造体のアライメント用マークを形成する工程と、当該アライメント用マークを基準に層間接続用ビアを形成する工程とを有することを特徴とする多層プリント配線板の製造方法により上記課題を解決したものである。 That is, the present invention is a method for manufacturing a multilayer printed wiring board in which an insulating base material provided with conductor circuits on the front and back sides is used as a core substrate, and interlayer insulating resin layers and conductor layers are alternately stacked on the upper and lower sides of the core substrate, What is claimed is: 1. A multilayer printed wiring board comprising: a step of forming an alignment mark for a convex structure by counterboring in a core portion of an inner layer; and a step of forming an interlayer connection via on the basis of the alignment mark The above-described problems are solved by a manufacturing method.

本発明によれば、プリント配線板の内層コア部内に識別し易いアライメント用マークが設けられているので、該アライメント用マークを基準とすることにより、ビルドアップ基板などに使用する層間接続用ビアの合わせ精度が向上する結果、位置合わせ精度に優れた多層プリント配線板を得ることができる。 According to the present invention, since an easily identifiable alignment mark is provided in the inner layer core portion of the printed wiring board, by using the alignment mark as a reference, an interlayer connection via used for a build-up board or the like can be used. As a result of the improved alignment accuracy, a multilayer printed wiring board with excellent alignment accuracy can be obtained.

本発明の実施の形態を図１及び図２を使用して説明する。 An embodiment of the present invention will be described with reference to FIGS.

本発明の多層プリント配線板の製造例を、図１を用いて説明する。図１（ａ）は、プリント配線板の内層となる銅箔付き両面コア基材１の内層銅箔４、５に、アライメント用マーク３の頂部及びＢＶＨ用のレーザ受けランド６を始めとする回路形成を行ない、次いでビルドアップ部となる絶縁基材２と表層銅箔８を積み重ねて得られたビルドアップ構造の多層プリント配線板を模式的に示している。 A manufacturing example of the multilayer printed wiring board of the present invention will be described with reference to FIG. FIG. 1A shows a circuit including a top portion of an alignment mark 3 and a laser receiving land 6 for BVH on inner layer copper foils 4 and 5 of a double-sided core substrate 1 with a copper foil which is an inner layer of a printed wiring board. The multilayer printed wiring board of the buildup structure obtained by forming and then stacking the insulating base material 2 and the surface layer copper foil 8 which become a buildup part is typically shown.

前記回路形成の際、アライメント用マーク３の頂部の周辺の内層銅箔４はアライメント用マーク３の頂部を取り囲むように配置形成される。また、アライメント用マーク３の頂部とは反対側の両面コア基材１面に、アライメント用マーク３の底部となる内層銅箔５が配置形成される。 When the circuit is formed, the inner layer copper foil 4 around the top of the alignment mark 3 is arranged and formed so as to surround the top of the alignment mark 3. In addition, an inner layer copper foil 5 serving as the bottom of the alignment mark 3 is disposed and formed on the surface of the double-sided core base material 1 opposite to the top of the alignment mark 3.

次に、アライメント用マーク３の頂部の直上部より、カッパーダイレクト加工方法を使用して、表層銅箔８を貫通するレーザを照射し、アライメント用マーク３の頂部は残存するように、アライメント用マーク３の近傍の絶縁層を除去して図１（ｂ）に示したような凸部構造体よりなるアライメント用マーク３をプリント配線板の内層コア部内に形成する。ここでのレーザ照射には、例えばレーザ機として三菱電機株式会社製「ＭＬ６０５ＧＴＸ（発振器：５１００Ｕ−Ｓ１）」が好適に使用される。また、このレーザ照射の際、レーザ光の絞り用のマスクを使用し、銅箔を突き破る１stショット目および絶縁層部を燃焼させる２ndショット目のレーザエネルギーを調整して行なうのが好ましい。 Next, the alignment mark 3 is irradiated with a laser penetrating the surface copper foil 8 from directly above the top of the alignment mark 3 using the copper direct processing method so that the top of the alignment mark 3 remains. 3 is removed and an alignment mark 3 made of a convex structure as shown in FIG. 1B is formed in the inner core portion of the printed wiring board. For this laser irradiation, for example, “ML605GTX (oscillator: 5100U-S1)” manufactured by Mitsubishi Electric Corporation is suitably used as a laser machine. In this laser irradiation, it is preferable to adjust the laser energy of the first shot that breaks through the copper foil and the second shot that burns the insulating layer using a mask for narrowing the laser beam.

このレーザ加工での条件としては、例えば前記１stショット目に、周波数１００Hz、パルス幅１２μｍ、ショット数１、マスク３．０mm、エネルギー２０．４mj、サイクル式パルスモードが好適に使用される。また、前記２ndショット目には、周波数１００Hz、パルス幅５μｍ、ショット数５、マスク３．０mm、エネルギー５．９mj、サイクル式パルスモードを好適に使用される。また、ザグリ加工プログラムについては、例えば、ビアピッチ９０μｍとし、狙いとするピア径は１００μｍとするのが好ましい。 As conditions for this laser processing, for example, a frequency of 100 Hz, a pulse width of 12 μm, a shot number of 1, a mask of 3.0 mm, an energy of 20.4 mj, and a cycle pulse mode are preferably used for the first shot. For the second shot, a frequency of 100 Hz, a pulse width of 5 μm, a shot number of 5, a mask of 3.0 mm, an energy of 5.9 mj, and a cycle pulse mode are preferably used. For the counterbore processing program, for example, the via pitch is preferably 90 μm, and the target peer diameter is preferably 100 μm.

このようにして得られたプリント配線板の内層コア部内に設けたアライメント用マーク３を基準として、レーザ加工の位置合わせを行ない、図１（ｃ）に示したようにプリント配線板の層間接続用ビア７をレーザ照射により形成する。 The alignment of the laser processing is performed on the basis of the alignment mark 3 provided in the inner layer core portion of the printed wiring board thus obtained, and for interlayer connection of the printed wiring board as shown in FIG. A via 7 is formed by laser irradiation.

前記従来技術ではプリント配線板の表層部のアライメント用マーク１１を使用するのに対して、本発明によれば、内層のコア部のアライメント用マーク３を使用し得る。従って、これにより、レーザ受けランド６に対してズレ量の少ない層間接続用ビア７を形成することが可能になる。 In the prior art, the alignment mark 11 on the surface layer portion of the printed wiring board is used, whereas according to the present invention, the alignment mark 3 on the core portion of the inner layer can be used. Accordingly, it is possible to form the interlayer connection via 7 with a small amount of deviation from the laser receiving land 6.

従来技術と本発明技術を比較した場合、まず、図３に示される従来の工法では前記ズレを発生させる要因が大別して３箇所存在する。すなわち、ズレ要因の１点目は、図３（ａ）におけるＸ線などを使用した内層マークの読み取りの際に生じるズレ量、２点目は、図３（ｂ）における貫通スルーホール１０を形成する際に生じるズレ量、３点目は、図３（ｃ）におけるアライメント用マーク１１を回路形成する際の合わせに関するズレ量である。 When the prior art and the present invention are compared, first, the conventional method shown in FIG. 3 has three major causes of the deviation. That is, the first misalignment factor is the amount of misalignment that occurs when reading the inner layer mark using X-rays in FIG. 3A, and the second is the formation of the through-through hole 10 in FIG. The amount of misalignment that occurs when the alignment is performed, and the third point is the amount of misalignment related to the alignment when forming the alignment mark 11 in FIG.

本発明者は、上記従来技術におけるズレ量を具体的な数値を用いて算出したところ、１点目のＸ線を使用した内層マークの読み取りの際に生じるズレ量が３０μｍ、２点目の貫通スルーホール１０を形成する際に生じるズレ量が５０μｍ、３点目のアライメント用マーク１１を回路形成する際の合わせに関するズレ量が２５μｍであった。すなわち、従来技術の層間接続用ビアの形成方法では、ズレ量は前記の合計となるために、計１００μｍ以上のズレ量を発生させることになる。 The present inventor calculated the amount of deviation in the above-described prior art using specific numerical values. As a result, the amount of deviation generated when reading the inner layer mark using the first X-ray was 30 μm, and the second point was penetrated. The amount of misalignment generated when forming the through hole 10 was 50 μm, and the amount of misalignment related to alignment when forming the third alignment mark 11 was 25 μm. That is, in the conventional method for forming an interlayer connection via, since the amount of deviation is the above-mentioned total, a total amount of deviation of 100 μm or more is generated.

一方、本発明の場合には内層のコア部のアライメント用マーク３を使用し、加えて従来の技術でのＸ線を使用した内層マークの読み取りや貫通スルーホール１０の形成が製造工程として不要となるため、レーザ受けランド６に対してズレ量の少ない層間接続用ビア７を形成し得、具体的には２０μｍ以下のズレ量で層間接続用ビアを形成することが可能になる。 On the other hand, in the case of the present invention, the alignment mark 3 of the core portion of the inner layer is used, and in addition, the reading of the inner layer mark and the formation of the through-through hole 10 using the X-ray in the conventional technique are unnecessary as a manufacturing process. Therefore, the interlayer connection via 7 with a small shift amount can be formed with respect to the laser receiving land 6, and specifically, the interlayer connection via can be formed with a shift amount of 20 μm or less.

プリント配線板の小型化や高密度化を背景とし、位置合わせ精度を向上させることを目的として、本発明では更にアライメント用マークの読み取りをする際のコントラスト機能を向上せしめている。その内容について図２を用いて説明する。 With the background of miniaturization and high density of printed wiring boards, the present invention further improves the contrast function when reading alignment marks for the purpose of improving alignment accuracy. The contents will be described with reference to FIG.

本発明におけるアライメント用マーク３はザグリ加工により形成される。すなわち、図２（ａ）に示すように、アライメント用マーク３の頂部が形成された両面コア基材１の上に、ビルドアップ層を１回積み重ねた構造体に対して、表層銅箔８の上方よりレーザ９照射によるカッパーダイレクト加工にてザグリ構造の穴あけを行なって、図２（ｂ）に示すような凸部構造体よりなるアライメント用マーク３を形成している。 The alignment mark 3 in the present invention is formed by counterboring. That is, as shown to Fig.2 (a), on the double-sided core base material 1 in which the top part of the alignment mark 3 was formed, with respect to the structure which laminated | stacked the buildup layer once, surface copper foil 8 of A counterbore structure is drilled by copper direct processing by laser 9 irradiation from above to form an alignment mark 3 made of a convex structure as shown in FIG.

而して、本発明におけるアライメント用マーク３は図２（ｂ）に示すような凸部構造体となっているが、特にアライメント用マーク３の頂部露出面を両面コア基材１の銅箔のシャイニー面とすると共に、その底部露出面を両面コア基材１の銅箔のマット面とするのが、色の違いによりコントラスト機能が向上し、より識別し易くなり、望ましい。 Thus, the alignment mark 3 in the present invention has a convex structure as shown in FIG. 2 (b), and the top exposed surface of the alignment mark 3 is made of the copper foil of the double-sided core substrate 1. It is desirable to use the shiny surface and the bottom exposed surface as the matte surface of the copper foil of the double-sided core base material 1 because the contrast function is improved due to the difference in color and the identification becomes easier.

銅箔におけるマット面とシャイニー面との違いは、銅箔の用途に応じた表裏での凹凸粗化形状の違いであり、マット面とはプリント配線板の銅箔と絶縁材料との接着能力を向上させるために、表面に細かい凹凸粗化を形成した面であり、一方、シャイニー面とは電解銅箔表面の比較的平滑な面である。また、色別ではマット面が凹凸粗化形状を有しているため茶褐色もしくは暗い色である。一方、シャイニー面は電解銅箔表面で平滑な面であるため銅箔色もしくは明るい色である。 The difference between the matte surface and shiny surface in copper foil is the difference in the rough surface roughness on the front and back according to the purpose of the copper foil, and the matte surface is the bonding capacity between the copper foil of the printed wiring board and the insulating material. In order to improve the surface, a surface with fine unevenness is formed on the surface, while the shiny surface is a relatively smooth surface of the electrolytic copper foil surface. Further, by color, the mat surface has an uneven roughened shape, so it is brown or dark. On the other hand, since the shiny surface is a smooth surface on the surface of the electrolytic copper foil, it is a copper foil color or a bright color.

従って、本発明で使用している両面コア基材１では、内層銅箔５が絶縁材料と接する面がマット面（図２内５の上面粗化部）であり、同両面コア基板１の内層銅箔４の表面部がシャイニー面（図２内４の上面粗化部）である。因に、本発明では、アライメント用マーク３を内層コア部内に設けているので、凸部構造体となるアライメント用マーク３の底部と頂部とで異なった種類の銅箔を使用することが可能である。 Therefore, in the double-sided core substrate 1 used in the present invention, the surface on which the inner layer copper foil 5 is in contact with the insulating material is the matte surface (upper surface roughened portion 5 in FIG. 2). The surface portion of the copper foil 4 is a shiny surface (upper surface roughened portion 4 in FIG. 2). In the present invention, since the alignment mark 3 is provided in the inner core portion, it is possible to use different types of copper foils at the bottom and the top of the alignment mark 3 serving as a convex structure. is there.

このように、本発明によればコントラスト機能が向上せしめられているので、更に優れた層間接続用ビア７の位置合わせ精度が得られる結果、位置合わせが２０μｍ以下のズレ量で層間接続用ビア７を形成することができる。 As described above, according to the present invention, since the contrast function is improved, the alignment accuracy of the interlayer connection via 7 can be further improved. As a result, the alignment connection via 7 with a displacement amount of 20 μm or less is obtained. Can be formed.

以下本発明を実施例を挙げて更に説明する。 The present invention will be further described below with reference to examples.

両面コア基材１として、松下電工社製の両面銅張積層板「Ｒ−１７０５ＳＸ（板厚０．６mm、銅箔厚みが１２μｍ）」を使用し、サブトラクティブ工法における回路形成方法にて、ドライフィルムをラミネートした後に、露光（条件：６５mj／cm²）、現像（条件：１wt％炭酸ナトリウム水溶液、３０℃）を行ない、塩化第二鉄液（条件：５０℃）によりエッチングを行ない、ドライフィルムレジストを剥離（条件：３．０wt％水酸化ナトリウム水溶液）し、内層銅箔４にφ０．５mm〜１．０mm程度のアライメント用マーク３の頂部、ＢＶＨ用のレーザ受けランド６を始めとする回路形成並びにアライメント用マーク３の頂部の反対位置における内層銅箔５にランドを始めとする回路形成加工を行ない内層コア基板を得た。 A double-sided copper-clad laminate “R-1705SX (plate thickness 0.6 mm, copper foil thickness 12 μm)” manufactured by Matsushita Electric Works, Ltd. is used as the double-sided core substrate 1, and the circuit formation method in the subtractive method is used to dry the substrate. After laminating the film, exposure (condition: 65 mj / cm ² ), development (condition: 1 wt% sodium carbonate aqueous solution, 30 ° C.), etching with ferric chloride solution (condition: 50 ° C.), dry film The resist is peeled off (condition: 3.0 wt% sodium hydroxide aqueous solution), and the top of the alignment mark 3 having a diameter of about 0.5 mm to 1.0 mm on the inner layer copper foil 4 and the laser receiving land 6 for BVH are included. Formation and circuit formation processing including land was performed on the inner layer copper foil 5 at the position opposite to the top of the alignment mark 3 to obtain an inner layer core substrate.

得られた内層コア基板１に、積層前処理として表面黒化処理を行ない、ビルドアップ部となる絶縁基材２として松下電工社製のプリプレグ「Ｒ−１６６１ＨＤ（厚み０．０６mm）」と表層銅箔８として三井金属社製のスタンダード銅箔（厚み１２μｍ）（或いは日鉱マテリアルズ社製のＬＤ箔（厚み１２μｍ以下））を使用し、積層プレス（条件：昇温速度３．４℃／min、温度条件１８５℃、６８分保持、圧力３５kfg／cm²）し、図１（ａ）に示される多層プリント配線板を得た。 The obtained inner layer core substrate 1 is subjected to a surface blackening treatment as a pre-lamination treatment, and a prepreg “R-1661HD (thickness 0.06 mm)” manufactured by Matsushita Electric Works Co., Ltd. A standard copper foil (thickness 12 μm) manufactured by Mitsui Kinzoku Co., Ltd. (or an LD foil manufactured by Nikko Materials Co., Ltd. (thickness 12 μm or less)) is used as the foil 8, and a lamination press (condition: heating rate 3.4 ° C./min, The temperature was maintained at 185 ° C. for 68 minutes and the pressure was 35 kfg / cm ² ) to obtain the multilayer printed wiring board shown in FIG.

次いで、アライメント用マーク３の頂部の直上部より、カッパーダイレクト加工方法を使用して、表層銅箔８を貫通するレーザを照射した。この際に、アライメント用マーク３の頂部を残存せしめ、アライメント用マーク３の近傍の絶縁層はレーザの照射にて除去して、図１（ｂ）に示したように凸部構造体よりなるアライメント用マーク３をプリント配線板の内層コア部内に形成した。 Next, a laser penetrating the surface copper foil 8 was irradiated from directly above the top of the alignment mark 3 using a copper direct processing method. At this time, the top of the alignment mark 3 is left, the insulating layer near the alignment mark 3 is removed by laser irradiation, and the alignment formed by the convex structure as shown in FIG. The mark 3 was formed in the inner core portion of the printed wiring board.

ここでのレーザ照射には、レーザ機に三菱電機株式会社製「ＭＬ６０５ＧＴＸ（発振器：ａ５１００Ｕ−Ｓ１）」を使用し、また、レーザ光の絞り用のマスクを使用し、銅箔を突き破る１stショット目および絶縁層部を燃焼させる２ndショット目のレーザエネルギーを調整した。 For the laser irradiation here, “ML605GTX (oscillator: a5100U-S1)” manufactured by Mitsubishi Electric Corporation is used for the laser machine, and a mask for laser beam aperture is used to break through the copper foil. The laser energy of the second shot for burning the insulating layer was adjusted.

このレーザ加工での条件としては、前記１stショット目に、周波数１００Hz、パルス幅１２μｍ、ショット数１、マスク３．０mm、エネルギー２０．４mj、サイクル式パルスモードを使用した。また、前記２ndショット目には、周波数１００Hz、パルス幅５μｍ、ショット数５、マスク３．０mm、エネルギー５．９mj、サイクル式パルスモードを使用した。また、ザクリ加工プログラムについては、ビアピッチ９０μｍとし、狙いとするビア径は１００μｍとした。 As conditions for the laser processing, a frequency of 100 Hz, a pulse width of 12 μm, a shot number of 1, a mask of 3.0 mm, an energy of 20.4 mj, and a cycle pulse mode were used for the first shot. For the second shot, a frequency of 100 Hz, a pulse width of 5 μm, a shot number of 5, a mask of 3.0 mm, an energy of 5.9 mj, and a cycle type pulse mode were used. Further, for the pruning program, the via pitch was 90 μm and the target via diameter was 100 μm.

このようにして得られた、プリント配線板の内層コア部内に設けたアライメント用マーク３を使用して、図１（ｃ）に示したようにプリント配線板の層間接続用ビア７をレーザ照射（条件前項記載と同様）により形成し、多層プリント配線板を得た。 Using the alignment mark 3 provided in the inner layer core portion of the printed wiring board thus obtained, the interlayer connection via 7 of the printed wiring board is irradiated with laser as shown in FIG. The condition was the same as described in the previous section) to obtain a multilayer printed wiring board.

得られた多層プリント配線板は、位置合わせ精度が２０μｍ以下のズレ量で層間接続用ビア７が形成されていた。 In the obtained multilayer printed wiring board, the interlayer connection via 7 was formed with a deviation amount with a positioning accuracy of 20 μm or less.

本発明によって得られた多層プリント配線板は、図４の模式図に示すように、ＢＶＨ用のレーザ受けランド６の中心部に対して層間接続用ビア７が形成される。それに伴い、ビルドアップ部を数回積み重ねた構造においても図４（ｂ）に示すように層間接続のスタックドビア（ＢＶＨの直上にＢＶＨが設置される構造）１３が直列状態に配置され良好である。しかしながら、従来の方法によって得られた多層プリント配線板は、図４（ｃ）に示すように層間接続のスタックドビア１３が徐々に傾き、層間接続用ビア間のショートなどを引き起こし、プリント配線板の電気的な不具合を生じ易い。 In the multilayer printed wiring board obtained by the present invention, an interlayer connection via 7 is formed at the center of the BVH laser receiving land 6 as shown in the schematic diagram of FIG. Accordingly, even in a structure in which the build-up portions are stacked several times, stacked vias (structure in which BVH is installed immediately above BVH) 13 are arranged in series as shown in FIG. However, in the multilayer printed wiring board obtained by the conventional method, as shown in FIG. 4C, the interlayer connection stacked via 13 gradually inclines, causing a short circuit between the interlayer connection vias, and the like. It is easy to cause a malfunction.

これまで背景技術で記載したように、従来の方法による層間接続用ビア７の形成では位置ズレ不具合の要素が多く、Ｘ線を使用した内層マークの読み取りの際に３０μｍ、貫通スルーホール１０を形成する際に５０μｍ、アライメント用マーク１１を回路形成する際に２５μｍのズレが生じ、ズレ量の合計とした場合では１００μｍ以上を発生させる。 As described in the background art so far, the formation of the interlayer connection via 7 by the conventional method has many elements of misalignment, and the through-hole 10 is formed with a thickness of 30 μm when reading the inner layer mark using X-rays. In this case, a deviation of 50 μm is generated, and a deviation of 25 μm occurs when the alignment mark 11 is formed. When the total amount of deviation is taken, 100 μm or more is generated.

一方、本発明では層間接続用ビア７の位置合わせ精度に優れているため、位置合わせが２０μｍ以下のズレ量で層間接続用ビア７を形成することができる。 On the other hand, in the present invention, since the alignment accuracy of the interlayer connection via 7 is excellent, the interlayer connection via 7 can be formed with a displacement amount of 20 μm or less.

すなわち、図４（ａ）におけるＢＶＨ受けランド６の直径をＬ１とし、層間接続用ビア７の開口径をＬ２とした場合、従来の方法による層間接続用ビア７の形成では、Ｌ１及びＬ２の中心が１００μｍずれることとなり、その設計上で得られるプリント配線板の仕様では、従来技術と本発明で大きな差が生じる。 That is, when the diameter of the BVH receiving land 6 in FIG. 4A is L1 and the opening diameter of the interlayer connection via 7 is L2, the center of L1 and L2 is formed in the formation of the interlayer connection via 7 by the conventional method. Shifts by 100 μm, and there is a large difference between the prior art and the present invention in the specifications of the printed wiring board obtained in the design.

試験例
従来技術におけるアライメント用マークと本発明におけるアライメント用マークを基準としてそれぞれ層間接続用ビアを作成した。その際に、Ｌ１（ＢＶＨ受けランド６の直径）をφ１２０μｍからφ２２０μｍの６機種のサイズを作成し、加えて、Ｌ２（ＢＶＨ構造７のレーザ開口部）をφ５０μｍ及びφ１００μｍとした穴あけを行ない、位置合わせ精度についての確認試験を行った。また、評価方法としては、図４（ｂ）のように層間接続のスタックドビアが形成できる仕様を○として、図４（ｃ）のように層間接続のスタックドビア１３が徐々に傾き、層間接続用ビア間のショートなどを引き起こす仕様については×として記載した。その結果は、表１及び表２のとおりであった。 Test Example Interlayer connection vias were respectively created based on the alignment marks in the prior art and the alignment marks in the present invention. At that time, L1 (diameter of BVH receiving land 6) was made in sizes of 6 models from φ120μm to φ220μm, and in addition, L2 (laser opening of BVH structure 7) was drilled to φ50μm and φ100μm, and position A confirmation test on the alignment accuracy was performed. In addition, as an evaluation method, a specification that can form an interlayer connection stacked via as shown in FIG. 4B is given as ○, and the interlayer connection stacked via 13 is gradually inclined as shown in FIG. Specifications that cause short circuit are marked as x. The results were as shown in Tables 1 and 2.

上記表１及び表２から、従来の技術では、Ｌ１（ＢＶＨ受けランド６の直径）が小さくなった場合に良好なプリント配線板を得ることは難しいのに対し、本発明方法ではＬ１（ＶＢＨ受けランド６の直径）が小さくなった場合にも良好なプリント配線板を得られることが確認された。 From Table 1 and Table 2 above, it is difficult to obtain a good printed wiring board when L1 (the diameter of the BVH receiving land 6) is small in the conventional technique, whereas in the method of the present invention, L1 (VBH receiving It was confirmed that a good printed wiring board can be obtained even when the diameter of the land 6 is reduced.

従って、例えば、〔Ｌ１（ランド径）＝φ１８０μｍ、Ｌ２（ビア径）＝φ１００μｍ〕の仕様及び〔Ｌ１（ランド径）＝φ１２０μｍ、Ｌ２（ビア径）＝φ５０μｍ〕の仕様は、従来の技術で作成することは不可能であったが、本発明によれば、当該仕様でも作成が可能である。これは、プリント配線板の小型化や高密度化に頗る有効である。 Therefore, for example, the specifications of [L1 (land diameter) = φ180 μm, L2 (via diameter) = φ100 μm] and [L1 (land diameter) = φ120 μm, L2 (via diameter) = φ50 μm] are prepared by conventional techniques. Although it was impossible to do so, according to the present invention, it is possible to create even the specification. This is effective in reducing the size and density of the printed wiring board.

本発明方法による多層プリント配線板の製造工程を示す概略断面説明図。The schematic cross-section explanatory drawing which shows the manufacturing process of the multilayer printed wiring board by this invention method. 本発明方法におけるアライメント用マークの形成工程を示す概略断面説明図。Schematic cross-sectional explanatory drawing which shows the formation process of the mark for alignment in the method of this invention. 従来方法による多層プリント配線板の製造工程を示す概略断面説明図。Schematic cross-sectional explanatory drawing which shows the manufacturing process of the multilayer printed wiring board by a conventional method. 層間接続用ビアの状態を示す概略断面説明図。Schematic cross-sectional explanatory drawing which shows the state of the interlayer connection via.

Explanation of symbols

１：銅箔付き両面コア基材
２：絶縁基材
３：アライメント用マーク
４：内層銅箔（レーザ光が入る側）
５：内層銅箔（レーザ光を受ける側）
６：レーザ受けランド
７：層間接続用ビア
８：表層銅箔
９：レーザ
１０：貫通スルーホール
１１：アライメント用マーク
１２：ウインドウ部
１３：スタックドビア 1: Double-sided core base material with copper foil 2: Insulating base material 3: Alignment mark 4: Inner layer copper foil (side on which laser light enters)
5: Inner layer copper foil (side receiving laser light)
6: Laser receiving land 7: Interlayer connection via 8: Surface layer copper foil 9: Laser 10: Through-through hole 11: Alignment mark 12: Window portion 13: Stacked via

Claims

A method of manufacturing a multilayer printed wiring board in which an insulating base material having conductor circuits on both sides is used as a core substrate, and an interlayer insulating resin layer and a conductor layer are alternately laminated on the upper and lower sides of the core substrate. A method of manufacturing a multilayer printed wiring board, comprising: forming an alignment mark for a convex structure by processing; and forming an interlayer connection via on the basis of the alignment mark.

The top portion of the alignment mark is formed on the surface copper foil of the core substrate, and the top exposed surface is a shiny surface of the copper foil, and the bottom portion of the alignment mark is formed by the back surface copper foil of the core substrate, and 2. The method for producing a multilayer printed wiring board according to claim 1, wherein the bottom exposed surface is a matte surface of copper foil.

3. The method of manufacturing a multilayer printed wiring board according to claim 1, wherein the counterboring process is performed by laser irradiation.