JP5073395B2 - Manufacturing method of multilayer printed wiring board - Google Patents
Manufacturing method of multilayer printed wiring board Download PDFInfo
- Publication number
- JP5073395B2 JP5073395B2 JP2007187825A JP2007187825A JP5073395B2 JP 5073395 B2 JP5073395 B2 JP 5073395B2 JP 2007187825 A JP2007187825 A JP 2007187825A JP 2007187825 A JP2007187825 A JP 2007187825A JP 5073395 B2 JP5073395 B2 JP 5073395B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- via hole
- step via
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 12
- 230000035515 penetration Effects 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 41
- 238000012545 processing Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 26
- 239000011889 copper foil Substances 0.000 description 23
- 238000007747 plating Methods 0.000 description 20
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 229910002092 carbon dioxide Inorganic materials 0.000 description 9
- 239000001569 carbon dioxide Substances 0.000 description 9
- 238000007788 roughening Methods 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laser Beam Processing (AREA)
Description
本発明は、ビルドアップ型多層プリント配線板の製造方法に係わり、特に層間接続部にステップビア構造を含んだ多層フレキシブルプリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a build-up type multilayer printed wiring board, and more particularly to a method for manufacturing a multilayer flexible printed wiring board including a step via structure in an interlayer connection portion.
近年、電子機器の小型化および高機能化は益々促進されている。この一環として、携帯電話等の小型電子機器を中心に、多層フレキシブルプリント配線板が広く普及している(特許文献1(P3、図1))。これは、各種電子部品を実装する多層プリント配線板や硬質プリント配線板の間を、コネクタ等を介して接続する別体のフレキシブルプリント配線板やフレキシブルフラットケーブルを一体化した可撓性ケーブル部を持ったものである。 In recent years, electronic devices have been increasingly reduced in size and functionality. As part of this, multilayer flexible printed wiring boards have been widely spread, mainly in small electronic devices such as mobile phones (Patent Document 1 (P3, FIG. 1)). It has a flexible cable unit that integrates a separate flexible printed circuit board and flexible flat cable that connect via multilayer connectors and rigid printed circuit boards that mount various electronic components. Is.
特に携帯電話は、小型化・高機能化がめざましく、それに伴い多層フレキシブルプリント配線板に実装される部品もCSP(チップサイズパッケージ)に置き換わり、高機能かつ高密度にパッケージングし、基板サイズを大きくすることなく、高機能を付加しようという流れがある。 In particular, mobile phones are strikingly downsized and highly functional, and as a result, components mounted on multilayer flexible printed wiring boards are also replaced with CSP (chip size packages), packaging with high functionality and high density, and increasing board size. There is a trend to add high functionality without doing so.
そして、工程を増やすことなく、高密度な層間接続を可能とする段状のビアホール、所謂ステップビアホールを組み合わせることも提案されている(特許文献2(P3、図1)参照)。 It has also been proposed to combine stepped via holes that enable high-density interlayer connection without increasing the number of steps, so-called step via holes (see Patent Document 2 (P3, FIG. 1)).
これは、多層構造の層間接続を一括で行うことが可能な手法で、内層に行くに従い、レーザ加工用のメタルマスク、所謂コンフォーマルマスクの径を、位置ズレ等を考慮して小さくしていき、レーザ加工により導通用孔を形成し、めっき等により層間接続を得る。 This is a technique that enables batch connection of multilayered layers, and as the inner layer is reached, the diameter of the metal mask for laser processing, the so-called conformal mask, is reduced in consideration of misalignment and the like. Then, a hole for conduction is formed by laser processing, and interlayer connection is obtained by plating or the like.
しかしながら、このステップビアホールを形成する上で幾つか問題がある。上述したように、位置ズレを考慮して外層側のコンフォーマルマスクを大きく形成する必要があり、積層等の位置精度によっては、必ずしも高密度な層間接続にならないことがある。 However, there are some problems in forming this step via hole. As described above, it is necessary to form a large conformal mask on the outer layer side in consideration of positional misalignment, and depending on the positional accuracy of lamination or the like, high-density interlayer connection may not always be achieved.
図2は、従来の層間接続部にステップビア構造を含むケーブル部を持った多層プリント配線板の断面図である。この図2に示すように、予め作製したレーザ加工の際のコンフォーマルマスク201および内層の両面コア基板110に形成したコンフォーマルマスク202を用いてレーザ加工を行い、コア基板110、ビルドアップ基板120および接着材130により構成された積層回路基材に、後でめっきを付けてビアホールとなる導通用孔201A,202Aを形成する。
この場合、図2に示すように、積層時に位置ズレが起こることから、コンフォーマルマスク201とコンフォーマルマスク202とは中心が揃わない。最大で約100μm程度の位置ズレが発生することから、導通用孔202の下側に形成される孔202Aの安定したレーザ加工が困難である。
In this case, as shown in FIG. 2, misalignment occurs at the time of stacking, so the centers of the
さらに、特許文献3に示す技術を含めて種々の提案がなされており、高密度実装が可能なケーブル部を有する多層プリント配線板をより安価かつ安定的に製造する方法が要望されている。
Furthermore, various proposals including the technique shown in
本発明は、上述の点を考慮してなされたもので、層間接続部にステップビア構造を含む多層プリント配線板を製造するにつき、ステップビアの上穴および下穴の各中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造する方法を提供することを目的とする。 The present invention has been made in consideration of the above-mentioned points, and when manufacturing a multilayer printed wiring board including a step via structure in an interlayer connection portion, the centers of the upper hole and the lower hole of the step via are located at substantially equal positions. It is an object of the present invention to provide a method for stably and inexpensively manufacturing an arranged multilayer printed wiring board.
上記目的達成のため、本発明は、
樹脂フィルムからなる絶縁ベース材の上に少なくとも1層の導電層を有する内層コア基板を形成し、少なくとも一面に導電層を有する積層板により構成された外層ビルドアップ層を前記内層コア基板に接着材を介し積層して積層回路基材を形成し、前記積層回路基材に外層側ほど径の大きいステップビアホールを含む層間接続体を形成し、前記外層ビルドアップ層および前記内層コア基板の3層以上の配線層の層間を接続するステップビアホールを形成する多層プリント配線板の製造方法において、
導電層の厚みが5〜10μmである前記外層ビルドアップ層を用意し、
前記内層コア基板における前記ステップビアホールの形成位置に、前記外層ビルドアップ層の導電層の厚さよりも厚く、14μm以上であって貫通に必要なレーザのエネルギーに十分に耐え得る厚みのランドを設け、
前記ランドに前記ステップビアホールの下穴径に略等しい径の開口を開け、
前記開口を中心にして、前記ステップビアホールの上穴径に等しい径の、前記導電層を除去可能なレーザ照射を行って前記積層回路基材を穿孔し前記ステップビアホールを形成する
ことを特徴とする多層プリント配線板の製造方法、
を提供するものである。
To achieve the above object, the present invention provides:
An inner layer core substrate having at least one conductive layer is formed on an insulating base material made of a resin film, and an outer layer buildup layer composed of a laminate having a conductive layer on at least one surface is bonded to the inner layer core substrate. To form a laminated circuit substrate, to form an interlayer connector including a step via hole having a larger diameter toward the outer layer side on the laminated circuit substrate, and to form three or more layers of the outer layer buildup layer and the inner layer core substrate In the method of manufacturing a multilayer printed wiring board for forming a step via hole connecting the layers of the wiring layer,
Prepare the outer buildup layer having a conductive layer thickness of 5 to 10 μm,
At the formation position of the step via hole in the inner layer core substrate, a land having a thickness that is thicker than the conductive layer of the outer buildup layer and that is 14 μm or more and can sufficiently withstand the energy of the laser necessary for penetration ,
Open an opening having a diameter substantially equal to the pilot hole diameter of the step via hole in the land,
The step via hole is formed by piercing the laminated circuit substrate by irradiating a laser beam having a diameter equal to the upper hole diameter of the step via hole with the opening as a center and capable of removing the conductive layer. Manufacturing method of multilayer printed wiring board,
Is to provide.
本発明によれば、3層の配線層を接続するステップビアホールの受けランドの銅厚を最外層とその1層下の配線層のみの層間接続を行うブラインドビアホールの受けランドの銅厚よりも厚くすることで、ステップビアホールを形成する際に、最外層のみコンフォーマルマスクを形成し、その中心にダイレクトレーザ加工によりステップビアホールの下穴を好適に形成できる。したがって、歩留まりの向上や信頼性を確保するのに必要なめっき厚の低減が図れる。 According to the present invention, the copper thickness of the receiving land of the step via hole that connects the three wiring layers is thicker than the copper thickness of the receiving land of the blind via hole that makes the interlayer connection between the outermost layer and the wiring layer just below it. Thus, when the step via hole is formed, a conformal mask can be formed only in the outermost layer, and a pilot hole for the step via hole can be suitably formed at the center by direct laser processing. Therefore, it is possible to reduce the plating thickness necessary for improving the yield and ensuring the reliability.
この結果、本発明によれば、従来の製造方法では困難であった、層間接続部にステップビア構造を含む多層プリント配線板のうち、ステップビアの上穴および下穴の各中心を略等しい位置に安定的に配置することができる。これにより、ステップビアの上穴を小さくすることができるから、より高密度なステップビア形成が可能な多層プリント配線板を安価かつ安定的に製造することができる。 As a result, according to the present invention, in the multilayer printed wiring board including the step via structure in the interlayer connection portion, which is difficult with the conventional manufacturing method, the center of each of the upper hole and the lower hole of the step via is substantially equal. Can be stably arranged. Thereby, since the upper hole of a step via can be made small, the multilayer printed wiring board which can form a higher density step via can be manufactured cheaply and stably.
以下、図1Aないし図1Cを参照して本発明の実施例を説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1A to 1C.
図1Aないし図1Cは、本発明の実施形態を示す断面工程図である。この工程では、まず図1A(1)に示すように、ポリイミド等の可撓性絶縁ベース材1(ここでは、厚さ25μmのポリイミド)の両面に厚さ7μmの銅箔2および3を有する、所謂、両面銅張積層板4を用意する。そして、この両面銅張積層板4に導通用孔5をNCドリル等で形成する。このときの銅箔2および3は、屈曲性に優れる圧延銅箔あるいは特殊電解銅箔が好ましい。
1A to 1C are cross-sectional process diagrams illustrating an embodiment of the present invention. In this step, first, as shown in FIG. 1A (1),
その後、導電化処理を行い、ケーブル等の配線パターンの上には、めっきを付けずに内壁に位置する部分に選択的に電解めっきを行うために、部分めっき用レジスト層6を形成する。
Thereafter, a conductive treatment is performed, and a partial
この際、露光の位置ずれ、基板の寸法ばらつき、NCドリル加工位置のずれ等を考慮した寸法のスルーホールランドも含めて、導通用孔5の内壁およびビルドアップ層との層間接続用孔の受けランドに位置する部分に、選択的に電解めっきを行う。ただし、ビルドアップ後にレーザで貫通させるランドには、電解めっきを付けないため、これに相当する箇所にも部分めっき用レジスト層6を形成する。
At this time, including the through-hole lands having dimensions taking into account exposure misalignment, substrate dimension variation, NC drill machining position misalignment, etc., the inner wall of the
次に、図1A(2)に示すように、導通用孔5および上記受けランドに位置する部分8に対し、10μm程度の電解めっきを行い、層間導通を形成する。ここまでの工程で、スルーホール7を形成する。また、上記受けランドに位置する部分8にもめっきが厚付けされる。
Next, as shown in FIG. 1A (2), electrolytic plating of about 10 μm is performed on the
次いで、図1A(3)に示すように、両面の回路パターンをフォトファブリケーション手法により形成するためのレジスト層を形成する。レジスト層を用い、フォトファブリケーション手法により、回路パターン9およびランド10a,10bを形成した後、レジスト層を剥離する。
Next, as shown in FIG. 1A (3), a resist layer for forming circuit patterns on both sides by a photofabrication technique is formed. After the
なお、ランド10aの中心孔は、後のレーザ加工の際のコンフォーマルマスクとして、機能する。ここでは、コンフォーマルマスク径を100μmとした。ここまでの工程で、多層プリント配線板のコア基板となる両面コア基板11を得る。この実施例1では、スルーホール型の両面コア基板に適用したが、ビアホール型の両面コア基板にも適用可能である。
The center hole of the
さらに、この後、両面コア基板11の銅表面に粗化処理を行い、後のカバーレイ形成時の密着性を向上させるとともに、ビルドアップ後にレーザ加工する際のレーザ光の吸収を安定的に向上させる。ここでは、日本マクダーミット社(株)のマルチボンド150を用いて粗化処理した。
Furthermore, after this, the copper surface of the double-sided
これにより、密着を確保するとともに、銅表面の炭酸ガスレーザ光(波長:約9.8μm)の吸収を向上させることができた。処理前後で、炭酸ガスレーザ光(波長:約9.8μm)の吸収は、約20%から約30%に向上することを確認した。 As a result, adhesion was ensured and absorption of carbon dioxide laser light (wavelength: about 9.8 μm) on the copper surface could be improved. It was confirmed that the absorption of the carbon dioxide laser beam (wavelength: about 9.8 μm) was improved from about 20% to about 30% before and after the treatment.
この後、図1A(4)に示すように、例えば12μm厚のポリイミドフィルム12の上に厚さ20μmのアクリル・エポキシ等の接着材13を有する、所謂カバーレイ14を用意し、両面コア基板11の両面にカバーレイ14を、真空プレス、ラミネーター等で貼り付ける。ここまでの工程で、カバーレイ付きの両面コア基板15を得る。
Thereafter, as shown in FIG. 1A (4), for example, a so-called
次に図1B(5)に示すように、ポリイミド等の可撓性絶縁ベース材16(ここでは、厚さ25μmのポリイミド)の片面に厚さ7μmの銅箔17を有する、所謂、片面銅張積層板18を用意する。そして、この片面銅張積層板18を型抜きし、これを多層プリント配線板のビルドアップ層18bとする。
Next, as shown in FIG. 1B (5), a so-called single-sided copper-clad having a 7 μm-
このビルドアップ層18bをカバーレイ付きの両面コア基板15にビルドアップするための接着材19を予め型抜きし、位置合わせを行う。接着材19としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。
The adhesive 19 for building up the
ここでは導体層を充填する必要がないため、接着材19の厚さは15μm程度、あるいはさらに薄いものが選択できる。接着材19を介し、ビルドアップ層18bとカバーレイ付きの両面コア基板15とを真空プレス等で積層する。ここまでの工程で、多層回路基材20を得る。
Since there is no need to fill the conductor layer here, the thickness of the adhesive 19 can be selected to be about 15 μm or thinner. The build-
さらに、この後、多層回路基材20のビルドアップ層18bの銅箔表面に粗化処理を行い、ビルドアップ後にレーザ加工する際のレーザ光の吸収を安定的に向上させる。ここでは、上記と同様に日本マクダーミット社(株)のマルチボンド150を用いた。
Furthermore, after this, a roughening process is performed on the copper foil surface of the build-
これにより、密着を確保するとともに、銅表面の炭酸ガスレーザ光(波長:約9.8μm)の吸収を向上させることができた。処理前後で、炭酸ガスレーザ光(波長:約9.8μm)の吸収は、約20%から約30%に向上することを確認した。また、この粗化処理により、銅箔の厚みは約1μm薄くなる。 As a result, adhesion was ensured and absorption of carbon dioxide laser light (wavelength: about 9.8 μm) on the copper surface could be improved. It was confirmed that the absorption of the carbon dioxide laser beam (wavelength: about 9.8 μm) was improved from about 20% to about 30% before and after the treatment. In addition, the roughening treatment reduces the thickness of the copper foil by about 1 μm.
なお、この銅箔表面に粗化処理を行う工程順序としては、(1)片面銅張積層板にまず粗化処理を行い、両面コア基板に積層する、(2)両面コア基板に積層した後、粗化処理を行う2つの工程順序があり、この実施例1では(2)の工程順序により行っている。この理由として、上記(1)のように積層前に粗化処理を行うと、積層の熱や圧力等の履歴で粗化面の形状や色調といったレーザ光の吸収に関係する表面状態が変化してしまうためである。
In addition, as a process sequence which performs a roughening process on this copper foil surface, after (1) roughening a single-sided copper clad laminated board first and laminating | stacking on a double-sided core board, (2) After laminating | stacking on a double-sided core board | substrate There are two process orders for performing the roughening treatment, and in this
次に図1B(6)に示すように、銅箔17にダイレクトレーザ加工を行い、ステップビアホール用の導通用孔21aを形成する。レーザ加工法については、銅箔の貫通加工が必須であることから、レーザ照射により銅を除去可能なエキシマレーザ、UV−YAGレーザ、YAGレーザ、炭酸ガスレーザ等による加工が必要である。この実施例1では、加工速度が速く、生産性に優れた炭酸ガスレーザを用いた。
Next, as shown in FIG. 1B (6), direct laser processing is performed on the
まず、ステップビアホール用の導通用孔21aを形成するために、銅箔17の所定の位置に、ステップビアホールの上穴径に略等しいビーム径、ここではビーム径200μmのレーザビームを照射する。レーザビームを照射する位置については、X線等により、内層のランド10aの中心のレーザ遮光されていない孔、所謂、コンフォーマルマスクの中心を狙うように位置合わせをする。
First, in order to form the
これにより、図1B(6)に示すように、まず、銅箔17を200μm径に貫通させ、その下のランド10aまでの樹脂も除去し、その後、予めめっきで厚付けされたランド10aによりコンフォーマル加工することにより、ステップビアホール用の導通用孔の上穴21aが形成される。また、ビアホール用の導通用孔21bについても、ビーム径200μmのレーザビームを照射するダイレクトレーザ加工により形成した。
Thereby, as shown in FIG. 1B (6), first, the
この場合も、ランド10bは、予めめっきで厚付けされていることから、貫通することなくビアホール用の導通用孔21bが形成される。
Also in this case, since the
内層のランド10aの中心のレーザ遮光されていない孔にレーザビームを位置合わせする別の手法を採用することもできる。それは、加工部位の近傍に内層の位置合わせターゲットとなるマークが2点以上配置されており、このマーク位置を読み取ることで、加工部位近傍の基板の伸縮等の情報を入手し、演算処理を行って加工部位の位置を補正し、レーザビームを照射するものである。
Another method of aligning the laser beam with the hole in the center of the
この実施例1のように、様々な材料により構成された複層構造体は、均一な伸縮挙動を示さないことも多い。これに対応するには、上述のマークは、好ましくはX方向、Y方向の位置ズレを検出するために3点以上配置されていることが望ましい。 As in Example 1, a multilayer structure composed of various materials often does not exhibit uniform stretching behavior. In order to cope with this, it is desirable that the above-mentioned marks are preferably arranged at three or more points in order to detect a positional shift in the X direction and the Y direction.
次いで図1C(7)に示すように、X線等による画像処理等の手法でステップビアホール用の導通用孔21aの下穴の中心、すなわち内層のランド10aのコンフォーマルマスクの中心を狙い、所定のアパーチャー等でビーム径を200μmまで絞って加工する。これにより、銅箔17がレーザビーム径に略等しい大きさに貫通し、さらに照射を加えることでステップビアホール用の導通用孔の下穴が形成される。
Next, as shown in FIG. 1C (7), the center of the pilot hole of the
形成された導通用孔21aの形状について整理すると、導通用孔21aの上側の孔の径は200μmとなり、導通用孔21aの下側の孔は100μmの穴径で、導通用孔21aの上側の略中心に安定的に形成された。
When the shape of the formed
なお、図1Bに示すように、導通用孔21aと導通用孔21bとが対応する位置に配置されている場合には、ランド10bを貫通させないことを考慮し、貫通加工を含む導通用孔21aを先に形成し、その後、導通用孔21bを形成することが好ましい。
As shown in FIG. 1B, in the case where the
このため、図1Cにおいては、図中の上側の導通用孔21aを先に加工し、下側の導通用孔21aおよび導通用孔21bを加工する。したがって、導通用孔21aと導通用孔21bとが対応する位置にある場合、導通用孔21aが全て上側に位置するように設計すると、レーザ加工をまず上側の全ての導通用孔から行い、次に下側の全ての導通用孔に対して行うことが可能で、効率的である。
For this reason, in FIG. 1C, the
図1B(6)から図1C(7)までの一連のレーザ加工の条件例として、以下のように行った。炭酸ガスレーザ加工機としてML605GTXIII−5100U2(三菱電機(株)製)を用い、X線等による画像処理等の手法により位置合わせし、まず所定のアパーチャー等でビーム径200μm、パルス幅15μsec、15mJ、5ショットにより加工し、銅厚が薄く炭酸ガスレーザ光の吸収の良い表面状態とした銅箔17の所定位置を200μm径に開口する。
As a condition example of a series of laser processing from FIG. 1B (6) to FIG. 1C (7), it was performed as follows. Using ML605GTXIII-5100U2 (manufactured by Mitsubishi Electric Corporation) as a carbon dioxide laser processing machine, alignment is performed by a technique such as image processing using X-rays, etc., and a beam diameter of 200 μm, a pulse width of 15 μsec, 15 mJ, 5 m, 5 A predetermined position of the
これにより、その下のめっきで厚付けしたランド10aまでの樹脂も除去される。そして、めっきで厚付けしたランド10aは、炭酸ガスレーザ光の吸収の良い表面状態であっても、貫通せずにコンフォーマルマスクとして機能するから、ステップビアホール用の導通用孔21aが形成される。
As a result, the resin up to the
銅箔17aおよびランド10aの銅箔の所定の箇所を安定した径で貫通するためには、レーザ光の中心のエネルギー密度が高いガウシアン分布等のビームプロファイルを有するレーザ光学系が必要となる。
In order to penetrate a predetermined portion of the copper foil 17a and the copper foil of the
銅箔17の銅厚みとしては、10μm以下であれば、上述のレーザ加工条件のプラスマイナス30%程度のエネルギー量においても再現性よく貫通することも確認している。5μm以下の厚みになると、上述の粗化工程、この後のめっき前処理のエッチング等で残すべきランドの銅が部分的になくなることもあるため、銅厚としては5〜10μmが好ましい。
It has also been confirmed that if the copper thickness of the
ランド10aおよびランド10bの銅厚みについては、ステップビアホールの下側の孔のレーザ照射面の反対面に位置するランド10bの銅厚みを厚くしておくことで、ランド10bの貫通に対するマージンを得ることができる。
Regarding the copper thickness of the
具体的には、14μm以上であれば、貫通に必要なレーザのエネルギーが3倍以上になることも確認しており、十分なマージンとなる。このため、14μm以上の銅厚であることが好ましい。さらに、電解めっきにより層間接続を行うためのデスミア処理、導電化処理を行う。 Specifically, if it is 14 μm or more, it has been confirmed that the laser energy required for penetration is three times or more, which is a sufficient margin. For this reason, it is preferable that the copper thickness is 14 μm or more. Furthermore, a desmear process and a conductive process for performing interlayer connection by electrolytic plating are performed.
次に図1C(8)に示すように、導通用孔21aおよび導通用孔21bを有する多層回路基材22に10〜15μm程度の電解めっきを行い、導通用孔21aより得られたステップビアホール23a、導通用孔21bより得られたビアホール23bを形成し、層間導通を形成する。
Next, as shown in FIG. 1C (8), electrolytic plating of about 10 to 15 μm is performed on the
ステップビアホール23aの上穴および下穴の中心が位置ズレしないので、ステップビアの上穴を小さくすることができる。このため、より高密度にステップビアを形成できる。
Since the center of the upper hole and the lower hole of the step via
また、導通用孔の下側の孔へのめっき付き周りが安定であり、めっきボイド等の不良が発生し難いことや、めっきされて得られたステップビアホールが構造的に対称となることから、温度サイクル試験等でステップビアホール23aに発生する熱応力が均一に分散するため、層間接続信頼性が向上する効果も期待できる。これにより、上述のように電解めっき厚は10〜15μm程度で良好な層間接続信頼性を確保できる。
In addition, the surroundings with plating on the hole below the conduction hole are stable, it is difficult for defects such as plating voids to occur, and the step via hole obtained by plating is structurally symmetric, Since the thermal stress generated in the step via
ここまでの工程で、層間導通の完成した多層回路基材24を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔の形成の際にNCドリル等で貫通孔を形成し、上記のビアホールめっきの際にスルーホールを同時に形成することも可能である。
Through the steps so far, the multilayer
なお、ステップビアホールについては、特許文献3(P3、図1)等に記載されているが、本発明によるダイレクトレーザ加工を利用し、各配線層の位置ずれのないステップビアの形成方法には触れられていない。 Although step via holes are described in Patent Document 3 (P3, FIG. 1), etc., a method of forming step vias using the direct laser processing according to the present invention without misalignment of each wiring layer is mentioned. It is not done.
次いで図1C(8)に示すように、外層のパターン25を通常のフォトファブリケーション手法により形成する。この際、コア基板15のカバーフィルム12の上に析出しためっき層があれば、これも除去される。この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成および外形加工を行うことで、内層にケーブル部を有する多層プリント配線板26を得る。
Next, as shown in FIG. 1C (8), an
高密度実装基板に要求されるパターン形成能力としては、例えば0.5mmピッチCSPを実装するランドの大きさが300μmとすると、ランド間にパターンを1本通すためには、ライン/スペース=50μm/50μm、ピッチ100μmとする必要がある。 As a pattern forming capability required for a high-density mounting substrate, for example, if the size of a land on which a 0.5 mm pitch CSP is mounted is 300 μm, in order to pass one pattern between the lands, line / space = 50 μm / It is necessary to set the pitch to 50 μm and the pitch 100 μm.
しかしながら、上述のように10〜15μm程度の電解めっきを7μm厚の銅箔上に行うと、外層の総導体厚は17〜22μmになり、ピッチ100μmの微細パターンを歩留まり良く形成することが十分可能であるため、高密度実装の要求を満足することができる。 However, as described above, when electroplating of about 10 to 15 μm is performed on a 7 μm thick copper foil, the total conductor thickness of the outer layer is 17 to 22 μm, and it is sufficiently possible to form fine patterns with a pitch of 100 μm with good yield. Therefore, the requirements for high-density mounting can be satisfied.
また、ケーブルが第2層に配置されていることから、最短距離で部品実装部を接続するためには、第1層と第2層とを接続するビアホールが、狭ピッチに配置可能でしかも第2層の配線が微細であることが必要である。ビアホールの配置に関しては、ビアホール23a,23bはビアホール径200μmで形成可能であることから、ピッチ0.4mm以下にできる。
In addition, since the cable is arranged on the second layer, via holes connecting the first layer and the second layer can be arranged at a narrow pitch in order to connect the component mounting portions at the shortest distance. The two-layer wiring needs to be fine. Regarding the arrangement of the via holes, the via
本発明によるケーブル部を有する多層プリント配線板の層間接続構造は、ビアホール径200μmのビアホール23aを採用していることから、高密度化に有利な構造となり、高密度実装の要求を満足することができる。そして、層間接続部にステップビア構造を含む多層プリント配線板であって、ステップビアの上穴および下穴の各中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造することができる。
The interlayer connection structure of the multilayer printed wiring board having the cable portion according to the present invention employs the via
1 可撓性絶縁ベース材
2 銅箔
3 銅箔
4 両面銅張積層板
5 導通用孔
6 部分めっき用レジスト層
7 スルーホール
8 受けランドに位置する部分
9 回路パターン
10a ランド
10b ランド
11 両面コア基板
12 ポリイミドフィルム
13 接着材
14 カバーレイ
15 両面コア基板
16 可撓性絶縁ベース材
17 銅箔
18a 片面銅張積層板
18b ビルドアップ層
19 接着材
20 多層回路基材
21a 導通用孔
21b 導通用孔
22 多層回路基材
23a ステップビアホール
23b ビアホール
24 層間導通の完了した多層回路基材
25 外層回路パターン
26 本発明によるケーブル部を有する多層プリント配線板
157 スルーホール
158 スルーホールランド
159a 回路パターン
159b コンフォーマルマスク
160 両面コア基板
161 ポリイミドフィルム
162 接着材
163 カバーレイ
164 カバーレイ付き両面コア基板
165 可撓性絶縁ベース材
166a 銅箔
166b コンフォーマルマスク
167a 片面銅張積層板
167b ビルドアップ層
168 接着材
169a 多層回路基材
169b 導通用孔を有する多層回路基材
170a 導通用孔
170b 導通用孔
171a ステップビアホール
171b ビアホール
172 層間導通の完成した多層回路基材
173 外層回路パターン
174 ケーブル部
175 従来工法によるケーブル部を有する多層プリント配線板
DESCRIPTION OF SYMBOLS 1 Flexible insulating base material 2 Copper foil 3 Copper foil 4 Double-sided copper clad laminated board 5 Conductive hole 6 Partial plating resist layer 7 Through hole 8 The part located in a receiving land 9 Circuit pattern 10a Land 10b Land 11 Double-sided core board DESCRIPTION OF SYMBOLS 12 Polyimide film 13 Adhesive material 14 Coverlay 15 Double-sided core board 16 Flexible insulating base material 17 Copper foil 18a Single-sided copper clad laminated board 18b Build-up layer 19 Adhesive material 20 Multilayer circuit base material 21a Conductive hole 21b Conductive hole 22 Multilayer circuit substrate 23a Step via hole 23b Via hole 24 Multilayer circuit substrate 25 in which interlayer conduction is completed Outer layer circuit pattern 26 Multilayer printed wiring board 157 having a cable portion according to the present invention Through hole 158 Through hole land 159a Circuit pattern 159b Conformal mask 160 Double-sided core substrate 161 Polyimide film 162 Adhesive 163 Coverlay 164 Double-sided core substrate 165 with coverlay Flexible insulating base material 166a Copper foil 166b Conformal mask 167a Single-sided copper-clad laminate 167b Build-up layer 168 Adhesive 169a Multilayer circuit substrate 169b For conduction Multilayer circuit substrate 170a with holes Conduction hole 170b Conduction hole 171a Step via hole 171b Via hole 172 Multilayer circuit substrate 173 with completed interlayer conduction External layer circuit pattern 174 Cable portion 175 Multilayer printed wiring board having cable portion by conventional method
Claims (1)
導電層の厚みが5〜10μmである前記外層ビルドアップ層を用意し、
前記内層コア基板における前記ステップビアホールの形成位置に、前記外層ビルドアップ層の導電層の厚さよりも厚く、14μm以上であって貫通に必要なレーザのエネルギーに十分に耐え得る厚みのランドを設け、
前記ランドに前記ステップビアホールの下穴径に略等しい径の開口を開け、
前記開口を中心にして、前記ステップビアホールの上穴径に等しい径の、前記導電層を除去可能なレーザ照射を行って前記積層回路基材を穿孔し前記ステップビアホールを形成する
ことを特徴とする多層プリント配線板の製造方法。 An inner layer core substrate having at least one conductive layer is formed on an insulating base material made of a resin film, and an outer layer buildup layer composed of a laminate having a conductive layer on at least one surface is bonded to the inner layer core substrate. To form a laminated circuit substrate, to form an interlayer connector including a step via hole having a larger diameter toward the outer layer side on the laminated circuit substrate, and to form three or more layers of the outer layer buildup layer and the inner layer core substrate In the method of manufacturing a multilayer printed wiring board for forming a step via hole connecting the layers of the wiring layer,
Prepare the outer buildup layer having a conductive layer thickness of 5 to 10 μm,
At the formation position of the step via hole in the inner layer core substrate, a land having a thickness that is thicker than the conductive layer of the outer buildup layer and that is 14 μm or more and can sufficiently withstand the energy of the laser necessary for penetration ,
Open an opening having a diameter substantially equal to the pilot hole diameter of the step via hole in the land,
The step via hole is formed by piercing the laminated circuit substrate by irradiating a laser beam having a diameter equal to the upper hole diameter of the step via hole with the opening as a center and capable of removing the conductive layer. A method for producing a multilayer printed wiring board.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187825A JP5073395B2 (en) | 2007-07-19 | 2007-07-19 | Manufacturing method of multilayer printed wiring board |
TW097124936A TW200917924A (en) | 2007-07-19 | 2008-07-02 | Method for manufacturing multilayer printed-wiring board |
CN2008101334502A CN101389190B (en) | 2007-07-19 | 2008-07-18 | Multilayer printed wiring board production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187825A JP5073395B2 (en) | 2007-07-19 | 2007-07-19 | Manufacturing method of multilayer printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009026912A JP2009026912A (en) | 2009-02-05 |
JP5073395B2 true JP5073395B2 (en) | 2012-11-14 |
Family
ID=40398460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187825A Active JP5073395B2 (en) | 2007-07-19 | 2007-07-19 | Manufacturing method of multilayer printed wiring board |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5073395B2 (en) |
CN (1) | CN101389190B (en) |
TW (1) | TW200917924A (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102308679B (en) * | 2010-02-08 | 2013-05-01 | 日本梅克特隆株式会社 | Method of manufacturing multi-layered printed circuit board |
JP5450272B2 (en) | 2010-06-10 | 2014-03-26 | 日本メクトロン株式会社 | LASER PROCESSING METHOD AND MULTILAYER FLEXIBLE PRINTED WIRING BOARD MANUFACTURING METHOD USING THE LASER PROCESSING METHOD |
JP5589979B2 (en) * | 2011-07-06 | 2014-09-17 | 株式会社豊田自動織機 | Circuit board |
TWI417002B (en) * | 2011-09-19 | 2013-11-21 | Unimicron Technology Corp | Circuit board and manufacturing method thereof |
CN103391682B (en) * | 2012-05-10 | 2016-07-06 | 深南电路有限公司 | The processing method with the pcb board of step groove |
CN110312361A (en) * | 2019-06-04 | 2019-10-08 | 深圳崇达多层线路板有限公司 | A kind of production method in the device resistance hole that can set impedance value in a big way |
CN112171089A (en) * | 2020-08-24 | 2021-01-05 | 深圳市吉祥云科技有限公司 | Method for improving punching stability of photovoltaic glass stepped hole |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2562373B2 (en) * | 1990-03-31 | 1996-12-11 | 日本メクトロン株式会社 | Method of forming interlayer conductive structure of multilayer circuit board |
JPH10190235A (en) * | 1996-12-26 | 1998-07-21 | Nippon Carbide Ind Co Inc | Manufacture of multilayer interconnection board |
US6240636B1 (en) * | 1998-04-01 | 2001-06-05 | Mitsui Mining & Smelting Co., Ltd. | Method for producing vias in the manufacture of printed circuit boards |
JP2000031649A (en) * | 1998-07-14 | 2000-01-28 | Ngk Spark Plug Co Ltd | Manufacture of multilayer printed circuit board |
JP2001144411A (en) * | 1999-09-03 | 2001-05-25 | Mec Kk | Drilling method for printed wiring board and surface treatment agent used therefor |
JP2001177248A (en) * | 1999-12-15 | 2001-06-29 | Hitachi Ltd | Wiring board, manufacturing method therefor, and electronic apparatus |
JP2001308539A (en) * | 2001-03-23 | 2001-11-02 | Ibiden Co Ltd | Multilayer printed wiring board |
JP2003286596A (en) * | 2002-03-29 | 2003-10-10 | Nippon Denkai Kk | Copper foil suitable for laser drilling and its preparation process |
-
2007
- 2007-07-19 JP JP2007187825A patent/JP5073395B2/en active Active
-
2008
- 2008-07-02 TW TW097124936A patent/TW200917924A/en unknown
- 2008-07-18 CN CN2008101334502A patent/CN101389190B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101389190A (en) | 2009-03-18 |
TW200917924A (en) | 2009-04-16 |
JP2009026912A (en) | 2009-02-05 |
CN101389190B (en) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165265B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP5450272B2 (en) | LASER PROCESSING METHOD AND MULTILAYER FLEXIBLE PRINTED WIRING BOARD MANUFACTURING METHOD USING THE LASER PROCESSING METHOD | |
JP5073395B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP5313202B2 (en) | Build-up type multilayer printed wiring board and manufacturing method thereof | |
WO2008004382A1 (en) | Method for manufacturing multilayer printed wiring board | |
KR101387564B1 (en) | Method of manufacturing multilayer printed circuit board and multilayer printed circuit board | |
JP2010232249A (en) | Multilayer printed wiring board and manufacturing method of the same | |
JP2009111133A (en) | Method of manufacturing multilayer printed wiring board incorporating film resistance element | |
JP5693339B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP5485299B2 (en) | Manufacturing method of multilayer printed wiring board | |
TWI459879B (en) | Method for manufacturing multilayer flexible printed wiring board | |
KR20100002664A (en) | Metal clad laminate and manufacturing method thereof | |
KR101229967B1 (en) | Multilayer circuit board having cable portion and method for manufacturing same | |
JP4813204B2 (en) | Multilayer circuit board manufacturing method | |
JP2006287007A (en) | Multilayer printed circuit board and its manufacturing method | |
JP2005203457A (en) | Method for manufacturing component built-in wiring board | |
JP4302045B2 (en) | Multilayer flexible circuit wiring board and manufacturing method thereof | |
JP2012248782A (en) | Manufacturing method of multilayer flexible printed wiring board | |
KR20070076950A (en) | Multi-layered printed circuit board and the manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5073395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |