JP2007281336A - Method of manufacturing double sided printed wiring board and multilayer printed wiring board - Google Patents
Method of manufacturing double sided printed wiring board and multilayer printed wiring board Download PDFInfo
- Publication number
- JP2007281336A JP2007281336A JP2006108500A JP2006108500A JP2007281336A JP 2007281336 A JP2007281336 A JP 2007281336A JP 2006108500 A JP2006108500 A JP 2006108500A JP 2006108500 A JP2006108500 A JP 2006108500A JP 2007281336 A JP2007281336 A JP 2007281336A
- Authority
- JP
- Japan
- Prior art keywords
- double
- sided
- mask film
- conductive paste
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、導電性ペーストをビアホールに充填することで層間導通を得る構造を有する両面プリント配線板の製造方法、及び該製造方法で製造した両面プリント配線板を含む多層プリント配線板に関する。 The present invention relates to a method for manufacturing a double-sided printed wiring board having a structure for obtaining interlayer conduction by filling a via hole with a conductive paste, and a multilayer printed wiring board including the double-sided printed wiring board manufactured by the manufacturing method.
近年電子機器の軽薄短小化、半導体チップや部品の小型化及び端子の狭ピッチ化に伴ってプリント配線板の配線の精細化、高密度化、高多層化が進んでいる。多層プリント配線板に要求される特徴としては、薄いこと、層間の電気的接続信頼性が高いことなどが求められる。 2. Description of the Related Art In recent years, finer, higher density, and multi-layered wiring of printed wiring boards has been progressing along with reductions in size and size of electronic devices, miniaturization of semiconductor chips and components, and narrowing of terminal pitch. The characteristics required for a multilayer printed wiring board are required to be thin and to have high reliability of electrical connection between layers.
めっきを用いて層間導通を達成する技術としては、ドリルなどで基板に貫通孔を明けて当該箇所にめっきするスルーホール(TH)めっきや、レーザで表面層に穴を明け当該箇所にめっきするレーザビアホール(LVH)が知られているが、工程が複雑であり、工数も多いためコスト面で不利である。また、めっきにより導体厚が厚くなるため、基板の総厚が厚くなったり、回路段差を生じるなどの不都合がある。さらに原理的にTH周辺部やLVH周辺部に配線回路を配置することが不可能であるため、配線のファイン化に不利である。 Technologies for achieving inter-layer conduction using plating include through-hole (TH) plating that drills through holes in a substrate with a drill or the like, and lasers that drill holes in a surface layer with a laser and plate in the corresponding areas A via hole (LVH) is known, but the process is complicated and the number of steps is large, which is disadvantageous in terms of cost. Further, since the conductor thickness is increased by plating, there are disadvantages such as an increase in the total thickness of the substrate and a circuit step. Furthermore, since it is impossible in principle to arrange a wiring circuit in the TH peripheral portion or LVH peripheral portion, it is disadvantageous for finer wiring.
近年、めっきに代わる層間接続方法として導電性ペーストを用いた多層基板が提案されている。例えば松下電産社のALIVH(Any Layer Interstitial Via Hole)、東芝社のB2it(Buried Bump Interconnection Technology)といった商標として知られている。
ALIVHでは図7に示すように絶縁樹脂板101を出発材料とし(図7(a)参照)、その両面に印刷用マスクフィルム102、102を貼り付けた状態(図7(b)参照)で貫通孔103を明け(図7(c)参照)、印刷法によって貫通孔103に導電性ペースト104を充填する(図7(d)参照)。そして印刷用マスクフィルム102、102を剥がしたのち(図7(e)参照)、絶縁樹脂板101の表裏に銅箔105、105を圧着し(図7(f)参照)、エッチングにより回路パターン(図示略)を形成後、各配線基板を複数枚張り合わせて多層配線基板を得るというものである。
In recent years, a multilayer substrate using a conductive paste has been proposed as an interlayer connection method instead of plating. For example, it is known as a trade name such as ALIVH (Any Layer Intermediary Via Hole) of Matsushita Electric Industrial Co., Ltd. and B 2 it (Buried Bump Interconnection Technology) of Toshiba Corporation.
In ALIVH, as shown in FIG. 7, the
特許文献1(導電性ペースト充填基板およびその製造方法)では、絶縁層の表面に熱接着性層を有する片面CCLに対して、レーザ加工によりブラインドビアを形成し、導電性ペーストを充填した後に金属箔を前記熱接着性層に加熱加圧により積層し、回路形成を行うことで導電性ペースト充填両面基板を得ている(特許文献1の段落0046〜0048参照)。しかし、この手法は、片面CCLを出発材料としたものであり、両面CCLに適用することはできない。また、金属箔を貼り付けるための熱接着性層の分だけ基板が厚くなるため、薄板化には不利であり、金属箔の貼り付けの分、工程が増えてしまうという問題がある。 In Patent Document 1 (conductive paste-filled substrate and manufacturing method thereof), a blind via is formed by laser processing on a single-sided CCL having a heat-adhesive layer on the surface of an insulating layer, and the metal is filled with the conductive paste. A foil is laminated on the heat-adhesive layer by heating and pressing, and a circuit is formed to obtain a double-sided substrate filled with conductive paste (see paragraphs 0046 to 0048 of Patent Document 1). However, this method uses single-sided CCL as a starting material, and cannot be applied to double-sided CCL. In addition, since the substrate is thickened by the amount of the heat-adhesive layer for attaching the metal foil, it is disadvantageous for thinning, and there is a problem that the number of steps increases due to the attachment of the metal foil.
特許文献2(複合多層配線基板の製造方法)では、ビアホールに層間導通のための導電性ペーストが充填された多層基板の製造方法において、両面CCLの回路パターンの形成後に一方側に印刷用マスクとして接着剤付き樹脂フィルムを貼る手法が用いられている。この手法によると、レーザによるビア形成後のデスミア処理工程において、マスクフィルムの接着力が不足していたり、回路充填性が不十分である場合にマスクフィルムが剥離するといった問題が生じる。さらに印刷後にマスクフィルムを剥がすと導体面にマスクフィルムの接着剤205(図8(a)に二点鎖線により示す。)が残るため密着性に欠ける他、この接着剤の残り205によって積層後における導電性ペースト204の突起とランド部導体202との接触が不完全となり(図8(c)参照)、電気的接続の信頼性が失われるという問題がある。
なお、図8において、符号201はポリイミド層、202及び203は銅箔(導体)、204は導電性ペースト、205は接着剤の残りを表す。
In patent document 2 (manufacturing method of a composite multilayer wiring board), in a manufacturing method of a multilayer board in which via holes are filled with a conductive paste for interlayer conduction, a mask for printing is formed on one side after forming a double-sided CCL circuit pattern. A technique of attaching a resin film with an adhesive is used. According to this method, in the desmear treatment step after via formation by laser, there is a problem that the mask film peels off when the adhesive force of the mask film is insufficient or the circuit filling property is insufficient. Furthermore, if the mask film is peeled off after printing, the adhesive 205 of the mask film (indicated by a two-dot chain line in FIG. 8 (a)) remains on the conductor surface, resulting in lack of adhesion. There is a problem that the contact between the protrusion of the
In FIG. 8,
特許文献3(回路基板接続材とそれを用いた多層回路基板の製造方法)では有機質多孔質基材の両面に離型性フィルムを備え、所望の位置に貫通孔を形成し、これに印刷法により導電性ペーストを埋め込んだ後、両面から銅箔を貼り合わせて層間導通を得ている。この工法によると、出発材料が高い剛性を有するプリプレグのような硬質の材料に制限されてしまう問題がある。さらに印刷後に銅箔を貼り合わせる工程を有するため工数が多く、コスト面でも不利である。 In Patent Document 3 (circuit board connecting material and multilayer circuit board manufacturing method using the same), a release film is provided on both sides of an organic porous base material, through holes are formed at desired positions, and a printing method is provided on this. After embedding a conductive paste, copper foil is bonded from both sides to obtain interlayer conduction. According to this construction method, there is a problem that the starting material is limited to a hard material such as a prepreg having high rigidity. Furthermore, since it has the process of bonding copper foil after printing, there are many man-hours and it is disadvantageous also in terms of cost.
特許文献4(多層プリント配線板の製造方法)では、回路パターンを形成した片面基板の所定の位置に接続用貫通孔を設け、孔内を導電性組成物で充填・埋設した後、孔内に導電性組成物を充填・埋設した絶縁体層同士を位置合わせして積層することで多層基板を製造している。しかしこの工法では原理的に片面板への適用に限られ、両面板に適用することができない。 In Patent Document 4 (manufacturing method of multilayer printed wiring board), a through hole for connection is provided at a predetermined position of a single-sided board on which a circuit pattern is formed, and the hole is filled and embedded with a conductive composition, A multilayer substrate is manufactured by aligning and laminating insulator layers filled and embedded with a conductive composition. However, this method is limited in principle to application to a single-sided plate and cannot be applied to a double-sided plate.
その他、一般的に知られている技術として、スクリーンマスクやメタルマスクを印刷用マスクとして使用し、導電性ペーストをビアホールに充填する手法がある。しかしこれらの印刷用マスクは一般に基材厚が厚いため、マスクを剥離した後に形成される導電性ペーストの突起が厚くなってしまい、多層基板の薄板化や表面平滑性を阻害してしまうという問題がある。また、基材厚が薄い印刷用マスクは高価である。 In addition, as a generally known technique, there is a method of filling a via hole with a conductive paste using a screen mask or a metal mask as a printing mask. However, since these printing masks generally have a thick substrate, the protrusions of the conductive paste formed after the mask is peeled off become thick, which hinders thinning and surface smoothness of the multilayer substrate. There is. In addition, a printing mask having a thin base material is expensive.
一般にFPC(Flexible Printed Circuit)の基材として用いられるポリイミドは、吸水率が高いことで知られている。すなわち吸水率の程度や温度変化等によって、基板の寸法変化がある材料である。基板が寸法変化を起こすとマスク孔とビアホールとの位置整合が困難になり、印刷時の位置精度が低下してしまう。すなわち、基板の寸法変化に対応できる手法のほうが好ましいわけである。 Generally, polyimide used as a base material for FPC (Flexible Printed Circuit) is known for its high water absorption. That is, the material has a dimensional change of the substrate depending on the degree of water absorption or temperature change. When the substrate undergoes a dimensional change, it becomes difficult to align the position of the mask hole and the via hole, and the position accuracy during printing is lowered. That is, a method that can cope with a change in the dimensions of the substrate is preferable.
以上のように、ビアホール又はスルーホールに導電性ペーストを充填させて層間導通を得る手法において、従来技術ではRPCの絶縁樹脂基材やFPCの片面CCLを出発材料としており、FPCの両面CCLを出発材料としている場合に言及しているものは殆ど見られない。FPCの両面CCLを出発材料とした場合は、従来技術によると回路パターン面にマスクフィルムを貼り付けることになるため、マスクフィルムの回路充填性(接着剤が回路の凹凸や段差を充填している度合い)が不足しているとこれを起点としてプラズマデスミア工程にてマスクが剥離してしまうという問題が発生する。さらにレーザ加工によって導体ランドが加熱され、これに接するマスクフィルムの接着剤が硬化し、スミアとして残留してしまうといった不良も発生する。 As described above, in the technique of obtaining the interlayer conduction by filling the via hole or the through hole with the conductive paste, the conventional technology uses the RPC insulating resin base material or the FPC single-sided CCL as the starting material, and the FPC double-sided CCL as the starting material. There is hardly any mention of the material. When the double-sided CCL of the FPC is used as a starting material, the mask film is pasted on the circuit pattern surface according to the prior art, so the circuit fillability of the mask film (the adhesive fills the unevenness and steps of the circuit) If the degree) is insufficient, there arises a problem that the mask peels off in the plasma desmear process starting from this. Further, the conductor land is heated by the laser processing, and the adhesive of the mask film in contact with the conductor land is cured, resulting in a defect that it remains as a smear.
以上で述べたとおり、ビアホールに導電性ペーストを充填させて層間導通を得る手法において、デスミア処理によるマスク剥離と接着剤スミアの残留の双方を解決する手法は示されていない。さらに、導電性ペーストを印刷後、マスクフィルムの接着剤及び粘着物を導体上に残らないように剥離させる手法は従来技術には見られない。
本発明は、上記事情に鑑みてなされたものであり、ビアホールに層間導通のための導電性ペーストが充填された両面プリント配線板を両面CCLを出発材料として製造する場合において、デスミア処理による意図しないマスクフィルムの剥離と、印刷後の導体上への接着剤及び粘着物の残留の双方を解決する方法を提供することを課題とする。 The present invention has been made in view of the above circumstances, and is not intended by desmear processing when a double-sided printed wiring board in which a via hole is filled with a conductive paste for interlayer conduction is manufactured using double-sided CCL as a starting material. It is an object of the present invention to provide a method for solving both the peeling of the mask film and the residue of the adhesive and the sticky substance on the conductor after printing.
前記課題を解決するため、本発明は、ビアホールに層間導通のための導電性ペーストが充填された両面プリント配線板の製造方法であって、両面の回路が未形成の導体層を有する両面基板の導体層の片面に直接マスクフィルムを貼り付け、該マスクフィルムを印刷用マスクとしてビアホールを形成する際に、開口径がビア径よりも大きい開口部をマスクフィルムにレーザ照射で開け、該ビアホールへ導電性ペーストを充填した後に、充填した導電性ペーストを熱プレスキュアにより硬化させ、その後、前記導体層の回路形成を行うことを特徴とする両面プリント配線板の製造方法を提供する。
また、本発明は、上述の両面プリント配線板の製造方法で製造した両面プリント配線板を含むことを特徴とする多層プリント配線板を提供する。
In order to solve the above problems, the present invention provides a method for manufacturing a double-sided printed wiring board in which via holes are filled with a conductive paste for interlayer conduction, and a double-sided board having a conductor layer in which circuits on both sides are not formed. When a mask film is directly attached to one side of the conductor layer and a via hole is formed using the mask film as a printing mask, an opening having an opening diameter larger than the via diameter is opened by laser irradiation on the mask film, and the via hole is electrically conductive. Provided is a method for producing a double-sided printed wiring board, wherein after filling with a conductive paste, the filled conductive paste is cured by hot press curing, and then the circuit of the conductor layer is formed.
Moreover, this invention provides the multilayer printed wiring board characterized by including the double-sided printed wiring board manufactured with the manufacturing method of the above-mentioned double-sided printed wiring board.
本発明では、両面に導体層を有する両面基板を出発原料としているので、片面基板を出発原料としたときのように絶縁基材に第2の導体層を貼り付ける工程が必要なく、より少ない工程数で両面プリント配線板を製造することができる。また、絶縁基材の材料がプリプレグのような硬質な材料に制限されず、フレキシブルな材料の適用も可能であり、広い選択肢の中から材料を選択することができる。 In the present invention, since the double-sided substrate having the conductor layers on both sides is used as the starting material, there is no need for the step of attaching the second conductor layer to the insulating base material as in the case of using the single-sided substrate as the starting material, and fewer steps. A double-sided printed wiring board can be manufactured by a number. Moreover, the material of the insulating base material is not limited to a hard material such as a prepreg, and a flexible material can be applied, and the material can be selected from a wide range of options.
両面の回路が未形成の導体層を有する両面基板の導体層の片面に直接マスクフィルムを貼り付けることにより、ワークの面内が均一で面内バラツキや凹凸、段差が存在しない。このため、出発原料である両面基板の面に対してマスクフィルムがよく密着し、デスミア処理による意図しないマスク剥離を防止できる。
また、熱伝導率の大きな導体層(銅箔等の金属層)がワークの面内の全体に存在しているため、マスクフィルムの開口部やビアホール形成のためのレーザ加工の際にビアの周囲の熱が速やかに拡散でき、局所的な温度上昇によるマスクフィルムの接着剤の硬化を避けることができる。このため、マスクフィルムが用済みになった後は、接着剤の残留なしに確実に剥離することができ、印刷後の接着剤の残留による不良は原理的に発生しない。
また、該マスクフィルムを印刷用マスクとしてビアホールを形成する際に、開口径がビア径よりも大きい開口部をマスクフィルムに開けるので、導電性ペーストをこの開口部の部分にまで充填すると、導電性ペーストが開口部に露出された部分の導体層に密着する。その結果、マスクフィルムを貼り付ける印刷面側の導体層と導電性ペーストとの導通をより確実なものとすることができる。
さらに、ビアに充填した導電性ペーストを熱プレスキュアにより硬化させた後で、導体層の回路形成を行うようにしたので、回路形成のときに導電性ペーストの突起部分の形状が崩れることがなく、基板を積層するときに該ペースト突起を利用して他の基板側の回路との導通を確保することができる。
By directly attaching the mask film to one side of the conductor layer of the double-sided board having a conductor layer in which circuits on both sides are not formed, the surface of the work is uniform and there are no in-plane variations, irregularities, or steps. For this reason, the mask film adheres well to the surface of the double-sided substrate that is the starting material, and unintended mask peeling due to desmear treatment can be prevented.
In addition, since a conductor layer (metal layer such as copper foil) with high thermal conductivity is present in the entire surface of the workpiece, the periphery of the via is used during laser processing for mask film opening and via hole formation. Heat can be quickly diffused, and curing of the mask film adhesive due to local temperature rise can be avoided. For this reason, after the mask film is used up, it can be surely peeled without the adhesive remaining, and in principle no defect due to the adhesive remaining after printing occurs.
Also, when forming a via hole using the mask film as a printing mask, an opening having an opening diameter larger than the via diameter is opened in the mask film. The paste adheres to the portion of the conductor layer exposed at the opening. As a result, the conduction between the conductive layer on the printing surface side where the mask film is attached and the conductive paste can be made more reliable.
Furthermore, since the conductive paste filled in the via is cured by hot press cure and then the circuit formation of the conductor layer is performed, the shape of the protruding portion of the conductive paste does not collapse during circuit formation. When the substrates are laminated, the paste protrusions can be used to ensure electrical continuity with the circuit on the other substrate side.
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図1(a)〜(g)は、本発明において両面基板にビアホールを形成する方法の一例を工程順に説明する断面図である。図2(a)〜(d)は、本発明においてビアホールに導電性ペーストを印刷・充填する方法の一例を工程順に説明する断面図である。図3(a)〜(f)は、多層プリント配線板に用いる片面基板を作製する方法の一例を工程順に説明する断面図である。図4(a)〜(b)は、図2により作製した両面基板と図3により作製した片面基板とを積層して多層プリント配線板を作製する方法の一例を説明する断面図である。
The present invention will be described below with reference to the drawings based on the best mode.
1A to 1G are cross-sectional views illustrating an example of a method of forming a via hole in a double-sided substrate in the present invention in the order of steps. 2A to 2D are cross-sectional views illustrating an example of a method for printing and filling a conductive paste in a via hole in the present invention in the order of steps. 3A to 3F are cross-sectional views illustrating an example of a method for producing a single-sided substrate used for a multilayer printed wiring board in the order of steps. 4A to 4B are cross-sectional views for explaining an example of a method for producing a multilayer printed wiring board by laminating the double-sided board produced in FIG. 2 and the single-sided board produced in FIG.
<両面プリント配線板30の製造プロセス>
(1)マスクラミネート
図1(a)に示すように絶縁基材11の両面にそれぞれ銅箔12、13を有する両面CCL(CCL:Copper−Clad Laminate、銅張積層板)10を用意し、この両面CCL10の印刷面(L2面)に、図1(b)に示すようにマスクフィルム14を貼り合わせる。マスクフィルム14のラミネート方法としては、例えば真空ラミネータが挙げられる。
本発明において、マスクフィルム14を両面基板10の回路が未形成の銅箔12に直接貼り付けることにより、面内が均一で面内バラツキや凹凸、段差が存在しないワークに対してマスクフィルム14を貼り付けることになるので、マスクフィルム14がワークに対して良好にラミネートされ、マスクフィルム14の意図しないマスク剥離を防止できる。
<Manufacturing process of double-sided printed
(1) Mask Laminate Prepare a double-sided CCL (CCL: Copper-Cladded Laminate) 10 having copper foils 12 and 13 on both sides of the insulating
In the present invention, by directly attaching the
(2)ビアの開孔
図1(c)〜(g)に示すようにL2/L3用両面基板10のビア20及び露光用ガイド穴15を開孔する。これらの穴を開孔する方法は特に限定されず、CO2レーザやYAGレーザ等のレーザ加工、NCドリル等の機械加工が挙げられる。
なお、最近ではレーザ技術の発達により、CO2レーザやYAGレーザ等を用いて、直接ビアを開孔するダイレクトレーザ加工が可能になっており、この技術を用いてビア20を開孔すると良い。この技術によれば、銅箔部分をエッチングによって開孔する方法に比べて工数を削減できる。
本発明の場合、熱伝導率の大きな導体層(本形態例では銅箔12)がワークの面内の全体に存在しているため、マスクフィルム14の開口部16や基板10のビアホール17,18をレーザ照射で開けるときに、周囲の熱を速やかに拡散でき、局所的な温度上昇によるマスクフィルム14の接着剤の硬化を避けることができる。このため、印刷後のマスクフィルム14は、接着剤が残留することなく円滑に剥離することができる。
(2) Opening of
Recently, with the development of laser technology, it is possible to perform direct laser processing that directly opens a via using a CO 2 laser, a YAG laser, or the like. The via 20 may be opened using this technology. According to this technique, the number of man-hours can be reduced as compared with the method of opening the copper foil portion by etching.
In the case of the present invention, a conductor layer having a high thermal conductivity (
まず、図1(c)に示すように、両面CCL10に対して、レーザ加工やNCドリル等を用いて露光用ガイド穴15を開孔する。次に図1(d)に示すように、マスクフィルム14に開口部16をレーザ照射により開孔する。次に図1(e)、(f)に示すように、L2面の銅箔12のビア部分17及び絶縁基材11のビア部分18をレーザ加工等により開孔する。最後に導電性ペーストの充填性を確保するために、図1(g)に示すように、L3面の銅箔13に空気抜きの小孔19を開孔する。
ここでは、マスクフィルム14の開口部16の開口径は、ビア径(ビア部分17、18の径)よりも大きく形成している。これにより、ビア部分17、18の周囲の銅箔12に露出部分21が形成されるので、導電性ペースト31の充填(図3参照、詳しくは後述)の際に、導電性ペースト31をマスクフィルム14の開口部16の部分にまで充填すると、導電性ペースト31が露出部分21の銅箔12に密着する。その結果、導電性ペースト31とL2面の銅箔12との導通をより確実なものとすることができる。
First, as shown in FIG. 1C, an
Here, the opening diameter of the
(3)デスミア
ビア20の開孔後、ビア加工の際に発生した樹脂のスミアを除去する(デスミア)。デスミアの方法は特に限定されないが、プラズマデスミア処理などが挙げられる。
(3) Desmear After the via 20 is opened, the resin smear generated during via processing is removed (desmear). The desmear method is not particularly limited, and examples thereof include plasma desmear treatment.
(4)導電性ペースト印刷
図2(a)に示すように、マスクフィルム14面から導電性ペースト31を印刷し、ビア20に充填し、両面CCL10のビア20及びマスクフィルム14の開口部16の中に埋め込む。充填後、図2(b)に示すように、マスクフィルム14を両面基板の銅箔12面上から剥離する。これにより、導電性ペースト31がビア20を埋め込み、かつ銅箔12より突出するように導電性ペースト突起32が形成される。
本発明では、レーザ加工時の熱によるマスクフィルム14がラミネートされる銅箔12面に回路段差が存在せず、マスクフィルム14の接着剤の硬化も無いので、マスクフィルム14の剥離後、銅箔12面上にマスクフィルム14の接着剤や粘着物が残存することが無い。
(4) Conductive Paste Printing As shown in FIG. 2A, the
In the present invention, there is no circuit level difference on the surface of the
(5)プレスキュア
図2(c)に示すように、印刷した導電性ペースト31を硬化させるため、熱プレスキュアを行う。オーブンによる硬化はペーストの充填性が不十分であるため、熱プレスキュアが好ましい。回路形成前に導電性ペースト31を完全に硬化させることにより、導電性ペースト31の充填性が改善される。また、硬化したペースト突起32Aは、回路形成の際に形状を維持することができ、銅箔12から剥がれ落ちることが無い。
(5) Press cure As shown in FIG.2 (c), in order to harden the printed
(6)回路形成
図2(d)に示すように、両面基板30の両面の銅箔12、13の回路形成を行い、第2層の回路L2及び第3層の回路L3を形成する。この両面の回路L2、L3は、ビア内に充填された導電性ペースト31からなるペーストビア33で導通される。
(6) Circuit formation As shown in FIG. 2 (d), the circuit formation of the copper foils 12 and 13 on both surfaces of the double-
以上のプロセスにより製造された両面基板30は、銅箔12面上に接着剤や粘着物の残留が無いので、ペーストビア33による層間接続の抵抗値が低く、特性の信頼性が高いものとなる。この両面基板30は、必要に応じてカバーレイやカバーコート等の回路保護手段を設けて、両面プリント配線板として使用することができる。
また、2枚以上の両面基板30を一括積層して多層基板を作製するために用いることもできる。
また、1枚以上の両面基板30と片面基板40を積層して多層基板を作製するために用いることもできる。この場合、片面基板40としては例えば以下に例示するプロセスで作製することが可能である。
The double-
It can also be used to produce a multilayer substrate by laminating two or more double-
It can also be used to produce a multilayer substrate by laminating one or more double-
<片面基板40の製造プロセス>
(1) 図3(a)に示すように、絶縁基材41の片面に銅箔42を有する片面CCLを用意し、この片面CCLの銅箔42を回路形成して、図3(b)に示すように第1層の回路L1を形成する
(2) 図3(c)に示すように、片面CCLの絶縁基材41面側に層間接着剤43をラミネートし、さらにラミネートした層間接着剤43に印刷用マスクとしてマスクフィルム44をラミネートする。
<Manufacturing process of single-
(1) As shown to Fig.3 (a), the single-sided CCL which has the
(3) 図3(d)に示すように、片面CCLにビア(貫通孔)45をYAGレーザ等で穴明けする。ここでは、マスクフィルム44面側からYAGレーザ等を用いてマスクフィルム44と層間接着剤43と絶縁基材41を開孔する。L1面の銅箔42には貫通孔45より小径の小孔46を明け、ペースト充填時の空気抜きとする。
(5) プラズマデスミア等により、ビア開孔工程で発生した樹脂のスミアを除去する。
(6) 図3(e)に示すように、マスクフィルム44面側から導電性ペースト47を印刷し、ビア45に充填する。
(6) 印刷後、図3(f)に示すように、マスクフィルム44を剥離すると、ビア45に充填された導電性ペースト47が層間接着剤43面より突出するようにペースト突起48が形成される。
以上により、導電性ペースト47が充填されたペーストビア49を有する外層基板40を作製する。
(3) As shown in FIG. 3 (d), a via (through hole) 45 is drilled on one side CCL with a YAG laser or the like. Here, the
(5) The resin smear generated in the via opening process is removed by plasma desmear or the like.
(6) As shown in FIG. 3E, the
(6) After printing, as shown in FIG. 3 (f), when the
Thus, the
<積層工程>
上記で製作した両面基板30と片面基板40とを、図4(a)に示すように互いに位置合わせし、一括して貼り合わせ、熱プレス工程を経て、図4(b)に示すように3層FPC多層基板50が完成する。
<Lamination process>
The double-
上記形態例では、両面CCLを出発原料として、回路が未形成の銅箔の上にマスクフィルムを貼り付けてビアホールの形成及び該ビアホールへの導電性ペーストの充填を行うので、片面基板を出発原料としたときのように絶縁基材に第2の銅箔を貼り付ける工程が必要なく、より少ない工程数で両面プリント配線板を製造することができる。また、マスクを貼り付けるワークの面内が均一であり、面内バラツキや凹凸、段差が存在しないので、意図しないマスク剥離を防止できる。 In the above embodiment, a double-sided CCL is used as a starting material, and a mask film is pasted on a copper foil with no circuit formed thereon to form a via hole and fill the via hole with a conductive paste. The double-sided printed wiring board can be manufactured with a smaller number of steps, without the step of attaching the second copper foil to the insulating base as in In addition, since the surface of the work to which the mask is applied is uniform and there are no in-plane variations, irregularities, or steps, unintended mask peeling can be prevented.
熱伝導率の大きな銅箔がワークの面内の全体に存在しているため、ビアホール形成のためのレーザ加工の際にビアの周囲の熱が銅箔(導体金属層)を通じて速やかに拡散でき、局所的な温度上昇によるマスクフィルムの接着剤の硬化を避けることができる。このため、マスクフィルムが用済みになった後は、接着剤の残留なしに確実に剥離することができ、印刷後の接着剤の残留による不良は原理的に発生しない。 Because copper foil with high thermal conductivity exists throughout the surface of the workpiece, the heat around the via can be quickly diffused through the copper foil (conductor metal layer) during laser processing for via hole formation, Curing of the mask film adhesive due to local temperature rise can be avoided. For this reason, after the mask film is used up, it can be surely peeled without the adhesive remaining, and in principle no defect due to the adhesive remaining after printing occurs.
以上の例では、外層基板に1層(L1)、内層基板に2層(L2、L3)の回路を有する3層FPC多層基板を製造する例を示したが、本発明はその要旨を逸脱しない範囲で種々の改変が可能であり、回路や基板の材料、層数等を制限するものではない。
本形態例では、両面基板の絶縁基材の材料がプリプレグのような硬質な材料に制限されることがなく、フレキシブルな材料の適用も可能であり、広い選択肢の中から材料を選択することができる。
In the above example, a three-layer FPC multilayer substrate having a circuit of one layer (L1) on the outer layer substrate and two layers (L2, L3) on the inner layer substrate has been shown, but the present invention does not depart from the gist thereof. Various modifications can be made within the range, and the circuit, substrate material, number of layers, etc. are not limited.
In this embodiment, the insulating base material of the double-sided substrate is not limited to a hard material such as a prepreg, and a flexible material can be applied, and the material can be selected from a wide range of options. it can.
以下、実施例をもって本発明を具体的に説明する。なお、本発明は、これらの実施例のみに限定されるものではない。 Hereinafter, the present invention will be specifically described with reference to examples. In addition, this invention is not limited only to these Examples.
[多層プリント配線板のコア両面板としての適用例]
[実施例1]
以下に示す材料と製造工程(図1〜図4参照)によって、本発明のプロセスで両面基板を製造し、さらにその両面基板の一方の面に片面基板を貼り合わせた構造の3層FPC多層基板を作製した。
[Application example of multilayer printed wiring board as core double-sided board]
[Example 1]
A three-layer FPC multilayer substrate having a structure in which a double-sided substrate is manufactured by the process of the present invention and a single-sided substrate is bonded to one surface of the double-sided substrate by the following materials and manufacturing steps (see FIGS. 1 to 4). Was made.
<使用材料>
・L1用CCL:片面CCL、銅箔厚12μm、ポリイミド厚25μm
・L2/L3用CCL:両面CCL、銅箔厚12μm、ポリイミド厚25μm
・マスクフィルム:粘着剤厚15μm、PET厚12μm
・層間接着剤:接着剤厚25μm
<Materials used>
-CCL for L1: single-sided CCL,
・ CCL for L2 / L3: Double-sided CCL, copper foil thickness 12μm, polyimide thickness 25μm
・ Mask film: Adhesive thickness 15μm, PET thickness 12μm
・ Interlayer adhesive: Adhesive thickness 25μm
<内層(L2/L3)製造プロセス>
(1)マスクラミネート
図1(b)に示すように、両面CCL10の印刷面(L2面)にマスクフィルム14を貼り合わせる。ここでは真空ラミネータを使用し、90℃、真空引き20秒、加圧力0.3MPa、加圧時間5秒の条件で行った。
<Inner layer (L2 / L3) manufacturing process>
(1) Mask Lamination As shown in FIG. 1B, a
(2)レーザ加工
図1(c)〜(g)に示すように、YAGレーザにてL2/L3用両面基板のビア20及び露光用ガイド穴15を開孔する。ここでは、ダイレクトレーザ加工によってビア20を形成している。ダイレクトレーザ加工とは、CO2レーザやYAGレーザ等により、直接ビア部分の銅箔12とポリイミド11を除去する加工である。
まず、図1(d)に示すように、マスクフィルム14にレーザ照射でφ130μmの開口部16を形成する。次に、図1(d),(e)に示すようにL2面の銅箔12のビア部分17及びポリイミド11のビア部分18を、φ100μmのビア径でレーザにより除去する。最後に導電性ペーストの充填性を確保するため、図1(g)に示すようにL3面の銅箔13に空気抜きの小孔19をφ20μmで開孔する。
(2) Laser Processing As shown in FIGS. 1C to 1G, the
First, as shown in FIG. 1D, an
(3)デスミア
プラズマデスミア処理により、レーザ加工工程で発生したスミアを除去する。
(4)導電性ペースト印刷
図2(a),(b)に示すようにマスクフィルム14面から導電性ペースト31を印刷し、ビア20に充填し、充填後、マスクフィルム14を剥離する。すると導電性ペースト31がビア20に埋め込まれ、かつ銅箔12より突出するように突起32が形成される。マスクフィルム14の剥離後に基板表面を観察したところ、マスクフィルム14の接着剤や粘着物が残存することは無かった。
(3) Desmear Smear generated in the laser processing step is removed by plasma desmear treatment.
(4) Conductive Paste Printing As shown in FIGS. 2A and 2B, the
(5)プレスキュア
印刷した導電性ペースト31を硬化させるため、熱プレスキュアを行う。オーブンによる硬化はペーストの充填性が不十分であるため、熱プレスキュアが好ましい。
(6)回路形成
両面基板30の両面の銅箔12,13の回路形成を行う。
(5) Press cure Hot press cure is performed to cure the printed
(6) Circuit formation Circuit formation of the copper foils 12 and 13 on both surfaces of the double-
<外層(L1)製造プロセス>
(1)回路形成
図3(b)に示すように、片面CCLの銅箔42を回路形成を行う。
(2)層間接着剤ラミネート
片面CCLのPI41面側に層間接着剤43をラミネートする。
(3)マスクフィルムラミネート
図3(c)に示すように、ラミネートした層間接着剤43面に印刷用マスクとしてPIフィルム44をラミネートする。
<Outer layer (L1) manufacturing process>
(1) Circuit formation As shown in FIG.3 (b), circuit formation is performed for the
(2) Interlaminar adhesive laminating
(3) Mask Film Lamination As shown in FIG. 3C, a
(4)レーザ加工
図3(d)に示すように、マスクフィルム44面側からYAGレーザにてマスクPI44、層間接着剤43、CCLベースPI41を開孔し、ビア45を形成する。さらに銅箔42に空気抜きの小孔46を開孔する。
(5)デスミア
プラズマデスミア処理により、レーザ加工工程で発生した樹脂のスミアを除去する。
(6)導電性ペースト印刷
図3(e)に示すように、マスクPI44面側から導電性ペースト47を印刷し、ビア45に充填する。充填後、マスクフィルム44を剥離することで、導電性ペースト突起48が形成される。
(4) Laser processing As shown in FIG. 3 (d), the mask PI44, the
(5) Desmear Resin smear generated in the laser processing process is removed by plasma desmear treatment.
(6) Conductive Paste Printing As shown in FIG. 3 (e), the
<積層工程>
上記で製作した内層基板30および外層基板40を位置合わせし、図4に示すように、一括して貼り合わせ、熱プレス工程を経て、目的とする3層FPC多層基板が完成する。
<Lamination process>
The
[比較例1−1]
従来のコンフォーマルマスク法(図5参照)で両面基板を製造し、さらにその両面基板の一方の面に片面基板を貼り合わせた構造の3層FPC多層基板を作製した。比較例1−1では、両面基板のビア部分の銅箔を回路形成時のエッチング工程で開孔し、印刷用マスクには市販のマスクフィルム(接着剤付きPETフィルム)を使用した。
[Comparative Example 1-1]
A double-sided substrate was manufactured by a conventional conformal mask method (see FIG. 5), and a three-layer FPC multilayer substrate having a structure in which the single-sided substrate was bonded to one side of the double-sided substrate was manufactured. In Comparative Example 1-1, the copper foil in the via portion of the double-sided substrate was opened in the etching process during circuit formation, and a commercially available mask film (PET film with adhesive) was used as the printing mask.
<使用材料>
実施例1の使用材料と同様。
<Materials used>
Same as the material used in Example 1.
<内層(L2/L3)製造プロセス>
(1)図5(a),(b)に示すように、NCドリラーを用いてL2/L3両面基板10の露光用ガイド穴15を開孔する。
(2)次に図5(c)に示すように、L2/L3両面基板10の回路形成を行う。なお、この回路形成と同時に、印刷面のL2ビアの銅箔12をエッチングにより開孔し、φ100μmのコンフォーマルマスク21を設ける。
(3)次に図5(d)に示すように、L2面にマスクフィルム14Aをラミネートする。ここでは真空ラミネータを使用し、90℃、真空引き20秒、加圧力0.3MPa、加圧時間5秒の条件で行った。
<Inner layer (L2 / L3) manufacturing process>
(1) As shown in FIGS. 5A and 5B, an
(2) Next, as shown in FIG. 5C, the circuit of the L2 / L3 double-
(3) Next, as shown in FIG. 5D, a
(4)次に図5(e)に示すように、両面基板10をYAGレーザで開孔し、ビアを形成する。ここでは、印刷面であるL2面側からレーザ光を照射し、マスクフィルム14、両面CCLのベースPI11、L3銅箔13の小孔19の順に開孔する。ビア17,18の径はφ100μmとした。
(5)プラズマデスミア処理にてレーザ工程で発生した樹脂のスミアを除去する。マスクフィルム14Aと基板10の密着力や回路充填性が不十分であると、この工程でマスクフィルム剥離が生じる。
(6)次に図5(f)に示すように、マスクフィルム14上から導電性ペースト31を印刷し、ビアに埋め込む。印刷後、図5(g)に示すように、マスクフィルム14Aを剥離する。
(4) Next, as shown in FIG. 5E, the double-
(5) The resin smear generated in the laser process in the plasma desmear process is removed. If the adhesion between the
(6) Next, as shown in FIG. 5F, the
<外層(L1)製造プロセス及び積層工程>
実施例1と同様。
<Outer layer (L1) manufacturing process and lamination process>
Same as Example 1.
[比較例1−2]
従来のコンフォーマルマスク法(図5参照)で両面基板を製造し、さらにその両面基板の一方の面に片面基板を貼り合わせた構造の3層FPC多層基板を作製した。比較例1−2では、内層(L2/L3)製造プロセスの(3)のマスクフィルムラミネート条件を、90℃、真空引き20秒、加圧力0.3MPa、加圧時間60秒の条件で行ったこと以外は、使用材料、製造プロセスともに比較例1−1と同様にして行った。
[Comparative Example 1-2]
A double-sided substrate was manufactured by a conventional conformal mask method (see FIG. 5), and a three-layer FPC multilayer substrate having a structure in which the single-sided substrate was bonded to one side of the double-sided substrate was manufactured. In Comparative Example 1-2, the mask film laminating condition of (3) of the inner layer (L2 / L3) manufacturing process was performed under the conditions of 90 ° C.,
[比較例1−3]
従来のコンフォーマルマスク法(図5参照)で両面基板を製造し、さらにその両面基板の一方の面に片面基板を貼り合わせた構造の3層FPC多層基板を作製した。比較例1−3では、内層(L2/L3)製造プロセスで用いるマスクフィルムとして、高接着力タイプの接着剤付きPETフィルムを使用したこと以外は、使用材料、製造プロセスともに比較例1−1と同様にして行った。
[Comparative Example 1-3]
A double-sided substrate was manufactured by a conventional conformal mask method (see FIG. 5), and a three-layer FPC multilayer substrate having a structure in which the single-sided substrate was bonded to one side of the double-sided substrate was manufactured. In Comparative Example 1-3, both the materials used and the manufacturing process were the same as Comparative Example 1-1 except that a high adhesion type PET film with an adhesive was used as the mask film used in the inner layer (L2 / L3) manufacturing process. The same was done.
[実施結果及び考察]
実施例1および比較例1−1、1−2、1−3のそれぞれにつき、3層FPC多層基板のサンプルを10シート作製した。これらのサンプルでは、抵抗値の試験のため、ビアを100個連続的に導通させているデイジーチェーンのパターンを設けた。ここでいうデイジーチェーンのパターンとは、図6に示すようにL2、L3面間がペーストビアにより鎖状に接続されているパターンである。
[Results and discussion]
For each of Example 1 and Comparative Examples 1-1, 1-2, and 1-3, 10 samples of three-layer FPC multilayer substrate samples were produced. These samples were provided with a daisy chain pattern in which 100 vias were continuously conducted for resistance value testing. The daisy chain pattern here is a pattern in which the L2 and L3 surfaces are connected in a chain form by paste vias as shown in FIG.
3層FPC多層基板についての結果を表1に示す。表1において、「マスク1」は市販の接着剤付きPETフィルムを、「マスク2」は高接着力タイプの接着剤付きPETフィルムを、「DL法」はダイレクトレーザ加工法を、「CM法」はコンフォーマルマスク法を、それぞれ表す。
The results for the three-layer FPC multilayer substrate are shown in Table 1. In Table 1, “Mask 1” is a commercially available PET film with an adhesive, “
<剥離>
表1中の数字は、レーザによるビア開孔後、プラズマデスミア工程にてマスクフィルムが1箇所以上剥離してしまったシート数(全10シート中)を示している。剥離したものはデスミア工程以降の工程、特に導電性ペースト印刷工程で、しわや導電性ペーストの印刷不良の原因となるのは自明である。表1に示す結果では、実施した4例のうち、比較例1−1のみで剥離の不良が発生した。
<Peeling>
The numbers in Table 1 indicate the number of sheets (out of all 10 sheets) from which one or more mask films were peeled off in the plasma desmear process after the via opening by laser. It is obvious that the peeled material causes wrinkles and defective printing of the conductive paste in the process after the desmear process, particularly in the conductive paste printing process. According to the results shown in Table 1, peeling failure occurred only in Comparative Example 1-1 among the four cases carried out.
比較例1−1では剥離が全10シート中4シートで発生した。これはマスクフィルムの回路充填性の不足から、マスクフィルムが剥離してしまったものと考えられる。
比較例1−2では剥離は無かった。ラミネート時の加圧時間を増やして接着力および回路充填性を向上させているため、デスミア処理後の剥離は発生しなかったものと考えられる。
比較例1−3では剥離は無かった。接着力不足を解消するために高接着力タイプのマスクフィルムを使用したためデスミア処理後の剥離は発生しなかったものと考えられる。
実施例1では剥離は無かった。マスクフィルムを回路形成前の導体面にラミネートしているため、剥離の起点となる回路段差が存在しない。従って、デスミア処理後の剥離は原理的に発生しない。
In Comparative Example 1-1, peeling occurred in 4 sheets out of all 10 sheets. This is thought to be because the mask film was peeled off due to insufficient circuit fillability of the mask film.
In Comparative Example 1-2, there was no peeling. It is considered that peeling after the desmear treatment did not occur because the pressurizing time at the time of lamination was increased to improve the adhesive force and the circuit filling property.
In Comparative Example 1-3, there was no peeling. It is considered that peeling after the desmear treatment did not occur because a high adhesion type mask film was used to solve the lack of adhesion.
In Example 1, there was no peeling. Since the mask film is laminated on the conductor surface before the circuit is formed, there is no circuit level difference as a starting point of peeling. Therefore, peeling after desmear treatment does not occur in principle.
<接着材残り>
表1中の数字は、導電性ペーストを印刷した後、マスクフィルムを剥離した際に両面基板上に接着剤が1箇所以上残留してしまったシート数(全10シート中)を示している。接着材残りが生じたものは、ビアの電気特性や信頼性を低下させ、特性不良の原因となるのは自明である。表1に示す結果では、比較例1−1、1−2、1−3で不良が発生しているものの、実施例1では不良ゼロである。
<Remaining adhesive>
The numbers in Table 1 indicate the number of sheets (out of 10 sheets) in which one or more adhesives remained on the double-sided substrate when the mask film was peeled after printing the conductive paste. It is self-evident that the adhesive material remaining causes deterioration of the electrical characteristics and reliability of the via and causes a characteristic defect. In the results shown in Table 1, although defects occurred in Comparative Examples 1-1, 1-2, and 1-3, the defect was zero in Example 1.
比較例1−2では全10シート中7シートで、比較例1−3では10シート全部で、接着剤残りが発生した。比較例1−2はマスクラミネート条件が強いために、また比較例1−3はマスクフィルムの接着力が強すぎたために、剥離後に接着剤が残留したものと考えられる。
比較例1−1ではマスクラミネート条件が弱かったにもかかわらず、全10シート中2シートで接着剤残りが発生した。これはレーザが照射されるランドがφ300μmと小径であり、熱が拡散しにくいために、導体ランド部分が局所的に高熱となって接着剤が硬化してしまったものと考えられる。
実施例1は、銅箔部分を高エネルギーレーザで除去しているにもかかわらず、接着剤残りが発生しなかった。接着剤が残留しなかった理由としては、デスミア処理で剥離する心配が無いためマスクフィルムを弱くラミネートすることが可能であったこと、レーザ加工により発生する熱が拡散しやすい状況であったため、接着剤が硬化しなかったことが考えられる。
In Comparative Example 1-2, 7 sheets out of all 10 sheets, and in Comparative Example 1-3, all 10 sheets generated adhesive residue. In Comparative Example 1-2, the mask lamination conditions were strong, and in Comparative Example 1-3, the adhesive strength of the mask film was too strong, so that the adhesive remained after peeling.
In Comparative Example 1-1, although the mask lamination conditions were weak, adhesive residue was generated in 2 sheets out of all 10 sheets. This is presumably because the land irradiated with the laser has a small diameter of φ300 μm and the heat is not easily diffused, so that the conductor land portion becomes locally hot and the adhesive is cured.
In Example 1, although the copper foil portion was removed with a high energy laser, no adhesive residue was generated. The reason why the adhesive did not remain was that it was possible to laminate the mask film weakly because there was no fear of peeling by desmear treatment, and because the heat generated by laser processing was likely to diffuse, It is considered that the agent did not cure.
<抵抗値>
表1中の抵抗値の数字は、ビアを100個連続的に導通させているデイジーチェーンのパターンについて、N=10の平均値を示している。また、表1中の抵抗値の標準偏差は、同じ測定値についてのN=10の標準偏差を示している。ここでいうデイジーチェーンのパターンとは、図6に示すようにL2、L3面間がペーストビアにより鎖状に接続されているパターンである。
比較例1−1、1−2、1−3では、マスク剥離の際に接着剤残りが発生している。このため、外層基板を積層するとき、接着剤が図8に示すように残存している場合、導電性ペーストと銅箔との接触が接着剤により阻害され、抵抗値が高くなる傾向が見られる。また、それに伴って抵抗値のばらつき(標準偏差)も大きい。実施例1では接着剤残りが派生しないため、抵抗値が小さく安定している。
<Resistance value>
The numbers of resistance values in Table 1 indicate the average value of N = 10 for a daisy chain pattern in which 100 vias are continuously conducted. Moreover, the standard deviation of the resistance value in Table 1 shows a standard deviation of N = 10 for the same measured value. The daisy chain pattern here is a pattern in which the L2 and L3 surfaces are connected in a chain form by paste vias as shown in FIG.
In Comparative Examples 1-1, 1-2, and 1-3, an adhesive residue is generated when the mask is peeled off. For this reason, when laminating | stacking an outer layer board | substrate, when an adhesive agent remains as shown in FIG. 8, the contact with an electrically conductive paste and copper foil is inhibited by an adhesive agent, and the tendency for resistance value to become high is seen. . Along with this, the variation (standard deviation) in resistance value is also large. In Example 1, since the adhesive residue is not derived, the resistance value is small and stable.
以上の実施例1および比較例1−1、1−2、1−3の結果から、デスミア時のマスク剥離と、印刷後の接着剤残りの双方を解決するプロセスは、実施例1のみであり、電気的特性に関しても実施例1が最も優れていることが判明した。 From the results of Example 1 and Comparative Examples 1-1, 1-2, and 1-3 described above, the process for solving both the mask peeling during desmearing and the adhesive remaining after printing is only Example 1. As for electrical characteristics, Example 1 was found to be the most excellent.
[両面FPC単体としての適用例]
[実施例2]
以下に示す材料と製造工程によって、本発明のプロセスで両面FPCを製造した。
[Example of application as a single-sided FPC]
[Example 2]
A double-sided FPC was manufactured by the process of the present invention using the following materials and manufacturing steps.
<使用材料>
・CCL:両面CCL、銅箔厚12μm、ポリイミド厚25μm
・マスクフィルム:粘着剤厚15μm、PET厚12μm
・カバーレイフィルム:接着剤厚25μm、ポリイミド厚25μm
<Materials used>
CCL: Double-sided CCL,
・ Mask film: Adhesive thickness 15μm, PET thickness 12μm
・ Coverlay film: Adhesive thickness 25μm, polyimide thickness 25μm
<製造プロセス>
実施例1の<内層(L2/L3)製造プロセス>の(1)〜(6)までを同様に行う。その後、回路パターンが形成された両面基板の表裏にそれぞれカバーレイ(CL)フィルムを貼り合わせ、熱プレスキュアを行う。
<Manufacturing process>
(1) to (6) of <Inner layer (L2 / L3) manufacturing process> of Example 1 are similarly performed. Thereafter, coverlay (CL) films are bonded to the front and back surfaces of the double-sided substrate on which the circuit pattern is formed, and hot press cure is performed.
[比較例2−1]
THメッキ法により両面FPCを製造した。
(1)NC穴明け
両面CCLに対して、NCドリルにてTHおよび露光用のガイド穴を明ける。TH径は100μmである。
(2)DPP(Direct Plating Process)
電解銅メッキの下地層を形成するために、DPPプロセスによりカーボン膜やパラジウム等の導電性の膜を吸着させる。
(3)THメッキ
一般的に用いられている硫酸銅メッキを使用して、THメッキを行う。このときTH部分とともに、両面CCLの銅箔上の全面に厚さ10μmのメッキ層が形成される。
(4)回路形成
(5)CLキュア
回路パターンが形成された両面基板の表裏にそれぞれカバーレイ(CL)フィルムを貼り合わせ、熱プレスキュアを行う。
[Comparative Example 2-1]
A double-sided FPC was manufactured by the TH plating method.
(1) NC drilling TH and exposure guide holes are drilled on the double-sided CCL with an NC drill. The TH diameter is 100 μm.
(2) DPP (Direct Placing Process)
In order to form a base layer for electrolytic copper plating, a conductive film such as a carbon film or palladium is adsorbed by a DPP process.
(3) TH plating TH plating is performed using commonly used copper sulfate plating. At this time, a 10 μm-thick plating layer is formed on the entire surface of the double-sided CCL copper foil together with the TH portion.
(4) Circuit formation (5) CL cure A coverlay (CL) film is bonded to the front and back of the double-sided substrate on which the circuit pattern is formed, and hot press cure is performed.
[比較例2−2]
ランドTHメッキ法により両面FPCを製造した。
(1)NC穴明け
NCドリルにてTHおよび露光用のガイド穴を明ける。TH径は100μmである。
(2)DPP(Direct Plating Process)
比較例2−1の(2)と同様。
(3)フォトレジストラミネート
ランドTHメッキ用の感光性フォトレジストをラミネートする。
(4)露光
THを有するランドパターンのみのフォトマスクを用いてフォトレジストを露光する。
(5)現像
現像工程により、フォトレジストはTHを有するランド部分のみ除去される。
(6)ランドTHメッキ
一般的に用いられている硫酸銅メッキを使用して、ランドTHメッキを行う。前工程で形成したフォトレジストは、THを有するランドパターンのみ開孔されているので、ランド及びTH部分のみメッキされる。
(7)レジスト剥離
(8)回路形成
(9)CLキュア
回路パターンが形成された両面基板の表裏にそれぞれカバーレイ(CL)フィルムを貼り合わせ、熱プレスキュアを行う。
[Comparative Example 2-2]
A double-sided FPC was manufactured by land TH plating.
(1) Drilling NC Drill NC and exposure guide holes with an NC drill. The TH diameter is 100 μm.
(2) DPP (Direct Placing Process)
Similar to (2) of Comparative Example 2-1.
(3) Photoresist laminating A photosensitive photoresist for land TH plating is laminated.
(4) Exposure The photoresist is exposed using a photomask having only a land pattern having TH.
(5) Development In the development process, only the land portion having TH is removed from the photoresist.
(6) Land TH plating Land TH plating is performed using commonly used copper sulfate plating. Since only the land pattern having TH is opened in the photoresist formed in the previous step, only the land and the TH portion are plated.
(7) Resist stripping (8) Circuit formation (9) CL cure A coverlay (CL) film is bonded to the front and back of the double-sided substrate on which the circuit pattern is formed, and hot press curing is performed.
[実施結果及び考察]
実施例2および比較例2−1、2−2のそれぞれにつき、両面FPCのサンプルを10シート作製した。これらのサンプルでは、抵抗値の試験のため、ペーストビア(実施例2)またはメッキTH(比較例2−1、2−2)を100個連続的に導通させているデイジーチェーンのパターン(図6参照)を設けた。
両面FPCについての結果を表2に示す。
[Results and discussion]
Ten sheets of double-sided FPC samples were produced for each of Example 2 and Comparative Examples 2-1 and 2-2. In these samples, a daisy chain pattern in which 100 paste vias (Example 2) or plating THs (Comparative Examples 2-1 and 2-2) are continuously conducted for resistance value testing (FIG. 6). Reference).
The results for the double-sided FPC are shown in Table 2.
<抵抗値>
表2中の抵抗値の数字は、100個のペーストビア(実施例2)またはメッキTH(比較例2−1、2−2)を連続的に導通させているデイジーチェーンのパターン(図6参照)について、N=10の平均値を示している。また、表2中の抵抗値の標準偏差は、同じ測定値についてのN=10の標準偏差を示している。
比較例2−1はTHメッキにより回路パターンの導体厚がメッキの分だけ厚くなってしまい、抵抗値が若干高めとなっている。また、パターン内にメッキ厚のバラツキが存在するため、抵抗値の標準偏差も大きめとなっている。
比較例2−2はランドTHにのみメッキを施しているため、抵抗値が最も低く、抵抗値の標準偏差も安定している。
実施例2は導体厚さが比較例2−1よりも薄いため、抵抗値は比較的小さく済む。ただしペーストビア自体に体積抵抗が存在するため、ランドTHメッキ程の特性は得られない。
<Resistance value>
The numbers of resistance values in Table 2 are daisy chain patterns in which 100 paste vias (Example 2) or plating TH (Comparative Examples 2-1 and 2-2) are continuously conducted (see FIG. 6). ) For N = 10. Moreover, the standard deviation of the resistance value in Table 2 indicates a standard deviation of N = 10 for the same measured value.
In Comparative Example 2-1, the conductor thickness of the circuit pattern is increased by the plating due to TH plating, and the resistance value is slightly increased. Further, since there is a variation in plating thickness within the pattern, the standard deviation of the resistance value is also large.
Since Comparative Example 2-2 is plated only on the land TH, the resistance value is the lowest and the standard deviation of the resistance value is stable.
Since the conductor thickness of Example 2 is thinner than that of Comparative Example 2-1, the resistance value can be relatively small. However, since the volume resistance exists in the paste via itself, the characteristics as the land TH plating cannot be obtained.
<最小L/S>
最小L/Sは、導体パターンのライン幅(L)とスペース幅(S)について、種々のL/S幅でパターン作製を試み、パターン欠陥のなかった最小幅を測定した。
比較例2−1はTHメッキにより両面CCLの導体層の厚さが全体的に10μmずつ厚くなっている。したがって、より精細な回路を形成するには不利であり、最小L/Sは60/60μmであった。
実施例2、比較例2−2では、回路パターン部分の厚さはCCLの銅箔の厚さのままであり、最小L/Sは30/30μmであった。
<Minimum L / S>
For the minimum L / S, for the line width (L) and space width (S) of the conductor pattern, pattern preparation was attempted with various L / S widths, and the minimum width without pattern defects was measured.
In Comparative Example 2-1, the thickness of the conductor layer of the double-sided CCL is increased by 10 μm as a whole by TH plating. Therefore, it is disadvantageous to form a finer circuit, and the minimum L / S is 60/60 μm.
In Example 2 and Comparative Example 2-2, the thickness of the circuit pattern portion remained the thickness of the CCL copper foil, and the minimum L / S was 30/30 μm.
以上の実施例2および比較例2−1、2−2の結果から、両面基板単体として評価した結果、本発明の手法(実施例2)による両面FPCは、THメッキ(比較例2−1)を用いた両面FPC以上の特性を有することが分かる。ただし本発明の手法(実施例2)とランドTHメッキ(比較例2−2)を比較すると、後者の方が電気特性の点で優れているが、ランドTHメッキはマスクを形成する必要があり、フォトレジスト形成工程(ラミネート、露光、現像、レジスト剥離)を要するため、工程数が増えてしまいコスト的にも不利となる。従って、両面FPCを作製する上で信頼性、コストともにバランスのとれたプロセスは、本発明の手法(実施例2)であると言うことができる。 As a result of evaluating the double-sided substrate alone from the results of Example 2 and Comparative Examples 2-1 and 2-2, the double-sided FPC by the method of the present invention (Example 2) is TH-plated (Comparative Example 2-1). It turns out that it has the characteristic more than double-sided FPC using. However, when comparing the method of the present invention (Example 2) and land TH plating (Comparative Example 2-2), the latter is superior in terms of electrical characteristics, but land TH plating requires the formation of a mask. Since a photoresist forming process (lamination, exposure, development, resist stripping) is required, the number of processes increases, which is disadvantageous in terms of cost. Therefore, it can be said that the process in which both the reliability and the cost are balanced in manufacturing the double-sided FPC is the method of the present invention (Example 2).
本発明は、FPC,RPCなどの種類を問わず、種々の多層プリント配線板の製造に利用することができる。 The present invention can be used for manufacturing various multilayer printed wiring boards regardless of the type such as FPC and RPC.
10…両面CCL、12,13…導体層(銅箔)14…マスクフィルム、16…開口部、20…ビア、30…両面プリント配線板(両面基板)、31…導電性ペースト、33…ペーストビア、40…片面プリント配線板(片面基板)、50…多層プリント配線板(多層基板)。
DESCRIPTION OF
Claims (2)
両面の回路が未形成の導体層を有する両面基板の導体層の片面に直接マスクフィルムを貼り付け、該マスクフィルムを印刷用マスクとしてビアホールを形成する際に、開口径がビア径よりも大きい開口部をマスクフィルムにレーザ照射で開け、該ビアホールへ導電性ペーストを充填した後に、充填した導電性ペーストを熱プレスキュアにより硬化させ、その後、前記導体層の回路形成を行うことを特徴とする両面プリント配線板の製造方法。 A method for manufacturing a double-sided printed wiring board in which via holes are filled with a conductive paste for interlayer conduction,
When a mask film is directly attached to one side of a conductor layer of a double-sided board having a conductor layer in which circuits on both sides are not formed, and the via hole is formed using the mask film as a printing mask, the opening diameter is larger than the via diameter. The double-sided structure is characterized in that a part is opened by laser irradiation on a mask film, and the via hole is filled with a conductive paste, and then the filled conductive paste is cured by hot press curing, and then the circuit of the conductor layer is formed. Manufacturing method of printed wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108500A JP2007281336A (en) | 2006-04-11 | 2006-04-11 | Method of manufacturing double sided printed wiring board and multilayer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108500A JP2007281336A (en) | 2006-04-11 | 2006-04-11 | Method of manufacturing double sided printed wiring board and multilayer printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281336A true JP2007281336A (en) | 2007-10-25 |
Family
ID=38682457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006108500A Pending JP2007281336A (en) | 2006-04-11 | 2006-04-11 | Method of manufacturing double sided printed wiring board and multilayer printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281336A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152496A (en) * | 2007-12-21 | 2009-07-09 | Fujikura Ltd | Manufacturing method of printed wiring board |
JP2009164287A (en) * | 2007-12-28 | 2009-07-23 | Fujikura Ltd | Multilayer printed wiring board and manufacturing method thereof |
WO2011001900A1 (en) * | 2009-06-30 | 2011-01-06 | ソニーケミカル&インフォメーションデバイス株式会社 | Printed-wiring board and process for manufacture thereof |
JP2011023676A (en) * | 2009-07-21 | 2011-02-03 | Sony Chemical & Information Device Corp | Method of manufacturing printed wiring board |
JP2011082240A (en) * | 2009-10-05 | 2011-04-21 | Sony Chemical & Information Device Corp | Method for manufacturing circuit board |
CN102036486A (en) * | 2010-10-25 | 2011-04-27 | 福州瑞华印制线路板有限公司 | Method for making false double-sided board |
JP4748281B2 (en) * | 2008-03-26 | 2011-08-17 | 株式会社村田製作所 | Wiring board manufacturing method and wiring board |
JP2013102201A (en) * | 2013-01-21 | 2013-05-23 | Ngk Spark Plug Co Ltd | Wiring board manufacturing method |
JP2015037165A (en) * | 2013-08-16 | 2015-02-23 | 日本特殊陶業株式会社 | Wiring board and manufacturing method of the same |
CN114698234A (en) * | 2022-03-30 | 2022-07-01 | 深圳市信维通信股份有限公司 | Method for combining multi-layer LCP material substrate |
JP7397347B2 (en) | 2021-09-30 | 2023-12-13 | 日亜化学工業株式会社 | Wiring board, planar light emitting device, and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199782A (en) * | 1990-11-29 | 1992-07-20 | Sharp Corp | Forming method for through hole of flexible board |
JPH1174640A (en) * | 1997-08-28 | 1999-03-16 | Matsushita Electric Ind Co Ltd | Manufacture of printed wiring board |
JP2001334575A (en) * | 2000-05-30 | 2001-12-04 | Nichigo Morton Co Ltd | Laminating method |
JP2004055777A (en) * | 2002-07-19 | 2004-02-19 | Sumitomo Metal Mining Co Ltd | Method for manufacturing compound multilayer wiring board |
JP2004221192A (en) * | 2003-01-10 | 2004-08-05 | Fujikura Ltd | Multilayer substrate, base material therefor and its manufacturing method |
-
2006
- 2006-04-11 JP JP2006108500A patent/JP2007281336A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199782A (en) * | 1990-11-29 | 1992-07-20 | Sharp Corp | Forming method for through hole of flexible board |
JPH1174640A (en) * | 1997-08-28 | 1999-03-16 | Matsushita Electric Ind Co Ltd | Manufacture of printed wiring board |
JP2001334575A (en) * | 2000-05-30 | 2001-12-04 | Nichigo Morton Co Ltd | Laminating method |
JP2004055777A (en) * | 2002-07-19 | 2004-02-19 | Sumitomo Metal Mining Co Ltd | Method for manufacturing compound multilayer wiring board |
JP2004221192A (en) * | 2003-01-10 | 2004-08-05 | Fujikura Ltd | Multilayer substrate, base material therefor and its manufacturing method |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152496A (en) * | 2007-12-21 | 2009-07-09 | Fujikura Ltd | Manufacturing method of printed wiring board |
JP2009164287A (en) * | 2007-12-28 | 2009-07-23 | Fujikura Ltd | Multilayer printed wiring board and manufacturing method thereof |
JP4748281B2 (en) * | 2008-03-26 | 2011-08-17 | 株式会社村田製作所 | Wiring board manufacturing method and wiring board |
WO2011001900A1 (en) * | 2009-06-30 | 2011-01-06 | ソニーケミカル&インフォメーションデバイス株式会社 | Printed-wiring board and process for manufacture thereof |
JP2011023676A (en) * | 2009-07-21 | 2011-02-03 | Sony Chemical & Information Device Corp | Method of manufacturing printed wiring board |
JP2011082240A (en) * | 2009-10-05 | 2011-04-21 | Sony Chemical & Information Device Corp | Method for manufacturing circuit board |
CN102036486A (en) * | 2010-10-25 | 2011-04-27 | 福州瑞华印制线路板有限公司 | Method for making false double-sided board |
CN102036486B (en) * | 2010-10-25 | 2012-04-25 | 福州瑞华印制线路板有限公司 | Method for making false double-sided board |
JP2013102201A (en) * | 2013-01-21 | 2013-05-23 | Ngk Spark Plug Co Ltd | Wiring board manufacturing method |
JP2015037165A (en) * | 2013-08-16 | 2015-02-23 | 日本特殊陶業株式会社 | Wiring board and manufacturing method of the same |
JP7397347B2 (en) | 2021-09-30 | 2023-12-13 | 日亜化学工業株式会社 | Wiring board, planar light emitting device, and manufacturing method thereof |
CN114698234A (en) * | 2022-03-30 | 2022-07-01 | 深圳市信维通信股份有限公司 | Method for combining multi-layer LCP material substrate |
CN114698234B (en) * | 2022-03-30 | 2024-05-31 | 深圳市信维通信股份有限公司 | Method for combining multilayer LCP (liquid crystal display) material substrates |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007281336A (en) | Method of manufacturing double sided printed wiring board and multilayer printed wiring board | |
US7346982B2 (en) | Method of fabricating printed circuit board having thin core layer | |
KR100701353B1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
JP2007288022A (en) | Multilayer printed wiring board and its manufacturing method | |
JP2008311612A (en) | Multilayer printed circuit board, and method of manufacturing the same | |
KR100965341B1 (en) | Method of Fabricating Printed Circuit Board | |
JP4972753B2 (en) | Method for manufacturing printed circuit board | |
JP2009152496A (en) | Manufacturing method of printed wiring board | |
JP2009176897A (en) | Multilayer printed wiring board and manufacturing method therefor | |
JP2000269647A (en) | Single-side circuit board, multilayer printed wiring board and manufacture thereof | |
JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture | |
KR100651422B1 (en) | Method for fabricating the multi layer using Layup Process | |
KR100658972B1 (en) | Pcb and method of manufacturing thereof | |
KR100796981B1 (en) | Method for manufacturing printed circuit board | |
JP7430494B2 (en) | Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same | |
JP2003218528A (en) | Method of manufacturing printed board | |
JP4633457B2 (en) | Manufacturing method of rigid flexible printed wiring board | |
JP2013187458A (en) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
JPH10321970A (en) | Printed wiring board and manufacture thereof | |
JP4545865B2 (en) | Method for manufacturing circuit board for multilayer printed wiring board | |
KR20090106723A (en) | Manufacturing method of build-up multi pcb using CO2 laser direct method | |
JP2001230550A (en) | Method for manufacturing multil ayer printed wiring board circuit substrate | |
JP2005109299A (en) | Multilayer wiring board and its manufacturing method | |
JP2006013172A (en) | Method for manufacturing multilayer wiring board | |
JP2000232268A (en) | Single-sided circuit board and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A02 | Decision of refusal |
Effective date: 20110816 Free format text: JAPANESE INTERMEDIATE CODE: A02 |