JP2006024582A - Semiconductor device, semiconductor layer and its production process - Google Patents

Semiconductor device, semiconductor layer and its production process Download PDF

Info

Publication number
JP2006024582A
JP2006024582A JP2001158282A JP2001158282A JP2006024582A JP 2006024582 A JP2006024582 A JP 2006024582A JP 2001158282 A JP2001158282 A JP 2001158282A JP 2001158282 A JP2001158282 A JP 2001158282A JP 2006024582 A JP2006024582 A JP 2006024582A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
boron
mixed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001158282A
Other languages
Japanese (ja)
Other versions
JP4431290B2 (en
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2001158282A priority Critical patent/JP4431290B2/en
Priority to TW91110357A priority patent/TW559899B/en
Priority to US10/332,200 priority patent/US7315050B2/en
Priority to EP02730700A priority patent/EP1393352B1/en
Priority to PCT/JP2002/005007 priority patent/WO2002097861A2/en
Priority to KR1020037001053A priority patent/KR100583243B1/en
Priority to AU2002302968A priority patent/AU2002302968A1/en
Priority to CNB028018613A priority patent/CN1214467C/en
Publication of JP2006024582A publication Critical patent/JP2006024582A/en
Priority to US11/819,382 priority patent/US7622398B2/en
Application granted granted Critical
Publication of JP4431290B2 publication Critical patent/JP4431290B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that an environment-proof semiconductor device utilizing boron phosphide (BP) and BP based mixed crystal cannot be provided because a process for forming a BP crystal layer having a band gap around 3 eV is not disclosed. <P>SOLUTION: The semiconductor device comprising a boron phosphide (BP) layer having a band gap of 2.8-3.4 eV under room temperature or a boron phosphide (BP) based mixed crystal layer represented by general formula B<SB>α</SB>Al<SB>β</SB>Ga<SB>γ</SB>In<SB>1-α-β-γ</SB>P<SB>δ</SB>As<SB>ε</SB>N<SB>1-δ-ε</SB>(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0<δ≤1, 0≤ε<1, 0<δ+ε≤1) containing that boron phosphide is produced using vapor phase epitaxial growth method. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)層またはそのリン化硼素を含む一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶層、それらBP層またはBP系混晶層を具備する半導体素子、およびそれらBP層またはBP系混晶層の製造方法に関する。
【0002】
【従来の技術】
元素周期律表のIII族に属する硼素(B)とV族元素とからなるIII−V族化合物半導体として、窒化硼素(BN)、リン化硼素(BP)や砒化硼素(BAs)がある。例えば、六方晶の窒化硼素(BN)は室温での禁止帯幅(bandgap)を7.5エレクトロンボルト(eV)とする間接遷移型の半導体である(寺本 巌著、「半導体デバイス概論」((株)培風館、1995年3月30日発行初版、28頁参照)。砒化硼素(BAs)は、室温での禁止帯幅を約0.85eVとする間接遷移型のIII−V族化合物であるのが知られている(上記の「半導体デバイス概論」参照)。
【0003】
他方、リン化硼素(BP)は一種のIII−V族化合物半導体とされており(Nature、179(No.4569)(1957)、1075頁参照)、間接遷移型半導体の禁止帯幅として数種の値が報告されている。例えば、B.Stoneらは、石英板上に堆積した多結晶のBP膜について光学的吸収法により、約6eVの室温禁止帯幅を得ている(Phys.Rev.Lett.,Vol.4、No.6(1960)、282〜284頁照)。また、J.L.Peretに依れば、BPの禁止帯幅は6.0eVとして纏められている(J.Am.Ceramic Soc.,47(1)(1964)、44〜46頁参照)。また、N.Sclarは、イオン半径値及び共有半径値を基にして絶対零度(=0K)に於ける禁止帯幅として6.20eVを与えている(J.Appl.Phys.,33(10)(1962)、2999〜3002頁参照)。また、Mancaに依れば、4.2eVの禁止帯幅が提示されている(J.Phys.Chem.Solids,20(1961)、268〜273頁参照)。
【0004】
一方、R.J.Archerらは、リン化ニッケル(nickel phosphide)融液から成長させた単結晶BPから、立方晶BPの室温禁止帯幅として2eVを得ている(Phys.Rev.Lett.,12(19)(1964)、538〜540頁参照)。また、結合エネルギー値を基にした理論計算より、2.1eVの禁止帯幅を与えている(J.Appl.Phys.,36(1965)、330〜331頁参照)。リン化硼素(BP)の禁止帯幅には上記の如くの大きな差異があるものの(J.Phys.Chem.Solids、29(1968)、1025〜1032頁参照)、BPの禁止帯幅を約2eVとするのが従来からの通例となっている(▲1▼RCA Review,25(1964)、159〜167頁、▲2▼Z.anorg.allg.chem.,349(1967)、151〜157頁、▲3▼上記のJ.Appl.Phys.,36(1965)、▲5▼上記の「半導体デバイス概論」、及び▲6▼赤崎 勇編著、「III−V族化合物半導体」((株)培風館、1994年5月20日発行初版、150頁参照)。
【0005】
リン化硼素(BP)及び組成式BXAlYGa1-X-Y1-ZZ(0<X≦1、0≦Y<1、0≦X+Y≦1、0<Z≦1)で表記されるBP系混晶は半導体発光素子を構成する機能層として利用されている。例えば、BPからなる単一の層(単層)は短波長可視発光ダイオード(LED)またはレーザダイオード(LD)にあって緩衝層を構成するに用いる従来例がある(特開平2−275682号公報)。また、BP単層とBXAlYGa1-X-Y1-ZZ混晶単層との超格子構造からpn接合型ヘテロ接合構造の発光部を構成する例が知れている(特開平10−242514号公報明細書参照)。また、BXAlYGa1-X-Y1-ZZ混晶単層との超格子構造からクラッド(障壁)層を構成する技術がある(特開平2−288371号公報明細書参照)。室温での禁止帯幅を2eVとするリン化硼素(BP)では、発光層に対して障壁作用を及ぼせないために、上記の従来例では、BPと窒化アルミニウム(AlN)等とを敢えて混晶化させて室温禁止帯幅を例えば、2.7eVと高めた含窒素混晶層を利用している(上記の特開平2−288371号参照)。
【0006】
また、BP単層を利用してヘテロバイポーラトランジスタ(HBT)を構成する例が知れている(J.Electrochem.Soc.,125(4)(1978)、633〜637頁参照)。この従来のHBTには、ジボラン(B26)/ホスフィン(PH3)系気相成長法手段により(100)面を有するシリコン(Si)結晶基板上に成長させた禁止帯幅を2.0eVとするBP単層が用いられている(上記のJ.Electrochem.Soc.,125(1978)参照)。また、禁止帯幅を2.0eVとするBP単層をウィンドウ(window)層として太陽電池(solar cell)を構成する技術が開示されている(上記のJ.Electrochem.Soc.,125(1978)参照)。
【0007】
上記の如く、従来では、禁止帯幅を約2eVとするリン化硼素(BP)或いはその禁止帯幅のBPを含む混晶から半導体素子が構成されていた。室温禁止帯幅を1.1eVとするSiを母体材料として構成される上記の太陽電池にあって、禁止帯幅を2.0eVとするBP層であっても、母体のSiより禁止帯幅が大であるため、窓層として有効に利用できることが開示されている(上記のJ.Electrochem.Soc.,125(1978)参照)。しかしながら一方では、Siを基板としてBP層を形成する従来技術において、基板とするSi単結晶の面方位に依存して禁止帯幅が狭められることが報告されている(西永 頌、「応用物理」、第45巻第9号(1976)、891〜897頁参照)。(100)面を有するSi基板上に形成したBP層に比較して、(111)面を有するSi基板上のそれは面欠陥密度が大きいため、(111)面を有するSi基板上に形成されたBP層は不透明となると報告されている(上記の「応用物理」、895〜896頁参照)。
【0008】
また、面欠陥の量が多いため格子定数が大となり、バンドギャップはより狭まったものとなると報告されている(上記の「応用物理」、896頁参照)。格子定数と禁止帯幅とには、旧来より相関があるのが知られており、格子定数が小となるにつれ、禁止帯幅が増大するのは周知となっている(上記の「III−V族化合物半導体」、31頁参照)。即ち、従来の研究例に依れば、BP層の形成条件如何に依って、BPの禁止帯幅として通用している約2eVよりも更に小さなバンドギャップのBP層が帰結されることが教示されている。この禁止帯幅の低さから、リン化硼素(BP)結晶層からは高耐圧の耐環境型半導体素子を簡便に構成できない欠点があった。
【0009】
【発明が解決しようとする課題】
例えば、室温での発光波長を450ナノメータ(nm)とするヘテロ接合型の青色LEDまたはLDには、室温禁止帯幅を2.8eVとする発光層が利用される。また、この発光層に対してクラッド(clad)作用を及ぼすには、室温禁止帯を少なくとも約2.8eV以上とする半導体材料から障壁層を構成する必要がある。このため、従来のリン化硼素(BP)系発光素子のヘテロ接合発光部を構成するに際し、室温禁止帯幅を約2eVとするリン化硼素(BP)からはクラッド層を構成出来ない欠点があった。そこで、上記の如くBPを含む混晶を形成して、例えば、BXAlYGa1-X-Y1-ZZ多元混晶として禁止帯幅の高い障壁層とするのが従来技術であった(上記の特開平2−288371号参照)。しかし、構成元素数の多とする混晶程、構成元素の組成比の制御等により高度の技術が要求され、しかも良質の結晶層を得るのがより困難となるのは周知である(上記の「半導体デバイス概論」、24頁参照)。従って、従来では、障壁層たるBP系混晶層は簡便には形成できないと云う成膜技術上の問題点があった。
【0010】
また、例えば、従来のnpn型HBTにおいて、禁止帯幅を2.0eVとするBP層はn形エミッタ(emitter)として利用されている(上記のJ.Electrochem.Soc.,125(1978))。一方、p形ベース(base)層にはp形Si層が用いられている(上記のJ.Electrochem.Soc.,125(1978)参照)。Siの禁止帯幅は約1.1eVであり、従って、BPエミッタ層とSiベース層とのヘテロ接合構造間の禁止帯幅の差異は僅か0.9eVである。エミッタ層をベース層との禁止帯幅の差異を従来より大とするBP層から構成すれば、ベース層からエミッタ層へのベース電流の漏洩が更に抑制されて、電流伝送率(=エミッタ電流/コレクタ(collector)電流)特性が向上され(上記の赤崎 勇編著、「III−V族化合物半導体」、239〜242頁参照)、優れた特性のHBTがもたらされるものと想到される。
【0011】
閃亜鉛鉱(zinc blend)結晶型、正確には立方硫化亜鉛鉱型(spharelite)(フィッリプス著、「半導体結合論」((株)吉岡書店、1985年7月25日発行、第3刷)、14〜15頁参照)であるリン化硼素(BP)単結晶の格子定数は4.538Åである(上記の「半導体デバイス概論」、28頁参照)。一方、窒素(N)組成比を0.97とする立方晶の窒化リン化ガリウム混晶(組成式)GaN0.970.03またはインジウム(In)組成比を0.10とする窒化ガリウム・インジウムGa0.90In0.10N等の格子定数を4.538ÅとするIII族窒化物半導体がある。従って、BP層と上記の様なIII族窒素化物半導体とを利用すれば、例えば、高い電子移動度を顕現するに優位となる格子整合積層系の2次元電子電界効果型トランジスタ(TEGFET)(K.シーガー著、「セミコンダクターの物理学(下)」((株)吉岡書店、1991年6月25日発行第1刷、352〜353頁参照)を構成できる。例えば、上記の直接遷移型のIII族窒化物半導体を2次元電子(TEG)電子走行層とし、また、間接遷移型のBP層をスペーサ(spacer)層または電子供給層としてTEGFETを構成できる。BP層を利用するIII族窒化物半導体TEGFETにあって、電子走行層にヘテロ(異種)接合するスペーサ層または電子供給層を禁止帯幅を従来より大とするリン化硼素(BP)から構成すれば、電子走行層とのヘテロ接合界面に於ける障壁差をより大とできる。このため、ヘテロ接合界面近傍の電子走行層内の領域に2次元電子を蓄積するに優位となり、高電子移動度を発現するIII族窒化物半導体TEGFETをもたらせる。
【0012】
室温禁止帯幅を大とするBP層を利用できれば、他の半導体層との伝導帯の不連続性(discontinuity)をより大とすることも可能となる。バンド(band)不連続性が大きく障壁差を大とするヘテロ接合構成は、2次元電子を効率的に蓄積でき、高い電子移動度を発現するに有効となる。磁電変換素子であるホール(Hall)素子にあって、電子移動度が大である構造体を利用すれば、磁気に対する感度のより高い素子を得るに優位である(片岡 昭栄著、「磁電変換素子」(日刊工業新聞社(株)、昭和46年2月1日発行4刷、56〜58頁参照)。従って、禁止帯幅を従来より大とするBP層を備えたヘテロ接合構成の実現は高い積感度(product sensitivity))(上記の「磁電変換素子」、56頁参照)を発揮する高感度のホール素子を構成するにも貢献すると想到される。
【0013】
また、Si単結晶を基板とする例えば、ショットキー(Schottky)障壁(barrier)ダイオードにあって、約2eVを越える室温禁止帯を有するBP層が形成できれば、高い耐電圧性を有するショットキーバリアダイオードの構成に貢献できる。禁止帯幅を大とするほど、半導体の材料特性に於ける真性キャリア密度を低く抑制できるため(上記の「III−V族化合物半導体」、172〜174頁参照)、高温での動作が可能な耐環境素子を構成するに優位となると想到される。
【0014】
上記の従来例の如く、禁止帯幅を約2eVとするBP層を利用して半導体素子を構成するのが従来からの通例である。禁止帯幅をより大とするBP層が形成出来れば、半導体素子特性の改善、向上が達成されると想到される。過去の研究例において、上記の様に約6eVと高い禁止帯幅を有するBP層を形成した例も知れている(上記のPhys.Rev.Lett.,4(6)(1960)参照)。しかし、これは多結晶層であり、半導体素子の活性層や機能層を構成するに必ずしも好適とはならない。しかし、禁止帯幅がこれ程、大であるワイドギャップ(wide gap)半導体となると、不純物ドーピングに依る伝導形の制御並びにキャリア密度の制御が困難である。TEGFETに於けるスペーサ層や電子供給層またはHBTに於けるエミッタ層等の半導体素子の機能層を構成するに好適となるのは、室温禁止帯幅を約3eVとするBP結晶層である。
【0015】
化合物半導体の禁止帯幅に関する過去の研究に依れば、禁止帯幅は構成元素の平均原子番号が小となれば、より大となる傾向が知れている(笛木 和男他著、「応用化学シリーズ3 電子材料の化学」(丸善(株)、昭和56年7月20日発行)、26〜29頁参照)。平均原子番号とは、化合物半導体を構成する元素の原子番号の算術平均値である。図1に種々のIII−V族化合物半導体の室温での禁止帯幅と平均原子番号との関係を示す。例えば、ガリウム(Ga)(原子番号=31)と砒素(原子番号=33)とから成る砒化ガリウム(GaAs)(平均原子番号=32)の室温禁止帯幅の禁止帯幅は1.43eVである(上記の「半導体デバイス概論」、28頁参照)。一方、平均原子番号をGaAsよりも小とするリン化ガリウム(GaP)(平均原子番号=23)の室温禁止帯幅は2.26eVと大となる(上記の「半導体デバイス概論」、28頁参照)。この関係はII−VI族化合物半導体にも通用し、構成原子の平均原子番号が小となる程、禁止帯幅が大となる傾向が教示されている(K.ジーガー著、「セミコンダクタ−の物理学(上)」((株)吉岡書店、1991年6月10日発行第1刷)、36頁参照)。
【0016】
平均原子番号に係わる室温禁止帯幅の傾向からは、イオン(ion)結合性を比較的に大とするIII−V族化合物半導体の禁止帯幅を推察できるとされている。この傾向が構成元素間の電気陰性度(electronegativity)の差異が少なく、共有(covalent)結合性の強いBP結晶にも通用すると仮定すると、BP単結晶層の禁止帯幅は約3eVと推定される。また、VanVechtenの提案した「誘電体法」に依れば(▲1▼J.A.Van Vechten、Phys.Rev.Lett.,182(1969、891.参照)及び▲2▼赤崎 勇編著、「III族窒化物半導体」((株)培風館、1999年12月8日発行初版、19〜21頁参照)、BP単結晶の禁止帯幅は2.98eVと算出される。この禁止帯幅の理論計算では、炭素(ダイヤモンド)(C)及び珪素(Si)単結晶の格子定数を各々、3.567Å及び4.531Åとしてある。また、C(ダイヤモンド)及びSiの最近接原子間距離を各々、1.54Å及び2.34Åとした(「化学便覧基礎編」(丸善(株)、昭和45年8月20日発行、第3刷)、1259頁参照)。また、計算に必要なその他の値は提示値を利用した(上記の「III族窒化半導体」、20〜21頁参照)。
【0017】
現状において、この様な半導体素子の構成に好都合となる単層において室温禁止帯幅を約3eV前後とするリン化硼素(BP)及びそのBP結晶を含むリン化硼素(BP)系混晶については開示されるに至っていない。これは一重に結晶性に優れるBP結晶層の形成方法が明確となっていないことに因る。即ち、半導体素子を構成するに際し、好適となる禁止帯幅を有するBP系混晶をもたらす形成方法が明確となってはいない。BP結晶層を利用した半導体素子の特性を改善するためには、禁止帯幅を約3eV前後とするBP結晶層の形成方法を創意する必要がある。しかし、従来から気相成長法等を利用してBP結晶層の成膜が実施されているに拘わらず、3eV前後の禁止帯幅をもたらすBP結晶層の形成方法は未だ開示されていない。本発明は上述の従来技術を背景としてなされたものであり、室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)層またはそのリン化硼素を含む一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶層、それらBP層またはBP系混晶層を具備する半導体素子、およびそれらBP層またはBP系混晶層の製造方法の構成を明らかにし、半導体素子特性の改善および向上が達成される半導体素子とそのための半導体層およびその製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
すなわち本発明は、
(1)室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)からなる半導体層を具備する半導体素子。
(2)リン化硼素(BP)からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする(1)に記載の半導体素子。
(3)リン化硼素(BP)からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする(2)に記載の半導体素子。
(4)リン化硼素(BP)からなる半導体層とヘテロ接合を形成する半導体層がGaN0.970.03であることを特徴とする(3)に記載の半導体素子。
(5)結晶基板上にリン化硼素(BP)からなる半導体層が積層されていることを特徴とする(1)乃至(4)のいずれか1に記載の半導体素子。
である。
【0019】
また本発明は、
(6)室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)を含む、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶からなる半導体層を具備する半導体素子。
(7)リン化硼素(BP)系混晶がリン化アルミニウム・硼素混晶(BXAl1-XP:0<X<1)、リン化ガリウム・硼素混晶(BXGa1-XP:0<X<1)またはリン化インジウム・硼素混晶(BXIn1-XP:0<X<1)であることを特徴とする(6)に記載の半導体素子。
(8)リン化硼素(BP)系混晶からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする(6)または(7)に記載の半導体素子。
(9)リン化硼素(BP)系混晶からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする(8)に記載の半導体素子。
(10)結晶基板上にリン化硼素(BP)系混晶からなる半導体層が積層されていることを特徴とする(6)乃至(9)のいずれか1に記載の半導体素子。
である。
【0020】
また本発明は、
(11)pn接合構造を具備することを特徴とする(1)乃至(10)の何れか1に記載の半導体素子。
(12)発光素子であることを特徴とする(11)に記載の半導体素子。
(13)受光素子であることを特徴とする(1)乃至(10)の何れか1に記載の半導体素子。
(14)トランジスタであることを特徴とする(1)乃至(10)の何れか1に記載の半導体素子。
(15)電界効果形トランジスタ(FET)であることを特徴とする(14)に記載の半導体素子。
(16)ヘテロバイポ−ラトランジスタ(HBT)であることを特徴とする(14)に記載の半導体素子。
(17)ホール素子であることを特徴とする(1)乃至(10)の何れか1に記載の半導体素子。
である。
【0021】
また本発明は、
(18)室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)からなる半導体層。
(19)結晶基板上にリン化硼素(BP)からなる半導体層が積層されていることを特徴とする(18)に記載の半導体層。
(20)室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)を含む、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶からなる半導体層。
(21)リン化硼素(BP)系混晶がリン化アルミニウム・硼素混晶(BXAl1-XP:0<X<1)、リン化ガリウム・硼素混晶(BXGa1-XP:0<X<1)またはリン化インジウム・硼素混晶(BXIn1-XP:0<X<1)であることを特徴とする(20)に記載の半導体層。
(22)結晶基板上にリン化硼素(BP)系混晶からなる半導体層が積層されていることを特徴とする(20)または(21)に記載の半導体層。
である。
【0022】
また本発明は、
(23)半導体層を気相成長方法により成長することを特徴とする(18)乃至(22)のいずれか1に記載の半導体層の成長方法。
(24)半導体層を750℃より高く1200℃以下の温度で成長することを特徴とする(23)に記載の半導体層の成長方法。
(25)気相成長方法が有機金属化学的気相堆積法(MOCVD法)であることを特徴とする(23)または(24)に記載の半導体層の成長方法。
(26)半導体層の成長の際の、硼素(B)を含むIII族元素源の合計の供給量に対するリン(P)を含むV族元素源の合計の供給量の比率を15以上60以下とし、かつ半導体層の成長速度を毎分20Å以上300Å以下とすることを特徴とする(25)に記載の半導体層の成長方法。
である。
【0023】
また本発明は、
(27)結晶基板上に、MOCVD法により250℃以上750℃以下の温度で非晶質を主体とするリン化硼素(BP)またはリン化硼素(BP)系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)からなる半導体層を成長する半導体層の成長方法。
(28)結晶基板上に、MOCVD法により250℃以上750℃以下の温度で非晶質を主体とするリン化硼素(BP)またはリン化硼素(BP)系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)を含む、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶からなる半導体層を成長する半導体層の成長方法。
(29)リン化硼素(BP)系混晶がリン化アルミニウム・硼素混晶(BXAl1-XP:0<X<1)、リン化ガリウム・硼素混晶(BXGa1-XP:0<X<1)またはリン化インジウム・硼素混晶(BXIn1-XP:0<X<1)であることを特徴とする(28)に記載の半導体層の成長方法。
(30)半導体層を気相成長方法により750℃より高く1200℃以下の温度で成長することを特徴とする(27)乃至(29)のいずれか1に記載の半導体層の成長方法。
(31)半導体層をMOCVD法により成長することを特徴とする(27)乃至(30)のいずれか1に記載の半導体層の成長方法。
である。
【0024】
【発明の実施の形態】
本発明のリン化硼素(BP)またはリン化硼素(BP)系混晶からなる半導体層を具備する半導体素子は、例えば、珪素(シリコン)、リン化ガリウム(GaP)、砒化ガリウム(GaAs)等の半導体単結晶を基板として構成できる。例えば、LEDまたはLD或いは受光素子にあって、導電性を有するこれらの半導体単結晶を基板として利用すれば、電極を簡単に配置できるため、簡便に素子を発・受光素子を構成できる利点がある。III−V族化合物半導体に比較して融点が高いシリコン(Si単結晶)は、1000℃前後の高温でのエピタキシャル成長温度でも耐熱性を有するため基板結晶として好適に利用できる。また、各種の素子を集積する際にしても基板として好適に利用できる。サファイア(α−Al23単結晶)等の酸化物単結晶は、その電気的絶縁性から、例えば、素子動作電流の漏洩を防止する作用が発揮される。このため、例えば、ドレイン(drain)電流の漏洩量を抑制した電界効果型トランジスタ(FET)用途に好ましく用いることができる。また、ダイヤモンド(diamond)或いは炭化珪素(SiC)は熱伝導率が比較的高いため、特に、素子の冷却を必要とする電力(power)用FET等の基板として好適である。
【0025】
基板として好適な表面の面方位は{100}、{110}または{111}等の低次のミラー(miller)指数面である。これら低ミラー指数面より角度に数度から数十度の範囲で傾斜た面を表面とするSi単結晶も基板として利用できる。Si、GaP、またはGaAs等の閃亜鉛鉱(zinc−blend)型結晶の{111}結晶面には、{100}結晶面に比較して結晶を構成する原子が稠密に存在している。このため、エピタキシャル成長層を構成する原子の基板内への拡散、侵入を抑制するに有効となる。{311}や{511}等の高次のミラー指数面を有する単結晶もチャネリング(channeling)(R.G.WILSON and G.R.BREWER、”ION BEAMS With Application to Ion Implantation”(John Wiley & Sons,Inc.、1973)、263〜265頁参照)如きの単結晶基板の内部への成長層構成元素の侵入を抑制するに効果がある。しかし、基板表面の面方位を反映して上層のエピタキシャル成長層の成長方位も高次なものとなり、個別の素子への裁断が複雑となるなどの不都合を生ずる場合がある。
【0026】
本発明のリン化硼素(BP)からなる半導体層を具備する半導体素子は、特定の範囲の禁止帯幅のリン化硼素(BP)半導体層を備えていることを特徴としている。また、本発明のリン化硼素(BP)系混晶からなる半導体層を具備する半導体素子は、特定の禁止帯幅のBPを含んで構成されているBP系混晶を備えていることを特徴としている。BP系混晶層とは、硼素(B)とリン(P)を構成元素として含むIII−V族化合物半導体混晶である。例えば、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記される混晶である。より具体的には、リン化アルミニウム・硼素(BXAl1-XP:0≦X≦1)、リン化ガリウム・硼素(BXGa1-XP:0≦X≦1)、及びリン化インジウム・硼素(BXIn1-XP:0≦X≦1)混晶である。また、窒化リン化硼素(BPY1-Y:0<Y≦1)及び砒化リン化硼素(BPYAs1-Y:0<Y≦1)或いは砒化リン化硼素・ガリウム(BXGa1-XYAs1-Y:0<X≦1、0<Y≦1)等が例示できる。
【0027】
リン化硼素(BP)或いはBP系混晶層の機械的或いは電気的な仕様は素子に依って適宣、選択する。n形の電子走行層を備えたnチャンネル形TEGFETの電子供給層にあっては、例えば、層厚を約10nmから約50nmとし、キャリア濃度を約1×1018cm-3〜約5×1018cm-3とするn形のBP層等を利用する。発光ダイオード(LED)にあって、発光を外部へ効率的に取り出すための窓(ウィンドウ)層は、クラッド層等との下地層の伝導形に対応させてn形、またはp形であり、例えば、約1×1018cm-3を越える良導性のBP層或いはBP系混晶層から構成する。また、レーザーダイオード(LD)にあって、電流狭窄層は上部クラッド層等の下地層とは伝導形を反対とする導電層、または高抵抗のBPまたはBP系混晶層から構成する。リン化硼素(BP)2元半導体は間接(in−direct)遷移型半導体である(上記の「半導体デバイス概論」、28頁参照)。反面、BPはフィリップス(Philips)のイオン結合性が0.006と小さい(上記の「半導体結合論」、49〜51頁参照)。従って、ドーパント(dopant)の電気的活性化率が高く、高キャリア濃度で低抵抗のBP結晶層が得られ易い。本発明では、この様な低抵抗のBP層を例えば、LEDの電流拡散層並びにLDまたはFETのオーミックコンタクト(Ohmic contact)層として好ましく利用してBP系半導体素子を構成する。また、導電性の緩衝層を必要とするBP系半導体素子にあって、導電性の緩衝層を構成するに好適に利用する。
【0028】
本発明に係わるBP結晶層及びBP系混晶層は、例えば、周知の有機金属化学的気相堆積法(MOCVD)法(Inst.Phys.Conf.Ser.,No.129(IOP Publishing Ltd.,1993)、157〜162頁参照)、分子線エピタキシャル(MBE)法(J.Solid State Chem.,133(1997)、269〜272頁参照)、ハライド(halide)法、またはハイドライド(hydride)法等の気相成長法に依り成長させられる。有機金属化学的気相堆積法は、硼素(B)の有機化合物を硼素(B)源とする一気相成長法である。MOCVD法では、例えば、リン化硼素・ガリウム(BXGa1-XP:0≦X≦1)混晶は、トリエチル硼素((C253B)、トリメチルガリウム((CH33Ga)またはトリエチルガリウム((C253Ga)、ホスフィン(PH3)またはトリアルキル(trialkyl)リン等の有機リン化合物から構成される原料系を利用して成長する。ハライド法(ハロゲン化物法)でのリン化硼素(BP)結晶層の気相成長では、例えば、三塩化硼素(BCl3)等の硼素(B)のハロゲン化物を硼素(B)源として、また、三塩化リン(PCl3)等のリンのハロゲン化物をリン(P)源として利用できる(「日本結晶成長学会誌」、Vol.24、No.2(1997)、150頁参照)。また、三臭化硼素(BCl3)を硼素(B)源とするハロゲン化物法もある(J.Appl.Phys.,42(1)(1971)、420〜424頁参照)。ハイドライド(水素化物)法では、例えば、ボラン(BH3)またはジボラン(B26)等の硼素水素化物を硼素(B)源とし、ホスフィン(PH3)等のリン水素化物をリン(P)源としてBP結晶層を成長できる(▲1▼J.Crystal Growth、24/25(1974)、193〜196頁、及び▲2▼J.Crystal Growth、132(1993)、611〜613頁参照)。
【0029】
気相成長法に依れば、例えば、旧来のニッケル(Ni)−リン(P)融液或いは銅(Cu)−リン(P)融液からリン化硼素(BP)結晶を育成する、いわゆる液相成長手段に比較して(J.Electrochem.Soc.,120(6)(1973)、802〜806頁参照)、BP系混晶層の層厚や混晶組成比の制御がより簡便に容易に実施できる利点がある。また、気相成長手段に依れば、BP層或いはBP系混晶層と他の半導体結晶層とのヘテロ接合構造体も簡便に形成できる利点がある。特に、成長反応炉へ供給する気体原料種を瞬時に変更できる配管系を備えたMOCVD手段に依れば、結晶層の組成を急峻に変化させられる。ヘテロ(異種)接合界面で組成を急峻に変化させた、いわゆる、急峻なヘテロ接合界面構造は、低次元電子を蓄積するに効率的となる。従って、MOCVD法により形成されたBP層またはBP系混晶層との急峻なヘテロ接合界面構造体からは、例えば、電子移動度に優れたTEGFET等のBP系半導体素子がもたらされる効果がある。
【0030】
BP層或いはBP系混晶層を成長させるための温度は、気相成長方式及び基板とする結晶材料並びに目的とするBP層或いはBP系混晶層の結晶形態に鑑みて決定する。単結晶のBP層を得るためには、上記の気相成長手段に殆ど依存せず、概して750℃を越える高温が必要である。トリエチル硼素((C253B)/ホスフィン(PH3)/水素(H2)反応系を利用した常圧(略大気圧)或いは減圧MOCVD手段で単結晶のBP層を得るには、750℃より高く1200℃以下の温度が適する(米国特許US−6,069,021号参照)。換言すれば、基板材料はこの様な高温で変質を来さない耐熱性の有る結晶から選択する必要がある。この高温の領域で耐熱性を有する基板材料として、リン化硼素(BP)単結晶(▲1▼上記のZ.anorg.allg.chem.,349(1967)、、▲2▼Kristall und Technik、2(4)(1967)、523〜534頁、▲3▼Kristall und Technik、4(4)(1969)、487〜493頁、及び▲4▼上記のJ.Electrochem.Soc.,120(1973)参照)、サファイア(α−Al23)、炭化珪素(SiC)(上記のJ.Appl.Phys.,42(1)(1971)参照)、並びにシリコン(珪素単結晶)が例示できる。1200℃を越える高温では、分子式B6PやB132で表記されるリン化硼素の多量体が形成され易くなり(J.Am.Ceram.Soc.,47(1)(1964)、44〜46頁参照)、単量体のリン化硼素(boron monophosphide)からなる単結晶層を得るには不都合となる。単結晶のBP層或いはBP系混晶層からは、例えば、TEGFETの電子供給層を構成できる。また、LED或いはLDのクラッド(clad)層を構成できる。成長させたBP層或いはその混晶層の結晶形態(構造)は一般的なX線回折法(XRD)や電子線回折法に依る回折パターンから知れる。単結晶からは斑点(spot)状の回折点が帰結される(J.Crystal Growth、70(1984)、507〜514頁参照)。
【0031】
また、同反応系のMOCVD手段に依り、非晶質或いは多結晶のBP結晶層を得るには、250℃〜750℃の比較的低温が適する(上記のUS−6,069,021号参照)。非晶質(amorphous)を主体としてなるBP層またはBP系混晶層は、基板上に基板をなす結晶とは格子ミスマッチを大とする成長層を含むリン系半導体素子用途の積層構造体を形成するに際し、その格子不整合性を緩和する作用を発揮して結晶性に優れる成長層をもたらす効果を有する。また、基板材料と成長層との熱膨張率の差異に主に起因して発生する、成長層の基板表面からの剥離を防止するに有効に作用をする。従って、例えば、非晶質を主体としてなるBP層は、リン系半導体素子を構成する緩衝層として用いることができる。また、緩衝層は、例えば、低温で成長させた非晶質のリン化硼素層上に、より高温で成長させたリン化硼素(BP)の単結晶層を積層させた重層構造体からも構成できる(上記のUS−6,029,021号参照)。BPとは格子不整合の関係にある基板を用いる際にも、非晶質のBP層を介在させれば、結晶性に優れるBP単結晶層を簡便に得ることができる。例えば、リン化硼素系半導体発光素子にあって、重層構造からなる緩衝層には、高い強度の発光をもたらす発光部が構成できる利点がある。また、例えば、リン化硼素系HBTにあって、重層構造の緩衝層上には、格子ミスマッチ(lattice mismatch)に起因するミスフィット(misfit)転位等の結晶欠陥が小さい良質のコレクタ層或いはサブコレクタ(sub−collector)層等を得るに貢献できる。
【0032】
BP系混晶層からは、また、単結晶基板と格子整合する成長層を構成できる。例えば、硼素組成比を0.02(リン化硼素混晶比=2%)とするリン化硼素・ガリウム混晶(B0.02Ga0.98P)(特開平11−266006号公報明細書参照)は格子定数を5.4309ÅのBP系混晶層である。従って、B0.02Ga0.98P(上記の特開平11−266006号公報参照)からは、Si単結晶(格子定数=5.4309Å)に格子整合する成長層を構成できる。基板とするSi単結晶に格子整合する成長層は、BP混晶比を33%とするリン化硼素インジウム混晶(B0.33In0.67P)からも構成できる。基板と格子整合をなすBP系混晶成長層からは、例えば、良質な緩衝層を構成できる。また、高積感度のホール素子を得るに適する高い電子移動度の発現する感磁層を構成できる。また、受光素子の光透過層(window層)等に好適に利用できる。
【0033】
本発明のリン化硼素(BP)からなる半導体層を具備する半導体素子は、室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)半導体層を利用して構成する。また、本発明のリン化硼素(BP)系混晶からなる半導体層を具備する半導体素子は、室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするBPを含んで構成されているBP系混晶半導体層を利用して構成する。室温とはおよそ20℃である。即ち、従来のBPの禁止帯幅とされている2eVを越え、且つ従来、報告されている4.2eV〜6.0eV程高くはなく、従来では知られていない中間的な禁止帯幅を有するBP層或いはBP混晶層を利用してBP系半導体素子を構成する。室温での禁止帯幅を2.8eV以上で3.4eV以下とするリン化硼素(BP)層は、その成長条件を規定することにより形成できる。特に、成長速度と原料の供給比率の双方を規程された範囲内に設定することにより形成できる。リン化硼素(BP)層或いはBP系混晶層の成長速度は、好ましくは、毎分20Å以上で300Å以下とする。成長速度を20Å/min未満の遅い速度とすると、成長層表面からのリン(P)構成元素或いはその化合物が脱離、揮発が充分に抑止されず、成膜が果たせない場合がある。300Å/minを越える速い成長速度に設定すると、得られる禁止帯幅の値が不安定となり好ましくはない。また、成長速度を徒に速くすると多結晶の結晶層となり易い傾向にあり、単結晶層を得る不都合となる。
【0034】
また、成長速度と併せて、原料の供給比率を好ましくは15以上で60以下の範囲に規定する。BP層を形成する場合にあって、原料の供給比率とは、成長反応系への硼素(B)源の供給量に対するリン(P)源の供給量の比率である。また、BP系混晶を形成する場合にあっては、硼素(B)を含むIII族元素源の合計の供給量に対する、リン(P)を含むV族元素源の合計の供給量の比率である。リン化硼素・インジウム(BXIn1-XP:0≦X≦1)混晶を形成する場合を例にすれば、成長反応系に供給するガリウム(Ga)源とインジウム(In)源の総量に対する、リン(P)源の供給量の比率である。即ち、いわゆる、V/III比率である。V/III比率を15未満と小とすると、成長層表面が乱雑となり望ましくはない。また、III/V比率を60を越えて極端に大とすると、化学量論的に観てリン(P)が富裕な状態である成長層が形成され易くなる。過剰なリン(P)は、結晶格子で硼素(B)が占有すべき位置に入り込み、ドナー(donor)として働くとされる(庄野 克房著、「超LSI時代の半導体技術100集〔5〕」((株)オーム社、昭和59年5月1日発行、電子雑誌エレクトロニクス第29巻第5号(昭和59年5月号)付録、121頁参照)。BP或いはBP系混晶が属する閃亜鉛鉱型結晶には、元来、p形半導体層が得られ易い、縮帯した価電子帯構造が備わっている(生駒 俊明、生駒 英明共著、「化合物半導体の基礎物性入門」((株)培風館、1991年9月10日発行初版、14〜17頁参照)。にも拘わらず、化学量論的組成がリン(P)の富裕側に移行してしまえば、低抵抗のp形結晶層の形成に支障を来すので不都合である。
【0035】
従来の気相成長手段に於けるBP層の形成条件を省みるに、ジボラン(B26)/ホスフィン(PH3)/水素(H2)系ハイドライド法にあっては、約120Å/min〜約700Å/minの成長速度が記されている(上記のJpn.J.Appl.Phys.,13(3)(1974)参照)。一方、このハイドライド系成長手段では、BP層の成長には、V/III比率(=PH3/B26)を約50以上とする必要があるとされている(上記のJpn.J.Appl.Phys.,13(1974)参照)。特に、単結晶のBP層を得るにはV/III比率を250に増加させる必要があると述べられている(上記のJpn.J.Appl.Phys.,13(1974)参照)。また、ジボランとホスフィンを原料としてBP層を形成する他の例では、成長速度は最低でも400Å/minに設定されている(庄野 克房著、「半導体技術(上)」((財)東京大学出版会、1992年6月25日発行9刷)、74〜77頁参照)。また、半導体の性質を呈するBP層を得るには、V/IIIを100倍以上とする必要があるとされる(上記の「半導体技術(上)」、76〜77頁参照)。従って、従来のB26/PH3/H2系ハイドライド法では、本発明の云う低い成長速度は採用できるものの、併せて同時にV/III比率を本発明の規定の範囲に満たすには至らない。
【0036】
また、塩化物を原料とするハロゲン法においてV/III比率を本発明の範囲を満足する様に設定したところで、原料としたハロゲン化物の気相成長時に於ける分解に因り生成したハロゲン化物により成長中のBP層またはSi基板自体がエッチングされ、平坦な表面のBP層が得られ難い問題点を有する。本発明に規定する成長速度とV/III比率との双方を併せて満足する条件下でBP層或いはBP系混晶層を成長させるに好適なのはMOCVD法である。特に、トリアルキル硼素化合物を硼素(B)源とするMOCVD法が好適に利用できる(上記のInst.Phys.Conf.Ser.,No.129.参照)。トリアルキル硼素化合物中でも特に、トリエチル硼素((C253B)を用いるMOCVD手段に依れば、低温で非晶質のBP層或いはBP系混晶層の形成も、また、高温での単結晶層の形成も簡便に実施できる。トリメチル硼素((CH33B)はボランやジボランと同じく常温で気体であり、低温でのBP層或いはBP系混晶層の形成には、トリエチル硼素ほど好適とはならない。低温でのBP層或いはBP結晶層の形成には、沸点が低い常温で液体の有機硼素化合物を硼素(B)源とするのが適する。
【0037】
例えば、トリエチル硼素/ホスフィン/水素MOCVD反応系を利用してリン化硼素(BP)単結晶層を形成する際の成長温度は850℃以上で1150℃以下が望ましい。より望ましくは、900℃以上で1100℃以下の成長温度とする。特に、好ましいのは950℃〜1050℃の温度である。例えば、950℃で、V/III比率を30に設定すれば、禁止帯幅を約2.9eVとするリン化硼素(BP)単結晶層が安定して獲得できる。禁止帯幅(=Eg)は例えば、一般的なフォトルミネッセンス(PL)法、カソードルミネッセンス(CL)、または吸収係数と光子(photon)エネルギーとの関係(上記のジーガー著、「セミコンダクターの物理学(下)」、390〜400頁参照)から求められる。図2に上記の条件で硼素(B)を添加したp形で(111)面を有するSi単結晶基板表面上に形成したアンドープBP層についての吸収係数(absorptioncoefficient)の光子エネルギー依存性を例示する。吸収係数(α:cm-1)と光子ネネルギー(hν:eV)との関係から求められる室温での禁止帯幅は約3.1eVとなる。ちなみに、BP結晶について、禁止帯幅の温度に依る変化率(温度係数)は、単位絶対温度当たりマイナス(−)4.5×10-4eVであるのが知られている(上記のZ.anorg.allg.chem.,349(1967)参照)。この温度係数に於ける負号は低温となる程、禁止帯幅は高まることを意味している。従って、例えば、液体窒素温度(=77K)でのBP層の禁止帯幅は約3.2eVとなる。この様に、成長速度とV/III比率とを本発明の規定する範囲内とすることに依って、本発明のBP層を得ることができる。
【0038】
また、図3に、上記と同一のMOCVD反応系を利用して、温度950℃で、成長速度を100Å/分に、V/III比率を60に各々、設定して成長させたマグネシウム(Mg)ドープp形リン化硼素(BP)層のCLスペクトルを例示する。同スペクトルは温度30Kで測光されたものである。リン化硼素(BP)は間接遷移型半導体であるため、CLスペクトルは、77K或いはそれよりも低温での取得が適する。試料としたp形BP層のキャリア濃度は約8×1018cm-3である。また、層厚は約2.2μmである。図3に例示するCLスペクトルの成分は、一般的なピーク(peak)分離法を利用した解析に依れば、ピーク波長を約3785Åとするスペクトル(図3中に記号「SP1」で示す。)と、ピーク波長を約5696Åとするスペクトル(記号「SP2」で示す)。「SP2」は、「深い」不純物準位に起因するスペクトルと思量される。また、「SP2」で示されるスペクトルの特徴は、経時的な発光強度の減少が認められるのが特徴である。一方、「SP1」は、バンド端吸収と推定されるスぺクトルであり、そのピーク波長(3785Å)からは約3.2eVの禁止帯幅が算出される。
【0039】
トリエチル硼素((C253B)/ホスフィン(PH3)/水素(H2)系MOCVD手段に依り成長させたアンドープのリン化硼素(BP)層を例にして説明すれば、禁止帯幅は非晶質層の場合が高いのが一般的である。特に、例えば、下地層との格子不整合に起因する歪を内在するBP非晶質層の室温禁止帯幅は大凡、3.0eVから3.4eVと大となる場合がある。成長速度を大きくして成長させたBP多結晶層では、一般に禁止帯幅は小となる傾向にある。特に、約2〜3μmを越える層厚の厚膜では、禁止帯幅は例えば、室温で約2.8eVから約3.0eVに低下する場合がある。また、上記の好適な範囲の成長速度及びV/III比率の条件下で成長させた単結晶のBP層では、非晶質層と多結晶層との中間的な禁止帯幅を取り得る。
【0040】
本発明に記載の禁止帯幅を有するリン化硼素(BP)を利用すれば、従来に無い禁止帯幅を備えた、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0≦δ+ε≦1)で表記されるBP系混晶を形成できる。例えば、禁止帯幅を2.8eV以上で3.4eV以下とする本発明に係わるリン化硼素(BP)を利用すれば、室温での禁止帯幅を約1.5Vを越え3.4eV未満とする、砒化リン化硼素混晶(BPδAsε:0<δ<1、0<ε<1、δ+ε=1)を形成できる。禁止帯幅を約2.0eVとされる従来のBP結晶を利用するのでは、砒化硼素(BAs)の禁止帯幅とされる約1.5eVを越え(上記の「III−V族化合物半導体」、150頁参照)、リン化硼素(BP)の禁止帯幅である約2.0eVの狭い範囲の禁止帯幅を有するBPδAsε混晶(0<δ<1、0<ε<1、δ+ε=1)が形成されるのみである。
【0041】
また、例えば、禁止帯幅を2.8eV以上で3.4eV以下とする本発明に係わるリン化硼素(BP)を利用すれば、室温での禁止帯幅を2.3eVを越え3.4eV未満とする、リン化硼素・ガリウム混晶(BXGa1-XP:0<X<1)を形成できる。リン化ガリウム(GaP)の室温での禁止帯幅は2.3eVであるため(上記の「半導体デバイス概論」、28頁参照)、リン化硼素(BP)との混晶化によりBPの混晶比を増大させれば、即ち、硼素(B)組成比(=X)を増加させることに依り、2.3eV以上のBXGa1-XP(0<X<1)混晶を形成できる。因みに、禁止帯幅が約2.0eVとされる従来のBPを利用して形成したBXGa1-XP(0<X<1)混晶では、約2.0eV以上で2.3eV以下の狭い範囲の禁止帯幅を有するBXGa1-XP(0<X<1)混晶しか形成することができない。BXGa1-XP(0<X<1)混晶の如く、砒素(As)を構成元素として含まないBP系混晶からは、環境への汚染を防止する配慮を施したリン化硼素系半導体素子を構成できる利点が生まれる。
【0042】
禁止帯幅を2.8eV以上で3.4eV以下とする本発明のBP結晶から構成されるBP系混晶は、上記の例の様に従来のBP系混晶にはない広い範囲で、高い禁止帯幅を備えている。このため、例えば、短波長光を放射するために設けられた発光層に対する障壁層を構成するに特に、有用となる。例えば、硼素組成比(=X)を0.90とするB0.90Al0.10P混晶からは、立方晶の窒化ガリウム・インジウム混晶(Ga0.75In0.25N)からなる発光層に対するクラッド層が構成され得る。また、リン化硼素(BP)或いはBP系混晶は閃亜鉛光型の結晶であり、その価電子帯のバンド構造(上記の「化合物半導体の基礎物性入門」参照)からp形層が得られ易い状況にある。従って、例えば、六方晶の窒化ガリウム(h−GaN)とは状況が異なり、p形で低抵抗のクラッド層を簡便に形成できる。立方晶のGa0.75In0.25N発光層からは、発光波長を4430Åとする青紫色の近紫外光が放射されるため、B0.90Al0.10P混晶とGa0.75In0.25Nからなるヘテロ接合構造体からは単一(single)或いは多重(double)ヘテロ接合構造の青色帯発光をもたらすpn接合型発光部が構成できる利点がある。更に、B0.90Al0.10P混晶とGa0.75In0.25Nとは同一の格子定数(=4.628Å)を有する(立方晶の窒化インジウム(InN)の格子定数は4.98Åとして計算してある:上記の「III−V族化合物半導体」、330頁参照)。即ち、本発明のBP系混晶からは、発光層に格子整合するクラッド層を構成できるため、格子整合系の発光部を構成できる。相互に格子整合の関係にある結晶層は格子ミスマッチに起因する結晶欠陥の少ない良質な結晶層となる。このため、格子整合系の発光部からは高強度の発光が出射されることとなり、高輝度のリン化硼素系半導体発光素子をもたらすに貢献できる。なお、相互に格子整合の関係にある結晶層とは、格子ミスマッチ度を±0.4%以下とする関係にある結晶層のことをいう。
【0043】
また、本発明のリン化硼素(BP)層或いはBP系混晶層を用いれば、LED或いはLDを構成するに好適となる格子整合系の発光部を構成するのに利便となる。例えば、n形またはp形のリン化硼素(BP:格子定数=4.538Å)からなるクラッド層と、リン(P)組成比を0.03とする窒化リン化ガリウム(GaN0.970.03:格子定数=4.538Å)混晶からなる発光層とから格子整合系の例えば、pn接合型発光部を構成できる。また、リン組成比を0.10とする立方晶のGaN0.900.10からなる発光層とガリウム(Ga)組成比を0.07とする立方晶のリン化硼素・ガリウム(B0.93Ga0.07P)からなるクラッド層とから格子整合系の発光部が簡便に構成できる。同様に砒化窒化ガリウム(GaN1-XAsX:0≦X≦1)を発光層として利用しても格子整合系の発光部を構成できる。しかし、窒化ガリウム(GaN)の生成エネルギーが標準状態で(−)26.2kcal/mol.であるの対し、GaAsの生成エネルギーは(−)19.2kcal/mol.とより大きい(特開平10−53487号公報明細書参照)。一方、GaPの生成エネルギーは(−)29.2kcal/mol.とGaNの生成エネルギーよりも小さい(上記の特開平10−53487号参照)。このため、GaN1-XAsX混晶に比較してGaN1-XX混晶はより容易に形成され得て好都合である。クラッド層は、GaN1-XX発光層に対して、室温でより大きな禁止帯幅を有するのBP層或いはBP系混晶層から構成する。約0.1eV以上、最も好ましくは0.3eV以上の禁止帯幅が高いBP層或いはBP系混晶層からは発光層に障壁作用を充分に及ぼせるクラッド層が構成できる。
【0044】
また、本発明に係わるリン化硼素(BP)或いはBP系混晶では、上記の如く短波長の可視光を透過できる大きな禁止帯幅を備えている。このため、例えば、2.7eV以上の禁止帯幅を与える様に硼素組成比(=X)を調整したBXGa1-XP(室温禁止帯幅を3.0eVとするBP結晶を利用した場合、0.4≦X<1となる。)からは、発光波長を約4590Åより長波長とするLEDの発光透過層(window)層が好適に構成できる。また、禁止帯幅を2.8eVを越え、3.4eV未満の範囲とするリン化硼素・インジウム混晶(BXIn1-XP)に混晶からは、約4430Åよりも長波長の発光を透過できるLED或いは面発光型LD(伊賀、小山共著、「面発光レーザ」((株)オーム社、1990年9月25日発行、第1版第1刷)、4〜5頁参照)の窓層として利用できる。また、LEDまたは面発光レーザ(surface emitting laser)用途の反射鏡を構成するに利用できる(上記の「面発光レーザ」、118〜119頁参照)。
【0045】
より容易に生成できるGaN1-XX混晶と本発明のBP層またはBP系混晶とから構成される積層構造体からは、受光素子用途の受光部を構成できる。例えば、リン化硼素(BP)或いはBP系混晶層と、それらとは格子ミスマッチ度を±0.4%以下とする半導体層との接合構造体は、信号/雑音強度比、いわゆる、S/N比が大きく受光感度に優れる受光素子用途の受光部を構成できる。特に、例えば、リン化硼素(BP)層とそれに格子整合する半導体層、例えば、上記のGaN1-XX層とのヘテロ接合構造体からなる受光部を利用すれば、暗電流が低く受光感度に優れる高感度受光素子用途の受光部を構成できる。また、本発明のBP層或いはBP系混晶からは、測光対象を受光層に効率的に導入できる光透過層として有用である。特に、従来に無い2.8eVを越える比較的高い範囲の禁止帯幅を備えたBP層或いはBP系混晶層は青色等の短波長可視光をも効率的に透過できるため、例えば、短波長可視光を測光対象とする受光素子の窓層として有効に利用できる。
【0046】
リン化硼素(BP)層或いはBP系混晶層とそれと格子整合する半導体層とからなるヘテロ接合構造では、キャリア、例えば電子を高速に移動(transport)できる優位性がある。例えば、BP層或いはBP系混晶層とGaN1-XX混晶とのヘテロ接合構造体は、電子の高速な移動性を必要とするTEGFETの機能層を構成するに好適となる。この場合、直接遷移型のGaN1-XX混晶層では高い電子移動度が発現できるため、特に、TEGFETの電子走行層を構成するに適する。また、BP層或いはBP系混晶層からは、電子走行層とヘテロ接合をなし、電子走行層内へ電子を供給する役目を果たす電子供給層が構成できる。また、本発明のBP層或いはBP系混晶層からは、電子供給層と電子走行層との中間に配置する場合があるスペーサ(spacer)層も構成できる。電子走行層またはスペーサ層は電子走行層の構成材料よりも、0.2eV以上で望ましくは約0.3eV以上に禁止帯幅を大とする一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記される半導体層から構成するのが好適である。特に、GaN1-XX混晶層は上記の理由により砒素化合物に比較して形成が容易である。
【0047】
また、GaN1-XX混晶のリン(P)組成比に依る禁止帯幅の曲折(bowing)を利用すれば(Appl.Phys.Lett.,60(20)(1992)、2540〜2542頁参照)、直接遷移の領域でリン(P)組成を数%程度変化させることにより、禁止帯幅を変化させられる。例えば、リン(P)組成比を5%とすれば禁止帯幅を3.2eVから約2.8eVに低下させられる。また、リン(P)組成比を10%とすれば約2.0eVに低下させられる。即ち、GaN1-XX混晶からはリン(P)組成比に対応して、BP層或いはBP系混晶層からなるスペーサ層または電子供給層との禁止帯幅を上記の好適な禁止帯幅の差異を顕現できる電子走行層を簡便に構成できる利点がある。
【0048】
例えば、図4に模式的に例示する如く、面方位を(0001)(c面)とするサファイアからなる基板401上に、例えば、
(1)2.8eV以上、3.4eV以下の範囲内で禁止帯を望ましくは3eV以上とした、層厚(=d)を約100Åとするアンドープの高抵抗リン化硼素・アルミニウム(BXAl1-XP:0<X<1)からなる非晶質を主体とする低温緩衝層402
(2)低温緩衝層402より高温で形成した、望ましくは禁止帯幅を3eV以上とする、例えば、キャリア濃度(=n)を約5×1015cm-3未満とし、d=3000Åのアンドープn形BPからなる高温緩衝層403
(3)高温緩衝層403をなすBPに格子整合し、且つ、より小さな禁止帯の例えば、立方晶のアンドープn形GaN0.970.03(例えば、n=5×1016cm-3、d=250Å)から構成した電子走行層404
(4)望ましくは禁止帯幅を3eV以上とした、電子走行層104よりも高い禁止帯幅を有する例えば、キャリア濃度(=n)を約5×1015cm-3未満とし、d=50Åのアンドープn形BPからなるスペーサ層405
(5)望ましくは禁止帯幅を3eV以上とした、例えば、キャリア濃度(=n)を約2×1018cm-3未満とし、d=250Åの珪素(Si)ドープn形BPからなる電子供給層406
(6)望ましくは禁止帯幅を電子供給層406以下とした、例えば、キャリア濃度(=n)を約5×1018cm-3とし、d=150Åの珪素(Si)ドープn形BPからなるオーミック電極コンタクト層407
の各層を順次、積層してTEGFET40用途の積層構造体41を形成する。次に、コンタクト層407の一部にリセス(recess)加工を及ぼし、其処にショットキー(Schottky)接合型ゲート(gate)電極408を設ける。また、リセス部411の両側に残存させたコンタクト層407の表面上にオーミック(ohmic)性ソース(source)電極409及びドレイン(drain)電極410を形成してTEGFET40を構成する。
【0049】
また、リン化硼素(BP)或いはBP系混晶上に積層させた、例えば、GaN1-XX混晶層はホール素子の感磁部として利用できる。特に、間接遷移型ではなく直接遷移型の例えば、GaN1-XX混晶層はホール素子の感磁層(磁気感応層)として利用できる。また、GaN1-XX混晶層は、従来のホール素子の感磁層を構成するアンチモン化インジウム(InSb、禁止帯幅=0.18eV)または砒化インジウム(InAs、禁止帯幅=0.36eV)或いは砒素ガリウム(GaAs、禁止帯幅=1.43eV)の何れよりも(室温禁止帯幅の値については、上記の「III−V族化合物半導体」、150頁参照)、リン組成比の如何により大きな禁止帯幅を採り得る(上記のAppl.Phys.Lett.,60(1992)参照)。禁止帯幅が大きな半導体材料は、伝導度に於ける真性領域に到達する温度がより高温となるため(上記の「セミコンダクターの物理学(上)、5〜10頁参照)、高温で動作可能なホール素子を構成するに優位となる。例えば、GaN1-XAsX混晶よりも高い禁止帯幅を採り得る例えば、GaN1-XX混晶からはより高温での素子動作を可能とする感磁層を構成できる。従って、GaN1-XX混晶層とBP層或いはBP系混晶層とからなるヘテロ接合構造体からは高温でも動作する耐環境型のホール素子を構成できる利点がある。特に、BP層或いはBP系混晶層と格子整合する直接遷移型のn形GaN1-XX混晶層では、より向上した電子移動度が帰結されるため、高感度であり、且つ高温で動作可能な耐環境性型ホール素子を得るに貢献できる。
【0050】
本発明に係わるホール素子は、基板と、例えば緩衝層と、感磁層を含む積層構造体から構成する。本発明に係わる耐環境型のホール素子用途の積層構造体の例を図5の断面図に示す。基板501には、例えば、シリコン、サファイア、または炭化珪素(SiC)等の単結晶を用いる。単結晶基板501上に設ける第1の緩衝層502は、低温で成長させた例えば、非晶質のn形リン化硼素(BP)層から構成する。第2の緩衝層503は、第1の緩衝層502より高温で成長させた例えば、珪素(Si)ドープn形BP単結晶層から構成する。感磁層504は例えば、リン化硼素(BP:融点=3000℃(上記の「半導体デバイス概論」、28頁参照)と同様に高融点の窒化ガリウム(GaN:六方晶h−GaNの融点>1700℃(上記の「半導体デバイス概論」、28頁参照))または窒化リン化ガリウム(GaN1-XX:0<X<1)等から構成する。感磁層504は、下地層(図5の積層構造系では第2の緩衝層503である)と格子ミスマッチの少ない、更には格子整合する材料から構成するのが好適である。格子ミスマッチ度の絶対値(Δ:単位%)は、下地層の格子定数(=a0)と堆積層の格子定数(=a)から次式で算出される。
Δ(%)=|(a−a0)/a0|×100
立方晶のGaN(a=4.510Å)とのBP単結晶(a0=4.538Å)との格子ミスマッチは僅か0.6%であり、感磁層を構成するに適する一材料となる。また、本構成例に記載のas−grown状態で非晶質を主体としてなる緩衝層(図5の第1の502)は、格子ミスマッチを緩和する作用を有し、上層の結晶性をより向上させるに寄与する。
【0051】
更に、窒素組成比を0.03とする窒化リン化ガリウム(GaN0.970.03)の格子定数はBP単結晶と一致する4.538Åである。この様な格子整合する材料からなる感磁層は、格子ミスマッチに起因するミスフィット転移等の結晶欠陥の密度が低く、良質な結晶層となる。従って、より高い移動度が発現できるため、耐熱性に優れる高感度ホール素子が提供される。例えば、トリエチル硼素((C253B)/ホスフィン(PH3)/アンモニア(NH3)/水素(H2)系常圧MOCVD法により、面方位を(100)とするリン(P)ドープn形Si単結晶基板501表面上に順次、次記の成長層を積層する。
(1)層厚(=d)を約70Åとし、室温での禁止帯幅を約3.1eVとするアンドープ(アンドープ)n形BP層からなる第1の緩衝層502
(2)キャリア濃度(=n)を約6×1015cm-3とし、室温禁止帯幅を約3.0eVとするn形BP層からなる第2の緩衝層503(d=0.7μm)
(3)d=0.1μm、n=2×1016cm-3であり、室温での電子移動度を約850cm2/V・sとする立方晶のn形GaN0.970.03からなる感磁層50次に、例えば、メタン(CH4)/アルゴン(Ar)/水素(H2)系プラズマエッチング手段により、感磁層504にメサ(mesa)加工を施す。さらに感磁部(Hall cross部)として十字形に残存させた感磁層504の4端部に、例えば金(Au)またはAu合金等からなるオーミック電極を敷設する。この様な構成からは、積感度(product sennsitivity)は室温で約15mV/mA・kGの耐環境用の高感度ホール素子が提供される。
【0052】
本発明に係わるリン化硼素(BP)は、従来の禁止帯幅(約2eV)を越える大きな禁止帯幅を有しているために、本発明のBPからは従来に無く大きな禁止帯幅のBP系混晶が構成できる。このため、禁止帯幅を異にする他の半導体層とのヘテロ接合構造を構成するに際し、その自由度を拡張でき、種々のヘテロ接合構造を顕現できる。例えば、従来の小さな禁止帯幅のBP(禁止帯幅2eV)では、BPと格子整合するGaN0.970.03(禁止帯幅3eV)に対し障壁作用を及ぼすためのヘテロ接合構造を構成できない。一方、本発明に係わるBPにあって、特に、3eVを越える禁止帯幅のBPからは、GaN0.970.03に対する障壁層を構成できるため、キャリア(carrier)の「閉じ込め」効果を発現する格子整合系ヘテロ接合構造体が構成できる。この様なヘテロ接合体からは、耐環境型のTEGFETやホール素子等のヘテロ接合デバイスをもたらすに有用となるのは上記の如くである。TEGFETにあって、本発明に係わる禁止帯幅の大きなBP或いはBP系混晶を緩衝層として利用すれば、特にゲート電流の漏洩を抑制できるため、相互コンダクタンス(gm)に優れるTEGFETがもたらされる。また、ホール素子にあって、本発明に記す禁止帯幅の大きなBP或いはBP系混晶から緩衝層を構成すれば、動作電流の漏洩を抑制でき、積感度の高いホール素子をもたらさすに効果を奏する。
【0053】
本発明に記載のBP或いはBP系混晶からなる半導体層は、従来に比較してより大きな禁止帯幅を発現できるために、多岐に亘り様々な半導体層とバンドオフセット(band−offset)を従来に無く大とするヘテロ接合構造を創出できる。本発明に記載のBP或いはBP系混晶からなる半導体層を用いたヘテロ接合構造は、上記のようにバンド不連続性の大きなヘテロ接合構造であるため、障壁層として特に優位に用いることができる。。
【0054】
【実施例】
(実施例1)
本実施例1では、本発明のBP半導体層を用いたIII族窒化物半導体LEDを例にして本発明を具体的に説明する。本実施例1に係るpn接合型LED60の断面構造を図6に模式的に示す。
【0055】
LED60用途の積層構造体61は、硼素(B)ドープのp形で(111)面を有するSi単結晶を基板601として構成した。基板601上の低温緩衝層602は、as−grown状態で非晶質を主体とするリン化硼素(BP)から構成した。低温緩衝層602は、トリエチル硼素((C253B)/ホスフィン(PH3)/水素(H2)系常圧MOCVD法により、350℃で成長させた。低温緩衝層602の層厚は約12nmとした。
【0056】
低温緩衝層602の表面上には、上記のMOCVD気相成長手段を利用して、950℃でマグネシウム(Mg)をドーピングしたp形BP層を下部クラッド層603として積層した。マグネシウムのドーピング源にはビス−シクロペンタジエニルマグネシウム(bis−(C552Mg)を用いた。下部クラッド層603のキャリア濃度は約7×1018cm-3とした。層厚は約0.8μmとした。
【0057】
下部クラッド層603をなすBP層の室温に於ける屈折率(index of refraction)と消衰係数(extinction coefficient)の波長依存性を図7に示す。約450nmより短波長側で消衰係数(=k)は急激に増加する傾向が得られている。また、屈折率(=n)も短波長側でより増加する傾向となっている。例えば、波長450nmでの屈折率は約3.12であり、消衰係数は約0.0029であるのに対し、波長380nmではα=3.28でk=0.1120と計測される。n及びkの値を基に求めた複素誘電率の虚数部(ε2=2・n・k)(上記の「III−V族化合物半導体」、168〜171頁参照)の光子(photon)エネルギーとの関係を図8に示す。光子エネルギーの増加にともないε2値は減少する挙動を呈する。また、ε2値の切片より求めた光子エネルギーは約3.1eVとなった。これより、下部クラッド層603をなすリン化硼素(BP)結晶の室温禁止帯幅は約3.1eVであるのが示された。
【0058】
室温禁止帯幅を約3.1eVとするBP下部クラッド層603上には、リン化硼素(BP)と格子整合するリン(P)組成比を0.03(=3%)とするマグネシウムドープのp形窒化リン化ガリウム(GaN0.970.03)層を発光層604として積層した。下部クラッド層603をなすBPと、GaN0.970.03からなる発光層(室温の禁止帯幅2.9eV)との禁止帯幅の差異は約0.2eVとなった。立方晶のGaN0.970.03からなる発光層604は、トリメチルガリウム((CH33Ga)/PH3/H2系常圧MOCVD法により950℃で成長させた。発光層604のキャリア濃度は約3×1017cm-3とし、層厚は約0.3μmとした。
【0059】
発光層604上には、層厚を約0.3μmとするn形リン化硼素(BP)を上部クラッド層605として積層した。上部クラッド層605は、(C253B/PH3/H2系常圧MOCVD法により950℃で成長させた。発光層605の格子定数は4.538Åであり、上部クラッド層605と発光層604との格子定数は一致させた。上部クラッド層605もまた下部クラッド層603と同じく室温での禁止帯幅を約3.1eVとしたBP結晶から構成した。上部クラッド層605のキャリア濃度は約2×1018cm-3とした。上記の禁止帯幅を約3.1eVとするBP半導体層からなる下部クラッド層603および上部クラッド層605と、GaN0.970.03発光層604とからpn接合型ダブルヘテロ(DH)接合構造型の発光部606を構成した。
【0060】
上部クラッド層605上には、禁止帯幅を約3.1eVとするn形リン化硼素(BP)からなる電流拡散層607を積層させた。電流拡散層607をなすSiドープBP層は、(C253B/PH3/H2系常圧MOCVD法により、950℃で成長させた。電流拡散層607の層厚は約50nmとし、また、キャリア濃度は約8×1018cm-3に設定した。
【0061】
p形Si単結晶基板601の裏面には、アルミニウム(Al)からなるp形オーミック(ohmic)電極609を形成した。また、電流拡散層607の表面の中央には、金・ゲルマニウム(Au・Ge)合金からなるn形オーミック電極608を配置した。n形オーミック電極608の直径は約130μmとした。然る後、基板601としたSi単結晶を[211]方向に平行及び垂直な方向に裁断して、一辺を約300μmとするLEDチップ(chip)60となした。
【0062】
両オーミック電極608〜609間に順方向に駆動用電流を通流して発光させた。電流−電圧(I−V特性)は発光部606の良好なpn接合特性に基づく正常な整流特性を示した。I−V特性から求めた順方向電圧(いわゆる、Vf)は約3.1V(順方向電流=20mA)となった。また、逆方向電圧は約10V(逆方向電流=5μA)となった。順方向に20ミリアンペア(mA)の動作電流を通流した際には、発光中心波長を約430nmとする青色光が出射された。発光スペクトルの半値幅は約23nmであった。一般的な積分球を利用して測定されるチップ状態での発光強度は約14マイクロワット(μW)となり、高発光強度のBP系化合物半導体LEDが提供された。
【0063】
(実施例2)
本実施例2では、本発明に記載のリン化硼素(BP)層を具備したpn接合型ダイオードを例にして、本発明の内容を具体的に説明する。図9に本実施例2のpn接合型ダイオード90の断面構造を模式的に示す。
【0064】
リン(P)ドープでn形の(111)面を有するSi単結晶基板901上に、ジボラン(B26)/(CH33Ga/H2系減圧MOCVD法で400℃でリン化硼素・ガリウム(BXGa1-XP)から構成した低温結晶層902−1を積層させた。硼素(B)組成比(=X)はSi単結晶(格子定数=5.431Å)に格子整合する0.02とした。低温結晶層902−1は約1.3×104パスカル(Pa)の減圧下で成長させた。低温結晶層902−1の層厚は約4nmとした。
【0065】
断面TEM法での観察に依れば、成膜時のアズーグローン(as−grown)状態のB0.02Ga0.98P低温結晶層902−1では、Si単結晶基板901との接合面から大凡、1nmに至る上方の領域は単結晶となっていた。また、B0.02Ga0.98P低温結晶層902−1とn形Si単結晶基板901とには、剥離は認められず良好な密着性が保持された。低温結晶層902−1の上部は非晶質体を主体として構成されていた。
【0066】
0.02Ga0.98P低温結晶層902−1上には、上記の減圧MOCVD反応系を利用して、950℃で硼素組成(=X)に組成勾配を付与したSiドープn形BXGa1-XP高温結晶層902−2を積層した。硼素(B)の組成比は、高温結晶層902−2の層厚の増加方向に0.02より1.0に直線的に増加させた。即ち、硼素(B)の組成に勾配を付してn形高温結晶層902−2の表面はリン化硼素(BP)層とした。この組成勾配を付したn形BXGa1-XP(X=0.02→1.0)層は、室温での禁止帯幅を約3.0eVとするBP結晶を基に構成したので大凡、約3.0eVの結晶層となった。硼素(B)の組成勾配は、MOCVD反応系へのジボランの供給量を経時的に一律に増加させ、逆にトリメチルガリウムの供給量を一律に減少させて付した。層厚は約0.4μmとした。n形高温結晶層902−2の成長時の反応系の圧力は約1.3×104Paに設定した。BXGa1-XP組成勾配(X=0.02→1.0)高温結晶層902−2の成長時には、ジシラン(Si26)−H2混合ガスを使用してSiをドーピングした。キャリア濃度は約1×1018cm-3に設定した。X線回折分析法での解析に依れば、n形高温結晶層902−2は(111)配向性の立方晶のBXGa1-XP(X=0.02→1.0)結晶層であると認められた。
【0067】
n形高温結晶層902−2としたBXGa1-XP組成勾配層の成膜を終了した後では、B0.02Ga0.98P低温結晶層902−1内部の非晶質体の大部分は、as−grown状態でSi単結晶基板901との境界領域に存在していた単結晶層を基として単結晶化した。また、n形BXGa1-XP(X=0.02→1.0)高温結晶層902−2は、Si単結晶基板901と格子整合する組成のB0.02Ga0.98P(格子定数=5.431Å)からなる低温結晶層902−1上に設けたため、剥離することのない連続膜となった。緩衝層902は上記の低温及び高温結晶層902−1、902−2の重層構造から構成した。
【0068】
n形高温結晶層902−2上には、B26/PH3/H2系減圧MOCVD法により950℃でn形リン化硼素(BP)層903を接合させた。n形BP層903の成長時には、Si26−H2混合ガスを使用してSiをドーピングした。n形BP層903のキャリア濃度は約5×1017cm-3とし、また、層厚は約0.3μmとした。n形層903は室温での禁止帯幅を約3.0eVとするBP結晶から構成した。
【0069】
n形BP層903の上には、B26/PH3/H2系減圧MOCVD法により950℃でp形のBP層904を積層した。p形BP層904は禁止帯幅を約3.0eVとするマグネシウム(Mg)ドープBP層から構成した。Mgのドーピング源にはビスシクロペンタジエニルMg(bis−(C552Mg)を利用した。p形層904はワイドバンドギャップ半導体ではあるものの、閃亜鉛鉱結晶型であり、しかもイオン結合性の低いBPから構成したため、キャリア濃度は約3×1018cm-3とすることができた。p形層904の層厚は約0.2μmとした。上記のn形BP層903とp形BP層904とからpn接合構造を構成した。
【0070】
n形Si単結晶基板901の裏面には、アルミニウム(Al)からなるn形オーミック(ohmic)電極906を形成した。また、p形BP層904の表面の中央には、金(Au)からなるp形オーミック電極905を配置した。p形オーミック電極905の直径は約110μmとした。然る後、基板901としたSi単結晶を[211]方向に平行及び垂直な方向に裁断して、一辺を約350μmとするダイオード90のチップ(chip)となした。
【0071】
両オーミック電極905〜906間に順方向に電流を通流して測定した、電流−電圧(I−V特性)を図10に例示する。本実施例2のpn接合型BPダイオードは、良好なpn接合特性に基づく正常な整流特性を呈した。また、逆方向電圧は約15V(逆方向電流=10μA)となり、高耐圧の化合物半導体pn接合型ダイオードが提供された。
【0072】
(実施例3)
本実施例3では、本発明のリン化硼素(BP)を含むBP系混晶を具備したnpn接合型ヘテロバイポーラトランジスタ(HBT)を例にして、本発明の内容を具体的に説明する。図11は本実施例3のnpn接合型HBT10の断面模式図を示す。
【0073】
リン(P)ドープのn形で(100)面を有するSi単結晶基板101上に、ジボラン(B26)/(CH33Ga/H2系減圧MOCVD法で、350℃でリン化硼素・ガリウム(BXGa1-XP)から構成した低温緩衝層102を積層させた。硼素(B)組成比(=X)はSi単結晶(格子定数=5.431Å)に格子整合する0.02とした。低温緩衝層102は約1.3×104パスカル(Pa)の減圧下で成長させた。低温緩衝層102の層厚は約14nmとした。
【0074】
0.02Ga0.98P低温緩衝層102上には、上記の減圧MOCVD反応系を利用して、成長温度を850℃に固定して次記の各機能層を順次、積層させた。各機能層103〜108のキャリア濃度(n(n形)またはp(p形))及び層厚(t)は下記のようにしてHBT10用途の積層構造体11を構成した。
(1)BP低温緩衝層102との接合界面より層表面に向けて硼素組成比(=X)を0.02から直線的に1.0に増加させた、即ち、表面をリン化硼素(BP)としたSiドープn形BXGa1-XP組成勾配層からなるコレクタ層103(n=9×1017cm-3、t=0.50μm)。
(2)n=2×1018cm-3、t=0.10μmとしたSiドープn形BPからなるサブ(sub)コレクタ層104。
(3)n=3×1018cm-3、t=0.05μmとした立方晶のSiドープn形窒化ガリウム(GaN)からなる中間層105。
(4)p=3×1019cm-3、t=0.01μmとした室温での禁止帯幅を約3eVとするマグネシウム(Mg)ドープp形窒化リン化硼素(BP0.970.03)からなるベース層106。
(5)n=4×1018cm-3、t=0.20μmとした室温での禁止帯幅を約3.2eVとするSiドープn形窒ガリウム(GaN)からなるエミッタ層107。
(6)n=7×1018cm-3、t=0.10μmとした室温での禁止帯幅を約3.2eVとするSiドープn形窒ガリウム(GaN)からなるコンタクト層108。
【0075】
その後アルゴン(Ar)/メタン(CH4)/水素(H2)混合ガスを利用した一般的なプラズマエッチング手段によりHBT用積層構造体11に階段状にエッチングを及ぼし、コンタクト層108、ベース層106及びサブクレクタ層104の各機能層の表面を露出させた。上記の中間層105はサブコレクタ層104に対するエッチングを阻止する作用を及ぼせるため、サブコレクタ層104の表面を明瞭に露呈するに効果が奏された。
【0076】
コンタクト層108の表面上に金・ゲルマニウム(Au97重量%・Ge3重量%)合金からなるエミッタ電極109を設置した。エミッタ電極109の平面形状は一辺の長さを約110μmとする正方形とした。上記のエッチング加工により露呈させたサブコレクタ層104上に上記と同じくAu・Ge合金からなるコレクタ電極110を設置した。n形層用の各電極109、110を一般的な真空蒸着手段により被着した後、420℃で5分間の合金化熱処理(alloy)した。その後、周知のフォトリソグラフィー技術を利用した選択パターニング手法によりp形ベース層106上に金・亜鉛(Au95重量%・Zn5重量%)合金からなる帯状のベース電極111を設置した。その後400℃で2分間、ベース電極111の合金化熱処理を施した。その後、個々の半導体素子に裁断した。
【0077】
得られたHBTのエミッタ電極109及びコレクタ電極110間に2.5Vの電圧(いわゆるコレクタ電圧)を印可した状態で、シート(sheet)抵抗を約360Ω/□としたベース層106のベース電流を0Vから50マイクロアンペア(μA)の範囲で変化させた。直流電流増幅率(β=ICE/VB)はベース電流の変化幅に対して略一定となり、約95であった。これより、本発明に依れば、直流増幅率が高く、且つ安定であるHBTが提供される。
【0078】
(実施例4)
本実施例4では、本発明に記載のリン化硼素(BP)半導体層を具備した紫外帯域用途の受光素子(photodetector))を例にして、本発明の内容を具体的に説明する。図12は本実施例4の受光素子20の構成を示す断面模式図である。
【0079】
(0001)(c面)を有するサファイア基板201上に、トリエチル硼素(C253B/PH3/H2系常圧(略大気圧)MOCVD法で380℃でリン化硼素(BP)からなる低温緩衝層202を堆積した。低温緩衝層202の層厚は約5nmとした。BP低温緩衝層202上には、上記の常圧MOCVD手段を利用して、825℃で珪素(Si)ドープn形リン化硼素(BP)能動層203を積層させて、受光素子20用途の積層構造体21を構成した。能動層203は室温での禁止帯幅を約3.1eVとするBP半導体層から構成した。能動層203のキャリア濃度は約2×1017cm-3とし、層厚は約1.8μmとした。
【0080】
作製した受光素子用積層構造体21にプラズマエッチング加工を施して、能動層203表面の中央部を円形状にエッチングした。エッチングは直径約120μmの円形の領域に施し、エッチング深さは約0.1μmとした。この領域には、直径を約100μmとしたチタン(Ti)/白金(Pt)/金(Au)からなる3層構造のショットキー電極204を形成した。また、ショットキー電極204の外周囲には、金・ゲルマニウム(Au・Ge))/ニッケル(Ni)/金(Au)3層構造からなる円環状のオーミック電極205を配置して受光素子20を構成した。円環状の電極205は、上記のショットキー電極204の中央を中心とする直径約220μmの円周上に形成した。
【0081】
本実施例5では、低温緩衝層202を下地層としてBP能動層203を積層したため、能動層203は良質の結晶層となり、よって、オーミック電極205とショットキー電極204の間に−2Vの逆方向電圧を印可した際の暗電流は1×10-8A/cm2程度に減少した。また、カットオフ(cut−off)波長は約400nmとなり、本発明に依れば、暗電流特性に優れる近紫外帯域の受光素子が提供されることとなった。
【0082】
【発明の効果】
本発明に依れば、室温で2.8eV以上で3.4eV以下とする従来に無い範囲内の高い禁止帯幅のリン化硼素(BP)或いはそのBP結晶との混晶化により得たBP系混晶を利用して化合物半導体素子を構成することとしたので、そのワイドバンドギャップ性に依り、高温で動作できる、しかも高耐圧の半導体素子を構成できる効果がある。特に、ワイドバンドギャップでありながら、イオン結合性の小さな閃亜鉛鉱結晶型のBP或いはBP系混晶を利用することとしたので、高い正孔濃度のp形伝導層を簡便に形成することができるため、低抵抗のp形半導体層を機能層として利用する半導体素子を簡便に提供できる効果がある。
【0083】
本発明のBPからなる半導体層あるいはBP系混晶からなる半導体層を用いたpn接合型ダイオードからは、正常な整流特性を示し、高耐圧のダイオードが得られた。また、本発明のBPからなる半導体層あるいはBP系混晶からなる半導体層を用いたLEDからは、高発光強度の青色発光素子が得られた。また、本発明のBPからなる半導体層あるいはBP系混晶からなる半導体層を用いた受光素子からは、暗電流特性に優れる近紫外帯域の用途に用いられる受光素子が得られた。
【0084】
また、本発明のBPからなる半導体層あるいはBP系混晶からなる半導体層を用いたTEGFETからは、高い電子移動度が発現できる電界効果形トランジスタを得ることができた。また、本発明のBPからなる半導体層あるいはBP系混晶からなる半導体層を用いたHBTからは、直流増幅率が高く、且つ安定であるHBTが得られた。また、本発明のBPからなる半導体層あるいはBP系混晶からなる半導体層を用いたホール素子からは、耐熱性に優れた高感度のホール素子が得られた。
【0085】
本発明のワイドバンドギャップのBP或いはBP系混晶層の形成方法に依れば、室温で2.8eV以上で3.4eV以下とする従来に無い範囲内の高い禁止帯幅のリン化硼素(BP)或いはBP系混晶を安定して形成できる効果がある。このため、他の半導体との種々のヘテロ接合構造体を形成するに効果が奏される。例えば、本発明に記載の範囲の禁止帯幅を有するBPからは、禁止帯幅を約2eVとする従来のBPからは構成し得なかった、窒化リン化ガリウム(GaNP混晶)に障壁作用を及ぼすヘテロ接合構造を構成できる効果が得られる。
【0086】
また、本発明のBP或いはBP系混晶層の形成方法に依れば、格子不整合の関係にある単結晶を基板材料として化合物半導体素子を得るための積層構造体を構成する場合にあっても、基板材料と積層構造体の構成層との不整合性を緩和できるBP或いはBP系混晶からなる緩衝層を構成できる。更に、格子ミスマッチを緩和できる緩衝層上には結晶性に優れるBP層或いはBP系混晶層を形成することが可能である。従って、本発明の形成方法に則れば、結晶性に優れたBP層或いはBP系混晶層を備えた積層構造体を形成でき、特性に優れる化合物半導体素子を提供できる効果がある。
【図面の簡単な説明】
【図1】III−V族化合物半導体の室温の禁止帯幅と構成元素の平均原子番号との相関図である。
【図2】本発明に係わるBP半導体層の吸収係数の光子エネルギー依存性を示す図である。
【図3】本発明に係わるBP半導体層のカソードルミネッセンス(CL)スペクトルである。
【図4】本発明に係わるBP半導体層を利用して構成したTEGFETの断面模式図である。
【図5】本発明に係わるBP半導体層を利用して構成したホール素子用途の積層構造体の断面模式図である。
【図6】本発明の実施例1に係わるpn接合型LEDの断面模式図である。
【図7】本発明の実施例1に係わるBP層の屈折率と消衰係数の波長依存性を示す図である。
【図8】本発明の実施例1に係わるBP層の誘電率の虚数部と光子エネルギーとの関係図である。
【図9】本発明の実施例2に係わるpn接合型ダイオードの断面模式図である。
【図10】本発明の実施例2に係わるpn接合型ダイオードの電流−電圧特性を示す図である。
【図11】本発明の実施例3に係わるnpn接合型HBTの断面構造を示す模式図である。
【図12】本発明の実施例4に係わる受光素子の断面模式図である。
【符号の説明】
10 HBT
11 HBT用積層構造体
101 n形Si単結晶基板
102 低温緩衝層
103 コレクタ層
104 サブコレクタ層
105 中間層
106 ベース層
107 エミッタ層
108 コンタクト層
109 エミッタ電極
110 コレクタ電極
111 ベース電極
20 受光素子
21 受光素子用積層構造体
201 サファイア基板
202 BP低温緩衝層
203 BP能動層
204 ショットキー電極
205 オーミック電極
40 TEGFET
401 基板
402 低温結晶層
403 高温結晶層
404 電子走行層
405 スペーサ層
406 電子供給層
407 コンタクト層
408 ゲート電極
409 ソース電極
410 ドレイン電極
411 リセス部
501 基板
502 第1緩衝層
503 第2緩衝層
504 感磁層
505 スペーサ層
60 LED
61 LED用途積層構造体
601 基板
602 低温緩衝層
603 下部クラッド層
604 発光層
605 上部クラッド層
606 発光部
607 電流拡散層
608 n形オーミック電極
609 p形オーミック電極
90 ダイオード
901 基板
902 緩衝層
902−1 低温結晶層
902−2 高温結晶層
903 n形BP層
904 p形BP層
905 p形オーミック電極
906 n形オーミック電極
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a boron phosphide (BP) layer having a forbidden band width at room temperature of 2.8 electron volts (eV) or more and 3.4 eV or less, or a general formula B containing the boron phosphide.αAlβGaγIn1- α - β - γPδAsεN1- δ - εBoron phosphide represented by (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) The present invention relates to a (BP) mixed crystal layer, a semiconductor element including the BP layer or the BP mixed crystal layer, and a method for manufacturing the BP layer or the BP mixed crystal layer.
[0002]
[Prior art]
Examples of III-V compound semiconductors composed of boron (B) belonging to group III of the periodic table and group V elements include boron nitride (BN), boron phosphide (BP), and boron arsenide (BAs). For example, hexagonal boron nitride (BN) is an indirect transition semiconductor with a band gap of 7.5 electron volts (eV) at room temperature (Satoru Teramoto, “Introduction to Semiconductor Devices” (( (See page 28, Baifukan Co., Ltd., first published on March 30, 1995, page 28.) Boron arsenide (BAs) is an indirect transition group III-V compound with a forbidden band width of about 0.85 eV at room temperature. Is known (see "Introduction to Semiconductor Devices" above).
[0003]
On the other hand, boron phosphide (BP) is a kind of group III-V compound semiconductor (see Nature, 179 (No. 4569) (1957), page 1075), and several types of forbidden bands of indirect transition type semiconductors. The value of is reported. For example, B.I. Stone et al. Obtained a room-temperature band gap of about 6 eV for a polycrystalline BP film deposited on a quartz plate by an optical absorption method (Phys. Rev. Lett., Vol. 4, No. 6 (1960). ), Pages 282-284). In addition, in J. L. According to Peret, the forbidden bandwidth of BP is summarized as 6.0 eV (see J. Am. Ceramic Soc., 47 (1) (1964), pages 44 to 46). N. Sclar gave 6.20 eV as the forbidden band width at absolute zero (= 0 K) based on the ionic radius value and the shared radius value (J. Appl. Phys., 33 (10) (1962), 2999-3002). According to Manca, a forbidden bandwidth of 4.2 eV is proposed (see J. Phys. Chem. Solids, 20 (1961), pages 268-273).
[0004]
On the other hand, R.I. J. et al. Archer et al. Obtained 2 eV as a room-temperature band gap of cubic BP from a single crystal BP grown from a nickel phosphide melt (Phys. Rev. Lett., 12 (19) (1964). ) See pages 538-540). In addition, a band gap of 2.1 eV is given by theoretical calculation based on the binding energy value (see J. Appl. Phys., 36 (1965), pages 330 to 331). Although there is a large difference in the forbidden band width of boron phosphide (BP) as described above (see J. Phys. Chem. Solids, 29 (1968), pages 1025 to 1032), the forbidden band width of BP is about 2 eV. (1) RCA Review, 25 (1964), pages 159 to 167, (2) Z. anorg.allg.chem., 349 (1967), pages 151 to 157 , (3) J. Appl. Phys., 36 (1965), (5) "Semiconductor device overview", and (6) Akazaki Isao, "III-V group compound semiconductor" (Baifukan Co., Ltd.) , May 20, 1994, first edition, page 150).
[0005]
Boron phosphide (BP) and composition formula BXAlYGa1-XYN1-ZPZA BP mixed crystal represented by (0 <X ≦ 1, 0 ≦ Y <1, 0 ≦ X + Y ≦ 1, 0 <Z ≦ 1) is used as a functional layer constituting a semiconductor light emitting element. For example, a single layer (single layer) made of BP is in a short wavelength visible light emitting diode (LED) or a laser diode (LD), and there is a conventional example used for forming a buffer layer (Japanese Patent Laid-Open No. 2-275682). ). BP single layer and BXAlYGa1-XYN1-ZPZAn example in which a light emitting portion of a pn junction type heterojunction structure is formed from a superlattice structure with a mixed crystal single layer is known (see Japanese Patent Laid-Open No. 10-242514). BXAlYGa1-XYN1-ZPZThere is a technique for forming a clad (barrier) layer from a superlattice structure with a mixed crystal single layer (see Japanese Patent Laid-Open No. 2-288371). Boron phosphide (BP) having a forbidden band width of 2 eV at room temperature cannot exert a barrier effect on the light emitting layer. Therefore, in the above-described conventional example, BP and aluminum nitride (AlN) are mixed. A nitrogen-containing mixed crystal layer that has been crystallized to increase the room temperature forbidden band width to, for example, 2.7 eV is used (see the above-mentioned JP-A-2-288371).
[0006]
In addition, an example in which a heterobipolar transistor (HBT) is configured using a BP single layer is known (see J. Electrochem. Soc., 125 (4) (1978), pages 633 to 637). This conventional HBT includes diborane (B2H6) / Phosphine (PHThreeBP single layer grown on a silicon (Si) crystal substrate having a (100) plane by means of a system vapor deposition method and having a forbidden band width of 2.0 eV is used (see J. Electrochem. Soc described above). , 125 (1978)). Further, a technique for constructing a solar cell using a BP single layer having a forbidden band width of 2.0 eV as a window layer is disclosed (the above-mentioned J. Electrochem. Soc., 125 (1978)). reference).
[0007]
As described above, conventionally, a semiconductor element has been composed of boron phosphide (BP) having a forbidden band width of about 2 eV or a mixed crystal containing BP having the forbidden band width. In the above solar cell configured with Si as a base material having a room temperature forbidden band width of 1.1 eV, even in a BP layer having a forbidden band width of 2.0 eV, the forbidden band width is larger than that of the base Si. Therefore, it is disclosed that it can be effectively used as a window layer (see J. Electrochem. Soc., 125 (1978) above). On the other hand, however, it has been reported that the forbidden bandwidth is narrowed depending on the plane orientation of the Si single crystal used as the substrate in the prior art for forming the BP layer using Si as the substrate (Akira Nishinaga, “Applied Physics” 45, No. 9 (1976), pages 891-897). Compared to a BP layer formed on a Si substrate having a (100) plane, it is formed on a Si substrate having a (111) plane because it has a higher surface defect density on the Si substrate having a (111) plane. The BP layer has been reported to be opaque (see "Applied Physics" above, pages 895-896).
[0008]
In addition, it is reported that the lattice constant becomes large due to the large amount of surface defects, and the band gap becomes narrower (see “Applied Physics”, page 896). It has been known that there is a correlation between the lattice constant and the forbidden band width from the past, and it is well known that the forbidden band width increases as the lattice constant decreases (the above-mentioned “III-V”). Group compound semiconductor ”, page 31). That is, according to the conventional research example, it is taught that a BP layer having a band gap smaller than about 2 eV, which is used as a BP forbidden band width, is resulted depending on the formation condition of the BP layer. ing. Due to the low forbidden band width, there has been a drawback that it is not possible to simply construct a high-voltage environment-resistant semiconductor element from a boron phosphide (BP) crystal layer.
[0009]
[Problems to be solved by the invention]
For example, a light-emitting layer having a room temperature forbidden band width of 2.8 eV is used for a heterojunction blue LED or LD having an emission wavelength of 450 nanometers (nm) at room temperature. Further, in order to exert a clad action on the light emitting layer, it is necessary to form the barrier layer from a semiconductor material having a room temperature forbidden band of at least about 2.8 eV. For this reason, when forming a heterojunction light emitting portion of a conventional boron phosphide (BP) -based light emitting device, there is a drawback that a cladding layer cannot be formed from boron phosphide (BP) having a room temperature forbidden band width of about 2 eV. It was. Therefore, a mixed crystal containing BP is formed as described above, for example, BXAlYGa1-XYN1-ZPZConventionally, a barrier layer having a high forbidden band width as a multi-element mixed crystal has been used (see the above-mentioned JP-A-2-288371). However, it is well known that advanced techniques are required for mixed crystals with a large number of constituent elements, control of the composition ratio of constituent elements, etc., and it becomes more difficult to obtain a good quality crystal layer (see above). (See "Introduction to Semiconductor Devices", page 24). Therefore, conventionally, there has been a problem in the film formation technology that the BP mixed crystal layer as the barrier layer cannot be easily formed.
[0010]
Further, for example, in a conventional npn type HBT, a BP layer having a forbidden band width of 2.0 eV is used as an n-type emitter (the above-mentioned J. Electrochem. Soc., 125 (1978)). On the other hand, a p-type Si layer is used for the p-type base layer (see J. Electrochem. Soc., 125 (1978) above). The band gap of Si is about 1.1 eV, so the difference in band gap between the heterojunction structures of the BP emitter layer and the Si base layer is only 0.9 eV. If the emitter layer is composed of a BP layer that has a larger difference in the forbidden band width from the base layer than before, leakage of the base current from the base layer to the emitter layer is further suppressed, and the current transmission rate (= emitter current / The collector current characteristics are improved (see the above edited by Isao Akasaki, “III-V Group Compound Semiconductor”, pages 239 to 242), and it is thought that an HBT having excellent characteristics is brought about.
[0011]
Zinc blend crystal type, more precisely cubic zinc sulfide type (spherlite) (by Phillips, "Semiconductor Bonding Theory" (Yoshioka Shoten, July 25, 1985, 3rd edition), The lattice constant of boron phosphide (BP) single crystal which is 14 to 15) is 4.5384.5 (see “Introduction to Semiconductor Devices”, page 28). On the other hand, cubic gallium nitride mixed crystal (composition formula) GaN with a nitrogen (N) composition ratio of 0.970.97P0.03Or gallium nitride / indium Ga with an indium (In) composition ratio of 0.100.90In0.10There is a group III nitride semiconductor having a lattice constant of 4.538 の such as N. Accordingly, if a BP layer and a group III nitride semiconductor as described above are used, for example, a lattice-matched stacked two-dimensional electron field effect transistor (TEGFET) (K) that has an advantage in manifesting high electron mobility. By Sieger, "Semiconductor Physics (Part 2)" (see Yoshioka Shoten Co., Ltd., June 25, 1991, first edition, pages 352 to 353). A TEGFET can be formed by using a group nitride semiconductor as a two-dimensional electron (TEG) electron transit layer and using an indirect transition type BP layer as a spacer layer or an electron supply layer. In the TEGFET, the spacer layer or the electron supply layer that is hetero (heterogeneous) bonded to the electron transit layer is composed of boron phosphide (BP) that has a larger forbidden band width than before. Therefore, the barrier difference at the heterojunction interface with the electron transit layer can be increased, which is advantageous for accumulating two-dimensional electrons in the region in the electron transit layer near the heterojunction interface, and high electron mobility. A group III nitride semiconductor TEGFET exhibiting a high degree of temperature can be provided.
[0012]
If a BP layer having a large room temperature forbidden band width can be used, the discontinuity of conduction band with other semiconductor layers can be further increased. A heterojunction structure having a large band discontinuity and a large barrier difference can efficiently accumulate two-dimensional electrons, and is effective in developing high electron mobility. If a structure having a large electron mobility is used in a Hall element which is a magnetoelectric conversion element, it is advantageous to obtain an element having higher sensitivity to magnetism (Akiei Kataoka, “Magnetoelectric Conversion Element”). (Refer to Nikkan Kogyo Shimbun Co., Ltd., issued on February 1, 1986, 4th printing, pages 56-58.) Therefore, the realization of a heterojunction structure having a BP layer with a forbidden band width larger than before is It is expected to contribute to the construction of a high-sensitivity Hall element that exhibits high product sensitivity (refer to the above-mentioned “magnetoelectric conversion element”, page 56).
[0013]
Further, for example, in a Schottky barrier diode using a Si single crystal as a substrate, if a BP layer having a room temperature forbidden band exceeding about 2 eV can be formed, a Schottky barrier diode having high withstand voltage is provided. Can contribute to the composition of The larger the forbidden band width, the lower the intrinsic carrier density in the material properties of the semiconductor (see the above “III-V group compound semiconductor”, pages 172 to 174). It is thought that it will be superior to the construction of the environment-resistant element.
[0014]
As in the above-described conventional example, it is usual that a semiconductor element is configured using a BP layer having a forbidden band width of about 2 eV. If a BP layer having a larger forbidden band width can be formed, it is conceivable that improvement and improvement of semiconductor element characteristics can be achieved. In past research examples, there is also known an example in which a BP layer having a high forbidden band width of about 6 eV is formed as described above (see Phys. Rev. Lett., 4 (6) (1960) above). However, this is a polycrystalline layer and is not necessarily suitable for forming an active layer or a functional layer of a semiconductor element. However, in a wide gap semiconductor having such a large forbidden band width, it is difficult to control the conductivity type and the carrier density by impurity doping. A BP crystal layer having a room temperature forbidden band width of about 3 eV is suitable for constituting a functional layer of a semiconductor element such as a spacer layer in TEGFET, an electron supply layer, or an emitter layer in HBT.
[0015]
According to past studies on the forbidden band width of compound semiconductors, it is known that the forbidden band width tends to become larger when the average atomic number of the constituent elements becomes smaller (Kazuo Fueki et al., “Applied Chemistry Series”). 3 “Chemistry of Electronic Materials” (Maruzen Co., Ltd., issued on July 20, 1981), pages 26-29). The average atomic number is an arithmetic average value of atomic numbers of elements constituting the compound semiconductor. FIG. 1 shows the relationship between the forbidden band width and the average atomic number of various III-V compound semiconductors at room temperature. For example, the room temperature band gap of gallium arsenide (GaAs) (average atomic number = 32) composed of gallium (Ga) (atomic number = 31) and arsenic (atomic number = 33) is 1.43 eV. (See “Introduction to Semiconductor Devices” above, page 28). On the other hand, gallium phosphide (GaP) (average atomic number = 23) having an average atomic number smaller than that of GaAs has a large room-temperature band gap of 2.26 eV (see “Overview of Semiconductor Devices” on page 28 above). ). This relationship is also applicable to II-VI group compound semiconductors, and it is taught that the band gap tends to increase as the average atomic number of the constituent atoms decreases (see “Physics of Semiconductors” by K. Sieger). Gaku (above) "(Yoshioka Shoten Co., Ltd., June 10, 1991, first print), see page 36).
[0016]
From the tendency of the room temperature forbidden band width related to the average atomic number, it is said that the forbidden band width of a III-V group compound semiconductor having a relatively large ionic bond can be estimated. Assuming that this tendency is small in the difference in electronegativity between constituent elements and is applicable to BP crystals having strong covalent bonds, the band gap of the BP single crystal layer is estimated to be about 3 eV. . Also, according to the “dielectric method” proposed by VanVechten (1) JA Van Vechten, Phys. Rev. Lett., 182 (1969, 891.) and 2) Akasaki Akira, “ Group III nitride semiconductor "(Baifukan Co., Ltd., first published on December 8, 1999, pages 19 to 21), the band gap of the BP single crystal is calculated to be 2.98 eV. In the calculation, the lattice constants of carbon (diamond) (C) and silicon (Si) single crystals are 3.567Å and 4.531Å, respectively, and the closest interatomic distances of C (diamond) and Si are respectively 1.54 and 2.34 (refer to “Basic Manual of Chemical Handbook” (Maruzen Co., Ltd., issued on August 20, 1970, 3rd edition), page 1259) Other values required for calculation Is the suggested value (See “Group III nitride semiconductor” above, pages 20-21).
[0017]
Currently, boron phosphide (BP) having a room temperature forbidden band width of about 3 eV and a boron phosphide (BP) mixed crystal including the BP crystal in a single layer that is convenient for such a semiconductor device configuration. It has not been disclosed. This is because the formation method of the BP crystal layer having excellent crystallinity is not clear. That is, when forming a semiconductor element, a formation method for producing a BP mixed crystal having a suitable forbidden band width is not clear. In order to improve the characteristics of a semiconductor device using a BP crystal layer, it is necessary to create a method for forming a BP crystal layer with a forbidden band width of about 3 eV. However, although a BP crystal layer is conventionally formed using a vapor phase growth method or the like, a method for forming a BP crystal layer that provides a forbidden band width of about 3 eV has not been disclosed yet. The present invention has been made against the background of the prior art described above, and a boron phosphide (BP) layer having a forbidden band width at room temperature of 2.8 electron volts (eV) or more and 3.4 eV or less, or phosphation thereof. General formula B containing boronαAlβGaγIn1- α - β - γPδAsεN1- δ - εBoron phosphide represented by (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) The structure of the (BP) mixed crystal layer, the semiconductor device including the BP layer or the BP mixed crystal layer, and the manufacturing method of the BP layer or the BP mixed crystal layer is clarified, and the semiconductor device characteristics are improved and improved. An object of the present invention is to provide a semiconductor device to be achieved, a semiconductor layer therefor, and a manufacturing method thereof.
[0018]
[Means for Solving the Problems]
That is, the present invention
(1) A semiconductor element comprising a semiconductor layer made of boron phosphide (BP) having a forbidden band width at room temperature of 2.8 electron volts (eV) to 3.4 eV.
(2) The semiconductor element according to (1), comprising a heterojunction between a semiconductor layer made of boron phosphide (BP) and another semiconductor layer having a different band gap from the semiconductor layer.
(3) The semiconductor element according to (2), wherein the semiconductor layer made of boron phosphide (BP) and the semiconductor layer forming a heterojunction with the semiconductor layer are lattice-matched.
(4) The semiconductor layer forming a heterojunction with the semiconductor layer made of boron phosphide (BP) is GaN.0.97P0.03(3) The semiconductor element according to (3).
(5) The semiconductor element according to any one of (1) to (4), wherein a semiconductor layer made of boron phosphide (BP) is stacked on a crystal substrate.
It is.
[0019]
The present invention also provides
(6) General formula B including boron phosphide (BP) having a forbidden band width at room temperature of 2.8 electron volts (eV) to 3.4 eV.αAlβGaγIn1- α - β - γPδAsεN1- δ - εBoron phosphide represented by (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) (BP) A semiconductor element comprising a semiconductor layer made of a mixed crystal.
(7) Boron phosphide (BP) mixed crystal is an aluminum phosphide / boron mixed crystal (BXAl1-XP: 0 <X <1), gallium phosphide / boron mixed crystal (BXGa1-XP: 0 <X <1) or indium phosphide / boron mixed crystal (BXIn1-XThe semiconductor element according to (6), wherein P: 0 <X <1).
(8) A semiconductor layer comprising a boron phosphide (BP) mixed crystal and a heterojunction between the semiconductor layer and another semiconductor layer having a different forbidden band width (6) or (7) The semiconductor element as described in.
(9) The semiconductor element according to (8), wherein the semiconductor layer formed of a boron phosphide (BP) -based mixed crystal and the semiconductor layer forming a heterojunction with the semiconductor layer are lattice-matched.
(10) The semiconductor element according to any one of (6) to (9), wherein a semiconductor layer made of a boron phosphide (BP) mixed crystal is stacked on a crystal substrate.
It is.
[0020]
The present invention also provides
(11) The semiconductor element according to any one of (1) to (10), wherein the semiconductor element has a pn junction structure.
(12) The semiconductor element according to (11), which is a light emitting element.
(13) The semiconductor element according to any one of (1) to (10), wherein the semiconductor element is a light receiving element.
(14) The semiconductor element according to any one of (1) to (10), which is a transistor.
(15) The semiconductor device as described in (14), which is a field effect transistor (FET).
(16) The semiconductor element according to (14), which is a heterobipolar transistor (HBT).
(17) The semiconductor element according to any one of (1) to (10), which is a Hall element.
It is.
[0021]
The present invention also provides
(18) A semiconductor layer made of boron phosphide (BP) whose forbidden band width at room temperature is 2.8 electron volts (eV) or more and 3.4 eV or less.
(19) The semiconductor layer according to (18), wherein a semiconductor layer made of boron phosphide (BP) is stacked on a crystal substrate.
(20) General formula B including boron phosphide (BP) whose forbidden band width at room temperature is 2.8 electron volts (eV) or more and 3.4 eV or lessαAlβGaγIn1- α - β - γPδAsεN1- δ - εBoron phosphide represented by (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) (BP) A semiconductor layer made of a mixed crystal.
(21) The boron phosphide (BP) mixed crystal is an aluminum phosphide / boron mixed crystal (BXAl1-XP: 0 <X <1), gallium phosphide / boron mixed crystal (BXGa1-XP: 0 <X <1) or indium phosphide / boron mixed crystal (BXIn1-XThe semiconductor layer according to (20), wherein P: 0 <X <1).
(22) The semiconductor layer according to (20) or (21), wherein a semiconductor layer made of a boron phosphide (BP) -based mixed crystal is laminated on a crystal substrate.
It is.
[0022]
The present invention also provides
(23) The method for growing a semiconductor layer according to any one of (18) to (22), wherein the semiconductor layer is grown by a vapor phase growth method.
(24) The method for growing a semiconductor layer according to (23), wherein the semiconductor layer is grown at a temperature higher than 750 ° C. and not higher than 1200 ° C.
(25) The method for growing a semiconductor layer according to (23) or (24), wherein the vapor phase growth method is a metal organic chemical vapor deposition method (MOCVD method).
(26) The ratio of the total supply amount of the group V element source containing phosphorus (P) to the total supply amount of the group III element source containing boron (B) during the growth of the semiconductor layer is 15 or more and 60 or less. The method for growing a semiconductor layer according to (25), wherein the growth rate of the semiconductor layer is 20 to 300 mm / min.
It is.
[0023]
The present invention also provides
(27) A buffer layer composed of amorphous boron phosphide (BP) or boron phosphide (BP) based mixed crystal is formed on a crystal substrate by a MOCVD method at a temperature of 250 ° C. to 750 ° C. A method for growing a semiconductor layer, comprising growing a semiconductor layer made of boron phosphide (BP) having a forbidden band width at room temperature of 2.8 electron volts (eV) to 3.4 eV on the buffer layer.
(28) A buffer layer made of amorphous boron phosphide (BP) or boron phosphide (BP) mixed crystal is formed on the crystal substrate by MOCVD at a temperature of 250 ° C. or higher and 750 ° C. or lower. And B containing boron phosphide (BP) having a forbidden band width of 2.8 electron volts (eV) or more and 3.4 eV or less on the buffer layer.αAlβGaγIn1- α - β - γPδAsεN1- δ - εBoron phosphide represented by (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) (BP) A semiconductor layer growth method for growing a semiconductor layer made of a mixed crystal.
(29) Boron phosphide (BP) mixed crystal is an aluminum phosphide / boron mixed crystal (BXAl1-XP: 0 <X <1), gallium phosphide / boron mixed crystal (BXGa1-XP: 0 <X <1) or indium phosphide / boron mixed crystal (BXIn1-XThe method for growing a semiconductor layer according to (28), wherein P: 0 <X <1).
(30) The method for growing a semiconductor layer according to any one of (27) to (29), wherein the semiconductor layer is grown at a temperature higher than 750 ° C. and not higher than 1200 ° C. by a vapor phase growth method.
(31) The method for growing a semiconductor layer according to any one of (27) to (30), wherein the semiconductor layer is grown by an MOCVD method.
It is.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
The semiconductor element having a semiconductor layer made of boron phosphide (BP) or boron phosphide (BP) mixed crystal of the present invention includes, for example, silicon (silicon), gallium phosphide (GaP), gallium arsenide (GaAs), and the like. The semiconductor single crystal can be configured as a substrate. For example, in the case of an LED, LD, or light receiving element, if these semiconductor single crystals having conductivity are used as a substrate, the electrodes can be easily arranged, so that there is an advantage that the element can be configured easily as a light emitting / receiving element. . Silicon (Si single crystal), which has a higher melting point than Group III-V compound semiconductors, can be suitably used as a substrate crystal because it has heat resistance even at an epitaxial growth temperature around 1000 ° C. Further, even when various elements are integrated, it can be suitably used as a substrate. Sapphire (α-Al2OThreeAn oxide single crystal such as a single crystal exhibits, for example, an effect of preventing leakage of element operating current due to its electrical insulation. For this reason, it can be preferably used, for example, for field effect transistor (FET) applications in which the amount of drain current leakage is suppressed. In addition, diamond or silicon carbide (SiC) has a relatively high thermal conductivity, and therefore is particularly suitable as a substrate for power FETs that require cooling of the element.
[0025]
The surface orientation suitable for the substrate is a low order mirror index surface such as {100}, {110} or {111}. An Si single crystal having a surface inclined at an angle in the range of several degrees to several tens of degrees from these low mirror index surfaces can also be used as a substrate. In the {111} crystal plane of a zinc-blend type crystal such as Si, GaP, or GaAs, atoms constituting the crystal are denser than the {100} crystal plane. For this reason, this is effective in suppressing diffusion and penetration of atoms constituting the epitaxial growth layer into the substrate. Single crystals having higher-order Miller index planes such as {311} and {511} are also channeled (RG WILSON and GR BREWER, “ION BEAMS With Application to Ion Implantation” (John Wiley & Sons, Inc., 1973), see pages 263 to 265), which is effective in suppressing the intrusion of the growth layer constituent elements into the single crystal substrate. However, reflecting the plane orientation of the substrate surface, the growth orientation of the upper epitaxial growth layer is also higher, which may cause inconveniences such as complicated cutting into individual elements.
[0026]
A semiconductor element comprising a semiconductor layer made of boron phosphide (BP) according to the present invention is characterized by comprising a boron phosphide (BP) semiconductor layer having a specific band gap. In addition, a semiconductor element including a semiconductor layer composed of a boron phosphide (BP) mixed crystal according to the present invention includes a BP mixed crystal including a BP having a specific band gap. It is said. The BP mixed crystal layer is a III-V group compound semiconductor mixed crystal containing boron (B) and phosphorus (P) as constituent elements. For example, the general formula BαAlβGaγIn1- α - β - γPδAsεN1- δ - ε(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) is there. More specifically, aluminum phosphide and boron (BXAl1-XP: 0 ≦ X ≦ 1), gallium phosphide / boron (BXGa1-XP: 0 ≦ X ≦ 1) and indium phosphide / boron (BXIn1-XP: 0 ≦ X ≦ 1) Mixed crystal. Boron nitride phosphide (BPYN1-Y: 0 <Y ≦ 1) and boron arsenide (BP)YAs1-Y: 0 <Y ≦ 1) or boron phosphide / gallium (BXGa1-XPYAs1-Y: 0 <X ≦ 1, 0 <Y ≦ 1).
[0027]
The mechanical or electrical specifications of boron phosphide (BP) or BP mixed crystal layer are appropriately selected depending on the device. In the electron supply layer of an n-channel TEGFET having an n-type electron transit layer, for example, the layer thickness is set to about 10 nm to about 50 nm, and the carrier concentration is set to about 1 × 10 10.18cm-3~ About 5 × 1018cm-3An n-type BP layer is used. In a light emitting diode (LED), a window layer for efficiently extracting emitted light to the outside is an n-type or a p-type corresponding to the conductivity type of the underlayer with the cladding layer, for example, , About 1 × 1018cm-3It is composed of a highly conductive BP layer or BP mixed crystal layer exceeding the above. In the laser diode (LD), the current confinement layer is composed of a conductive layer having a conductivity type opposite to that of the underlayer such as the upper clad layer, or a high resistance BP or BP mixed crystal layer. The boron phosphide (BP) binary semiconductor is an in-direct transition type semiconductor (see “Semiconductor Device Overview” above, page 28). On the other hand, BP has a small ionic bond of Philips (0.006) (see "Semiconductor Bonding Theory" above, pages 49-51). Therefore, it is easy to obtain a BP crystal layer having a high electrical activation rate of a dopant, a high carrier concentration, and a low resistance. In the present invention, such a low-resistance BP layer is preferably used as, for example, an LED current diffusion layer and an LD or FET ohmic contact layer to constitute a BP-based semiconductor element. Further, in a BP-based semiconductor element that requires a conductive buffer layer, it is preferably used to construct a conductive buffer layer.
[0028]
The BP crystal layer and the BP mixed crystal layer according to the present invention may be formed by, for example, a well-known metal organic chemical vapor deposition (MOCVD) method (Inst. Phys. Conf. Ser., No. 129 (IOP Publishing Ltd., 1993), pp. 157-162), molecular beam epitaxy (MBE) method (see J. Solid State Chem., 133 (1997), pp. 269-272), halide method, hydride method, etc. It is grown by the vapor phase growth method. The metalorganic chemical vapor deposition method is a one-vapor deposition method using an organic compound of boron (B) as a boron (B) source. In the MOCVD method, for example, boron phosphide / gallium (BXGa1-XP: 0 ≦ X ≦ 1) mixed crystal is triethylboron ((C2HFive)ThreeB), trimethylgallium ((CHThree)ThreeGa) or triethylgallium ((C2HFive)ThreeGa), phosphine (PHThree) Or a raw material system composed of an organic phosphorus compound such as trialkyl phosphorus. In the vapor phase growth of boron phosphide (BP) crystal layer by the halide method (halide method), for example, boron trichloride (BCl)ThreeBoron (B) halide such as)) as a boron (B) source, and phosphorus trichloride (PCl)Three) And the like can be used as a phosphorus (P) source (see “The Crystal Growth Society of Japan”, Vol. 24, No. 2 (1997), page 150). Boron tribromide (BClThree) Is a boron (B) source (see J. Appl. Phys., 42 (1) (1971), pages 420 to 424). In the hydride method, for example, borane (BHThree) Or diborane (B2H6) And other boron hydrides as a boron (B) source and phosphine (PHThree) Can be grown using a phosphorus hydride such as (1) J. Crystal Growth, 24/25 (1974), pp. 193-196, and (2) J. Crystal Growth, 132 (1993), pages 611-613).
[0029]
According to the vapor phase growth method, for example, a so-called liquid for growing boron phosphide (BP) crystals from a conventional nickel (Ni) -phosphorus (P) melt or copper (Cu) -phosphorus (P) melt. Compared with the phase growth means (see J. Electrochem. Soc., 120 (6) (1973), pages 802 to 806), the control of the thickness and composition ratio of the BP mixed crystal layer is easier and easier. There are advantages that can be implemented. Further, according to the vapor phase growth means, there is an advantage that a heterojunction structure of a BP layer or a BP mixed crystal layer and another semiconductor crystal layer can be easily formed. In particular, according to the MOCVD means equipped with a piping system capable of instantaneously changing the gas source species supplied to the growth reaction furnace, the composition of the crystal layer can be rapidly changed. A so-called steep heterojunction interface structure in which the composition is abruptly changed at the hetero (heterogeneous) junction interface becomes efficient in accumulating low-dimensional electrons. Therefore, a steep heterojunction interface structure with a BP layer or a BP mixed crystal layer formed by MOCVD has an effect of bringing about a BP semiconductor element such as TEGFET having excellent electron mobility.
[0030]
The temperature for growing the BP layer or the BP mixed crystal layer is determined in consideration of the vapor phase growth method, the crystal material used as the substrate, and the crystal form of the target BP layer or BP mixed crystal layer. In order to obtain a single crystal BP layer, a high temperature exceeding 750 ° C. is generally required without depending on the above-mentioned vapor phase growth means. Triethyl boron ((C2HFive)ThreeB) / phosphine (PHThree) / Hydrogen (H2) In order to obtain a single crystal BP layer by means of atmospheric pressure (substantially atmospheric pressure) or reduced pressure MOCVD using a reaction system, a temperature higher than 750 ° C. and lower than 1200 ° C. is suitable (US Pat. No. 6,069,021). reference). In other words, it is necessary to select the substrate material from such a heat-resistant crystal that does not deteriorate at such a high temperature. As a substrate material having heat resistance in this high temperature region, boron phosphide (BP) single crystal (1) Z. anorg. Allg. Chem., 349 (1967), (2) Kristall und Technik, 2 (4) (1967), pages 523-534, (3) Kristall untechnik, 4 (4) (1969), pages 487-493, and (4) J. Electrochem. Soc., 120 (1973) above. ), Sapphire (α-Al2OThree), Silicon carbide (SiC) (see J. Appl. Phys., 42 (1) (1971) above), and silicon (silicon single crystal). At high temperatures above 1200 ° C, molecular formula B6P or B13P2(Refer to J. Am. Ceram. Soc., 47 (1) (1964), pages 44 to 46), and monomeric boron phosphide (boron monophosphide). It is inconvenient to obtain a single crystal layer consisting of From the single crystal BP layer or the BP mixed crystal layer, for example, an electron supply layer of TEGFET can be configured. Further, a clad layer of LED or LD can be formed. The crystal form (structure) of the grown BP layer or mixed crystal layer thereof is known from a diffraction pattern obtained by a general X-ray diffraction method (XRD) or electron beam diffraction method. A single crystal results in a spot-like diffraction point (see J. Crystal Growth, 70 (1984), pages 507-514).
[0031]
In addition, a relatively low temperature of 250 ° C. to 750 ° C. is suitable for obtaining an amorphous or polycrystalline BP crystal layer depending on the MOCVD means of the same reaction system (see US Pat. No. 6,069,021 above). . Amorphous BP layer or BP mixed crystal layer forms a layered structure for phosphorus-based semiconductor devices including a growth layer that has a large lattice mismatch with the crystal forming the substrate on the substrate. In doing so, it has the effect of relaxing the lattice mismatch and providing a growth layer with excellent crystallinity. Further, it effectively works to prevent the growth layer from peeling off from the substrate surface, which is mainly caused by the difference in thermal expansion coefficient between the substrate material and the growth layer. Therefore, for example, a BP layer mainly composed of amorphous material can be used as a buffer layer constituting a phosphorus-based semiconductor element. The buffer layer is also composed of, for example, a multilayer structure in which a single crystal layer of boron phosphide (BP) grown at a higher temperature is stacked on an amorphous boron phosphide layer grown at a low temperature. (See US-6,029,021 above). Even when a substrate having a lattice mismatch with BP is used, a BP single crystal layer having excellent crystallinity can be easily obtained by interposing an amorphous BP layer. For example, in a boron phosphide-based semiconductor light-emitting device, the buffer layer having a multilayer structure has an advantage that a light-emitting portion that provides high-intensity light emission can be configured. Further, for example, in a boron phosphide-based HBT, a high-quality collector layer or subcollector having a small crystal defect such as misfit dislocation due to lattice mismatch on the buffer layer having a multilayer structure. This can contribute to obtaining a (sub-collector) layer or the like.
[0032]
From the BP mixed crystal layer, a growth layer lattice-matched with the single crystal substrate can be formed. For example, a boron phosphide / gallium mixed crystal having a boron composition ratio of 0.02 (boron phosphide mixed crystal ratio = 2%) (B0.02Ga0.98P) (see JP-A-11-266006) is a BP mixed crystal layer having a lattice constant of 5.4309 定 数. Therefore, B0.02Ga0.98From P (see the above-mentioned JP-A-11-266006), a growth layer lattice-matched to a Si single crystal (lattice constant = 5.430930) can be formed. The growth layer lattice-matched to the Si single crystal used as the substrate is an indium boron phosphide mixed crystal (B0.33In0.67P). For example, a high quality buffer layer can be formed from the BP mixed crystal growth layer that is lattice-matched with the substrate. In addition, a magnetosensitive layer exhibiting high electron mobility suitable for obtaining a Hall element with high product sensitivity can be configured. Moreover, it can utilize suitably for the light transmissive layer (window layer) etc. of a light receiving element.
[0033]
A semiconductor element comprising a semiconductor layer made of boron phosphide (BP) according to the present invention is a boron phosphide (BP) semiconductor having a forbidden band width of 2.8 electron volts (eV) or more and 3.4 eV or less at room temperature. Configure using layers. In addition, a semiconductor element having a semiconductor layer made of a boron phosphide (BP) -based mixed crystal according to the present invention has a BP that has a forbidden band width of 2.8 electron volts (eV) or more and 3.4 eV or less at room temperature. A BP-based mixed crystal semiconductor layer is used and configured. Room temperature is approximately 20 ° C. That is, it exceeds 2 eV, which is the forbidden bandwidth of the conventional BP, and is not as high as 4.2 eV to 6.0 eV, which has been reported in the past, and has an intermediate forbidden bandwidth that has not been conventionally known. A BP-based semiconductor element is configured using a BP layer or a BP mixed crystal layer. A boron phosphide (BP) layer having a forbidden band width of 2.8 eV or more and 3.4 eV or less at room temperature can be formed by defining the growth conditions. In particular, it can be formed by setting both the growth rate and the raw material supply ratio within a prescribed range. The growth rate of the boron phosphide (BP) layer or the BP mixed crystal layer is preferably 20 to 300 Å per minute. If the growth rate is set to a slow rate of less than 20 min / min, phosphorus (P) constituent elements or their compounds from the growth layer surface may not be sufficiently desorbed and volatilized, and film formation may not be achieved. If a high growth rate exceeding 300 Å / min is set, the obtained band gap value becomes unstable, which is not preferable. Further, if the growth rate is increased rapidly, it tends to be a polycrystalline crystal layer, which is inconvenient for obtaining a single crystal layer.
[0034]
In addition to the growth rate, the feed ratio of the raw material is preferably defined in the range of 15 to 60. In the case of forming the BP layer, the raw material supply ratio is the ratio of the supply amount of the phosphorus (P) source to the supply amount of the boron (B) source to the growth reaction system. In the case of forming a BP-based mixed crystal, the ratio of the total supply amount of the group V element source including phosphorus (P) to the total supply amount of the group III element source including boron (B) is used. is there. Boron phosphide / indium (BXIn1-XFor example, in the case of forming a mixed crystal of P: 0 ≦ X ≦ 1, the amount of phosphorus (P) source supplied relative to the total amount of gallium (Ga) source and indium (In) source supplied to the growth reaction system It is a ratio. That is, the so-called V / III ratio. If the V / III ratio is as small as less than 15, the growth layer surface is undesirably disturbed. On the other hand, when the III / V ratio exceeds 60 and is extremely large, a growth layer in which phosphorus (P) is rich in terms of stoichiometry is easily formed. Excess phosphorus (P) enters the position where boron (B) should occupy in the crystal lattice and acts as a donor (Katsufusa Shono, “Semiconductor Technology Collection 100 in the VLSI Age [5] (Ohm Co., Ltd., issued May 1, 1984, see the electronic magazine Electronics Vol. 29, No. 5 (May 1984) Appendix, p. 121). The flash to which BP or BP mixed crystals belong. Zinc ore-type crystals originally have a condensed valence band structure that makes it easy to obtain p-type semiconductor layers (Toshiaki Ikoma and Hideaki Ikoma, “Introduction to Basic Physical Properties of Compound Semiconductors”) (See Baifukan, first edition published on September 10, 1991, pages 14-17.) Despite this, if the stoichiometric composition shifts to the rich side of phosphorus (P), a low-resistance p-type crystal layer This is inconvenient because it interferes with the formation of
[0035]
In order to omit the conditions for forming the BP layer in the conventional vapor phase growth means, diborane (B2H6) / Phosphine (PHThree) / Hydrogen (H2) In the hydride method, a growth rate of about 120 Å / min to about 700 Å / min is described (see Jpn. J. Appl. Phys., 13 (3) (1974) above). On the other hand, in this hydride growth means, the V / III ratio (= PH)Three/ B2H6) Must be about 50 or more (see Jpn. J. Appl. Phys., 13 (1974) above). In particular, it is stated that the V / III ratio needs to be increased to 250 in order to obtain a single crystal BP layer (see Jpn. J. Appl. Phys., 13 (1974) above). In another example of forming a BP layer using diborane and phosphine as raw materials, the growth rate is set to at least 400 cm / min (by Shono Shobo, “Semiconductor Technology (above)” (University of Tokyo). Publishing, June 25, 1992, 9th edition), see pages 74-77). Further, in order to obtain a BP layer exhibiting semiconductor properties, V / III needs to be 100 times or more (see “Semiconductor Technology (above)”, pages 76 to 77). Therefore, the conventional B2H6/ PHThree/ H2In the system hydride method, the low growth rate of the present invention can be adopted, but at the same time, the V / III ratio does not satisfy the specified range of the present invention.
[0036]
In the halogen method using chloride as a raw material, the V / III ratio was set so as to satisfy the scope of the present invention, and it was grown by the halide generated due to decomposition during vapor phase growth of the raw material halide. The BP layer inside or the Si substrate itself is etched, and it is difficult to obtain a flat BP layer. The MOCVD method is suitable for growing a BP layer or a BP-based mixed crystal layer under conditions satisfying both the growth rate and the V / III ratio specified in the present invention. In particular, the MOCVD method using a trialkyl boron compound as a boron (B) source can be suitably used (see the above Inst. Phys. Conf. Ser., No. 129). Among trialkylboron compounds, triethylboron ((C2HFive)ThreeAccording to the MOCVD means using B), it is possible to easily form an amorphous BP layer or a BP-based mixed crystal layer at a low temperature, or a single crystal layer at a high temperature. Trimethylboron ((CHThree)ThreeB) is a gas at room temperature, like borane and diborane, and is not as suitable as triethyl boron for forming a BP layer or a BP mixed crystal layer at a low temperature. For the formation of a BP layer or a BP crystal layer at a low temperature, it is suitable to use a boron (B) source of an organic boron compound which is liquid at room temperature having a low boiling point.
[0037]
For example, the growth temperature when forming a boron phosphide (BP) single crystal layer using a triethylboron / phosphine / hydrogen MOCVD reaction system is preferably 850 ° C. or higher and 1150 ° C. or lower. More desirably, the growth temperature is 900 ° C. or higher and 1100 ° C. or lower. Particularly preferred is a temperature of 950 ° C to 1050 ° C. For example, if the V / III ratio is set to 30 at 950 ° C., a boron phosphide (BP) single crystal layer having a forbidden band width of about 2.9 eV can be stably obtained. The forbidden band width (= Eg) is, for example, the general photoluminescence (PL) method, cathodoluminescence (CL), or the relationship between the absorption coefficient and the photon energy (by the above-mentioned Zieger, “Semiconductor Physics ( Lower) ”, page 390-400). FIG. 2 illustrates the photon energy dependence of the absorption coefficient for an undoped BP layer formed on the surface of a Si single crystal substrate having a (111) plane and doped with boron (B) under the above conditions. . Absorption coefficient (α: cm-1) And photon energy (hν: eV), the forbidden band width at room temperature is about 3.1 eV. Incidentally, for the BP crystal, the rate of change (temperature coefficient) depending on the temperature of the forbidden band width is minus (−) 4.5 × 10 6 per unit absolute temperature.-FoureV is known (see Z. anorg. allg. chem., 349 (1967) above). The negative sign in this temperature coefficient means that the band gap increases as the temperature decreases. Therefore, for example, the forbidden band width of the BP layer at the liquid nitrogen temperature (= 77 K) is about 3.2 eV. Thus, the BP layer of the present invention can be obtained by setting the growth rate and the V / III ratio within the range defined by the present invention.
[0038]
FIG. 3 shows magnesium (Mg) grown using the same MOCVD reaction system as described above, at a temperature of 950 ° C., with a growth rate of 100 Å / min, and a V / III ratio of 60. 2 illustrates a CL spectrum of a doped p-type boron phosphide (BP) layer. The spectrum was measured at a temperature of 30K. Since boron phosphide (BP) is an indirect transition semiconductor, the CL spectrum is suitable for acquisition at 77 K or lower. The carrier concentration of the sample p-type BP layer is about 8 × 1018cm-3It is. The layer thickness is about 2.2 μm. The component of the CL spectrum illustrated in FIG. 3 is a spectrum having a peak wavelength of about 3785 mm according to analysis using a general peak separation method (indicated by the symbol “SP1” in FIG. 3). And a spectrum having a peak wavelength of about 5696Å (indicated by the symbol “SP2”). “SP2” is considered a spectrum due to “deep” impurity levels. Further, the spectrum feature indicated by “SP2” is characterized in that a decrease in emission intensity over time is observed. On the other hand, “SP1” is a spectrum estimated to be band edge absorption, and a forbidden bandwidth of about 3.2 eV is calculated from its peak wavelength (3785 mm).
[0039]
Triethyl boron ((C2HFive)ThreeB) / phosphine (PHThree) / Hydrogen (H2For example, in the case of an undoped boron phosphide (BP) layer grown by a system MOCVD means, the band gap is generally high in an amorphous layer. In particular, for example, the room-temperature forbidden band width of a BP amorphous layer that inherently contains strain due to lattice mismatch with the underlying layer may be as large as 3.0 eV to 3.4 eV. In a BP polycrystalline layer grown at a high growth rate, the band gap generally tends to be small. In particular, in a thick film having a thickness exceeding about 2 to 3 μm, the forbidden band width may decrease from about 2.8 eV to about 3.0 eV at room temperature, for example. In addition, in the single crystal BP layer grown under the conditions of the growth rate and V / III ratio in the above preferred range, an intermediate band gap between the amorphous layer and the polycrystalline layer can be taken.
[0040]
If boron phosphide (BP) having a forbidden bandwidth described in the present invention is used, a general formula B having a forbidden bandwidth that has not existed in the past is used.αAlβGaγIn1- α - β - γPδAsεN1- δ - ε(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 ≦ δ + ε ≦ 1) Crystals can be formed. For example, when boron phosphide (BP) according to the present invention having a forbidden band width of 2.8 eV or more and 3.4 eV or less is used, the forbidden band width at room temperature exceeds about 1.5 V and is less than 3.4 eV. Boron arsenide mixed crystal (BP)δAsε: 0 <δ <1, 0 <ε <1, δ + ε = 1). When a conventional BP crystal having a forbidden band width of about 2.0 eV is used, it exceeds about 1.5 eV, which is a forbidden band width of boron arsenide (BAs) (the “III-V group compound semiconductor” described above). 150, and BP having a narrow band gap of about 2.0 eV, which is the band gap of boron phosphide (BP).δAsεOnly mixed crystals (0 <δ <1, 0 <ε <1, δ + ε = 1) are formed.
[0041]
For example, if boron phosphide (BP) according to the present invention having a forbidden band width of 2.8 eV to 3.4 eV is used, the forbidden band width at room temperature exceeds 2.3 eV and less than 3.4 eV. Boron phosphide / gallium mixed crystal (BXGa1-XP: 0 <X <1) can be formed. Since the band gap of gallium phosphide (GaP) at room temperature is 2.3 eV (see “Introduction to Semiconductor Devices”, page 28), mixed crystals of BP are formed by mixed crystallization with boron phosphide (BP). If the ratio is increased, that is, by increasing the boron (B) composition ratio (= X), B of 2.3 eV or moreXGa1-XP (0 <X <1) mixed crystals can be formed. Incidentally, B formed using a conventional BP whose forbidden band width is about 2.0 eV.XGa1-XIn a P (0 <X <1) mixed crystal, B having a narrow band gap of about 2.0 eV or more and 2.3 eV or less.XGa1-XOnly P (0 <X <1) mixed crystals can be formed. BXGa1-XA boron phosphide-based semiconductor element in which consideration is given to prevent environmental pollution can be configured from a BP-based mixed crystal that does not contain arsenic (As) as a constituent element, such as a P (0 <X <1) mixed crystal. Benefits are born.
[0042]
The BP mixed crystal composed of the BP crystal of the present invention having a forbidden band width of 2.8 eV or more and 3.4 eV or less is high in a wide range that is not found in the conventional BP mixed crystal as in the above example. Has forbidden bandwidth. For this reason, for example, it is particularly useful for constructing a barrier layer for the light emitting layer provided for emitting short-wavelength light. For example, B with a boron composition ratio (= X) of 0.900.90Al0.10From the P mixed crystal, cubic gallium nitride / indium mixed crystal (Ga0.75In0.25A cladding layer for the light emitting layer consisting of N) can be constructed. Boron phosphide (BP) or BP mixed crystals are zinc-blende photo-type crystals, and a p-type layer can be obtained from the band structure of the valence band (see "Introduction to basic properties of compound semiconductors" above). It ’s easy. Therefore, for example, the situation is different from that of hexagonal gallium nitride (h-GaN), and a p-type low-resistance cladding layer can be easily formed. Cubic Ga0.75In0.25From the N light-emitting layer, blue-violet near-ultraviolet light having an emission wavelength of 4430 mm is emitted.0.90Al0.10P mixed crystal and Ga0.75In0.25From the heterojunction structure made of N, there is an advantage that a pn junction type light-emitting portion that provides blue band light emission of a single or double heterojunction structure can be formed. In addition, B0.90Al0.10P mixed crystal and Ga0.75In0.25N has the same lattice constant (= 4.628Å) (the lattice constant of cubic indium nitride (InN) is calculated as 4.98Å: “III-V compound semiconductor” above, page 330 reference). That is, from the BP mixed crystal of the present invention, a clad layer lattice-matched to the light-emitting layer can be formed, so that a lattice-matched light-emitting portion can be formed. Crystal layers having a lattice matching relationship with each other are high-quality crystal layers with few crystal defects due to lattice mismatch. For this reason, high intensity light emission is emitted from the lattice-matching light-emitting portion, which can contribute to providing a high-luminance boron phosphide-based semiconductor light-emitting element. Note that a crystal layer having a lattice matching relationship with each other means a crystal layer having a lattice mismatch degree of ± 0.4% or less.
[0043]
Further, when the boron phosphide (BP) layer or the BP mixed crystal layer of the present invention is used, it is convenient to form a lattice matching type light emitting section suitable for forming an LED or LD. For example, a clad layer made of n-type or p-type boron phosphide (BP: lattice constant = 4.538Å) and gallium nitride phosphide (GaN) with a phosphorus (P) composition ratio of 0.030.97P0.03Lattice constant = 4.538Å) A lattice matching system, for example, a pn junction type light emitting portion can be formed from a light emitting layer made of a mixed crystal. In addition, cubic GaN with a phosphorus composition ratio of 0.100.90P0.10Cubic boron phosphide / gallium (B) with a light emitting layer made of gallium (Ga) and a gallium (Ga) composition ratio of 0.070.93Ga0.07The light emitting part of the lattice matching system can be simply configured from the clad layer made of P). Similarly, gallium arsenide nitride (GaN1-XAsX: 0 ≦ X ≦ 1) can also be used as the light emitting layer to form a lattice-matched light emitting portion. However, the production energy of gallium nitride (GaN) is (−) 26.2 kcal / mol. On the other hand, the formation energy of GaAs is (−) 19.2 kcal / mol. (See JP-A-10-53487). On the other hand, the formation energy of GaP is (−) 29.2 kcal / mol. And smaller than the generation energy of GaN (see the above-mentioned JP-A-10-53487). For this reason, GaN1-XAsXGaN compared to mixed crystals1-XPXConveniently, mixed crystals can be formed more easily. The cladding layer is GaN1-XPXThe light emitting layer is composed of a BP layer or a BP mixed crystal layer having a larger band gap at room temperature. From a BP layer or a BP mixed crystal layer having a high forbidden band width of about 0.1 eV or more, most preferably 0.3 eV or more, a cladding layer that can sufficiently exert a barrier action on the light emitting layer can be formed.
[0044]
Further, the boron phosphide (BP) or BP mixed crystal according to the present invention has a large forbidden band width that can transmit visible light having a short wavelength as described above. For this reason, for example, B in which the boron composition ratio (= X) is adjusted to give a forbidden band width of 2.7 eV or more.XGa1-XFrom P (when a BP crystal having a room temperature forbidden band width of 3.0 eV is used, 0.4 ≦ X <1), an emission transmission layer (window) of an LED having an emission wavelength longer than about 4590 mm is used. ) Layer can be suitably configured. In addition, a boron phosphide / indium mixed crystal having a band gap exceeding 2.8 eV and less than 3.4 eV (BXIn1-XP) From mixed crystals, LEDs or surface-emitting LDs that can transmit light having a wavelength longer than about 4430 mm (Iga, Koyama, “Surface emitting laser” (Ohm Co., Ltd., published on September 25, 1990) , 1st edition, 1st printing) and 4-5 pages). Moreover, it can utilize for comprising the reflecting mirror of LED or a surface emitting laser (surface emitting laser) use (refer said "surface emitting laser", pages 118-119).
[0045]
GaN that can be generated more easily1-XPXFrom the laminated structure composed of the mixed crystal and the BP layer or BP-based mixed crystal of the present invention, a light receiving portion for use in a light receiving element can be configured. For example, a bonded structure of boron phosphide (BP) or a BP mixed crystal layer and a semiconductor layer having a lattice mismatch degree of ± 0.4% or less with those is a signal / noise intensity ratio, so-called S / S. A light receiving portion for use in a light receiving element having a large N ratio and excellent light receiving sensitivity can be configured. In particular, for example, a boron phosphide (BP) layer and a semiconductor layer lattice-matched thereto, for example, the above GaN1-XPXBy using a light-receiving part composed of a heterojunction structure with a layer, a light-receiving part for use with a high-sensitivity light-receiving element that has a low dark current and excellent light-receiving sensitivity can be configured. In addition, the BP layer or BP mixed crystal of the present invention is useful as a light transmission layer that can efficiently introduce a photometric object into the light receiving layer. In particular, since a BP layer or a BP mixed crystal layer having a relatively high forbidden bandwidth exceeding 2.8 eV, which has not been conventionally used, can efficiently transmit short-wavelength visible light such as blue, It can be effectively used as a window layer of a light receiving element for measuring visible light.
[0046]
A heterojunction structure composed of a boron phosphide (BP) layer or a BP mixed crystal layer and a semiconductor layer lattice-matched therewith has an advantage that carriers, for example, electrons can be transported at high speed. For example, BP layer or BP mixed crystal layer and GaN1-XPXA heterojunction structure with a mixed crystal is suitable for forming a functional layer of a TEGFET that requires high-speed electron mobility. In this case, direct transition type GaN1-XPXSince a mixed crystal layer can exhibit high electron mobility, it is particularly suitable for constituting an electron transit layer of a TEGFET. Further, an electron supply layer that forms a heterojunction with the electron transit layer and supplies electrons into the electron transit layer can be configured from the BP layer or the BP mixed crystal layer. In addition, a spacer layer that may be disposed between the electron supply layer and the electron transit layer can be configured from the BP layer or the BP mixed crystal layer of the present invention. The electron transit layer or spacer layer has a general formula B in which the forbidden band width is larger than the constituent material of the electron transit layer by 0.2 eV or more, preferably about 0.3 eV or more.αAlβGaγIn1- α - β - γPδAsεN1- δ - ε(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1) It is preferable to configure. In particular, GaN1-XPXThe mixed crystal layer is easier to form than the arsenic compound for the above reasons.
[0047]
GaN1-XPXIf the banding of the forbidden band depending on the phosphorus (P) composition ratio of the mixed crystal is used (see Appl. Phys. Lett., 60 (20) (1992), pages 2540-2542), the region of direct transition Thus, the forbidden band width can be changed by changing the phosphorus (P) composition by about several percent. For example, if the phosphorus (P) composition ratio is 5%, the forbidden band width can be reduced from 3.2 eV to about 2.8 eV. Further, if the phosphorus (P) composition ratio is 10%, it can be lowered to about 2.0 eV. That is, GaN1-XPXFrom the mixed crystal, the band gap with the spacer layer or the electron supply layer made of the BP layer or the BP-based mixed crystal layer corresponds to the phosphorus (P) composition ratio, and the electron capable of revealing the above-mentioned preferable band gap difference. There is an advantage that the traveling layer can be simply configured.
[0048]
For example, as schematically illustrated in FIG. 4, on a substrate 401 made of sapphire having a plane orientation of (0001) (c-plane), for example,
(1) Undoped high-resistance boron phosphide / aluminum (B) with a forbidden band of preferably 3 eV or more within a range of 2.8 eV or more and 3.4 eV or less and a layer thickness (= d) of about 100 mm.XAl1-XLow-temperature buffer layer 402 mainly composed of amorphous material consisting of P: 0 <X <1)
(2) It is formed at a temperature higher than that of the low-temperature buffer layer 402, and preferably has a forbidden band width of 3 eV or more. For example, the carrier concentration (= n) is about 5 × 1015cm-3And a high-temperature buffer layer 403 made of undoped n-type BP with d = 3000 Å
(3) For example, cubic undoped n-type GaN lattice-matched with BP forming the high-temperature buffer layer 403 and having a smaller band gap0.97P0.03(For example, n = 5 × 1016cm-3, D = 250 Å)
(4) Preferably, the forbidden band width is set to 3 eV or higher and has a higher forbidden band width than the electron transit layer 104. For example, the carrier concentration (= n) is about 5 × 1015cm-3The spacer layer 405 made of undoped n-type BP with d = 50Å
(5) Preferably, the forbidden band width is set to 3 eV or more, for example, the carrier concentration (= n) is about 2 × 1018cm-3The electron supply layer 406 made of silicon (Si) -doped n-type BP with d = 250Å
(6) Preferably, the forbidden band width is set to be equal to or smaller than the electron supply layer 406, for example, the carrier concentration (= n) is about 5 × 1018cm-3And an ohmic electrode contact layer 407 made of silicon (Si) -doped n-type BP with d = 150Å
These layers are sequentially stacked to form a stacked structure 41 for TEGFET 40 use. Next, a recess process is performed on a part of the contact layer 407, and a Schottky junction gate electrode 408 is provided there. Further, an ohmic source electrode 409 and a drain electrode 410 are formed on the surface of the contact layer 407 left on both sides of the recess 411 to constitute the TEGFET 40.
[0049]
Also, for example, GaN laminated on boron phosphide (BP) or BP mixed crystal1-XPXThe mixed crystal layer can be used as a magnetic sensitive part of the Hall element. In particular, a direct transition type rather than an indirect transition type, for example, GaN1-XPXThe mixed crystal layer can be used as a magnetic sensitive layer (magnetic sensitive layer) of the Hall element. GaN1-XPXThe mixed crystal layer is composed of indium antimonide (InSb, forbidden band width = 0.18 eV), indium arsenide (InAs, forbidden band width = 0.36 eV), or gallium arsenide (GaAs, GaAs, which constitutes a magnetosensitive layer of a conventional Hall element. Forbidden band width = 1.43 eV) (For the value of room-temperature forbidden band width, see "III-V compound semiconductor" above, page 150). (See Appl. Phys. Lett., 60 (1992) above). Semiconductor materials with a large forbidden band can operate at high temperatures because the temperature at which they reach the intrinsic region in conductivity is higher (see “Semiconductor Physics (above), pages 5-10” above). For example, GaN1-XAsXFor example, GaN, which can take a higher forbidden bandwidth than mixed crystals1-XPXFrom the mixed crystal, a magnetosensitive layer capable of operating the device at a higher temperature can be formed. Therefore, GaN1-XPXA heterojunction structure composed of a mixed crystal layer and a BP layer or a BP mixed crystal layer has an advantage that an environment-resistant Hall element that operates even at high temperatures can be configured. In particular, direct-transition n-type GaN lattice-matched with the BP layer or BP mixed crystal layer1-XPXSince the mixed crystal layer results in improved electron mobility, it can contribute to obtaining an environment-resistant Hall element that is highly sensitive and that can operate at a high temperature.
[0050]
The Hall element according to the present invention is composed of a laminated structure including a substrate, for example, a buffer layer and a magnetosensitive layer. An example of a laminated structure for use in an environment-resistant Hall element according to the present invention is shown in the sectional view of FIG. For the substrate 501, for example, a single crystal such as silicon, sapphire, or silicon carbide (SiC) is used. The first buffer layer 502 provided on the single crystal substrate 501 is composed of, for example, an amorphous n-type boron phosphide (BP) layer grown at a low temperature. The second buffer layer 503 is composed of, for example, a silicon (Si) -doped n-type BP single crystal layer grown at a higher temperature than the first buffer layer 502. The magnetosensitive layer 504 is made of, for example, boron phosphide (BP: melting point = 3000 ° C. (see the above “Introduction to Semiconductor Devices”, page 28), high melting point gallium nitride (GaN: melting point of hexagonal h-GaN> 1700). ° C (see "Introduction to Semiconductor Devices" above, page 28)) or gallium nitride phosphide (GaN1-XPX: 0 <X <1). The magnetosensitive layer 504 is preferably made of a material that has little lattice mismatch and lattice matching with the underlying layer (the second buffer layer 503 in the stacked structure system of FIG. 5). The absolute value of the degree of lattice mismatch (Δ: unit%) is the lattice constant (= a0) And the lattice constant of the deposited layer (= a).
Δ (%) = | (aa0/ A0| × 100
BP single crystal with cubic GaN (a = 4.5104.5) (a0= 4.538cm) is only 0.6%, which is a material suitable for forming the magnetosensitive layer. In addition, the buffer layer (first 502 in FIG. 5) mainly composed of amorphous material in the as-grown state described in this configuration example has an action of relaxing lattice mismatch, and further improves the crystallinity of the upper layer. To contribute to.
[0051]
Further, gallium nitride phosphide (GaN with a nitrogen composition ratio of 0.03)0.97P0.03) Is 4.538Å which is consistent with the BP single crystal. The magnetosensitive layer made of such a lattice-matching material has a low density of crystal defects such as misfit transition caused by lattice mismatch and becomes a high-quality crystal layer. Therefore, since a higher mobility can be expressed, a highly sensitive Hall element having excellent heat resistance is provided. For example, triethyl boron ((C2HFive)ThreeB) / phosphine (PHThree) / Ammonia (NHThree) / Hydrogen (H2The following growth layers are sequentially stacked on the surface of a phosphorus (P) -doped n-type Si single crystal substrate 501 having a plane orientation of (100) by a normal atmospheric pressure MOCVD method.
(1) First buffer layer 502 made of an undoped n-type BP layer having a layer thickness (= d) of about 70 mm and a forbidden band width of about 3.1 eV at room temperature
(2) Carrier concentration (= n) is about 6 × 1015cm-3And a second buffer layer 503 (d = 0.7 μm) made of an n-type BP layer having a room temperature forbidden band width of about 3.0 eV
(3) d = 0.1 μm, n = 2 × 1016cm-3The electron mobility at room temperature is about 850 cm.2/ V ・ s cubic n-type GaN0.97P0.03Next, for example, methane (CHFour) / Argon (Ar) / Hydrogen (H2) Mesa processing is performed on the magnetosensitive layer 504 by the system plasma etching means. Further, ohmic electrodes made of, for example, gold (Au) or an Au alloy are laid on the four end portions of the magnetosensitive layer 504 left in a cross shape as the magnetosensitive portion (Hall cross portion). Such a configuration provides a high-sensitivity Hall element for environment resistance with a product sensitivity of about 15 mV / mA · kG at room temperature.
[0052]
The boron phosphide (BP) according to the present invention has a large forbidden band width exceeding the conventional forbidden band width (about 2 eV). A mixed crystal can be formed. Therefore, when configuring a heterojunction structure with another semiconductor layer having a different forbidden band width, the degree of freedom can be expanded, and various heterojunction structures can be manifested. For example, in the conventional small band gap BP (band gap 2 eV), GaN lattice-matched with BP0.97P0.03A heterojunction structure for exerting a barrier action on (forbidden band width 3 eV) cannot be formed. On the other hand, in the BP according to the present invention, in particular, from a BP having a forbidden bandwidth exceeding 3 eV, GaN0.97P0.03Therefore, a lattice-matched heterojunction structure that exhibits a “confinement” effect of carriers can be formed. Such a heterojunction is useful for providing a heterojunction device such as an environment-resistant TEGFET or a Hall element as described above. In the TEGFET, if the BP or BP mixed crystal having a large forbidden bandwidth according to the present invention is used as a buffer layer, leakage of gate current can be suppressed in particular, so that a TEGFET excellent in mutual conductance (gm) is obtained. Further, in the Hall element, if the buffer layer is composed of BP or BP mixed crystal having a large forbidden band described in the present invention, it is possible to suppress leakage of operating current, and to provide a Hall element with high product sensitivity. Play.
[0053]
Since the semiconductor layer made of BP or BP mixed crystal described in the present invention can exhibit a larger forbidden band width as compared with the conventional semiconductor layer, various semiconductor layers and band-offsets are widely used. It is possible to create a heterojunction structure that is extremely large. Since the heterojunction structure using the semiconductor layer made of BP or BP mixed crystal described in the present invention is a heterojunction structure having a large band discontinuity as described above, it can be used particularly advantageously as a barrier layer. . .
[0054]
【Example】
(Example 1)
In Example 1, the present invention will be described in detail by taking a group III nitride semiconductor LED using the BP semiconductor layer of the present invention as an example. FIG. 6 schematically shows a cross-sectional structure of the pn junction LED 60 according to the first embodiment.
[0055]
The laminated structure 61 for use in the LED 60 is composed of a boron (B) -doped p-type Si single crystal having a (111) plane as a substrate 601. The low-temperature buffer layer 602 on the substrate 601 was made of boron phosphide (BP) mainly composed of amorphous material in an as-grown state. The low-temperature buffer layer 602 includes triethylboron ((C2HFive)ThreeB) / phosphine (PHThree) / Hydrogen (H2) It was grown at 350 ° C. by a system atmospheric pressure MOCVD method. The layer thickness of the low temperature buffer layer 602 was about 12 nm.
[0056]
On the surface of the low-temperature buffer layer 602, a p-type BP layer doped with magnesium (Mg) at 950 ° C. was laminated as the lower cladding layer 603 using the MOCVD vapor phase growth means. Magnesium doping sources include bis-cyclopentadienyl magnesium (bis- (CFiveHFive)2Mg) was used. The carrier concentration of the lower cladding layer 603 is about 7 × 10.18cm-3It was. The layer thickness was about 0.8 μm.
[0057]
FIG. 7 shows the wavelength dependence of the refractive index at room temperature and the extinction coefficient of the BP layer forming the lower cladding layer 603. There is a tendency for the extinction coefficient (= k) to rapidly increase at a wavelength shorter than about 450 nm. Further, the refractive index (= n) also tends to increase on the short wavelength side. For example, the refractive index at a wavelength of 450 nm is about 3.12, and the extinction coefficient is about 0.0029, whereas at a wavelength of 380 nm, α = 3.28 and k = 0.1120 is measured. Imaginary part of complex permittivity (ε2= 2 · n · k) (refer to the above “III-V compound semiconductor”, pages 168 to 171) and the photon energy are shown in FIG. Ε with increasing photon energy2The value exhibits a decreasing behavior. Also, ε2The photon energy obtained from the intercept of the value was about 3.1 eV. From this, it was shown that the room temperature forbidden band width of the boron phosphide (BP) crystal forming the lower cladding layer 603 is about 3.1 eV.
[0058]
On the BP lower cladding layer 603 having a room temperature forbidden band width of about 3.1 eV, a magnesium-doped phosphorus (P) composition ratio lattice-matched to boron phosphide (BP) is 0.03 (= 3%). p-type gallium phosphide (GaN)0.97P0.03) Layer as a light emitting layer 604. BP forming the lower cladding layer 603 and GaN0.97P0.03The difference in the forbidden band width from the light-emitting layer composed of (forbidden band width at room temperature: 2.9 eV) was about 0.2 eV. Cubic GaN0.97P0.03The light emitting layer 604 made of trimethylgallium ((CHThree)ThreeGa) / PHThree/ H2It was grown at 950 ° C. by the system atmospheric pressure MOCVD method. The carrier concentration of the light emitting layer 604 is about 3 × 10.17cm-3The layer thickness was about 0.3 μm.
[0059]
On the light emitting layer 604, n-type boron phosphide (BP) having a layer thickness of about 0.3 μm was laminated as an upper clad layer 605. The upper cladding layer 605 is made of (C2HFive)ThreeB / PHThree/ H2It was grown at 950 ° C. by the system atmospheric pressure MOCVD method. The lattice constant of the light emitting layer 605 is 4.538 mm, and the lattice constants of the upper cladding layer 605 and the light emitting layer 604 are made to coincide. The upper clad layer 605 was also made of a BP crystal having a forbidden band width of about 3.1 eV at room temperature, like the lower clad layer 603. The carrier concentration of the upper cladding layer 605 is about 2 × 1018cm-3It was. A lower clad layer 603 and an upper clad layer 605 made of a BP semiconductor layer having a forbidden band width of about 3.1 eV, and GaN0.97P0.03A light emitting portion 606 having a pn junction type double hetero (DH) junction structure type is formed from the light emitting layer 604.
[0060]
On the upper cladding layer 605, a current diffusion layer 607 made of n-type boron phosphide (BP) having a forbidden band width of about 3.1 eV was laminated. The Si-doped BP layer forming the current spreading layer 607 is (C2HFive)ThreeB / PHThree/ H2It was grown at 950 ° C. by the system atmospheric pressure MOCVD method. The thickness of the current spreading layer 607 is about 50 nm and the carrier concentration is about 8 × 10 10.18cm-3Set to.
[0061]
A p-type ohmic electrode 609 made of aluminum (Al) was formed on the back surface of the p-type Si single crystal substrate 601. In addition, an n-type ohmic electrode 608 made of a gold / germanium (Au · Ge) alloy is disposed at the center of the surface of the current diffusion layer 607. The diameter of the n-type ohmic electrode 608 was about 130 μm. Thereafter, the Si single crystal serving as the substrate 601 was cut in a direction parallel to and perpendicular to the [211] direction to obtain an LED chip (chip) 60 having a side of about 300 μm.
[0062]
A drive current was passed between the ohmic electrodes 608 to 609 in the forward direction to emit light. The current-voltage (IV characteristic) showed a normal rectifying characteristic based on the good pn junction characteristic of the light emitting unit 606. Forward voltage obtained from IV characteristics (so-called Vf) Was about 3.1 V (forward current = 20 mA). The reverse voltage was about 10 V (reverse current = 5 μA). When an operating current of 20 milliamperes (mA) was passed in the forward direction, blue light having an emission center wavelength of about 430 nm was emitted. The half width of the emission spectrum was about 23 nm. The emission intensity in a chip state measured using a general integrating sphere was about 14 microwatts (μW), and a BP compound semiconductor LED having a high emission intensity was provided.
[0063]
(Example 2)
In the second embodiment, the contents of the present invention will be described in detail by taking a pn junction diode provided with a boron phosphide (BP) layer according to the present invention as an example. FIG. 9 schematically shows a cross-sectional structure of a pn junction diode 90 of the second embodiment.
[0064]
On a Si single crystal substrate 901 doped with phosphorus (P) and having an n-type (111) surface, diborane (B2H6) / (CHThree)ThreeGa / H2Boron phosphide and gallium (BXGa1-XA low-temperature crystal layer 902-1 composed of P) was laminated. The boron (B) composition ratio (= X) was 0.02 which lattice matched with the Si single crystal (lattice constant = 5.4315). The low temperature crystal layer 902-1 is about 1.3 × 10FourGrowth was performed under reduced pressure of Pascal (Pa). The layer thickness of the low-temperature crystal layer 902-1 was about 4 nm.
[0065]
According to the observation by the cross-sectional TEM method, B in an as-grown state during film formation0.02Ga0.98In the P low-temperature crystal layer 902-1, the upper region from the joint surface with the Si single crystal substrate 901 to about 1 nm is a single crystal. B0.02Ga0.98No peeling was observed between the P low-temperature crystal layer 902-1 and the n-type Si single crystal substrate 901, and good adhesion was maintained. The upper part of the low-temperature crystal layer 902-1 was mainly composed of an amorphous material.
[0066]
B0.02Ga0.98On the P low-temperature crystal layer 902-1, Si-doped n-type B in which a composition gradient is imparted to a boron composition (= X) at 950 ° C. using the above-described reduced pressure MOCVD reaction system.XGa1-XA P high temperature crystal layer 902-2 was laminated. The composition ratio of boron (B) was linearly increased from 0.02 to 1.0 in the increasing direction of the layer thickness of the high-temperature crystal layer 902-2. That is, the surface of the n-type high-temperature crystal layer 902-2 is a boron phosphide (BP) layer with a gradient in the composition of boron (B). N-type B with this composition gradientXGa1-XThe P (X = 0.02 → 1.0) layer was based on a BP crystal having a forbidden band width of about 3.0 eV at room temperature, and thus was a crystal layer of about 3.0 eV. The boron (B) composition gradient was applied by uniformly increasing the amount of diborane supplied to the MOCVD reaction system over time and conversely decreasing the amount of trimethylgallium. The layer thickness was about 0.4 μm. The pressure of the reaction system during the growth of the n-type high-temperature crystal layer 902-2 is about 1.3 × 10FourPa was set. BXGa1-XDuring the growth of the P composition gradient (X = 0.02 → 1.0) high-temperature crystal layer 902-2, disilane (Si2H6-H2Si was doped using a mixed gas. Carrier concentration is about 1x1018cm-3Set to. According to the analysis by X-ray diffraction analysis, the n-type high-temperature crystal layer 902-2 is a (111) -oriented cubic BXGa1-XIt was recognized as a P (X = 0.02 → 1.0) crystal layer.
[0067]
B as n-type high-temperature crystal layer 902-2XGa1-XAfter the formation of the P composition gradient layer, B0.02Ga0.98Most of the amorphous body in the P low-temperature crystal layer 902-1 was single-crystallized based on the single crystal layer existing in the boundary region with the Si single crystal substrate 901 in the as-grown state. N-type BXGa1-XThe P (X = 0.02 → 1.0) high-temperature crystal layer 902-2 is a B having a composition lattice-matched with the Si single crystal substrate 901.0.02Ga0.98Since it was provided on the low-temperature crystal layer 902-1 made of P (lattice constant = 5.431Å), it was a continuous film that did not peel off. The buffer layer 902 is composed of the multilayer structure of the low-temperature and high-temperature crystal layers 902-1 and 902-2.
[0068]
On the n-type high-temperature crystal layer 902-2, B2H6/ PHThree/ H2An n-type boron phosphide (BP) layer 903 was bonded at 950 ° C. by a system reduced pressure MOCVD method. During the growth of the n-type BP layer 903, Si2H6-H2Si was doped using a mixed gas. The carrier concentration of the n-type BP layer 903 is about 5 × 10.17cm-3The layer thickness was about 0.3 μm. The n-type layer 903 was made of BP crystal having a forbidden band width of about 3.0 eV at room temperature.
[0069]
On the n-type BP layer 903, B2H6/ PHThree/ H2A p-type BP layer 904 was laminated at 950 ° C. by a system reduced pressure MOCVD method. The p-type BP layer 904 is composed of a magnesium (Mg) -doped BP layer having a forbidden band width of about 3.0 eV. Biscyclopentadienyl Mg (bis- (CFiveHFive)2Mg) was used. Although the p-type layer 904 is a wide band gap semiconductor, it is a zinc blende crystal type and is composed of BP having a low ion binding property, so that the carrier concentration is about 3 × 10 × 10.18cm-3And was able to. The layer thickness of the p-type layer 904 was about 0.2 μm. The n-type BP layer 903 and the p-type BP layer 904 described above constitute a pn junction structure.
[0070]
An n-type ohmic electrode 906 made of aluminum (Al) was formed on the back surface of the n-type Si single crystal substrate 901. A p-type ohmic electrode 905 made of gold (Au) is disposed at the center of the surface of the p-type BP layer 904. The diameter of the p-type ohmic electrode 905 was about 110 μm. Thereafter, the Si single crystal serving as the substrate 901 was cut in a direction parallel to and perpendicular to the [211] direction to form a diode 90 chip having a side of about 350 μm.
[0071]
FIG. 10 illustrates current-voltage (IV characteristics) measured by passing a current in the forward direction between the two ohmic electrodes 905 to 906. The pn junction type BP diode of Example 2 exhibited normal rectification characteristics based on good pn junction characteristics. Further, the reverse voltage was about 15 V (reverse current = 10 μA), and a high breakdown voltage compound semiconductor pn junction diode was provided.
[0072]
Example 3
In the third embodiment, the contents of the present invention will be described in detail by taking an npn junction type heterobipolar transistor (HBT) having a BP mixed crystal containing boron phosphide (BP) of the present invention as an example. FIG. 11 is a schematic cross-sectional view of the npn junction type HBT 10 of the third embodiment.
[0073]
On the Si single crystal substrate 101 having the (100) plane of phosphorus (P) -doped n-type, diborane (B2H6) / (CHThree)ThreeGa / H2Boron phosphide and gallium (BXGa1-XA low temperature buffer layer 102 composed of P) was laminated. The boron (B) composition ratio (= X) was 0.02 which lattice matched with the Si single crystal (lattice constant = 5.4315). The low temperature buffer layer 102 is about 1.3 × 10FourGrowth was performed under reduced pressure of Pascal (Pa). The layer thickness of the low temperature buffer layer 102 was about 14 nm.
[0074]
B0.02Ga0.98On the P low-temperature buffer layer 102, the following functional layers were sequentially laminated by fixing the growth temperature at 850 ° C. using the above-described reduced pressure MOCVD reaction system. The carrier concentration (n (n-type) or p (p-type)) and layer thickness (t) of each functional layer 103 to 108 constituted the laminated structure 11 for HBT10 as follows.
(1) The boron composition ratio (= X) is linearly increased from 0.02 to 1.0 from the bonding interface with the BP low-temperature buffer layer 102 toward the layer surface, that is, the surface is boron phosphide (BP Si-doped n-type BXGa1-XCollector layer 103 made of a P composition gradient layer (n = 9 × 1017cm-3T = 0.50 μm).
(2) n = 2 × 1018cm-3, T = 0.10 μm, a sub collector layer 104 made of Si-doped n-type BP.
(3) n = 3 × 1018cm-3, T = 0.05 μm, intermediate layer 105 made of cubic Si-doped n-type gallium nitride (GaN).
(4) p = 3 × 1019cm-3, T = 0.01 μm, and a forbidden band width at room temperature of about 3 eV. Magnesium (Mg) doped p-type boron phosphide (BP0.97N0.03).
(5) n = 4 × 1018cm-3An emitter layer 107 made of Si-doped n-type gallium nitride (GaN) with a forbidden band width of about 3.2 eV at room temperature, t = 0.20 μm.
(6) n = 7 × 1018cm-3, T = 0.10 μm, and a contact layer 108 made of Si-doped n-type gallium nitride (GaN) having a forbidden band width of about 3.2 eV at room temperature.
[0075]
Then argon (Ar) / methane (CHFour) / Hydrogen (H2) Etching was performed stepwise on the HBT multilayer structure 11 by a general plasma etching means using a mixed gas to expose the surfaces of the functional layers of the contact layer 108, the base layer 106, and the sub-lector layer 104. Since the intermediate layer 105 has an effect of preventing the etching of the subcollector layer 104, the surface of the subcollector layer 104 is clearly exposed.
[0076]
An emitter electrode 109 made of a gold / germanium (Au 97 wt% / Ge 3 wt%) alloy was placed on the surface of the contact layer 108. The planar shape of the emitter electrode 109 was a square with a side length of about 110 μm. On the subcollector layer 104 exposed by the etching process, a collector electrode 110 made of an Au / Ge alloy was installed as described above. The electrodes 109 and 110 for the n-type layer were deposited by a general vacuum vapor deposition means, and then alloyed for 5 minutes at 420 ° C. Thereafter, a band-like base electrode 111 made of a gold / zinc (Au 95 wt% / Zn 5 wt%) alloy was placed on the p-type base layer 106 by a selective patterning method using a well-known photolithography technique. Thereafter, alloying heat treatment of the base electrode 111 was performed at 400 ° C. for 2 minutes. Then, it cut | judged to each semiconductor element.
[0077]
With a voltage of 2.5 V (so-called collector voltage) applied between the emitter electrode 109 and the collector electrode 110 of the obtained HBT, the base current of the base layer 106 with a sheet resistance of about 360 Ω / □ is 0 V. To 50 microamperes (μA). DC current gain (β = ICE/ VB) Was substantially constant with respect to the change width of the base current, and was about 95. Thus, according to the present invention, an HBT having a high DC amplification factor and stability is provided.
[0078]
Example 4
In the fourth embodiment, the contents of the present invention will be described in detail by taking, as an example, a photo detector for ultraviolet band having a boron phosphide (BP) semiconductor layer described in the present invention. FIG. 12 is a schematic cross-sectional view showing the configuration of the light receiving element 20 of the fourth embodiment.
[0079]
On a sapphire substrate 201 having (0001) (c-plane), triethylboron (C2HFive)ThreeB / PHThree/ H2A low temperature buffer layer 202 made of boron phosphide (BP) was deposited at 380 ° C. by a system normal pressure (substantially atmospheric pressure) MOCVD method. The layer thickness of the low temperature buffer layer 202 was about 5 nm. On the BP low-temperature buffer layer 202, a silicon (Si) -doped n-type boron phosphide (BP) active layer 203 is laminated at 825 ° C. by using the above atmospheric pressure MOCVD means, and is laminated for use in the light receiving element 20. Structure 21 was constructed. The active layer 203 is composed of a BP semiconductor layer having a forbidden band width of about 3.1 eV at room temperature. The carrier concentration of the active layer 203 is about 2 × 1017cm-3The layer thickness was about 1.8 μm.
[0080]
The manufactured light-receiving element laminated structure 21 was subjected to plasma etching to etch the central portion of the surface of the active layer 203 into a circular shape. Etching was performed on a circular region having a diameter of about 120 μm, and the etching depth was about 0.1 μm. In this region, a three-layer Schottky electrode 204 made of titanium (Ti) / platinum (Pt) / gold (Au) having a diameter of about 100 μm was formed. In addition, an annular ohmic electrode 205 having a three-layer structure of gold / germanium (Au · Ge)) / nickel (Ni) / gold (Au) is disposed around the outer periphery of the Schottky electrode 204 to place the light receiving element 20. Configured. The annular electrode 205 was formed on a circumference having a diameter of about 220 μm with the center of the Schottky electrode 204 as the center.
[0081]
In the fifth embodiment, since the BP active layer 203 is stacked with the low-temperature buffer layer 202 as the base layer, the active layer 203 becomes a high-quality crystal layer, and therefore, the reverse direction of −2 V is provided between the ohmic electrode 205 and the Schottky electrode 204. The dark current when a voltage is applied is 1 × 10-8A / cm2Decreased to a degree. Further, the cut-off wavelength is about 400 nm, and according to the present invention, a near-UV light receiving element having excellent dark current characteristics is provided.
[0082]
【The invention's effect】
According to the present invention, boron phosphide (BP) having a high forbidden bandwidth within the range of 2.8 eV or more and 3.4 eV or less at room temperature, or a BP obtained by mixed crystallization with the BP crystal. Since the compound semiconductor element is configured using the system mixed crystal, the wide band gap property makes it possible to configure a semiconductor element that can operate at a high temperature and has a high breakdown voltage. In particular, since a zinc blende crystal type BP or BP mixed crystal having a small band-gap and a small ion binding property is used, a p-type conductive layer having a high hole concentration can be easily formed. Therefore, there is an effect that a semiconductor element that uses a low-resistance p-type semiconductor layer as a functional layer can be easily provided.
[0083]
From the pn junction type diode using the semiconductor layer made of BP or the semiconductor layer made of BP-based mixed crystal of the present invention, a normal rectifying characteristic and a high breakdown voltage diode were obtained. Also, a blue light-emitting element with high emission intensity was obtained from an LED using a semiconductor layer made of BP or a semiconductor layer made of a BP mixed crystal of the present invention. Further, from the light receiving element using the semiconductor layer made of BP or the semiconductor layer made of a BP-based mixed crystal of the present invention, a light receiving element used for the near ultraviolet band having excellent dark current characteristics was obtained.
[0084]
In addition, a field effect transistor capable of exhibiting high electron mobility could be obtained from the TEGFET using the semiconductor layer made of BP or the semiconductor layer made of BP-based mixed crystal of the present invention. In addition, the HBT using the semiconductor layer made of BP or the semiconductor layer made of a BP-based mixed crystal of the present invention has a high direct current gain and a stable HBT. Moreover, a highly sensitive Hall element having excellent heat resistance was obtained from the Hall element using the semiconductor layer made of BP or the semiconductor layer made of a BP mixed crystal of the present invention.
[0085]
According to the method for forming a wide band gap BP or BP-based mixed crystal layer of the present invention, boron phosphide having a high forbidden bandwidth within an unprecedented range of 2.8 eV to 3.4 eV at room temperature ( BP) or a BP mixed crystal can be formed stably. For this reason, it is effective in forming various heterojunction structures with other semiconductors. For example, a BP having a forbidden band width in the range described in the present invention has a barrier action on gallium nitride phosphide (GaNP mixed crystal) that could not be constructed from a conventional BP having a forbidden band width of about 2 eV. The effect which can comprise the heterojunction structure to exert is acquired.
[0086]
Further, according to the method for forming a BP or BP mixed crystal layer of the present invention, when a laminated structure for obtaining a compound semiconductor element using a single crystal having a lattice mismatch as a substrate material is constituted. In addition, a buffer layer made of BP or a BP mixed crystal that can alleviate inconsistency between the substrate material and the constituent layers of the laminated structure can be formed. Furthermore, it is possible to form a BP layer or a BP mixed crystal layer having excellent crystallinity on the buffer layer that can alleviate the lattice mismatch. Therefore, according to the formation method of the present invention, it is possible to form a laminated structure including a BP layer or a BP mixed crystal layer having excellent crystallinity and to provide a compound semiconductor element having excellent characteristics.
[Brief description of the drawings]
FIG. 1 is a correlation diagram between a forbidden band width at room temperature and an average atomic number of constituent elements of a III-V group compound semiconductor.
FIG. 2 is a graph showing the photon energy dependence of the absorption coefficient of a BP semiconductor layer according to the present invention.
FIG. 3 is a cathodoluminescence (CL) spectrum of a BP semiconductor layer according to the present invention.
FIG. 4 is a schematic cross-sectional view of a TEGFET configured using a BP semiconductor layer according to the present invention.
FIG. 5 is a schematic cross-sectional view of a laminated structure for use in a Hall element configured using a BP semiconductor layer according to the present invention.
FIG. 6 is a schematic cross-sectional view of a pn junction LED according to Example 1 of the present invention.
7 is a graph showing the wavelength dependence of the refractive index and extinction coefficient of the BP layer according to Example 1 of the present invention. FIG.
FIG. 8 is a relationship diagram between an imaginary part of dielectric constant of a BP layer and photon energy according to Example 1 of the present invention.
FIG. 9 is a schematic cross-sectional view of a pn junction diode according to Example 2 of the present invention.
FIG. 10 is a graph showing current-voltage characteristics of a pn junction diode according to Example 2 of the present invention.
FIG. 11 is a schematic diagram showing a cross-sectional structure of an npn junction type HBT according to Embodiment 3 of the present invention.
FIG. 12 is a schematic cross-sectional view of a light-receiving element according to Example 4 of the present invention.
[Explanation of symbols]
10 HBT
11 Laminated structure for HBT
101 n-type Si single crystal substrate
102 Low temperature buffer layer
103 Collector layer
104 Subcollector layer
105 Middle layer
106 Base layer
107 Emitter layer
108 Contact layer
109 Emitter electrode
110 Collector electrode
111 Base electrode
20 Light receiving element
21 Multilayer structure for light receiving element
201 Sapphire substrate
202 BP low temperature buffer layer
203 BP active layer
204 Schottky electrode
205 Ohmic electrode
40 TEGFET
401 substrate
402 Low temperature crystal layer
403 High temperature crystal layer
404 Electronic traveling layer
405 Spacer layer
406 Electron supply layer
407 Contact layer
408 Gate electrode
409 Source electrode
410 Drain electrode
411 Recess Department
501 substrate
502 1st buffer layer
503 Second buffer layer
504 Magnetosensitive layer
505 Spacer layer
60 LED
61 Laminated structure for LED
601 substrate
602 Low temperature buffer layer
603 Lower cladding layer
604 light emitting layer
605 Upper cladding layer
606 Light emitting unit
607 Current spreading layer
608 n-type ohmic electrode
609 p-type ohmic electrode
90 diodes
901 substrate
902 Buffer layer
902-1 Low temperature crystal layer
902-2 High temperature crystal layer
903 n-type BP layer
904 p-type BP layer
905 p-type ohmic electrode
906 n-type ohmic electrode

Claims (31)

室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)からなる半導体層を具備する半導体素子。A semiconductor element comprising a semiconductor layer made of boron phosphide (BP) having a forbidden band width at room temperature of 2.8 electron volts (eV) to 3.4 eV. リン化硼素(BP)からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする請求項1に記載の半導体素子。The semiconductor element according to claim 1, further comprising a heterojunction between a semiconductor layer made of boron phosphide (BP) and another semiconductor layer having a different band gap from the semiconductor layer. リン化硼素(BP)からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする請求項2に記載の半導体素子。3. The semiconductor element according to claim 2, wherein the semiconductor layer made of boron phosphide (BP) and the semiconductor layer forming a heterojunction with the semiconductor layer are lattice-matched. リン化硼素(BP)からなる半導体層とヘテロ接合を形成する半導体層がGaN0.970.03であることを特徴とする請求項3に記載の半導体素子。 4. The semiconductor element according to claim 3, wherein the semiconductor layer forming a heterojunction with the semiconductor layer made of boron phosphide (BP) is GaN 0.97 P 0.03 . 結晶基板上にリン化硼素(BP)からなる半導体層が積層されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体素子。5. The semiconductor element according to claim 1, wherein a semiconductor layer made of boron phosphide (BP) is stacked on a crystal substrate. 室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)を含む、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶からなる半導体層を具備する半導体素子。Including boron phosphide (BP) to less 3.4eV a bandgap at room temperature 2.8 electron volts (eV) or more, the formula B α Al β Ga γ In 1- α - β - γ P δ As ε N 1- δ - ε (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1 ) A semiconductor element comprising a semiconductor layer made of a boron phosphide (BP) -based mixed crystal. リン化硼素(BP)系混晶がリン化アルミニウム・硼素混晶(BXAl1-XP:0<X<1)、リン化ガリウム・硼素混晶(BXGa1-XP:0<X<1)またはリン化インジウム・硼素混晶(BXIn1-XP:0<X<1)であることを特徴とする請求項6に記載の半導体素子。The boron phosphide (BP) mixed crystal is an aluminum phosphide / boron mixed crystal (B X Al 1-X P: 0 <X <1), a gallium phosphide / boron mixed crystal (B X Ga 1-X P: 0). <X <1) or indium phosphide-boron mixed crystal (B X in 1-X P : 0 < a semiconductor device according to claim 6, characterized in that the X <1). リン化硼素(BP)系混晶からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする請求項6または7に記載の半導体素子。8. The semiconductor element according to claim 6, comprising a heterojunction between a semiconductor layer made of boron phosphide (BP) -based mixed crystal and another semiconductor layer having a different band gap from the semiconductor layer. . リン化硼素(BP)系混晶からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする請求項8に記載の半導体素子。9. The semiconductor element according to claim 8, wherein a semiconductor layer made of a boron phosphide (BP) mixed crystal and a semiconductor layer forming a heterojunction with the semiconductor layer are lattice-matched. 結晶基板上にリン化硼素(BP)系混晶からなる半導体層が積層されていることを特徴とする請求項6乃至9のいずれか1項に記載の半導体素子。10. The semiconductor device according to claim 6, wherein a semiconductor layer made of boron phosphide (BP) -based mixed crystal is stacked on a crystal substrate. pn接合構造を具備することを特徴とする請求項1乃至10の何れか1項に記載の半導体素子。The semiconductor device according to claim 1, further comprising a pn junction structure. 発光素子であることを特徴とする請求項11に記載の半導体素子。The semiconductor device according to claim 11, wherein the semiconductor device is a light emitting device. 受光素子であることを特徴とする請求項1乃至10の何れか1項に記載の半導体素子。The semiconductor device according to claim 1, wherein the semiconductor device is a light receiving device. トランジスタであることを特徴とする請求項1乃至10の何れか1項に記載の半導体素子。The semiconductor device according to claim 1, wherein the semiconductor device is a transistor. 電界効果形トランジスタ(FET)であることを特徴とする請求項14に記載の半導体素子。The semiconductor device according to claim 14, wherein the semiconductor device is a field effect transistor (FET). ヘテロバイポ−ラトランジスタ(HBT)であることを特徴とする請求項14に記載の半導体素子。15. The semiconductor device according to claim 14, wherein the semiconductor device is a heterobipolar transistor (HBT). ホール素子であることを特徴とする請求項1乃至10の何れか1項に記載の半導体素子。The semiconductor device according to claim 1, wherein the semiconductor device is a Hall device. 室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)からなる半導体層。A semiconductor layer made of boron phosphide (BP) having a band gap at room temperature of 2.8 electron volts (eV) to 3.4 eV. 結晶基板上にリン化硼素(BP)からなる半導体層が積層されていることを特徴とする請求項18に記載の半導体層。The semiconductor layer according to claim 18, wherein a semiconductor layer made of boron phosphide (BP) is stacked on a crystal substrate. 室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)を含む、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶からなる半導体層。Including boron phosphide (BP) to less 3.4eV a bandgap at room temperature 2.8 electron volts (eV) or more, the formula B α Al β Ga γ In 1- α - β - γ P δ As ε N 1- δ - ε (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 <δ + ε ≦ 1 The semiconductor layer which consists of a boron phosphide (BP) type mixed crystal represented by this. リン化硼素(BP)系混晶がリン化アルミニウム・硼素混晶(BXAl1-XP:0<X<1)、リン化ガリウム・硼素混晶(BXGa1-XP:0<X<1)またはリン化インジウム・硼素混晶(BXIn1-XP:0<X<1)であることを特徴とする請求項20に記載の半導体層。The boron phosphide (BP) mixed crystal is an aluminum phosphide / boron mixed crystal (B X Al 1-X P: 0 <X <1), or a gallium phosphide / boron mixed crystal (B X Ga 1-X P: 0). <X <1) or indium phosphide-boron mixed crystal (B X in 1-X P : 0 < a semiconductor layer according to claim 20, characterized in that the X <1). 結晶基板上にリン化硼素(BP)系混晶からなる半導体層が積層されていることを特徴とする請求項20または21に記載の半導体層。The semiconductor layer according to claim 20 or 21, wherein a semiconductor layer made of a boron phosphide (BP) based mixed crystal is laminated on a crystal substrate. 半導体層を気相成長方法により成長することを特徴とする請求項18乃至22のいずれか1項に記載の半導体層の成長方法。The method for growing a semiconductor layer according to any one of claims 18 to 22, wherein the semiconductor layer is grown by a vapor phase growth method. 半導体層を750℃より高く1200℃以下の温度で成長することを特徴とする請求項23に記載の半導体層の成長方法。The method for growing a semiconductor layer according to claim 23, wherein the semiconductor layer is grown at a temperature higher than 750 ° C and not higher than 1200 ° C. 気相成長方法が有機金属化学的気相堆積法(MOCVD法)であることを特徴とする請求項23または24に記載の半導体層の成長方法。The method for growing a semiconductor layer according to claim 23 or 24, wherein the vapor phase growth method is a metal organic chemical vapor deposition method (MOCVD method). 半導体層の成長の際の、硼素(B)を含むIII族元素源の合計の供給量に対するリン(P)を含むV族元素源の合計の供給量の比率を15以上60以下とし、かつ半導体層の成長速度を毎分20Å以上300Å以下とすることを特徴とする請求項25に記載の半導体層の成長方法。The ratio of the total supply amount of the group V element source containing phosphorus (P) to the total supply amount of the group III element source containing boron (B) during the growth of the semiconductor layer is 15 to 60, and the semiconductor 26. The method for growing a semiconductor layer according to claim 25, wherein the growth rate of the layer is set to 20 to 300 mm / min. 結晶基板上に、MOCVD法により250℃以上750℃以下の温度で非晶質を主体とするリン化硼素(BP)またはリン化硼素(BP)系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)からなる半導体層を成長する半導体層の成長方法。A buffer layer made of amorphous boron phosphide (BP) or boron phosphide (BP) mixed crystal is formed on the crystal substrate by MOCVD at a temperature of 250 ° C. or higher and 750 ° C. or lower. A semiconductor layer growth method for growing a semiconductor layer made of boron phosphide (BP) having a forbidden band width of 2.8 electron volts (eV) or more and 3.4 eV or less on a layer. 結晶基板上に、MOCVD法により250℃以上750℃以下の温度で非晶質を主体とするリン化硼素(BP)またはリン化硼素(BP)系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を2.8エレクトロンボルト(eV)以上で3.4eV以下とするリン化硼素(BP)を含む、一般式BαAlβGaγIn1- α - β - γδAsε1- δ - ε(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0<δ≦1、0≦ε<1、0<δ+ε≦1)で表記されるリン化硼素(BP)系混晶からなる半導体層を成長する半導体層の成長方法。A buffer layer made of amorphous boron phosphide (BP) or boron phosphide (BP) based mixed crystal is formed on a crystal substrate by MOCVD at a temperature of 250 ° C. or higher and 750 ° C. or lower. including boron phosphide (BP) to less 3.4eV a bandgap at room temperature 2.8 electron volts (eV) or more on the layer, the formula B α Al β Ga γ in 1- α - β - γ P δ As ε N 1- δ - ε (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ ≦ 1, 0 ≦ ε <1, 0 < A semiconductor layer growth method for growing a semiconductor layer made of a boron phosphide (BP) -based mixed crystal represented by δ + ε ≦ 1). リン化硼素(BP)系混晶がリン化アルミニウム・硼素混晶(BXAl1-XP:0<X<1)、リン化ガリウム・硼素混晶(BXGa1-XP:0<X<1)またはリン化インジウム・硼素混晶(BXIn1-XP:0<X<1)であることを特徴とする請求項28に記載の半導体層の成長方法。The boron phosphide (BP) mixed crystal is an aluminum phosphide / boron mixed crystal (B X Al 1-X P: 0 <X <1), or a gallium phosphide / boron mixed crystal (B X Ga 1-X P: 0). <X <1) or indium phosphide-boron mixed crystal (B X in 1-X P : 0 < growing method of a semiconductor layer according to claim 28, characterized in that the X <1). 半導体層を気相成長方法により750℃より高く1200℃以下の温度で成長することを特徴とする請求項27乃至29のいずれか1項に記載の半導体層の成長方法。30. The method for growing a semiconductor layer according to claim 27, wherein the semiconductor layer is grown at a temperature higher than 750.degree. C. and not higher than 1200.degree. C. by a vapor phase growth method. 半導体層をMOCVD法により成長することを特徴とする請求項27乃至30のいずれか1項に記載の半導体層の成長方法。31. The method for growing a semiconductor layer according to claim 27, wherein the semiconductor layer is grown by MOCVD.
JP2001158282A 2001-05-28 2001-05-28 Semiconductor element and semiconductor layer Expired - Fee Related JP4431290B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2001158282A JP4431290B2 (en) 2001-05-28 2001-05-28 Semiconductor element and semiconductor layer
TW91110357A TW559899B (en) 2001-05-28 2002-05-17 Forming method for semiconductor layer and semiconductor element
EP02730700A EP1393352B1 (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof
PCT/JP2002/005007 WO2002097861A2 (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof
US10/332,200 US7315050B2 (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof
KR1020037001053A KR100583243B1 (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof
AU2002302968A AU2002302968A1 (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof
CNB028018613A CN1214467C (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof
US11/819,382 US7622398B2 (en) 2001-05-28 2007-06-27 Semiconductor device, semiconductor layer and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001158282A JP4431290B2 (en) 2001-05-28 2001-05-28 Semiconductor element and semiconductor layer

Publications (2)

Publication Number Publication Date
JP2006024582A true JP2006024582A (en) 2006-01-26
JP4431290B2 JP4431290B2 (en) 2010-03-10

Family

ID=29727407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001158282A Expired - Fee Related JP4431290B2 (en) 2001-05-28 2001-05-28 Semiconductor element and semiconductor layer

Country Status (2)

Country Link
JP (1) JP4431290B2 (en)
TW (1) TW559899B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023181A (en) * 2001-07-06 2003-01-24 Showa Denko Kk GaP BASED LIGHT EMITTING DIODE AND ITS FABRICATING METHOD
US7732832B2 (en) 2004-04-28 2010-06-08 Showa Denko K.K. Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
CN113140620A (en) * 2021-04-13 2021-07-20 西安电子科技大学 Wide bandgap semiconductor BPN/GaN heterojunction material and epitaxial growth method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398966B (en) * 2009-06-08 2013-06-11 Epistar Corp Light-emitting device and the manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023181A (en) * 2001-07-06 2003-01-24 Showa Denko Kk GaP BASED LIGHT EMITTING DIODE AND ITS FABRICATING METHOD
US7732832B2 (en) 2004-04-28 2010-06-08 Showa Denko K.K. Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
CN113140620A (en) * 2021-04-13 2021-07-20 西安电子科技大学 Wide bandgap semiconductor BPN/GaN heterojunction material and epitaxial growth method
CN113140620B (en) * 2021-04-13 2022-12-02 西安电子科技大学 Wide bandgap semiconductor BPN/GaN heterojunction material and epitaxial growth method

Also Published As

Publication number Publication date
TW559899B (en) 2003-11-01
JP4431290B2 (en) 2010-03-10

Similar Documents

Publication Publication Date Title
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP4174913B2 (en) Group III nitride semiconductor light emitting device
JP4431290B2 (en) Semiconductor element and semiconductor layer
JP4374720B2 (en) Group III nitride semiconductor light-emitting device and method for manufacturing the same
US20030173573A1 (en) Pn-junction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP4439400B2 (en) Boron phosphide-based semiconductor light emitting device, manufacturing method thereof, and light emitting diode
JP3659174B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
US7573075B2 (en) Compound semiconductor device, production method of compound semiconductor device and diode
JP3982070B2 (en) Group III nitride semiconductor FET and manufacturing method thereof
JP3895266B2 (en) BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE
JP4680431B2 (en) Boron phosphide-based semiconductor device and manufacturing method thereof
JP3939257B2 (en) Manufacturing method of semiconductor device
TW200539319A (en) Compound semiconductor device, production method of compound semiconductor device and diode
JP3639275B2 (en) Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode
TWI230405B (en) Composite semiconductor elements, manufacturing method thereof, light emitting elements, and transistors
JP2002305322A (en) Group iii nitride semiconductor light emitting device and its manufacturing method
JP4987240B2 (en) Compound semiconductor device, method of manufacturing compound semiconductor device, diode device
JP2003229601A (en) Boron phosphide based semiconductor element, its manufacturing method and light emitting diode
JP3659202B2 (en) LAMINATED STRUCTURE FOR LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, LIGHT EMITTING ELEMENT, LAMP, AND LIGHT SOURCE
JP2006303418A (en) Laminated structure, its formation method, and semiconductor element
JP2002368259A (en) Boron phosphide based semiconductor, producing method and semiconductor element thereof
Paleru Study on determination of an analytical model for the barrier height enhancement of the GaN Schottky barrier diode using low-energy ion implantation
JP2004014809A (en) Boron phosphide semiconductor light emitting device, its manufacturing method, and light emitting diode lamp

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151225

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees