JP3639275B2 - Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode - Google Patents

Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode Download PDF

Info

Publication number
JP3639275B2
JP3639275B2 JP2002318842A JP2002318842A JP3639275B2 JP 3639275 B2 JP3639275 B2 JP 3639275B2 JP 2002318842 A JP2002318842 A JP 2002318842A JP 2002318842 A JP2002318842 A JP 2002318842A JP 3639275 B2 JP3639275 B2 JP 3639275B2
Authority
JP
Japan
Prior art keywords
boron phosphide
semiconductor layer
layer
type
type boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002318842A
Other languages
Japanese (ja)
Other versions
JP2004153168A (en
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2002318842A priority Critical patent/JP3639275B2/en
Publication of JP2004153168A publication Critical patent/JP2004153168A/en
Application granted granted Critical
Publication of JP3639275B2 publication Critical patent/JP3639275B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、低抵抗のp形リン化硼素半導体層の製造方法、及びこの製造方法で得られたp形リン化硼素半導体層を備えてなる化合物半導体素子と発光ダイオードに関する。
【0002】
【従来の技術】
III −V族化合物半導体の一つとして、単量体のリン化硼素(化学式:BP)が知られている(非特許文献1参照)。リン化硼素層は、従来より、ハロゲン(halogen)法(非特許文献2参照)、ハイドライド(hydride)法(非特許文献3参照)、有機金属化学的気相堆積(MOCVD)法(特許文献2参照)、及び化学的ビーム蒸着法(非特許文献4参照)などの気相成長手段によりもっぱら形成されている。例えば、ハイドライド法では、ジボラン(分子式:B )を硼素原料とし、ホスフィン(分子式:PH )をリン原料としてリン化硼素層が気相成長されている(非特許文献3参照)。また、MOCVD法では、トリエチル硼素(分子式:(C B)を硼素原料とし、ホスフィン(PH )をリン原料として気相成長されている(特許文献2参照)。
【0003】
ハイドライド法に依るリン化硼素層の形成では、気相成長領域に供給する硼素原料に対するリン原料の濃度比率、所謂、V/III 比率を低く設定すれば、p形のリン化硼素層が形成されると言われている(非特許文献5参照)。また、MOCVD法に於いては、リン化硼素は電子の有効質量(effective mass)が大きいことから、n形伝導層よりもp形伝導層がより簡易に形成され得ると言われている(特許文献1参照)。また、MOCVD法に依れば、亜鉛(元素記号:Zn)及びマグネシウム(元素記号:Mg)等の元素周期律表の第II族元素を故意に添加(doping)することで、p形のリン化硼素層が形成されると言われている(特許文献2参照)。
【0004】
【特許文献1】
特開平2−288388号公報
【特許文献2】
米国特許第6、069、021号明細書
【非特許文献1】
ピー・ポッパァ(P.POPPER)外、”Boron Phosphide, a III−V Compound of Zinc-Blende Structure”、ネイチャー(Nature),4569号、1957年5月25日,(英国)、p.1075
【非特許文献2】
ティー・エル・チュー(T.L.CHU)外、”Crystals and Epita xial Layers of Boron Phosphide", ジャーナル オブ アプライドフィジクス(Journal of Applied Physics)、第42巻、第1号、1971年1月、(米国)、p.420−424
【非特許文献3】
ケー・ショーノ(K.SHOHNO)外、”EPITAXIAL GROWTH OF BP COMPOUNDS ON Si SUBSTRATES USING THE BH-PH-H SYSTEM”、ジャーナル オブ クリスタル グロース(Journal ofCrystal Growth)、第24/25巻、1974年、 (オランダ)、p.193−196
【非特許文献4】
ワイ・クマシロ外、”Preparation and Electrical Properties of B oron and Boron Phosphide Films Obtained by Gas Source Molecula r Beam Deposition”、ジャーナル オブ ソリッド ステート ケミストリィ(Journal of Solid State Chemistry)、第133巻、1997年、(米国)、p.269−272
【非特許文献5】
庄野 克房著、「半導体技術(上)」、9刷、1992年6月25日、(財)東京大学出版局、p.76−77
【0005】
【発明が解決しようとする課題】
しかしながら、例えば、ハイドライド法でp形リン化硼素層を形成する従来技術では、V/III 比率を低比率に設定する必要があるため、半導体の性質を呈しない高抵抗のB P(7≦n≦10)の如くの硼素多量体が形成されてしまう問題がある(非特許文献5参照)。
一方、MOCVD等の気相成長法では、一般に1000℃を超える高温でp形リン化硼素層が形成されている。このため、リン化硼素層を構成する硼素及びリンの高温での揮散が顕著となり、良好な表面状態のp形リン硼素層を得るに至っていない。また、硼素よりリンの揮散が激しく生ずると、p形の伝導性が失われ、表面状態の悪化した高抵抗のリン化硼素層が形成されてしまうといった欠点もある。
【0006】
本発明は、上記の従来技術の欠点を克服すべくなされたもので、高温での気相成長に於ける硼素等の揮散に起因する表面状態の悪化を回避し、高抵抗或いは伝導形のn形への反転を防止し、しかも低抵抗のp形リン化硼素層(p形リン化硼素半導体層)を安定して形成し得る方法を提供するとともに、形成した低抵抗のp形リン化硼素層(p形リン化硼素半導体層)を利用した化合物半導体素子と発光ダイオードとを提供することを目的としている。
【0007】
【課題を解決するための手段】
即ち、本発明のp形リン化硼素半導体層の製造方法(1)では、結晶基板上或いは結晶層上に、p形の伝導を呈するリン化硼素(BP)半導体層を、硼素(B)を含む化合物とリン(P)を含む化合物を原料として気相成長法で形成するp形リン化硼素半導体層の製造方法に於いて、結晶基板上或いは結晶層上に、750℃以上で1200℃以下の第1の温度にて、硼素原料に対するリン原料の気相成長領域に供給する濃度の比率を第1の比率として、硼素をリンに対し富裕に含む非晶質層を気相成長法で形成し、その後、形成した非晶質層上に、750℃以上で第1の温度以下の第2の温度にて、第1の比率より大きな第2の比率で、p形のリン化硼素半導体層を形成する、ことを特徴としている。
また、本発明のp形リン化硼素半導体層の製造方法(2)では、上記した非晶質層上にp形のリン化硼素半導体層を形成する際に、珪素(Si)を添加しつつ気相成長を行う、ことを特徴としている。
また、本発明のp形リン化硼素半導体層の製造方法(3)では、上記(2)の製造方法において、得られるp形のリン化硼素半導体層中の珪素原子の濃度が、1×1019cm−3以上で1×1020cm−3以下の範囲となるように、非晶質層上にp形のリン化硼素半導体層を気相成長形成させる、ことを特徴としている。
また、本発明のp形リン化硼素半導体層の製造方法(4)では、上記の製造方法において、上記第1の比率を、5以上で50以下とする、ことを特徴としている。
また、本発明のp形リン化硼素半導体層の製造方法(5)では、上記の製造方法において、上記第2の比率を、1×10 以上で1×10 以下とする、ことを特徴としている。
また、本発明のp形リン化硼素半導体層の製造方法(6)では、上記の製造方法において、上記非晶質層の厚さを2nm以上で50nm以下とする、ことを特徴としている。
【0008】
本発明の化合物半導体素子(7)では、上記(1)〜(6)のいずれかに記載の製造方法に依り形成された、p形リン化硼素半導体層を備えた、ことを特徴としている。
また、本発明の化合物半導体素子(8)では、上記p形リン化硼素半導体層の室温での抵抗率が、5×10−2オーム・センチメートル[Ω・cm]以下である、ことを特徴としている。
また、本発明の化合物半導体素子(9)では、上記p形リン化硼素半導体層の室温での抵抗率が、1×10−2オーム・センチメートル[Ω・cm]以下である、ことを特徴としている。
また、本発明の化合物半導体素子(10)では、上記化合物半導体素子(7)〜(9)のいずれかにおいて、上記p形リン化硼素半導体層とのpn接合構造を備えた、ことを特徴としている。
【0009】
本発明の発光ダイオード(11)では、ダイオードのp層側に、上記(1)〜(6)のいずれかに記載の製造方法に依り形成されたp形リン化硼素半導体層が設けられ、該p形リン化硼素半導体層に、p形オーミック電極が接続されていることを特徴としている。
本発明の発光ダイオード(12)では、発光ダイオード(11)において、ダブルヘテロ接合構造を有してなることを特徴としている。
【0010】
【発明の実施の形態】
以下、本発明を詳しく説明する。
本発明では、p形リン化硼素層(p形リン化硼素半導体層)を、結晶基板上或いは結晶層上に形成する。すなわち、後述する単結晶等からなる結晶基板の上や、一般の基板上に形成した結晶層としての金属膜、または半導体層(半導体結晶層)等の上に堆積する。
結晶基板、または結晶層として具体的には、砒化ガリウム(化学式:GaAs)、リン化ガリウム(化学式:GaP)、窒化ガリウム(化学式:GaN)等のIII −V族化合物半導単結晶、サファイア(α−Al単結晶)等の酸化物単結晶、珪素(Si)単結晶(シリコン)及び立方晶または六方晶の炭化珪素(化学式:SiC)等のIV族半導体単結晶等が挙げられる。また、これら材料からなる結晶層、例えば、窒化アルミニウム・ガリウム・インジウム(Al Ga In N:0≦X,Y,Z≦1、X+Y+Z=1)結晶層を挙げることもできる。
【0011】
本発明のp形リン化硼素半導体層の製造方法の特徴は、p形リン化硼素半導体層を、上記の結晶基板上或いは結晶層上に従来技術の如く直接堆積せず、非晶質層を介在させて気相成長させることにある。形成する非晶質層としては、高温での気相成長に起因する表面状態の悪化を避け、且つ高抵抗化を回避するため、硼素とリンとを含む層で構成する。特に、硼素をリンに対し化学量論的に富裕に含む非晶質層とする。これにより、後述するように表面状態に優れ、かつ低抵抗となるp形リン化硼素半導体層を形成するのが可能になる。
【0012】
このような、硼素をリンに対し化学量論的に富裕に含む非晶質層は、温度を750℃以上で1200℃以下、好ましくは850℃以上で1150℃以下とし、且つ、硼素原料(第III 族原料)に対するリン原料(第V族原料)の気相成長領域に供給する濃度の比率(V/III 比率)、すなわち結晶層を気相成長させる領域(気相成長領域)に供給する硼素原子の濃度に対するリン原子濃度の比率を5以上で50以下に設定し、気相成長法で形成することにより、効率的に得られる。なお、ここでの気相成長温度を第1の温度とし、ここで設定し供給した原料の濃度の比率を第1の比率とする。
上記の範囲より高いV/III 比率では、多結晶層が形成され易くなり好ましくない。
また、唯一の硼素原子を含む硼素原料、及び唯一のリン原子を含むリン原料を使用する場合、V/III 比率は、単位時間あたりに気相成長領域に供給される双方の原料の流量の比率で与えられる。
【0013】
形成する非晶質層の厚さについては、2nm以上で50nm以下であるのが好ましい。2nm未満の極薄膜では、非晶質層を設けようとする結晶基板或いは結晶層の表面を充分均等に被覆するに至らず、連続なp形リン化硼素半導体層を得るのに不都合を来すおそれがあるからである。一方、層厚が50nmを超えると、多結晶層になり易くなってしまい、非晶質層が得られ難くなるからである。
【0014】
このような非晶質層の層厚については、例えば、断面TEM(透過電子顕微鏡)技法で非晶質層の断面を観察することに依り、実測することができる。また、透過電子顕微鏡等を利用した電子線回折手段或いはX線回折手段に依れば、多結晶或いは非晶質を判別することができる。また、硼素とリンとを含む非晶質層における、硼素とリンとの化学量論的な組成については、例えば、一般的な2次イオン質量分析法(英略称:SIMS)やオージェ(Auger)電子分光法(英略称:AES)等に依る元素分析に依る定量結果から知ることができる。
【0015】
この非晶質層に接合させて形成するp形リン化硼素半導体層は、上記の第1の温度以下でかつ750℃以上の温度である第2の温度で気相成長させる。具体的には、{111}−珪素(Si)単結晶基板の表面に、1050℃で非晶質層を気相成長させた後、この非晶質層上に850℃でp形リン化硼素半導体層を気相成長させるといった方法を好適な例として挙げることができる。
非晶質層を第1の温度で形成した後、この非晶質層上にp形リン化硼素半導体層を気相成長させるに際し、第1の温度を超える温度でp形リン化硼素半導体層を気相成長させると、この高温でのp形リン化硼素半導体層の気相成長時に非晶質層からの硼素及びリンの不均衡な揮散が起こり、非晶質層が硼素富裕で無くなる場合があるため好ましく無い。
また、このp形リン化硼素半導体層の形成に際しては、V/III 比率、すなわち硼素原料に対するリン原料の気相成長領域に供給する濃度の比率を第1の比率より大きくして成長させる。第1の比率と同じ比率でp形リン化硼素半導体層を形成しようとすると、単結晶のp形リン化硼素半導体層を得るに至らないからである。第2の比率として好適な範囲は、1×10 以上であり、1×10 以下である。
【0016】
上記の如く、好ましい第1の温度及び第1のV/III 比率で気相成長させて得られた非晶質層上には、アンドープ状態でも室温での抵抗率(=比抵抗)が5×10−2Ω・cm以下である低抵抗のp形リン化硼素半導体層を得ることができる。
更に、本発明では、p形リン化硼素半導体層の気相成長時に、硼素及びリン原料に併せて珪素(Si)を不純物として添加することに依り、安定してp形のリン化硼素層を気相成長させるようにしている。このように珪素を添加することに依り、室温での抵抗率にして1×10−2Ω・cm以下の低い抵抗率のp形リン化硼素半導体層を気相成長させることができる。
【0017】
珪素のドーピング源としては、シラン(分子式:SiH )やジシラン(分子式:Si )を使用できる。ドーピングする珪素の濃度については、p形リン化硼素半導体層内の珪素原子の濃度が1×1019cm−3以上で1×1020cm−3以下の範囲となるようにするのが最も好ましい。p形リン化硼素半導体層の内部の珪素原子の濃度は一般的な2次イオン質量分析法(SIMS)、オージェ電子分光法(AES)等に依り定量することができる。珪素(Si)と併せて、元素周期律表の第II族に属するベリリウム(元素記号:Be)を添加しても、p形リン化硼素半導体層を得ることができる。しかし、珪素と同時にドーピングする第II族元素として、マグネシウム(元素記号:Mg)等の硼素と化合して揮発性の硼素化合物をもたらす元素については、使用するのは好ましくない。
【0018】
本発明に依って形成されるp形リン化硼素半導体層は低抵抗であり、且つ表面状態に優れるため、種々の化合物半導体素子を構成するためのp形導電層として有効に利用することができる。
また、このp形リン化硼素半導体層は、積層欠陥或いは双晶を含むものの、ミスフィット転位は殆ど存在しないため、例えば、耐圧特性に優れるpn接合構造の構成層として利用することができる。そして、このpn接合構造を利用すれば、整流性に優れる化合物半導体発光ダイオード(LED)や電流狭窄型のレーザダイオード(LD)を構成することができる。
また、本発明に係わるp形リン化硼素半導体層は、ミスフィット転位の密度が低いため、漏洩電流の少ないpn接合型太陽電池を構成するのに有効なものとなる。
【0019】
(作用)
リンに対し、硼素を化学量論的に富裕として含むように非晶質層を形成するので、これを介在させてより高温で気相成長させ、p形リン化硼素半導体層を形成することにより、この非晶質層が、得られるp形リン化硼素半導体層の表面状態の悪化を抑止し、且つ高抵抗となるのを回避して、低抵抗のp形リン化硼素半導体層となるように作用する。
【0020】
また、硼素とリンとを含む非晶質層上に、p形リン化硼素半導体層を気相成長させるに際し、硼素とリンの原料と共に珪素を添加するので、この珪素によって得られるp形リン化硼素半導体層が抵抗率の安定した低抵抗のものとなる。
【0021】
【実施例】
(第1実施例)
MOCVD法に依り、サファイア基板上にp形リン化硼素半導体層を気相成長させる場合を例にして、本発明の内容を具体的に説明する。図1に、本実施例に記載の積層構造体10の断面模式図を示す。
【0022】
積層構造体10を構成する基板101には、{0.0.0.1.}−結晶面を表面とするサファイア単結晶を用いた。この基板101の(0.0.0.1.)表面上に、トリエチル硼素((C B)/ホスフィン(PH )原料系を用いた常圧MOCVD法に依り、1025℃で非晶質層102を成長させた。硼素とリンとを含む非晶質層102は、V/III 比率(=PH /(C B)を16として成長させた。非晶質層102の層厚は20nmとした。一般的なSIMSに依る元素分析では、リンイオン(15)の強度に対する硼素イオン()の強度比は約1.01と見積もられた。即ち、リンの原子濃度に対して硼素原子の濃度は1%上回っているものと判断された。
【0023】
次に、非晶質層102上に、(C B/PH /H 原料系を用いた常圧MOCVD法により、アンドープのリン化硼素結晶層(p形リン化硼素半導体層)103を850℃で堆積した。その層厚は350nmとした。得られたp形リン化硼素半導体層103は、一般的なホール(Hall)効果測定に依れば、キャリア濃度が2×1019cm−3であり、抵抗率が2×10−2Ω・cmであるp形層であった。また、p形リン化硼素半導体層103は連続膜であり、その表面は平坦であった。
【0024】
非晶質層102及びp形リン化硼素半導体層103の内部の結晶学的構造を断面TEM技法に依り調査した。制限視野電子線回折法から、(0.0.0.1.)−サファイア基板101の表面上に設けた硼素を富裕とする非晶質層からは、ハロー(halo)な回折パターンのみが得られた。
p形リン化硼素半導体層103は、単結晶層であった。また、高分解能明視野コントラスト像は、サファイア基板101上の非晶質層102及びp形リン化硼素半導体層103の内部には、積層欠陥(stacking fault)或いは双晶(twinning)が存在するものの、ミスフィット転位の存在は殆ど認められなかった。
【0025】
(第2実施例)
珪素をドーピングしつつ気相成長させた低抵抗のp形リン化硼素半導体層を利用して、化合物半導体LEDを構成する場合を例に、本発明の内容を具体的に説明する。図2に、本実施例に記載のLED11の断面模式図を示す。なお、図1に記載した要素と同一の構成要素については、同一の符号を付して図2に示す。
【0026】
まず、(0.0.0.1.)−サファイア基板101上に、(CH Ga/NH /H 原料系を用いた常圧MOCVD法により、1050℃でn形の窒化ガリウム層からなる下部クラッド層104を堆積した。キャリア濃度は3×1018cm−3とし、層厚は2.8×10−4cmとした。
次に、n形下部クラッド層104上に、(CH Ga/トリメチルインジウム(分子式:(CH In)/NH /H 原料系を用いた常圧MOCVD法に依り、Ga0.90In0.10Nからなる発光層105を850℃で気相成長させた。その層厚は80nmとし、キャリア濃度は約3×1018cm−3とした。
次いで、発光層105上に、上記の(CH Ga/NH /H 原料系を用いた常圧MOCVD法でp形GaNからなる上部クラッド層106を1025℃で気相成長させた。p形上部クラッド層106の層厚は100nmとした。p形上部クラッド層106をなすGaN層のキャリア濃度は約4×1017cm−3とした。
【0027】
p形上部クラッド層106の気相成長を終了した後、サファイア基板101の温度を低下させて本発明における第1の温度を1025℃に設定した。
次に、(C B/PH /H 原料系を用いた常圧MOCVD法に依り、硼素とリンとを含むを非晶質層102を堆積した。本発明における第1の比率としてのV/III 比率(=PH /(C B)は8に設定した。アンドープの非晶質層の層厚は10nmとした。
【0028】
非晶質層102の気相成長を終了した後、気相成長領域への硼素原料((C B)の供給を停止し、一方でPH の流通(供給)を継続しつつ、サファイア基板101の温度を低下させて本発明における第2の温度を850℃に設定した。
次に、(C B/PH /H 原料系を用いた常圧MOCVD法に依り、珪素(Si)をドーピングしたp形リン化硼素結晶層103を気相成長させた。珪素のドーピング源にはジシラン(Si :10体積百万分率(Vol.ppm))−水素(H )混合ガスを使用した。
【0029】
珪素は、p形リン化硼素結晶層103の内部の珪素原子濃度が約1×1019原子/cm となるように添加した。成長時のV/III 比率、すなわち本発明における第2の比率は1250とした。得られたp形リン化硼素結晶層103のキャリア濃度は1×1019cm−3であり、層厚は100nmであった。また、室温での抵抗率は5×10−3Ω・cmであった。p形リン化硼素半導体層103は、非晶質層102を下地層として成長させたため、亀裂(crack)の無い、表面の平坦な連続層となった。
p形リン化硼素結晶層103の気相成長を、硼素原料の気相成長領域への供給を停止して終えた。ただし、その後にも、サファイア基板101の温度が約600℃に低下する迄、PH を継続して流通させた。その後、PH の流通をも停止して室温近傍の温度に自然に降温した。
【0030】
冷却後、特にp形上部クラッド層106、非晶質層102、及び珪素ドープp形リン化硼素結晶層103の結晶学的構造を断面TEM技法に依り調査した。制限視野電子線回折技法から、p形上部クラッド層106は(0.0.0.1.)−GaN層から、またp形リン化硼素結晶層103は{111}−結晶層から構成されているのが判明した。また、高分解能明視野コントラスト像から、上部クラッド層106の内部には、主にサファイア基板101と下部クラッド層104との接合界面近傍から伝搬した約1×1010cm−2と多量のミスフィット転位が存在しているのが認められた。しかし、これらの転位の殆どは、非晶質層102との接合界面で阻止されており、非晶質層102及びリン化硼素層103の内部への侵入を阻止されていた。このため、非晶質層102及び珪素ドープp形リン化硼素半導体層103には転位は殆ど認められなかった。一方で、珪素ドープp形リン化硼素半導体層103の内部には、{111}−結晶方位に沿った積層欠陥或いは双晶が存在した。これらの積層欠陥または双晶が転位を吸収する作用を発揮して、上部クラッド層106の{0001}−GaN層からの転位の伝搬が抑止されたと判断された。
【0031】
n形オーミック電極107を形成する予定の領域に在るp形リン化硼素結晶層103、非晶質層102、上部クラッド層106、及びn形発光層105を選択パターニング技術及びプラズマエッチング技術を利用して除去した。これにより、n形下部クラッド層104の表面を露出させた。
次に、露出させたn形GaN層の表面に、金・ゲルマニウム合金(Au93重量%・Ge7重量%)からなるn形オーミック電極107を配置した。一方、残置させたp形リン化硼素結晶層103の略中央の表面に、金・ベリリウム合金(Au99重量%・Be1重量%)からなるp形オーミック電極108を設けた。そして、これによりpn接合型DH構造(ダブルヘテロ構造)のLEDl1を構成した。
【0032】
n形及びp形オーミック電極107、108間に順方向へ20ミリアンペア(mA)の動作電流を通流して、一辺が約3.5×10−2cmの正方形に裁断したLEDチップ11の発光特性を確認した。以下に得られた発光特性を纏める。
(1)発光色:青紫
(2)発光中心波長:約435(nm)
(3)輝度(チップ状態):約8(mcd)
(4)順方向電圧:約3.7(V)(但し、順方向電流を20mAとした場合)
(5)逆方向電圧:11V(但し、逆方向電流を10μAとした場合)
【0033】
p形オーミック電極108を、抵抗率が低く且つ低転位密度のp形リン化硼素半導体層103に接触させて設けたため、入力抵抗が低く、且つ下方のp形上部クラッド層106及び発光層105への短絡的な動作電流の流通が回避され、動作電流をp形上部クラッド層105を介して、発光層105の広範囲に拡散できた。このため、LED11の近視野発光像は、発光層105の略全面から発光がもたらされているのを示した。
【0034】
【発明の効果】
本発明に依れば、第1の温度で第1の比率をもって気相成長させた硼素とリンとを含む非晶質層を介して、第1の温度以下の第2の温度に於いて、第1の比率以上の第2の比率でp形リン化硼素半導体層を気相成長させるようにしたので、表面状態に優れ、連続性のある抵抗率の小さなp形リン化硼素半導体層を形成するといった優れた効果を奏する。
【0035】
また、本発明に依れば、非晶質層上にp形リン化硼素半導体層を気相成長させるに際し、硼素及びリン源に併せて珪素をドーピングすることとしたので、室温での抵抗率を1×10−2Ω・cm以下とする低抵抗のp形リン化硼素半導体層を、安定して形成することができるといった優れた効果を奏する。
【0036】
また、本発明の化合物半導体素子に依れば、上記の製造方法で得られた低抵抗のp形リン化硼素半導体層を利用していることにより、例えば耐圧特性に優れるpn接合構造の構成層として利用することができるなど、産業上極めて有効なものとなる。
また、本発明の発光ダイオードに依れば、上記の製造方法で得られた低抵抗のp形リン化硼素半導体層を利用し、これにp形オーミック電極を接続しているので、入力抵抗が低い良好なものとなり、したがって産業上極めて有効なものとなる。
【図面の簡単な説明】
【図1】 本発明に係る積層構造体の断面模式図である。
【図2】 本発明に係るLEDの断面模式図である。
【符号の説明】
10 積層構造体、11 LED、101 結晶基板、102 非晶質層
103 p形リン化硼素半導体層、104 下部クラッド層、105 発光層
106 上部クラッド層、107 n形オーミック電極、
108 p形オーミック電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a low-resistance p-type boron phosphide semiconductor layer, and a compound semiconductor device and a light-emitting diode each including the p-type boron phosphide semiconductor layer obtained by this manufacturing method.
[0002]
[Prior art]
Monomeric boron phosphide (chemical formula: BP) is known as one of group III-V compound semiconductors (see Non-Patent Document 1). Conventionally, a boron phosphide layer is formed by a halogen method (see Non-Patent Document 2), a hydride method (see Non-Patent Document 3), or a metal organic chemical vapor deposition (MOCVD) method (Patent Document 2). And vapor phase growth means such as chemical beam deposition (see Non-Patent Document 4). For example, in the hydride method, diborane (molecular formula: B 2 H 6 ) As a boron raw material and phosphine (molecular formula: PH) 3 ) Is used as a phosphorus raw material, and a boron phosphide layer is vapor-phase grown (see Non-Patent Document 3). In the MOCVD method, triethylboron (molecular formula: (C 2 H 5 ) 3 B) is a boron raw material, and phosphine (PH 3 ) As a phosphorus raw material (see Patent Document 2).
[0003]
In the formation of the boron phosphide layer by the hydride method, a p-type boron phosphide layer is formed if the concentration ratio of the phosphorus material to the boron material supplied to the vapor phase growth region, that is, the so-called V / III ratio is set low. (See Non-Patent Document 5). Further, in the MOCVD method, boron phosphide has a large effective mass of electrons, so that it is said that a p-type conductive layer can be formed more easily than an n-type conductive layer (patent). Reference 1). In addition, according to the MOCVD method, p-type phosphorus can be formed by intentionally adding a group II element in the periodic table of elements such as zinc (element symbol: Zn) and magnesium (element symbol: Mg). It is said that a boron fluoride layer is formed (see Patent Document 2).
[0004]
[Patent Document 1]
JP-A-2-288388
[Patent Document 2]
US Pat. No. 6,069,021
[Non-Patent Document 1]
P. POPPER, "Boron Phosphide, a III-V Compound of Zinc-Blende Structure", Nature, 4569, May 25, 1957, (UK), p. 1075
[Non-Patent Document 2]
TL CHU, “Crystals and Epitaxial Layers of Boron Phosphide”, Journal of Applied Physics, Volume 42, No. 1, January 1971, (US), p. 420-424
[Non-Patent Document 3]
K. SHOHNO, “EPITAXIAL GROWTH OF BP COMPOUNDS ON Si SUBSTRATES USING THE B 2 H 6 -PH 3 -H 2 SYSTEM ”, Journal of Crystal Growth, 24/25, 1974, (Netherlands), p. 193-196.
[Non-Patent Document 4]
Wai Kumashiro, “Preparation and Electrical Properties of Boron and Boron Phosphide Films Obtained by Gas Source Molecula r Beam Deposition”, Journal of Solid State Chemistry, Vol. 133, 1997, (USA) , P. 269-272
[Non-Patent Document 5]
Shono Katsufusa, “Semiconductor Technology (above)”, 9th edition, June 25, 1992, The University of Tokyo Press, p. 76-77
[0005]
[Problems to be solved by the invention]
However, for example, in the conventional technique in which the p-type boron phosphide layer is formed by the hydride method, it is necessary to set the V / III ratio to a low ratio. n There is a problem that boron multimers such as P (7 ≦ n ≦ 10) are formed (see Non-Patent Document 5).
On the other hand, in the vapor phase growth method such as MOCVD, the p-type boron phosphide layer is generally formed at a high temperature exceeding 1000 ° C. For this reason, volatilization of boron and phosphorus constituting the boron phosphide layer at a high temperature becomes remarkable, and a p-type boron nitride layer having a good surface state has not been obtained. In addition, when volatilization of phosphorus is more intense than boron, p-type conductivity is lost, and a high resistance boron phosphide layer having a deteriorated surface state is formed.
[0006]
The present invention has been made to overcome the above-mentioned drawbacks of the prior art, avoids deterioration of the surface state due to volatilization of boron or the like in vapor phase growth at high temperature, and has high resistance or conductivity type n. The present invention provides a method capable of stably forming a low-resistance p-type boron phosphide layer (p-type boron phosphide semiconductor layer) while preventing inversion to the shape, and forming the low-resistance p-type boron phosphide layer An object of the present invention is to provide a compound semiconductor element and a light emitting diode using a layer (p-type boron phosphide semiconductor layer).
[0007]
[Means for Solving the Problems]
That is, in the method (1) for producing a p-type boron phosphide semiconductor layer of the present invention, a boron phosphide (BP) semiconductor layer exhibiting p-type conductivity is formed on a crystal substrate or a crystal layer, and boron (B) is used. In a method for producing a p-type boron phosphide semiconductor layer formed by vapor phase growth using a compound containing phosphorus and a compound containing phosphorus (P) as raw materials, the crystal substrate or crystal layer is formed at 750 ° C. or higher and 1200 ° C. or lower. An amorphous layer rich in boron with respect to phosphorus is formed by a vapor phase growth method with the ratio of the concentration supplied to the vapor phase growth region of the phosphorus material with respect to the boron material as the first ratio at the first temperature of Then, the p-type boron phosphide semiconductor layer is formed on the formed amorphous layer at a second temperature higher than 750 ° C. and lower than the first temperature at a second ratio larger than the first ratio. It is characterized by forming.
Further, in the method (2) for producing a p-type boron phosphide semiconductor layer of the present invention, silicon (Si) is added while forming the p-type boron phosphide semiconductor layer on the amorphous layer. It is characterized by performing vapor phase growth.
Moreover, in the manufacturing method (3) of the p-type boron phosphide semiconductor layer of the present invention, the concentration of silicon atoms in the p-type boron phosphide semiconductor layer obtained in the manufacturing method of (2) is 1 × 10. 19 cm -3 1 × 10 20 cm -3 A p-type boron phosphide semiconductor layer is vapor-grown and formed on the amorphous layer so as to be in the following range.
In addition, the method (4) for producing a p-type boron phosphide semiconductor layer according to the present invention is characterized in that, in the above production method, the first ratio is 5 or more and 50 or less.
Moreover, in the manufacturing method (5) of the p-type boron phosphide semiconductor layer of the present invention, in the manufacturing method, the second ratio is set to 1 × 10 6. 3 1 × 10 4 It is characterized by the following.
Moreover, in the manufacturing method (6) of the p-type boron phosphide semiconductor layer of the present invention, the thickness of the amorphous layer is 2 nm or more and 50 nm or less in the manufacturing method.
[0008]
The compound semiconductor element (7) of the present invention is characterized by including a p-type boron phosphide semiconductor layer formed by the manufacturing method described in any one of (1) to (6) above.
In the compound semiconductor device (8) of the present invention, the resistivity of the p-type boron phosphide semiconductor layer at room temperature is 5 × 10 5. -2 It is characterized by being less than ohm · cm [Ω · cm].
In the compound semiconductor device (9) of the present invention, the resistivity of the p-type boron phosphide semiconductor layer at room temperature is 1 × 10 5. -2 It is characterized by being less than ohm · cm [Ω · cm].
The compound semiconductor device (10) of the present invention is characterized in that any one of the compound semiconductor devices (7) to (9) has a pn junction structure with the p-type boron phosphide semiconductor layer. Yes.
[0009]
In the light emitting diode (11) of the present invention, a p-type boron phosphide semiconductor layer formed by the manufacturing method according to any one of the above (1) to (6) is provided on the p layer side of the diode, A p-type ohmic electrode is connected to the p-type boron phosphide semiconductor layer.
The light emitting diode (12) of the present invention is characterized in that the light emitting diode (11) has a double heterojunction structure.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described in detail below.
In the present invention, a p-type boron phosphide layer (p-type boron phosphide semiconductor layer) is formed on a crystal substrate or a crystal layer. That is, it is deposited on a crystal substrate made of a single crystal to be described later, a metal film as a crystal layer formed on a general substrate, or a semiconductor layer (semiconductor crystal layer).
Specifically, as a crystal substrate or crystal layer, a III-V compound semiconductor single crystal such as gallium arsenide (chemical formula: GaAs), gallium phosphide (chemical formula: GaP), gallium nitride (chemical formula: GaN), sapphire ( α-Al 2 O 3 Single crystal) oxide single crystal, silicon (Si) single crystal (silicon), and group IV semiconductor single crystal such as cubic or hexagonal silicon carbide (chemical formula: SiC). In addition, crystal layers made of these materials, such as aluminum nitride, gallium, indium (Al x Ga y In z N: 0 ≦ X, Y, Z ≦ 1, X + Y + Z = 1) Crystal layers can also be mentioned.
[0011]
The p-type boron phosphide semiconductor layer manufacturing method according to the present invention is characterized in that a p-type boron phosphide semiconductor layer is not directly deposited on the above crystal substrate or crystal layer as in the prior art, but an amorphous layer is formed. There is an intervening vapor phase growth. The amorphous layer to be formed is composed of a layer containing boron and phosphorus in order to avoid deterioration of the surface state due to vapor phase growth at a high temperature and to avoid high resistance. In particular, an amorphous layer containing boron stoichiometrically rich with respect to phosphorus is used. This makes it possible to form a p-type boron phosphide semiconductor layer that is excellent in surface state and low resistance, as will be described later.
[0012]
Such an amorphous layer containing boron stoichiometrically rich with respect to phosphorus has a temperature of 750 ° C. or higher and 1200 ° C. or lower, preferably 850 ° C. or higher and 1150 ° C. or lower. The ratio of the concentration (V / III ratio) supplied to the vapor phase growth region of the phosphorus raw material (Group V raw material) relative to the Group III raw material), that is, boron supplied to the region where the crystal layer is vapor grown (vapor phase growth region) It is efficiently obtained by setting the ratio of the phosphorus atom concentration to the atom concentration to 5 or more and 50 or less, and forming by the vapor phase growth method. Here, the vapor phase growth temperature is defined as the first temperature, and the concentration ratio of the raw material set and supplied here is defined as the first ratio.
A V / III ratio higher than the above range is not preferable because a polycrystalline layer is easily formed.
Further, when a boron raw material containing only boron atoms and a phosphorus raw material containing only phosphorus atoms are used, the V / III ratio is the ratio of the flow rates of both raw materials supplied to the vapor phase growth region per unit time. Given in.
[0013]
The thickness of the amorphous layer to be formed is preferably 2 nm or more and 50 nm or less. An ultra-thin film of less than 2 nm does not sufficiently cover the surface of the crystal substrate or crystal layer on which an amorphous layer is to be provided, which is inconvenient for obtaining a continuous p-type boron phosphide semiconductor layer. Because there is a fear. On the other hand, if the layer thickness exceeds 50 nm, it becomes easy to become a polycrystalline layer, and it becomes difficult to obtain an amorphous layer.
[0014]
The thickness of such an amorphous layer can be measured by, for example, observing the cross section of the amorphous layer with a cross-sectional TEM (transmission electron microscope) technique. Further, polycrystal or amorphous can be discriminated by electron beam diffraction means or X-ray diffraction means using a transmission electron microscope or the like. As for the stoichiometric composition of boron and phosphorus in the amorphous layer containing boron and phosphorus, for example, general secondary ion mass spectrometry (English abbreviation: SIMS) and Auger It can be known from the quantitative results obtained by elemental analysis such as electron spectroscopy (abbreviation: AES).
[0015]
The p-type boron phosphide semiconductor layer formed by bonding to this amorphous layer is vapor-phase grown at a second temperature which is not higher than the first temperature and not lower than 750 ° C. Specifically, after an amorphous layer is vapor-phase grown at 1050 ° C. on the surface of a {111} -silicon (Si) single crystal substrate, p-type boron phosphide is grown on the amorphous layer at 850 ° C. A preferred example is a method in which the semiconductor layer is vapor-phase grown.
When the p-type boron phosphide semiconductor layer is vapor-phase grown on the amorphous layer after the amorphous layer is formed at the first temperature, the p-type boron phosphide semiconductor layer is formed at a temperature exceeding the first temperature. When vapor-phase growth of p-type boron phosphide semiconductor layer at high temperature, boron and phosphorus are disproportionately volatilized from the amorphous layer, and the amorphous layer is not rich in boron. This is not preferable.
In forming the p-type boron phosphide semiconductor layer, the V / III ratio, that is, the ratio of the concentration supplied to the vapor phase growth region of the phosphorus material with respect to the boron material is made larger than the first ratio. This is because if a p-type boron phosphide semiconductor layer is formed at the same ratio as the first ratio, a single crystal p-type boron phosphide semiconductor layer cannot be obtained. A preferred range for the second ratio is 1 × 10 3 1 × 10 4 It is as follows.
[0016]
As described above, on the amorphous layer obtained by vapor phase growth at the preferred first temperature and the first V / III ratio, the resistivity at room temperature (= specific resistance) is 5 × even in the undoped state. 10 -2 A p-type boron phosphide semiconductor layer having a low resistance of Ω · cm or less can be obtained.
Furthermore, according to the present invention, a p-type boron phosphide layer can be stably formed by adding silicon (Si) as an impurity together with boron and phosphorus raw materials during vapor phase growth of the p-type boron phosphide semiconductor layer. Vapor phase growth is used. Thus, by adding silicon, the resistivity at room temperature is 1 × 10 -2 A p-type boron phosphide semiconductor layer having a low resistivity of Ω · cm or less can be vapor-phase grown.
[0017]
As a doping source of silicon, silane (molecular formula: SiH 4 ) And disilane (molecular formula: Si 2 H 6 ) Can be used. Regarding the concentration of silicon to be doped, the concentration of silicon atoms in the p-type boron phosphide semiconductor layer is 1 × 10 5. 19 cm -3 1 × 10 20 cm -3 The most preferable range is as follows. The concentration of silicon atoms inside the p-type boron phosphide semiconductor layer can be quantified by general secondary ion mass spectrometry (SIMS), Auger electron spectroscopy (AES), or the like. A p-type boron phosphide semiconductor layer can also be obtained by adding beryllium (element symbol: Be) belonging to Group II of the periodic table of elements together with silicon (Si). However, it is not preferable to use an element that combines with boron such as magnesium (element symbol: Mg) as a group II element that is doped simultaneously with silicon to produce a volatile boron compound.
[0018]
Since the p-type boron phosphide semiconductor layer formed according to the present invention has a low resistance and an excellent surface state, it can be effectively used as a p-type conductive layer for constituting various compound semiconductor elements. .
Further, although this p-type boron phosphide semiconductor layer contains stacking faults or twins, there are almost no misfit dislocations. Therefore, the p-type boron phosphide semiconductor layer can be used, for example, as a constituent layer of a pn junction structure having excellent breakdown voltage characteristics. If this pn junction structure is used, a compound semiconductor light emitting diode (LED) or a current confining type laser diode (LD) excellent in rectification can be formed.
Moreover, since the p-type boron phosphide semiconductor layer according to the present invention has a low misfit dislocation density, the p-type boron phosphide semiconductor layer is effective in constructing a pn junction solar cell with little leakage current.
[0019]
(Function)
Since an amorphous layer is formed so as to contain boron stoichiometrically rich with respect to phosphorus, it is vapor-phase grown at a higher temperature by interposing it, thereby forming a p-type boron phosphide semiconductor layer. The amorphous layer suppresses deterioration of the surface state of the obtained p-type boron phosphide semiconductor layer and avoids high resistance so that it becomes a low-resistance p-type boron phosphide semiconductor layer. Act on.
[0020]
Further, when vapor-phase-growing a p-type boron phosphide semiconductor layer on an amorphous layer containing boron and phosphorus, silicon is added together with boron and phosphorus raw materials. The boron semiconductor layer has a low resistivity with a stable resistivity.
[0021]
【Example】
(First embodiment)
The contents of the present invention will be specifically described by taking as an example a case where a p-type boron phosphide semiconductor layer is vapor-phase grown on a sapphire substrate by MOCVD. In FIG. 1, the cross-sectional schematic diagram of the laminated structure 10 as described in a present Example is shown.
[0022]
The substrate 101 constituting the laminated structure 10 has {0.0.0.1. } A sapphire single crystal having a crystal plane as a surface was used. On the (0.0.0.1.) Surface of the substrate 101, triethylboron ((C 2 H 5 ) 3 B) / phosphine (PH 3 ) The amorphous layer 102 was grown at 1025 ° C. by an atmospheric pressure MOCVD method using a raw material system. The amorphous layer 102 containing boron and phosphorus has a V / III ratio (= PH 3 / (C 2 H 5 ) 3 B) was grown as 16. The layer thickness of the amorphous layer 102 was 20 nm. In elemental analysis based on general SIMS, phosphorus ions ( 15 P + ) Boron ion () 5 B + ) Strength ratio was estimated to be about 1.01. That is, it was determined that the concentration of boron atoms was 1% higher than the atomic concentration of phosphorus.
[0023]
Next, on the amorphous layer 102, (C 2 H 5 ) 3 B / PH 3 / H 2 An undoped boron phosphide crystal layer (p-type boron phosphide semiconductor layer) 103 was deposited at 850 ° C. by atmospheric pressure MOCVD using a raw material system. The layer thickness was 350 nm. The obtained p-type boron phosphide semiconductor layer 103 has a carrier concentration of 2 × 10 4 according to a general Hall effect measurement. 19 cm -3 And the resistivity is 2 × 10 -2 The p-type layer was Ω · cm. The p-type boron phosphide semiconductor layer 103 was a continuous film, and the surface thereof was flat.
[0024]
The crystallographic structures inside the amorphous layer 102 and the p-type boron phosphide semiconductor layer 103 were investigated by a cross-sectional TEM technique. From the limited-field electron diffraction method, only a halo diffraction pattern is obtained from the boron-rich amorphous layer provided on the surface of the (0.0.0.1.)-Sapphire substrate 101. It was.
The p-type boron phosphide semiconductor layer 103 was a single crystal layer. Further, the high-resolution bright-field contrast image shows that there are stacking faults or twinnings in the amorphous layer 102 and the p-type boron phosphide semiconductor layer 103 on the sapphire substrate 101. The presence of misfit dislocations was hardly observed.
[0025]
(Second embodiment)
The content of the present invention will be specifically described by taking as an example a case where a compound semiconductor LED is configured using a low-resistance p-type boron phosphide semiconductor layer that is vapor-phase grown while doping silicon. In FIG. 2, the cross-sectional schematic diagram of LED11 as described in a present Example is shown. In addition, about the component same as the element described in FIG. 1, the same code | symbol is attached | subjected and it shows in FIG.
[0026]
First, on the (0.0.0.1.)-Sapphire substrate 101, (CH 3 ) 3 Ga / NH 3 / H 2 A lower cladding layer 104 made of an n-type gallium nitride layer was deposited at 1050 ° C. by an atmospheric pressure MOCVD method using a raw material system. Carrier concentration is 3 × 10 18 cm -3 And the layer thickness is 2.8 × 10 -4 cm.
Next, on the n-type lower cladding layer 104, (CH 3 ) 3 Ga / trimethylindium (molecular formula: (CH 3 ) 3 In) / NH 3 / H 2 According to atmospheric pressure MOCVD method using raw material system, Ga 0.90 In 0.10 The light emitting layer 105 made of N was vapor grown at 850 ° C. The layer thickness is 80 nm, and the carrier concentration is about 3 × 10. 18 cm -3 It was.
Next, the above (CH 3 ) 3 Ga / NH 3 / H 2 The upper cladding layer 106 made of p-type GaN was vapor grown at 1025 ° C. by atmospheric pressure MOCVD using a raw material system. The layer thickness of the p-type upper cladding layer 106 was 100 nm. The carrier concentration of the GaN layer forming the p-type upper cladding layer 106 is about 4 × 10 17 cm -3 It was.
[0027]
After the vapor phase growth of the p-type upper cladding layer 106 was completed, the temperature of the sapphire substrate 101 was lowered to set the first temperature in the present invention to 1025 ° C.
Next, (C 2 H 5 ) 3 B / PH 3 / H 2 An amorphous layer 102 containing boron and phosphorus was deposited by an atmospheric pressure MOCVD method using a raw material system. V / III ratio (= PH) as the first ratio in the present invention 3 / (C 2 H 5 ) 3 B) was set to 8. The layer thickness of the undoped amorphous layer was 10 nm.
[0028]
After the vapor phase growth of the amorphous layer 102 is completed, a boron raw material ((C 2 H 5 ) 3 B) stop supplying while PH 3 The second temperature in the present invention was set to 850 ° C. by lowering the temperature of the sapphire substrate 101 while continuing the distribution (supply).
Next, (C 2 H 5 ) 3 B / PH 3 / H 2 The p-type boron phosphide crystal layer 103 doped with silicon (Si) was vapor-phase grown by an atmospheric pressure MOCVD method using a raw material system. Disilane (Si 2 H 6 : 10 volume parts per million (Vol. Ppm))-hydrogen (H 2 ) A mixed gas was used.
[0029]
Silicon has a silicon atom concentration in the p-type boron phosphide crystal layer 103 of about 1 × 10 6. 19 Atom / cm 3 It added so that it might become. The V / III ratio during growth, that is, the second ratio in the present invention was 1250. The carrier concentration of the obtained p-type boron phosphide crystal layer 103 is 1 × 10 19 cm -3 And the layer thickness was 100 nm. Also, the resistivity at room temperature is 5 × 10 -3 It was Ω · cm. Since the p-type boron phosphide semiconductor layer 103 was grown using the amorphous layer 102 as an underlayer, the p-type boron phosphide semiconductor layer 103 became a continuous layer having a flat surface without cracks.
Vapor phase growth of the p-type boron phosphide crystal layer 103 was completed by stopping the supply of the boron raw material to the vapor phase growth region. However, after that, until the temperature of the sapphire substrate 101 drops to about 600 ° C., PH 3 Was continuously distributed. Then PH 3 The flow of water was also stopped and the temperature dropped naturally to a temperature near room temperature.
[0030]
After cooling, the crystallographic structures of the p-type upper cladding layer 106, the amorphous layer 102, and the silicon-doped p-type boron phosphide crystal layer 103 were investigated by a cross-sectional TEM technique. From the limited-field electron diffraction technique, the p-type upper cladding layer 106 is composed of a (0.0.0.1.)-GaN layer, and the p-type boron phosphide crystal layer 103 is composed of a {111} -crystal layer. Turned out to be. Further, from the high-resolution bright-field contrast image, about 1 × 10 10 propagated mainly from the vicinity of the junction interface between the sapphire substrate 101 and the lower cladding layer 104 in the upper cladding layer 106. 10 cm -2 A large amount of misfit dislocations was observed. However, most of these dislocations are blocked at the bonding interface with the amorphous layer 102, and are prevented from entering the amorphous layer 102 and the boron phosphide layer 103. For this reason, almost no dislocation was observed in the amorphous layer 102 and the silicon-doped p-type boron phosphide semiconductor layer 103. On the other hand, stacking faults or twins along the {111} -crystal orientation were present inside the silicon-doped p-type boron phosphide semiconductor layer 103. It was determined that these stacking faults or twins absorbed dislocations, and the propagation of dislocations from the {0001} -GaN layer of the upper cladding layer 106 was suppressed.
[0031]
Using p-type boron phosphide crystal layer 103, amorphous layer 102, upper cladding layer 106, and n-type light emitting layer 105 in the region where n-type ohmic electrode 107 is to be formed using selective patterning technology and plasma etching technology And removed. As a result, the surface of the n-type lower cladding layer 104 was exposed.
Next, an n-type ohmic electrode 107 made of a gold / germanium alloy (Au 93 wt% / Ge 7 wt%) was disposed on the surface of the exposed n-type GaN layer. On the other hand, a p-type ohmic electrode 108 made of gold / beryllium alloy (Au 99 wt% / Be 1 wt%) was provided on the substantially central surface of the remaining p-type boron phosphide crystal layer 103. Thus, an LED 11 having a pn junction type DH structure (double hetero structure) was formed.
[0032]
An operating current of 20 milliamperes (mA) is passed in the forward direction between the n-type and p-type ohmic electrodes 107 and 108, and each side is about 3.5 × 10 -2 The light emission characteristics of the LED chip 11 cut into a square of cm were confirmed. The light emission characteristics obtained are summarized below.
(1) Luminous color: Blue purple
(2) Emission center wavelength: about 435 (nm)
(3) Brightness (chip state): about 8 (mcd)
(4) Forward voltage: Approximately 3.7 (V) (However, when the forward current is 20 mA)
(5) Reverse voltage: 11V (provided that the reverse current is 10 μA)
[0033]
Since the p-type ohmic electrode 108 is provided in contact with the p-type boron phosphide semiconductor layer 103 having a low resistivity and a low dislocation density, the input resistance is low and the lower p-type upper cladding layer 106 and the light emitting layer 105 are formed. Thus, the operating current can be diffused over a wide area of the light emitting layer 105 through the p-type upper cladding layer 105. For this reason, the near-field emission image of the LED 11 showed that light emission was brought about from substantially the entire surface of the light-emitting layer 105.
[0034]
【The invention's effect】
In accordance with the present invention, at a second temperature less than or equal to the first temperature, through an amorphous layer comprising boron and phosphorus vapor-grown at a first ratio at a first ratio, Since the p-type boron phosphide semiconductor layer is vapor-phase grown at a second ratio equal to or higher than the first ratio, a p-type boron phosphide semiconductor layer having excellent surface condition and low resistivity is formed. Excellent effect is achieved.
[0035]
According to the present invention, when vapor-phase-growing the p-type boron phosphide semiconductor layer on the amorphous layer, silicon is doped together with boron and phosphorus sources, so that the resistivity at room temperature is obtained. 1 × 10 -2 An excellent effect is obtained in that a p-type boron phosphide semiconductor layer having a low resistance of Ω · cm or less can be stably formed.
[0036]
In addition, according to the compound semiconductor device of the present invention, by using the low-resistance p-type boron phosphide semiconductor layer obtained by the above-described manufacturing method, for example, a pn junction structure layer excellent in breakdown voltage characteristics It can be used as an industrially effective one.
Further, according to the light emitting diode of the present invention, the low resistance p-type boron phosphide semiconductor layer obtained by the above manufacturing method is used, and the p-type ohmic electrode is connected to the p-type ohmic electrode. It is low and good and is therefore very effective in the industry.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a laminated structure according to the present invention.
FIG. 2 is a schematic cross-sectional view of an LED according to the present invention.
[Explanation of symbols]
10 Laminated structure, 11 LED, 101 Crystal substrate, 102 Amorphous layer
103 p-type boron phosphide semiconductor layer, 104 lower cladding layer, 105 light emitting layer
106 upper cladding layer, 107 n-type ohmic electrode,
108 p-type ohmic electrode

Claims (12)

結晶基板上或いは結晶層上に、p形の伝導を呈するリン化硼素半導体層を、硼素を含む化合物とリンを含む化合物を原料として気相成長法で形成するp形リン化硼素半導体層の製造方法に於いて、
結晶基板上或いは結晶層上に、750℃以上で1200℃以下の第1の温度にて、硼素原料に対するリン原料の気相成長領域に供給する濃度の比率を第1の比率として、硼素をリンに対し富裕に含む非晶質層を気相成長法で形成し、
その後、非晶質層上に、750℃以上で第1の温度以下の第2の温度にて、第1の比率より大きな第2の比率で、p形のリン化硼素半導体層を形成する、ことを特徴とするp形リン化硼素半導体層の製造方法。
Production of a p-type boron phosphide semiconductor layer by forming a boron phosphide semiconductor layer exhibiting p-type conductivity on a crystal substrate or a crystal layer by vapor phase growth using a compound containing boron and a compound containing phosphorus as raw materials In the method,
Boron is phosphorus on the crystal substrate or crystal layer at a first temperature not lower than 750 ° C. and not higher than 1200 ° C., with the ratio of the concentration supplied to the vapor phase growth region of the phosphorus source with respect to the boron source being the first ratio. A rich amorphous layer is formed by vapor phase growth,
Thereafter, a p-type boron phosphide semiconductor layer is formed on the amorphous layer at a second temperature higher than the first ratio at a second temperature of 750 ° C. or higher and lower than the first temperature. A method for producing a p-type boron phosphide semiconductor layer, wherein:
非晶質層上にp形のリン化硼素半導体層を形成する際に、珪素を添加しつつ気相成長を行う、ことを特徴とする請求項1記載のp形リン化硼素半導体層の製造方法。2. The production of a p-type boron phosphide semiconductor layer according to claim 1, wherein when forming the p-type boron phosphide semiconductor layer on the amorphous layer, vapor phase growth is performed while adding silicon. Method. 得られるp形のリン化硼素半導体層中の珪素原子の濃度が、1×1019cm−3以上で1×1020cm−3以下の範囲となるように、非晶質層上にp形のリン化硼素半導体層を気相成長形成させる、ことを特徴とする請求項2記載のp形リン化硼素半導体層の製造方法。The p-type boron phosphide semiconductor layer is formed on the amorphous layer so that the concentration of silicon atoms is in the range of 1 × 10 19 cm −3 to 1 × 10 20 cm −3. 3. The method for producing a p-type boron phosphide semiconductor layer according to claim 2, wherein the boron phosphide semiconductor layer is formed by vapor phase growth. 上記第1の比率を、5以上で50以下とする、ことを特徴とする請求項1〜3のいずれかに記載のp形リン化硼素半導体層の製造方法。The method for producing a p-type boron phosphide semiconductor layer according to any one of claims 1 to 3, wherein the first ratio is 5 or more and 50 or less. 上記第2の比率を、1×10 以上で1×10 以下とする、ことを特徴とする請求項1〜4のいずれかに記載のp形リン化硼素半導体層の製造方法。5. The method of manufacturing a p-type boron phosphide semiconductor layer according to claim 1, wherein the second ratio is 1 × 10 3 or more and 1 × 10 4 or less. 上記非晶質層の厚さを2nm以上で50nm以下とする、ことを特徴とする請求項1〜5のいずれかに記載のp形リン化硼素半導体層の製造方法。6. The method for producing a p-type boron phosphide semiconductor layer according to claim 1, wherein the amorphous layer has a thickness of 2 nm to 50 nm. 請求項1〜6のいずれかに記載の製造方法に依り形成された、p形リン化硼素半導体層を備えた、ことを特徴とする化合物半導体素子。A compound semiconductor device comprising a p-type boron phosphide semiconductor layer formed by the manufacturing method according to claim 1. 上記p形リン化硼素半導体層の室温での抵抗率が、5×10−2オーム・センチメートル以下である、ことを特徴とする請求項7記載の化合物半導体素子。8. The compound semiconductor device according to claim 7, wherein the resistivity of the p-type boron phosphide semiconductor layer at room temperature is 5 × 10 −2 ohm · centimeter or less. 上記p形リン化硼素半導体層の室温での抵抗率が、1×10−2オーム・センチメートル以下である、ことを特徴とする請求項7記載の化合物半導体素子。8. The compound semiconductor device according to claim 7, wherein the resistivity of the p-type boron phosphide semiconductor layer at room temperature is 1 × 10 −2 ohm · centimeter or less. 上記p形リン化硼素半導体層とのpn接合構造を備えた、ことを特徴とする請求項7〜9のいずれかに記載の化合物半導体素子。The compound semiconductor device according to claim 7, further comprising a pn junction structure with the p-type boron phosphide semiconductor layer. ダイオードのp層側に、請求項1〜6のいずれかに記載の製造方法に依り形成されたp形リン化硼素半導体層が設けられ、該p形リン化硼素半導体層に、p形オーミック電極が接続されていることを特徴とする発光ダイオード。A p-type boron phosphide semiconductor layer formed by the manufacturing method according to claim 1 is provided on the p-layer side of the diode, and a p-type ohmic electrode is provided on the p-type boron phosphide semiconductor layer. A light emitting diode characterized by being connected. ダブルヘテロ接合構造を有してなることを特徴とする請求項11記載の発光ダイオード。12. The light emitting diode according to claim 11, wherein the light emitting diode has a double heterojunction structure.
JP2002318842A 2002-10-31 2002-10-31 Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode Expired - Fee Related JP3639275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002318842A JP3639275B2 (en) 2002-10-31 2002-10-31 Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002318842A JP3639275B2 (en) 2002-10-31 2002-10-31 Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode

Publications (2)

Publication Number Publication Date
JP2004153168A JP2004153168A (en) 2004-05-27
JP3639275B2 true JP3639275B2 (en) 2005-04-20

Family

ID=32461877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002318842A Expired - Fee Related JP3639275B2 (en) 2002-10-31 2002-10-31 Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode

Country Status (1)

Country Link
JP (1) JP3639275B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801372B1 (en) * 2004-03-30 2008-02-05 쇼와 덴코 가부시키가이샤 Compound semiconductor device, production mehtod of compound semiconductor device and diode

Also Published As

Publication number Publication date
JP2004153168A (en) 2004-05-27

Similar Documents

Publication Publication Date Title
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
US6936863B2 (en) Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
JP2010141037A (en) Gallium nitride based semiconductor electronic device and method of producing the same, and epitaxial substrate and method of producing the same
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP4374720B2 (en) Group III nitride semiconductor light-emitting device and method for manufacturing the same
JP3639275B2 (en) Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode
JP2001119065A (en) P-type nitride semiconductor and producing method thereof
JP3293583B2 (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device having group III nitride semiconductor crystal layer
KR100814920B1 (en) Vertically structured gan type semiconductor light emitting device and method of manufacturing the same
TW200541115A (en) Group Ⅲ nitride semiconductor light-emitting device
EP1564820B1 (en) Boron phosphide semiconductor light-emitting device, method for manufacturing same, and light-emitting diode
JP3639276B2 (en) Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, Zener diode, and light emitting diode
JP4329165B2 (en) Group III nitride semiconductor light emitting device
TW559899B (en) Forming method for semiconductor layer and semiconductor element
JP3659174B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
JP2004047847A (en) Manufacturing method for boron phosphate layer, and boron phosphate semiconductor device
JP3895266B2 (en) BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE
KR100793443B1 (en) Substrate structure for semiconductor device based on nitride and method of manufacturing the same
CN110473943A (en) The manufacturing method of light-emitting diode and light-emitting diode
JP4680431B2 (en) Boron phosphide-based semiconductor device and manufacturing method thereof
JP2003229601A (en) Boron phosphide based semiconductor element, its manufacturing method and light emitting diode
KR20050092365A (en) Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
TWI238474B (en) Semiconductor device, manufacturing method for the same, and the light emitting device
JPH1022224A (en) Compound semiconductor epitaxial wafer
JP3698081B2 (en) COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, LIGHT EMITTING DEVICE AND LAMP

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050113

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees