JP2004047847A - Manufacturing method for boron phosphate layer, and boron phosphate semiconductor device - Google Patents
Manufacturing method for boron phosphate layer, and boron phosphate semiconductor device Download PDFInfo
- Publication number
- JP2004047847A JP2004047847A JP2002205084A JP2002205084A JP2004047847A JP 2004047847 A JP2004047847 A JP 2004047847A JP 2002205084 A JP2002205084 A JP 2002205084A JP 2002205084 A JP2002205084 A JP 2002205084A JP 2004047847 A JP2004047847 A JP 2004047847A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- boron phosphide
- resistance
- boron
- phosphide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電界効果型トランジスタ(FET)を構成するに際し、動作電流の漏洩を遮断するなどに有効に利用でき、或いは、発光ダイオード(LED)等の発光素子を構成するに際し、電流阻止層等として好適に利用できる、高抵抗のリン化硼素層を気相成長手段に依り製造するための新規な技術に関する。
【0002】
【従来の技術】
従来より、電気的な絶縁性を発揮する、抵抗の大きな高抵抗のIII−V族化合物半導体層は、例えば、ショットキー(Schottky)接合型電界効果トランジスタ(MESFET)の緩衝(buffer)層として利用されている(J.Crystal Growth、55(1981)、255〜262頁参照)。例えば、窒化ガリウム(GaN)系MESFETでは、元素周期率の第VI族元素に属する酸素(O)を意識的に添加して高抵抗となした単量体のリン化硼素(boron monophosphide;BP)を緩衝層として利用する技術例がある。また、青色帯の発光ダイオード(LED)にあっては、n形及びp形のリン化硼素層からなるpn接合からではなく(特開平10−242569号参照)、酸素をドーピング(doping)して得た高抵抗のリン化硼素層から単純に電流狭窄層を構成する例がある。
【0003】
第VI族の酸素を添加(doping)した高抵抗のリン化硼素層は、従来では、酸素原子を含む硼素化合物、例えばトリエトキシボラン((C2H5O)3B))を硼素原料として使用して、気相成長手段に依り形成されている。或いは、微量の酸素を混入させた気相雰囲気内で有機金属化学気相堆積(MOCVD)手段に依り形成されている。これら従来の気相成長技術に依って得られる酸素を添加したリン化硼素層の室温での抵抗率(比抵抗)は、1×104オーム・センチメートル(単位Ω・cm)以下に留まっている。
【0004】
酸素やクロム(Cr)等のIII−V族化合物半導体にあって深い準位(deep level)を形成し得る不純物を添加して高抵抗の半導体層を形成する手段に加えて、浅い準位(shallow level)を形成し、導電性を付与する不純物を添加して、電気的補償効果に依り高抵抗層を形成する手段もあり得る。例えば、n形のIII−V族化合物半導体層に、p形の伝導性を与えるp形不純物を添加して、アクセプタ(acceptor)に依り残留ドナー(residual donor)を電気的に補償(compensation)して高抵抗層を得る手段である。また、逆にp形のIII−V族化合物半導体層にn形不純物を添加して、残留アクセプタをドナーで補償して高抵抗層を形成する手段も考慮できる。また、III−V族化合物半導体層を気相成長させた後、同層とは逆の伝導形の不純物のイオンを注入して高抵抗となす手段もあり得る。
【0005】
【発明が解決しようとする課題】
酸素を添加して高抵抗のリン化硼素層を得ようとする従来の技術手段では、得られる抵抗率は上記の如く1×104Ω・cm以下である。動作電流の漏洩(leak)をより抑制して、高い相互コンダクタンス(trans−conductance;gm)のFETを構成するためには、より高い抵抗のリン化硼素層を用いる必要がある。また、FETにあって、酸素等の深い不純物準位を形成する不純物は、捕獲中心(trap center) として作用し、ドレイン(drain)電流の経時的な変動(drift)を発生させる原因ともなっている。即ち、酸素を添加して高抵抗となす手段では、ドレイン電流の漏洩を充分に抑制することが出来ず、ピインチオフ(pinch−off)特性に優れ、gmの高いFETを充分に安定して与える高抵抗のリン化硼素層を帰結するに至っていない。
【0006】
また、導電性を付与する不純物を添加する技術も、高抵抗のリン化硼素層を形成するための一手段と想到され得る。しかしながら、気相成長させたリン化硼素には、アンドープ状態で既に、1020cm−3程度、或いはそれ以上に多量の空孔(vacancy)が存在している。例えば、1000℃を超える高温で気相成長させたアンドープのリン化硼素層には、多量のリン空孔が存在し、この空孔を硼素が占有するため、リン化硼素層はp形の伝導を呈する低抵抗層となる。この様に高濃度に存在するリン空孔に関与したアクセプタを、n形不純物を添加して電気的に補償して高抵抗層となすのは実際、困難である。1020〜1021cm−3と高濃度のドナーを発生させるためには、少なくともそれ以上のn形不純物を添加する必要があり、乱雑な結晶をもたらすのみとなる。p形導電層に対し、多量のn形不純物を、逆にn形導電層にp形不純物を添加する、所謂、カウンタードーピング(counter−doping)手法は、高濃度に存在する硼素或いはリンの空孔が伝導形を支配的に決定する特異的なリン化硼素にあっては、高抵抗のリン化硼素層を形成するに充分に有効な技術手段とは成り得ていない。
【0007】
本発明は、高温において何れも揮発性の物質を生成し易い硼素とリンとを構成元素として成るリン化硼素半導体の特異な性質に鑑みて、従来技術の問題点を解決し、電界効果型トランジスタ(FET)や発光素子等に用いることの出来る高抵抗のリン化硼素層を結晶基板上に製造する方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
即ち、本発明は、
(1)リン化硼素(BP)層を気相成長手段に依り、結晶基板上に直接形成するリン化硼素層の製造方法において、結晶基板の温度を1000℃以上1200℃以下の範囲に保持して、アンドープ(undope)の状態でp形の伝導性を呈するリン化硼素層に、マグネシウム(Mg)を添加して高抵抗のリン化硼素層を形成することを特徴とするリン化硼素層の製造方法。
(2)リン化硼素層を気相成長手段に依り、結晶基板上に形成した非晶質の下地層に接合させて形成するリン化硼素層の製造方法において、結晶基板の温度を750℃以上且つ非晶質の下地層を気相成長させた温度以下に保持して、アンドープの状態でp形の伝導性を呈するリン化硼素層に、マグネシウム(Mg)を添加して高抵抗のリン化硼素層を形成することを特徴とするリン化硼素層の製造方法。
(3)非晶質の下地層が、750℃以上1200℃以下の温度で結晶基板上に直接気相成長させた、硼素(B)とリン(P)とを含む、層厚が2ナノメータ(nm)以上50nm以下の層であることを特徴とする上記(2)に記載のリン化硼素層の製造方法。
(4)高抵抗のリン化硼素層及び非晶質の下地層を、同一の気相成長手段により形成することを特徴とする上記(2)または(3)に記載のリン化硼素層の製造方法。
(5)上記(1)乃至(4)の何れか1項に記載の方法により形成された高抵抗のリン化硼素層を備えてなるリン化硼素系半導体素子。
(6)リン化硼素系半導体素子が、高抵抗のリン化硼素層の上方に、活性層を設けてなる電界効果型トランジスタ(FET)であることを特徴とする上記(5)に記載のリン化硼素系半導体素子。
(7)リン化硼素系半導体素子が、高抵抗のリン化硼素層に接合させて、ショットキー(Schottky)接合性の金属ゲート電極を設けてなるショットキー接合電界効果型トランジスタであることを特徴とする上記(5)または(6)に記載のリン化硼素系半導体素子。
(8)リン化硼素系半導体素子が、高抵抗のリン化硼素層の上方に、オーミック(Ohmic)接触性の金属材料からなるオーミック電極を設けてなる発光素子であることを特徴とする上記(5)に記載のリン化硼素系半導体素子。
(9)リン化硼素系半導体素子が、高抵抗のリン化硼素層を、オーミック接触性電極から供給される素子動作電流の発光層への流通経路を狭窄するための電流狭窄層として備えているレーザダイオードであることを特徴とする上記(8)に記載のリン化硼素系半導体素子。
(10)リン化硼素系半導体素子が、高抵抗のリン化硼素層を、オーミック接触性電極の射影領域へ順方向電流が流通するのを阻止する電流阻止層として備えている発光ダイオードであることを特徴とする上記(8)に記載のリン化硼素系半導体素子。
である。
【0009】
【発明の実施の形態】
本発明のリン化硼素層は、高温で耐熱性を有する導電性或いは絶縁性の結晶からなる基板上に気相成長させる。LEDまたはLD等のリン化硼素系発光素子には、オーミック電極の配置の容易さから、珪素(Si)単結晶や炭化珪素(SiC)、窒化ガリウム(GaN)等の導電性結晶を基板として好適に利用できる。絶縁性のサファイア(α−Al2O3単結晶)や他の酸化物単結晶は、FET用途の結晶基板として利用できる。これらの結晶基板上にリン化硼素層を気相成長させる手段には、ハロゲン(halogen)法、ハイドライド(hydride)法、分子線エピタキシャル(MBE)法、及びMOCVD法を例示できる。比較的に低温で分解するトリエチル硼素((C2H5)3B)等の有機硼素化合物を硼素源とするMOCVD法は、比較的低温で非晶質のリン化硼素層を気相成長出来るため利便な手段である。
【0010】
上記の様な結晶基板上にリン化硼素層を直接気相成長させる温度は、1000℃以上で1200℃以下の範囲とする。本発明では、不純物を故意に添加しないアンドープの状態でp形の伝導性を有するリン化硼素層を気相成長させるのを根底としている。1200℃を超える高温では、B13P2等の多量体のリン化硼素(J.Am.Ceramic Soc.,47(1)(1964)、44〜46頁参照)が発生し、単量体のリン化硼素を得るに不都合となる。気相成長温度及びV/III比率の主要な気相成長条件は、アンドープ状態で1×1019cm−3〜1×1020cm−3の範囲のキャリア(正孔)濃度が得られる様に設定するのが好適である。気相成長温度を高温とする程、得られるキャリア(正孔)濃度は高くなる。V/III比率とは、気相成長時の硼素原料に対するリン原料の濃度比率である。キャリア濃度は通常のホール(Hall)効果に依り測定できる。
【0011】
本発明では、アンドープ状態でp形のリン化硼素層を気相成長できる条件下で、マグネシウム(Mg)を故意にドーピングして高抵抗のリン化硼素層を気相成長させる。マグネシウムは、III−V族化合物半導体についての代表的なp形不純物である(「III−V族化合物半導体」(1994年5月20日、(株)培風館発行初版)、73〜77頁参照)。本発明では、n形III−V族化合物半導体層にマグネシウム(Mg)をカウンタードーピングして高抵抗半導体層を形成する方法とは全く相違し、元来、p形のリン化硼素半導体層に、p形不純物であるマグネシウム(Mg)をドーピングして高抵抗のリン化硼素層を気相成長させる。p形リン化硼素層へのマグネシウム(Mg)の添加源として、ビスーシクロペンタジエニルマグネシウム(bis−(C5H5)2Mg)を例示できる。リン化硼素層へのbis−(C5H5)2Mgを使用したドーピングにあっては、マグネシウム(Mg)源の供給量に応じて、リン化硼素層内のMg原子の濃度は図1に示す様に略直線的に増加する。高抵抗のリン化硼素層を形成するために、リン化硼素層内のMg原子濃度が1×1019原子/cm−3〜1×1020原子/cm−3となる様に、Mgをドーピングするのが好適である。1018原子cm−3/程度の低濃度のマグネシウム(Mg)のドーピングでは、例え、Mgがアクセプタとして作用すると云えども、充分に高抵抗ではないp形のリン化硼素層が残置されるのみである。リン化硼素層内のMgの原子濃度は一般の2次イオン質量分析法(SIMS)やオージェ(Auger)分光分析法等に依り定量できる。
【0012】
III−V族化合物半導体についてp形不純物である第II族の元素の中で、マグネシウム(Mg)は高抵抗のリン化硼素層を与えるに最も有効である。マグネシウム(Mg)は硼素と、化学式:MgB2、或いは化学式:MgB6等で表わされる揮発性の硼化マグネシウム化合物を容易に形成するからである(「データブック高融点化合物便覧」(昭和52年12月20日、(有)日・ソ通信社発行)、122頁参照)。このため、リン化硼素層の気相成長と同時にマグネシウム(Mg)を添加することに依り、Mgはリン化硼素層を構成する硼素と化合して硼素と共に揮散し、その結果、多量の硼素の空孔をリン化硼素層内に生成させることができる。そして、生成した硼素空孔をリン原子が占有することに因り多量のドナーが発生し、このドナーは、アンドープ状態でリン化硼素層内に存在するアクセプタとMgの添加に因り発生したアクセプタとを電気的に補償して、高抵抗のリン化硼素層をもたらすに貢献する。本発明に依るマグネシウム(Mg)をドーピングする手段に依れば、室温での比抵抗(=抵抗率)を1×104Ω・cm以上とする高抵抗のリン化硼素層を気相成長できる。
【0013】
リン化硼素層を結晶基板上に製造する別の方法として、高抵抗層となすためのp形のリン化硼素層は、結晶基板上に形成した硼素とリンとを含む非晶質層を下地層として、その非晶質層に接合させて形成できる。非晶質層は、結晶基板とp形リン化硼素層との格子ミスマッチ(mismatch)を解消して、ミスフィット(misfit)転位等の結晶欠陥密度の少ない良好な結晶性のp形リン化硼素層をもたらす作用を有する。また、非晶質層を構成する硼素とリンは、p形リン化硼素層を気相成長させる際の「成長核」(西永 頌著、「結晶成長の基礎」((株)培風館、 1997年6月23日発行初版)、第2章参照)を提供する役目を果たし、間隙の無い連続なp形リン化硼素層をもたらすに貢献できる。特に、硼素をリンに比較して化学量論的に富裕に含んでなる非晶質層は、p形リン化硼素層を気相成長させるに特に好適となる。硼素を富裕とする非晶質層は、化学当量的にリンが不足しているため、アクセプタとして作用できるリン空孔を過多に含んでいる。このため、硼素を富裕に含む非晶質層は、結晶基板との格子ミスマッチの緩和作用を充分に発揮できるに加え、リン空孔の過剰さを上層のリン化硼素層に継続してもたらし、アンドープ状態でp形のリン化硼素層を確実にもたらすに効果を奏する。硼素を過多とする非晶質層は、750℃以上1200℃以下の温度で、特に安定して形成できる。非晶質層の層厚は2nm以上50nm以下とするのが好適である。ドナーの生成に関与する硼素空孔に比較して過多に存在するリン空孔の濃度は、例えばホール効果測定においてp形キャリア(正孔)濃度として計測される。硼素とリンとを含む非晶質層には、リン化硼素、リン化硼素・ガリウム(BXGa1−XP:0<X<1)、リン化硼素・アルミニウム・インジウム(BXAlYIn1−X−YP:0<X<1、0≦Y<1、0<X+Y≦1)等を例示できる。
【0014】
結晶基板上に非晶質層を気相成長させるに引き続き、高抵抗のリン化硼素層を同一の気相成長手段で形成することとすると、高抵抗のリン化硼素層を得るに利便となる。例えば、トリエチル硼素((C2H5)3B)を硼素源とし、ホスフィン(PH3)をリン源とする常圧(略大気圧)或いは減圧MOCVD法に依り、非晶質層とリン化硼素層とを連続して気相成長させる。特に、硼素とリンとを含む非晶質層をMOCVD法に依り気相成長させた後、引き続き、その非晶質層を気相成長させたのと同一のMOCVD気相成長装置を利用してリン化硼素層を気相成長させる手法は利便である。高抵抗のリン化硼素層を、750℃以上で且つ非晶質の下地層を気相成長させた温度以下の温度で形成することとすれば、単結晶のリン化硼素層を気相成長させるに好都合となる。750℃未満では、多結晶のリン化硼素層が得られ易い傾向にある。また、高抵抗のリン化硼素層を非晶質層を気相成長させた温度以下で気相成長させる手法に依れば、非晶質層が熱的損傷を被り変性するのを回避でき、従って、結晶性に優れる高抵抗のリン化硼素層を気相成長させられる利点がある。
【0015】
本発明の高抵抗のリン化硼素層は、種々の半導体素子を構成するに利用できる。例えば、絶縁性の結晶基板上に設けた高抵抗のリン化硼素層は、MESFETを構成するに際し、ドレイン(drain)電流の漏洩を抑制するための高抵抗の緩衝層として利用できる。また、2次元電子ガスを利用した電界効果型トランジスタ(TEGFET)を構成するに際し、緩衝層に加え、ショットキー(Schottky)ゲート(gate)電極を形成するためのゲート電極形成用層として利用できる。本発明に係わる高抵抗のリン化硼素層は、比較的に浅い準位を形成するマグネシウム(Mg)を利用しているため、深い不純物を添加して高抵抗となした従来のIII−V族化合物半導体層とは異なり、ドレイン電流等の経時的変化(drift)を抑制するに優位となる高抵抗層を提供できる。
【0016】
また本発明の高抵抗のリン化硼素層は、発光素子にあっては、LDの電流狭窄層をなす高抵抗層として活用できる。LEDでは、素子動作電流の発光部への短絡的な流通を阻止し、発光部の略全面に電流を拡散するための電流阻止層として好適に利用できる。例えば、上部クラッド層をなす窒化ガリウム(GaN)層をマグネシウム(Mg)をドーピングしつつ気相成長させた後、同じくMgをドーピングしつつ高抵抗のリン化硼素層を形成しておく。次にオーミック性電極を配置する予定の領域に限り、高抵抗のリン化硼素層を残存させる様に加工を施す。次に、インジウム・錫複合酸化物(ITO)膜等の良導性の透明導電膜で、露出させた上部クラッド層の表面及び残存させた高抵抗のリン化硼素層の表面を被覆する。次に、残存させた高抵抗のリン化硼素層の上方に透明導電膜に接触させてオーミック電極を設ける。この様な構成とすると、電極より供給される動作電流は、高抵抗リン化硼素層により下方の発光部への垂直方向の流通を阻止され、透明導電膜を介して水平方向に優先的に流通される。このため、発光部の広範囲に動作電流を拡散でき、発光強度の高いLEDを提供できる。
【0017】
また、本発明のマグネシウム(Mg)をドーピングして高抵抗となしたリン化硼素層は、例えばストライプ(stripe)構造型のLDを構成するに際し(伊藤 良一、中村 道治編著、「半導体レーザ」((株)培風館、1997年10月30日発行初版第6刷)、118〜121頁参照)、電流狭窄層として有効に利用できる。マグネシウムをドーピングした高抵抗のリン化硼素層を電流狭窄層として備えたLDは例えば、次の手順で構成する。先ず、単一或いは多重の量子井戸(QW)等からなる発光層上の上部クラッド層の表面に、マグネシウムをドーピングしつつ、リン化硼素層を気相成長させる。気相成長させた高抵抗のリン化硼素層を、上部クラッド層にオーミック性接触する電極を形成する予定の領域に限り、帯状に除去する。帯状に除去する領域は、一般には、幅が3×10−4cm〜3×10−3cmであり、長さを共振器長と略同等とするストライプ状の領域である。次に、ストライプ状に開口させた領域を含めて、高抵抗のリン化硼素層の表面をオーミック電極で被覆してLDを構成する。オーミック電極より供給されるLDを駆動させるための素子動作電流は、高抵抗のリン化硼素層により通流する領域を狭窄され、ストライプ状に開口した領域に限り集中的に流通することなり、高密度の電流を上部クラッド層を介して発光層に注入されることとなる。特に本発明では、窒化ガリウム(GaN)のa軸格子定数(≒0.319nm)に略一致する格子面間隔(リン化硼素の{110}結晶面の間隔が約0.321nmと略同等である。)を有するリン化硼素層から電流狭窄層を構成しているため、窒化アルミニウム・ガリウムからなる上部クラッド層上には、ミスフィット転位等の結晶欠陥の少ない電流狭窄層を形成することができ、層中の転位が関与した耐圧不良の少ないLDを提供できる。
【0018】
【作用】
本発明のマグネシウム(Mg)を添加しつつ高抵抗のリン化硼素層を気相成長させる手段において、リン化硼素層に添加されたMgは、アンドープでp形のリン化硼素層の内部に、リン空孔の関与したアクセプタを電気的に補償することが可能な硼素の空孔を発生させる作用を有する。
【0019】
【実施例】
(第1実施例)
マグネシウム(Mg)をドーピングした高抵抗のリン化硼素層を緩衝層として用いて、窒化ガリウム(GaN)系MESFET用途の積層構造体を構成する場合を例にして、本発明の内容を具体的に説明する。
【0020】
GaN系MESFETを構成するために利用できる積層構造体1Aの断面構造を図2に模式的に示す。結晶基板101は、抵抗率を10Ω・cm以上とするアンドープで高抵抗の{111}面を有する珪素(Si)単結晶とした。基板101の表面には、トリエチル硼素((C2H5)3B)/ホスフィン(PH3)/水素(H2)反応系常圧(略大気圧)MOCVD成長手段を利用して、1025℃で硼素とリンとを含む非晶質層102を形成した。非晶質層102を気相成長させる際のV/III比率(=PH3/(C2H5)3B供給濃度比率)は16とした。非晶質層102の層厚は約10nmとした。硼素源としたトリエチル硼素の気相成長領域への供給を一旦、停止して非晶質層102の気相成長を終了した。
【0021】
一方、リン源の気相成長領域への供給を継続しつつ、ホスフィン(PH3)と水素(H2)との混合雰囲気内でSi単結晶基板101の温度を1025℃から850℃に低下させた。然る後、硼素源を再び気相成長領域に供給して、非晶質層102に接合させて緩衝層となる高抵抗のリン化硼素層103の気相成長を開始した。リン化硼素層103の気相成長時には、アンドープ状態で約2.0×1019cm−3のキャリア(正孔)濃度のp形の導電層が得られる様に、V/III比率を1296に設定した。この気相成長条件下において高抵抗層を得るために、マグネシウム(Mg)をドーピングした。Mgのドーピング源にはビスシクロペンタジエニルマグネシウム(bis−(C5H5)2Mg)を使用した。硼素との揮発性化合物の生成に因り、硼素空孔の関与したドナーを高濃度に発生させるために、リン化硼素層内のMg原子濃度が約1×1020原子/cm3となる様に、マグネシウムを添加した。これより、室温での抵抗率を約2×104Ω・cmとする高抵抗のリン化硼素層103を得た。高抵抗のリン化硼素層103の層厚は約100nmとした。硼素源及びリン源並びにマグネシウム源の気相成長領域への供給を停止して、高抵抗のリン化硼素層の気相成長を終了させた。水素ガスは継続して気相成長領域に流通させておいた。
【0022】
次に、Si単結晶基板101の温度を850℃に保持しつつ、非晶質層102と高抵抗のリン化硼素層103とを気相成長させたと同一のMOCVD気相成長装置内でアンドープでn形の窒化ガリウム(GaN)層104を気相成長させた。窒化ガリウム層104は、トリメチルガリウム((CH3)3Ga)/アンモニア(NH3)/H2反応系常圧MOCVD法で気相成長させた。高抵抗のリン化硼素層103の表面をなす{111}−結晶面に交差するリン化硼素の{110}−結晶面の格子面間隔(≒0.321nm)とウルツ鉱結晶型(Wurtzite)のGaNのa軸格子定数(≒0.319nm)とが略合致することから、窒化ガリウム層104は{0001}−結晶面から構成される結晶層となった。MESFETの活性層(channel)層としての利用を考慮して、低いキャリア(電子)濃度のn形窒化ガリウム層104を得るべく、V/III比率は約1.2×104に設定した。アンドープでn形の窒化ガリウム層104のキャリア濃度は約2×1016cm−3で、層厚は約50nmとした。また、緩衝層のマグネシウム(Mg)をドープした高抵抗のリン化硼素層103との良好な格子面間隔の整合性により、窒化ガリウム層104の室温での電子移動度は約660cm2/V・sとなった。
【0023】
気相成長領域へのトリメチルガリウムの供給を停止して、窒化ガリウム層104の気相成長を終了した。その後、同一のMOCVD気相成長装置を使用して、850℃で再度、マグネシウム(Mg)ドープの高抵抗のリン化硼素層105を形成した。高抵抗のリン化硼素層105の気相成長条件は、緩衝層として利用する高抵抗のリン化硼素層103の場合と同一とした。層内のマグネシウム(Mg)の原子濃度も上記の高抵抗のリン化硼素層103と略同一の抵抗率を得るために、約1×1020原子/cm3とした。但し、層厚は50nmとした。その後、硼素源の気相成長領域への供給を停止して、高抵抗のリン化硼素層105の気相成長を終了した。Si単結晶基板101の温度が約600℃に降下する迄、ホスフィンを流通し続け、高抵抗のリン化硼素層105の表面からのリンの揮散を抑制した。約600℃でホスフィンの供給を停止して、水素ガスの雰囲気内で室温近傍の温度迄、自然に冷却した。これより、マグネシウムをドーピングした高抵抗のリン化硼素層103を緩衝層として、n形窒化ガリウム層104を活性層として、また高抵抗のリン化硼素層105をショットキ−接合電界効果型トランジスタのゲート電極形成層として利用した積層構造体1Aを形成した。
【0024】
高抵抗の緩衝層をなすリン化硼素層103は、硼素とリンとを含む非晶質層102を下地層として、且つ、非晶質層102よりも低温で気相成長させたため、間隙の無い表面の平坦な連続層となった。リン化硼素層103の連続性及び表面の平坦性を反映して、窒化ガリウム層104は、空洞(void)(”Lattice Mismatched Thin Films”(The Minerals,Metals&Materials Society、1999)(ISBN No.0−87339−444−5)、177〜182頁参照)も無い連続膜となった。また、表面状態の良好な窒化ガリウム層104を介在させて気相成長させたため、リン化硼素層105の表面の平滑度は、rms(root mean square;仮想水平面からの高低差の2乗値の平均値の平方根値)にして約0.5nmと良好であった。
【0025】
(第2実施例)
本第2実施例では、高抵抗のリン化硼素層を緩衝層として備えた積層構造体からMESFETを構成する場合を例にして、本発明の内容を具体的に説明する。
【0026】
図3に本第2実施例に記載のMESFETの断面構造を模式的に示す。図2に既に掲示したのと同一の構成要素については、図3に同一の符号を付して示してある。
【0027】
第1実施例で作製した積層構造体1AをMOCVD気相成長装置より取り出した後、表面をなす高抵抗のリン化硼素層105を、一般的なフォトリソグラフィー技術を利用して加工し、ゲート(gate)電極107を形成する予定の領域に限り残置させた。次に、再び、MOCVD気相成長装置内にこの加工を施した積層構造体1Aを載置して、アンドープでn形のリン化硼素層106をオーミック電極を形成するためのオーミックコンタクト層として堆積した。n形リン化硼素層106は、上記の(C2H5)3B/PH3/H2反応系MOCVD法を利用して850℃で気相成長させた。n形リン化硼素層106のキャリア(電子)濃度は約1×1019cm−3とし、層厚は約150nmとした。硼素源の気相成長領域への供給を停止して、n形リン化硼素層106の成長を終了した後、高抵抗のリン化硼素層105の場合と同様な手法で室温まで冷却して、MESFET10用途の積層構造体1Bを形成した。
【0028】
冷却後、MOCVD気相成長装置より取り出した積層構造体1Bに一般的なフォトリソグラフィー技術を利用して、残置させた高抵抗のリン化硼素層105を被覆しているn形リン化硼素層106に限り除去し、高抵抗のリン化硼素層105の表面を露呈させたリセス(recess)部108を形成した。リセス部108の底面に在るゲート電極形成用のマグネシウム(Mg)をドープした高抵抗のリン化硼素層105とn形リン化硼素層106との高低差(段差)は約150nmとした。また、リセス部108の横幅は約1×10−3cmとした。
【0029】
リセス部108の底面にある高抵抗のリン化硼素層105の表面の中央よりややソース(source)電極109寄りにショットキー接触性のゲート電極107を一般的なパターニング技術とリフトオフ(lift−off)技法に依り形成した。ゲート電極107は、高抵抗のリン化硼素層105の表面に接触する側をチタン(Ti)としたTi/白金(Pt)/金(Au)の3層重層構造から構成した。ゲート長は約1.5×10−4cmとした。また、リセス部108を除く領域に互いに対向させて残置させたn形リン化硼素層106の表面上には、n形リン化硼素層106に接する側に金・ゲルマニウム(Au・Ge)合金膜を配置したAu・Ge/ニッケル(Ni)/Auの3層重層構造からなるオーミック接触性のソース電極109及びドレイン(drain)電極110を各々、配置した。このようにしてMESFETを構成した。ソース電極109とドレイン電極110との水平距離は、リセス部108の横幅と略同等の約1×10−3cmとした。
【0030】
上記のようにして本第2実施例で作製したMESFETでは、n形窒化ガリウム層104からなる活性層を、マグネシウム(Mg)をドープして高抵抗となしたリン化硼素層103上に設ける構成を備えているため、ドレイン電流の緩衝層への漏洩が抑制されていた。このため、ドレイン電圧の増加に因る飽和ソース・ドレイン電流(所謂、Idss)の顕著な増加も認められず、ゲートピンチオフ(pinch−off)電圧は約12.4ボルト(V)となった(但し、ソース・ドレイン電流(所謂、Ids)を5×10−6Aとした場合)。また、III−V族化合物半導体で比較的に”浅い”アクセプタ準位を形成するとされるマグネシウム(Mg)を添加した高抵抗のリン化硼素層103を緩衝層としたため、ドレイン電流に緩和時間の長い経時的な変化(drift)は認められなかった。ドレイン電圧を5Vとした際に得られる室温での相互コンダクタンス(所謂、gm)は、単位ゲート長(mm)あたりにして約10ミリシーメンス(mS)/mmの高きに達した。ゲート電圧(所謂、Vg)の増加に因りゲートピンチオフ電圧の近傍では、gmの若干の低下が認められたが、8mS/mmの高値を維持できる高性能のMESFETが提供された。
【0031】
【発明の効果】
本発明に依れば、結晶基板に高抵抗のリン化硼素層を気相成長手段に依り直接形成する、高抵抗のリン化硼素層の製造方法において、結晶基板の温度を1000℃以上で1200℃以下の範囲に保持して、不純物を故意に添加していないアンドープの状態でp形の伝導を呈するリン化硼素層を気相成長しつつ、同時に、”浅い”不純物準位を形成するマグネシウム(Mg)を添加して高抵抗のリン化硼素層を形成することとしたので、例えば、それを緩衝層として利用すれば、ドレイン電流の漏洩が少なく、ピンチオフ特性に優れ、尚且つ高い相互コンダクタンスを有するMESFETを構成するに効果を上げられる。
【0032】
また、マグネシウム(Mg)をドーピングした高抵抗のリン化硼素層を、750℃以上1200℃以下の温度で結晶基板上に形成した、硼素とリンとを含む、層厚を2nm以上で50nm以下とする非晶質の下地層に接合させて形成することとしたので、間隙の無い連続な高抵抗のリン化硼素層を形成できる。
【図面の簡単な説明】
【図1】マグネシウム(Mg)源の供給量とリン化硼素層内のMg原子濃度との関係を示す図である。
【図2】本発明の第1実施例に係る積層構造体の断面模式図である。
【図3】本発明の第2実施例に係るMESFETの断面模式図である。
【符号の説明】
1A 積層構造体
1B MESFET用途積層構造体
101 珪素単結晶基板
102 非晶質層
103 高抵抗のリン化硼素層(緩衝層)
104 窒化ガリウム層(活性層)
105 高抵抗のリン化硼素層(ゲート電極形成層)
106 n形リン化硼素層(オーミックコンタクト層)
107 ゲート電極
108 リセス部
109 ソース電極
110 ドレイン電極[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention can be effectively used for, for example, blocking leakage of operating current when configuring a field effect transistor (FET), or a current blocking layer or the like when configuring a light emitting element such as a light emitting diode (LED). The present invention relates to a novel technique for producing a high-resistance boron phosphide layer by a vapor phase growth means, which can be suitably used as a semiconductor device.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a high-resistance group III-V compound semiconductor layer exhibiting electrical insulation and having high resistance has been used as, for example, a buffer layer of a Schottky junction field effect transistor (MESFET). (See J. Crystal Growth, 55 (1981), pp. 255-262). For example, in a gallium nitride (GaN) -based MESFET, monomeric boron phosphide (BP), which is made to have a high resistance by intentionally adding oxygen (O) belonging to a group VI element of the element periodicity, is used. There is a technology example in which is used as a buffer layer. Further, in a light emitting diode (LED) in a blue band, oxygen is doped (doped) instead of a pn junction composed of n-type and p-type boron phosphide layers (see JP-A-10-242569). There is an example in which a current confinement layer is simply formed from the obtained high-resistance boron phosphide layer.
[0003]
Conventionally, a high-resistance boron phosphide layer doped with Group VI oxygen is conventionally formed of a boron compound containing an oxygen atom, for example, triethoxyborane ((C 2 H 5 O) 3 It is formed by vapor phase growth means using B)) as a boron source. Alternatively, it is formed by a metal organic chemical vapor deposition (MOCVD) means in a gaseous atmosphere containing a small amount of oxygen. The resistivity (specific resistance) at room temperature of the oxygen-added boron phosphide layer obtained by these conventional vapor phase growth techniques is 1 × 10 4 It remains below ohm-cm (unit: Ω-cm).
[0004]
In addition to means for forming a high-resistance semiconductor layer by adding an impurity capable of forming a deep level in a III-V group compound semiconductor such as oxygen or chromium (Cr), a shallow level ( There may be a means for forming a shallow level, adding an impurity imparting conductivity, and forming a high-resistance layer by an electric compensation effect. For example, a p-type impurity imparting p-type conductivity is added to an n-type III-V compound semiconductor layer to electrically compensate for a residual donor by using an acceptor. This is a means for obtaining a high-resistance layer. Conversely, means for adding an n-type impurity to the p-type III-V compound semiconductor layer and compensating for the residual acceptor with a donor to form a high-resistance layer can also be considered. In addition, after the III-V compound semiconductor layer is vapor-phase grown, there may be a means for increasing the resistance by implanting ions of impurities of the opposite conductivity type to the layer.
[0005]
[Problems to be solved by the invention]
In the conventional technical means for obtaining a high-resistance boron phosphide layer by adding oxygen, the obtained resistivity is 1 × 10 3 as described above. 4 Ω · cm or less. The leakage of the operating current is further suppressed, and a high trans-conductance (g) is obtained. m In order to construct the FET of (1), it is necessary to use a boron phosphide layer having a higher resistance. In the FET, an impurity such as oxygen which forms a deep impurity level acts as a trap center and causes a temporal change in the drain current. . That is, the means for increasing the resistance by adding oxygen cannot sufficiently suppress the leakage of the drain current, is excellent in pinch-off characteristics, and has a high g-value. m However, a high-resistance boron phosphide layer that provides a high-FET with sufficient stability has not been achieved.
[0006]
Also, a technique of adding an impurity for imparting conductivity can be considered as one means for forming a high-resistance boron phosphide layer. However, boron phosphide grown in a vapor phase already has 10 20 cm -3 There is a large amount of vacancies to the extent or more. For example, a large amount of phosphorus vacancies are present in an undoped boron phosphide layer grown at a high temperature exceeding 1000 ° C., and boron occupies these vacancies. Is formed as a low resistance layer. It is actually difficult to electrically compensate the acceptor involved in the phosphorus vacancies present at a high concentration by adding an n-type impurity to form a high resistance layer. 10 20 -10 21 cm -3 In order to generate high-concentration donors, it is necessary to add at least a higher n-type impurity, which only results in disordered crystals. A so-called counter-doping method of adding a large amount of n-type impurities to the p-type conductive layer and conversely adding p-type impurities to the n-type conductive layer is a method of counter-doping of boron or phosphorus existing at a high concentration. The specific boron phosphide in which the holes dominantly determine the conductivity type cannot be a sufficiently effective technical means for forming a high-resistance boron phosphide layer.
[0007]
SUMMARY OF THE INVENTION The present invention solves the problems of the prior art in view of the unique properties of boron phosphide semiconductors which contain boron and phosphorus as constituent elements, each of which is likely to generate volatile substances at high temperatures. It is an object of the present invention to provide a method for manufacturing a high-resistance boron phosphide layer which can be used for a (FET), a light-emitting element, and the like on a crystal substrate.
[0008]
[Means for Solving the Problems]
That is, the present invention
(1) In a method for manufacturing a boron phosphide layer in which a boron phosphide (BP) layer is formed directly on a crystal substrate by vapor phase growth means, the temperature of the crystal substrate is maintained in a range of 1000 ° C. to 1200 ° C. And forming a high-resistance boron phosphide layer by adding magnesium (Mg) to the boron phosphide layer exhibiting p-type conductivity in an undoped state. Production method.
(2) In a method for producing a boron phosphide layer formed by bonding a boron phosphide layer to an amorphous underlayer formed on a crystal substrate by a vapor phase growth means, the temperature of the crystal substrate is set to 750 ° C. or higher. In addition, while maintaining the temperature of the amorphous underlayer at a temperature equal to or lower than the vapor growth temperature, magnesium (Mg) is added to the boron phosphide layer exhibiting p-type conductivity in an undoped state to provide high-resistance phosphide. A method for producing a boron phosphide layer, comprising forming a boron layer.
(3) An amorphous underlayer containing boron (B) and phosphorus (P), which is directly grown on a crystal substrate at a temperature of 750 ° C. or more and 1200 ° C. or less, and has a layer thickness of 2 nanometers ( (2) The method for producing a boron phosphide layer according to the above (2), wherein the layer is not less than 50 nm and not more than 50 nm.
(4) The production of the boron phosphide layer according to the above (2) or (3), wherein the high resistance boron phosphide layer and the amorphous underlayer are formed by the same vapor phase growth means. Method.
(5) A boron phosphide-based semiconductor device comprising a high-resistance boron phosphide layer formed by the method according to any one of the above (1) to (4).
(6) The phosphorus according to (5), wherein the boron phosphide-based semiconductor element is a field effect transistor (FET) in which an active layer is provided above a high resistance boron phosphide layer. Boronide semiconductor element.
(7) The boron phosphide-based semiconductor element is a Schottky junction field effect transistor in which a Schottky-junction metal gate electrode is provided by being joined to a high-resistance boron phosphide layer. The boron phosphide-based semiconductor device according to the above (5) or (6).
(8) The boron phosphide-based semiconductor element is a light-emitting element in which an ohmic electrode made of a metal material having ohmic contact is provided above a high-resistance boron phosphide layer. A boron phosphide-based semiconductor device according to 5).
(9) The boron phosphide-based semiconductor element includes a high-resistance boron phosphide layer as a current confinement layer for narrowing a flow path of an element operation current supplied from the ohmic contact electrode to the light emitting layer. The boron phosphide-based semiconductor device according to the above (8), which is a laser diode.
(10) The light-emitting diode in which the boron phosphide-based semiconductor element includes a high-resistance boron phosphide layer as a current blocking layer for preventing a forward current from flowing to a projection region of the ohmic contact electrode. (8) The boron phosphide-based semiconductor device according to the above (8).
It is.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
The boron phosphide layer of the present invention is grown on a substrate made of a conductive or insulating crystal having heat resistance at a high temperature. For a boron phosphide-based light-emitting element such as an LED or LD, a conductive crystal such as silicon (Si) single crystal, silicon carbide (SiC), or gallium nitride (GaN) is preferably used as a substrate because of easy arrangement of ohmic electrodes. Available to Insulating sapphire (α-Al 2 O 3 Single crystals) and other oxide single crystals can be used as a crystal substrate for FET applications. Means for vapor-phase growing a boron phosphide layer on these crystal substrates include a halogen method, a hydride method, a molecular beam epitaxial (MBE) method, and a MOCVD method. Triethyl boron ((C 2 H 5 ) 3 The MOCVD method using an organic boron compound such as B) as a boron source is a convenient means because an amorphous boron phosphide layer can be vapor-phase grown at a relatively low temperature.
[0010]
The temperature at which the boron phosphide layer is directly vapor-grown on a crystal substrate as described above is in the range of 1000 ° C. or more and 1200 ° C. or less. In the present invention, it is based on vapor-phase growth of a boron phosphide layer having p-type conductivity in an undoped state in which impurities are not intentionally added. At high temperatures above 1200 ° C, B 13 P 2 (See J. Am. Ceramic Soc., 47 (1) (1964), pp. 44-46), which is inconvenient for obtaining monomeric boron phosphide. The main vapor growth conditions of the vapor growth temperature and the V / III ratio are 1 × 10 19 cm -3 ~ 1 × 10 20 cm -3 It is preferable to set so that a carrier (hole) concentration within the range described above can be obtained. The higher the vapor phase growth temperature, the higher the obtained carrier (hole) concentration. The V / III ratio is the concentration ratio of the phosphorus source to the boron source during vapor phase growth. The carrier concentration can be measured by the usual Hall effect.
[0011]
In the present invention, a high-resistance boron phosphide layer is vapor-deposited by intentionally doping magnesium (Mg) under the condition that a p-type boron phosphide layer can be vapor-phase grown in an undoped state. Magnesium is a typical p-type impurity for III-V compound semiconductors (see "III-V compound semiconductors" (May 20, 1994, first edition issued by Baifukan Co., Ltd.), pp. 73-77). . The present invention is completely different from the method of forming a high-resistance semiconductor layer by counterdoping magnesium (Mg) into an n-type III-V compound semiconductor layer. A high resistance boron phosphide layer is vapor-phase grown by doping magnesium (Mg) which is a p-type impurity. As a source of addition of magnesium (Mg) to the p-type boron phosphide layer, bis-cyclopentadienyl magnesium (bis- (C 5 H 5 ) 2 Mg). Bis- (C to boron phosphide layer 5 H 5 ) 2 In doping using Mg, the concentration of Mg atoms in the boron phosphide layer increases substantially linearly as shown in FIG. 1 according to the supply amount of the magnesium (Mg) source. In order to form a high-resistance boron phosphide layer, the concentration of Mg atoms in the boron phosphide layer is 1 × 10 19 Atom / cm -3 ~ 1 × 10 20 Atom / cm -3 It is preferable to dope Mg so that 10 18 Atom cm -3 Doping with magnesium (Mg) at a low concentration of about / only leaves a p-type boron phosphide layer that is not sufficiently high in resistance, even though Mg acts as an acceptor. The atomic concentration of Mg in the boron phosphide layer can be determined by general secondary ion mass spectrometry (SIMS), Auger spectroscopy, or the like.
[0012]
Of the Group II elements that are p-type impurities for Group III-V compound semiconductors, magnesium (Mg) is most effective in providing a high resistance boron phosphide layer. Magnesium (Mg) is boron and has the chemical formula: MgB 2 Or the chemical formula: MgB 6 (See "Data Book Handbook of High Melting Compounds" (December 20, 1977, published by Nippon Soso Communication Co., Ltd.), p. 122). reference). Therefore, by adding magnesium (Mg) at the same time as the vapor phase growth of the boron phosphide layer, Mg is combined with the boron constituting the boron phosphide layer and volatilizes together with boron. As a result, a large amount of boron is removed. Voids can be created in the boron phosphide layer. Then, a large amount of donors are generated due to the occupation of the generated boron vacancies by the phosphorus atoms, and the donors combine the acceptor existing in the boron phosphide layer in an undoped state with the acceptor generated due to the addition of Mg. It electrically compensates and contributes to providing a high resistance boron phosphide layer. According to the magnesium (Mg) doping means according to the present invention, the specific resistance (= resistivity) at room temperature is 1 × 10 4 A high-resistance boron phosphide layer having a resistance of Ω · cm or more can be vapor-phase grown.
[0013]
As another method of manufacturing a boron phosphide layer on a crystal substrate, a p-type boron phosphide layer for forming a high-resistance layer is formed by forming an amorphous layer containing boron and phosphorus formed on a crystal substrate underneath. The ground layer can be formed by bonding to the amorphous layer. The amorphous layer eliminates the lattice mismatch between the crystal substrate and the p-type boron phosphide layer, and has good crystallinity p-type boron phosphide having a low density of crystal defects such as misfit dislocations. Has the effect of providing a layer. Further, boron and phosphorus constituting the amorphous layer are used as a “growth nucleus” for vapor phase growth of a p-type boron phosphide layer (Akira Nishinaga, “Basics of Crystal Growth” (Baifukan Co., Ltd., 1997) The first edition published on June 23), see Chapter 2), and can contribute to providing a continuous p-type boron phosphide layer without gaps. In particular, an amorphous layer containing boron in a stoichiometrically rich amount compared to phosphorus is particularly suitable for vapor-phase growth of a p-type boron phosphide layer. The amorphous layer enriched with boron has a stoichiometrically insufficient amount of phosphorus, and therefore contains an excessive amount of phosphorus vacancies that can act as acceptors. Therefore, the amorphous layer containing boron abundantly can sufficiently exert the action of alleviating the lattice mismatch with the crystal substrate, and also continuously brings excess phosphorus vacancies to the upper boron phosphide layer, This is effective in reliably providing a p-type boron phosphide layer in an undoped state. The amorphous layer containing excess boron can be formed particularly stably at a temperature of 750 ° C. to 1200 ° C. The thickness of the amorphous layer is preferably 2 nm or more and 50 nm or less. The concentration of phosphorus vacancies present in excess as compared with boron vacancies involved in the generation of donors is measured, for example, as a p-type carrier (hole) concentration in Hall effect measurement. The amorphous layer containing boron and phosphorus includes boron phosphide, boron phosphide / gallium (B X Ga 1-X P: 0 <X <1), boron phosphide / aluminum / indium (B X Al Y In 1-XY P: 0 <X <1, 0 ≦ Y <1, 0 <X + Y ≦ 1).
[0014]
It is convenient to obtain a high-resistance boron phosphide layer by forming a high-resistance boron phosphide layer by the same vapor-phase growth means after vapor-phase growth of an amorphous layer on a crystal substrate. . For example, triethyl boron ((C 2 H 5 ) 3 B) as a boron source and phosphine (PH 3 The amorphous layer and the boron phosphide layer are successively vapor-phase grown by the atmospheric pressure (substantially atmospheric pressure) or reduced pressure MOCVD method using) as a phosphorus source. In particular, after the amorphous layer containing boron and phosphorus is vapor-phase grown by the MOCVD method, subsequently, the same MOCVD vapor-phase growth apparatus as used for the vapor-phase growth of the amorphous layer is used. The technique of vapor-phase growing a boron phosphide layer is convenient. If the high-resistance boron phosphide layer is formed at a temperature of 750 ° C. or higher and a temperature lower than the temperature at which the amorphous underlayer is vapor-phase grown, the single crystal boron phosphide layer is vapor-phase grown. It will be convenient. When the temperature is lower than 750 ° C., a polycrystalline boron phosphide layer tends to be easily obtained. In addition, according to the technique of growing the high-resistance boron phosphide layer at a temperature equal to or lower than the temperature at which the amorphous layer is vapor-phase grown, the amorphous layer can be prevented from being thermally damaged and denatured, Therefore, there is an advantage that a high-resistance boron phosphide layer having excellent crystallinity can be grown in a vapor phase.
[0015]
The high-resistance boron phosphide layer of the present invention can be used to form various semiconductor devices. For example, a high-resistance boron phosphide layer provided on an insulating crystal substrate can be used as a high-resistance buffer layer for suppressing leakage of a drain current when forming a MESFET. Further, when configuring a field effect transistor (TEGFET) using a two-dimensional electron gas, it can be used as a gate electrode forming layer for forming a Schottky gate electrode in addition to a buffer layer. Since the high-resistance boron phosphide layer according to the present invention utilizes magnesium (Mg) which forms a relatively shallow level, a conventional III-V group which has a high resistance by adding a deep impurity is used. Unlike a compound semiconductor layer, a high-resistance layer which is superior in suppressing a temporal change (drift) of a drain current or the like can be provided.
[0016]
The high-resistance boron phosphide layer of the present invention can be used as a high-resistance layer constituting a current confinement layer of an LD in a light-emitting element. In the LED, the short-circuit flow of the element operating current to the light emitting portion is prevented, and the LED can be suitably used as a current blocking layer for diffusing the current over substantially the entire surface of the light emitting portion. For example, a gallium nitride (GaN) layer serving as an upper clad layer is vapor-phase grown while doping with magnesium (Mg), and then a high-resistance boron phosphide layer is formed while also doping with Mg. Next, processing is performed so as to leave a high-resistance boron phosphide layer only in a region where an ohmic electrode is to be arranged. Next, the exposed surface of the upper clad layer and the surface of the remaining high-resistance boron phosphide layer are covered with a highly conductive transparent conductive film such as an indium-tin composite oxide (ITO) film. Next, an ohmic electrode is provided above the remaining high resistance boron phosphide layer in contact with the transparent conductive film. With this configuration, the operating current supplied from the electrode is prevented from flowing in the vertical direction to the light emitting portion below by the high-resistance boron phosphide layer, and preferentially flows in the horizontal direction via the transparent conductive film. Is done. For this reason, the operating current can be spread over a wide range of the light emitting section, and an LED with high light emission intensity can be provided.
[0017]
Further, the boron phosphide layer of the present invention which is doped with magnesium (Mg) to have a high resistance is used for forming a stripe type LD, for example, in "Structure LD" (edited by Ryoichi Ito and Michiharu Nakamura, "Semiconductor Laser"). (See Baifukan Co., Ltd., first edition, sixth edition, published on October 30, 1997), pp. 118-121), which can be effectively used as a current constriction layer. An LD including a magnesium-doped high-resistance boron phosphide layer as a current confinement layer is formed, for example, by the following procedure. First, a boron phosphide layer is vapor-grown on the surface of the upper cladding layer on the light emitting layer composed of single or multiple quantum wells (QW) while doping with magnesium. The vapor-grown high-resistance boron phosphide layer is removed in a strip shape only in a region where an electrode to be in ohmic contact with the upper cladding layer is to be formed. The area to be strip-shaped is generally 3 × 10 -4 cm ~ 3 × 10 -3 cm and is a stripe-shaped region whose length is substantially equal to the length of the resonator. Next, an LD is formed by covering the surface of the high-resistance boron phosphide layer including the region opened in a stripe shape with an ohmic electrode. The element operating current supplied from the ohmic electrode for driving the LD is narrowed in the region through which the high-resistance boron phosphide layer flows, and intensively flows only in the region opened in a stripe shape. A current of a density is injected into the light emitting layer via the upper cladding layer. In particular, in the present invention, the lattice spacing (the spacing between the {110} crystal planes of boron phosphide) which is substantially equal to the a-axis lattice constant ({0.319 nm) of gallium nitride (GaN) is substantially equal to about 0.321 nm. ), The current confinement layer is composed of a boron phosphide layer, so that a current confinement layer having few crystal defects such as misfit dislocations can be formed on the upper cladding layer made of aluminum / gallium nitride. In addition, it is possible to provide an LD with less withstand voltage failure involving dislocations in the layer.
[0018]
[Action]
In the means for vapor-phase growing a high-resistance boron phosphide layer while adding magnesium (Mg) according to the present invention, Mg added to the boron phosphide layer contains undoped p-type boron phosphide inside the layer. It has the function of generating boron vacancies capable of electrically compensating for acceptors involving phosphorus vacancies.
[0019]
【Example】
(First embodiment)
The content of the present invention will be specifically described by taking, as an example, a case where a high-resistance boron phosphide layer doped with magnesium (Mg) is used as a buffer layer to form a stacked structure for a gallium nitride (GaN) -based MESFET. explain.
[0020]
FIG. 2 schematically shows a cross-sectional structure of a laminated structure 1A that can be used for forming a GaN-based MESFET. Crystal substrate 101 was an undoped high-resistance silicon (Si) single crystal having a {111} plane with a resistivity of 10 Ω · cm or more. On the surface of the substrate 101, triethyl boron ((C 2 H 5 ) 3 B) / phosphine (PH 3 ) / Hydrogen (H 2 A) Amorphous layer 102 containing boron and phosphorus was formed at 1025 ° C. using MOCVD growth means at normal pressure (substantially atmospheric pressure). V / III ratio (= PH) when the amorphous layer 102 is grown by vapor phase 3 / (C 2 H 5 ) 3 B supply concentration ratio) was set to 16. The thickness of the amorphous layer 102 was about 10 nm. The supply of triethylboron as a boron source to the vapor phase growth region was once stopped to terminate the vapor phase growth of the amorphous layer 102.
[0021]
On the other hand, the phosphine (PH 3 ) And hydrogen (H 2 ), The temperature of the Si single crystal substrate 101 was lowered from 1025 ° C. to 850 ° C. Thereafter, the boron source was again supplied to the vapor phase growth region, and joined to the amorphous layer 102 to start vapor phase growth of the high resistance
[0022]
Next, while maintaining the temperature of the Si single crystal substrate 101 at 850 ° C., the amorphous layer 102 and the high-resistance
[0023]
The supply of trimethylgallium to the vapor phase growth region was stopped, and the vapor phase growth of the
[0024]
The
[0025]
(Second embodiment)
In the second embodiment, the contents of the present invention will be specifically described by taking as an example a case where a MESFET is formed from a laminated structure having a high-resistance boron phosphide layer as a buffer layer.
[0026]
FIG. 3 schematically shows a cross-sectional structure of the MESFET according to the second embodiment. The same components as those already shown in FIG. 2 are denoted by the same reference numerals in FIG.
[0027]
After taking out the laminated structure 1A produced in the first embodiment from the MOCVD vapor deposition apparatus, the surface of the high-resistance
[0028]
After cooling, the n-type
[0029]
A
[0030]
In the MESFET fabricated in the second embodiment as described above, the active layer composed of the n-type
[0031]
【The invention's effect】
According to the present invention, in a method for manufacturing a high-resistance boron phosphide layer in which a high-resistance boron phosphide layer is directly formed on a crystal substrate by a vapor phase growth means, the temperature of the crystal substrate is set to 1000 ° C. or higher and 1200 Magnesium which forms a "shallow" impurity level while vapor-phase growing a boron phosphide layer exhibiting p-type conduction in an undoped state in which impurities are not intentionally added while being kept at a temperature of not more than ℃. (Mg) is added to form a high-resistance boron phosphide layer. For example, if it is used as a buffer layer, leakage of drain current is small, pinch-off characteristics are excellent, and high mutual conductance is obtained. The effect can be improved in configuring a MESFET having the following.
[0032]
Further, a high-resistance boron phosphide layer doped with magnesium (Mg) is formed on a crystal substrate at a temperature of 750 ° C. or more and 1200 ° C. or less, and contains boron and phosphorus and has a layer thickness of 2 nm or more and 50 nm or less. Since it is formed by bonding to an amorphous underlayer, a continuous high-resistance boron phosphide layer having no gap can be formed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a relationship between a supply amount of a magnesium (Mg) source and a Mg atom concentration in a boron phosphide layer.
FIG. 2 is a schematic sectional view of a laminated structure according to a first embodiment of the present invention.
FIG. 3 is a schematic sectional view of a MESFET according to a second embodiment of the present invention.
[Explanation of symbols]
1A laminated structure
1B MESFET laminated structure
101 silicon single crystal substrate
102 Amorphous layer
103 High resistance boron phosphide layer (buffer layer)
104 Gallium nitride layer (active layer)
105 High resistance boron phosphide layer (gate electrode formation layer)
106 n-type boron phosphide layer (ohmic contact layer)
107 Gate electrode
108 Recess
109 Source electrode
110 drain electrode
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205084A JP4122871B2 (en) | 2002-07-15 | 2002-07-15 | Method for producing boron phosphide layer and boron phosphide-based semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205084A JP4122871B2 (en) | 2002-07-15 | 2002-07-15 | Method for producing boron phosphide layer and boron phosphide-based semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004047847A true JP2004047847A (en) | 2004-02-12 |
JP4122871B2 JP4122871B2 (en) | 2008-07-23 |
Family
ID=31710477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002205084A Expired - Fee Related JP4122871B2 (en) | 2002-07-15 | 2002-07-15 | Method for producing boron phosphide layer and boron phosphide-based semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4122871B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005096355A1 (en) * | 2004-03-30 | 2005-10-13 | Showa Denko K.K | Compound semiconductor device, production method of compound semiconductor device and diode |
JP2005317947A (en) * | 2004-03-30 | 2005-11-10 | Showa Denko Kk | Compound semiconductor element, manufacturing method of compound semiconductor element, diode element |
US7365366B2 (en) * | 2003-01-06 | 2008-04-29 | Showa Denka K.K. | Boron phosphide-based semiconductor light-emitting device and production method thereof |
CN100461339C (en) * | 2004-03-30 | 2009-02-11 | 昭和电工株式会社 | Compound semiconductor element, manufacturing method of compound semiconductor element, diode element |
CN102365763A (en) * | 2009-04-08 | 2012-02-29 | 宜普电源转换公司 | Dopant diffusion modulation in gan buffer layers |
KR101845756B1 (en) * | 2016-09-29 | 2018-04-05 | 아주대학교산학협력단 | Preparing method for flexible device by controlling crystalline |
CN114695618A (en) * | 2022-05-30 | 2022-07-01 | 惠科股份有限公司 | Display panel and manufacturing method thereof |
-
2002
- 2002-07-15 JP JP2002205084A patent/JP4122871B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365366B2 (en) * | 2003-01-06 | 2008-04-29 | Showa Denka K.K. | Boron phosphide-based semiconductor light-emitting device and production method thereof |
US7488987B2 (en) * | 2003-01-06 | 2009-02-10 | Showa Denko K.K. | Boron phosphide-based semiconductor light-emitting device and production method thereof |
WO2005096355A1 (en) * | 2004-03-30 | 2005-10-13 | Showa Denko K.K | Compound semiconductor device, production method of compound semiconductor device and diode |
JP2005317947A (en) * | 2004-03-30 | 2005-11-10 | Showa Denko Kk | Compound semiconductor element, manufacturing method of compound semiconductor element, diode element |
KR100801372B1 (en) * | 2004-03-30 | 2008-02-05 | 쇼와 덴코 가부시키가이샤 | Compound semiconductor device, production mehtod of compound semiconductor device and diode |
CN100461339C (en) * | 2004-03-30 | 2009-02-11 | 昭和电工株式会社 | Compound semiconductor element, manufacturing method of compound semiconductor element, diode element |
US7573075B2 (en) | 2004-03-30 | 2009-08-11 | Showa Denko K.K. | Compound semiconductor device, production method of compound semiconductor device and diode |
CN102365763A (en) * | 2009-04-08 | 2012-02-29 | 宜普电源转换公司 | Dopant diffusion modulation in gan buffer layers |
JP2012523702A (en) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | Dopant diffusion modulation in GaN buffer layers |
KR101845756B1 (en) * | 2016-09-29 | 2018-04-05 | 아주대학교산학협력단 | Preparing method for flexible device by controlling crystalline |
CN114695618A (en) * | 2022-05-30 | 2022-07-01 | 惠科股份有限公司 | Display panel and manufacturing method thereof |
CN114695618B (en) * | 2022-05-30 | 2022-09-02 | 惠科股份有限公司 | Display panel and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4122871B2 (en) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6890791B2 (en) | Compound semiconductor substrates and method of fabrication | |
US7622398B2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
US7718450B2 (en) | Method for manufacturing nitride semiconductor device | |
US6797990B2 (en) | Boron phosphide-based semiconductor device and production method thereof | |
JP2007073873A (en) | Semiconductor element | |
JP4122871B2 (en) | Method for producing boron phosphide layer and boron phosphide-based semiconductor device | |
TW200414569A (en) | Group-III nitride semiconductor device, production method thereof and light-emitting diode | |
JP2001077414A (en) | Group iii nitride semiconductor light-emitting diode | |
JP4439400B2 (en) | Boron phosphide-based semiconductor light emitting device, manufacturing method thereof, and light emitting diode | |
JPH05243613A (en) | Light-emitting device and its manufacture | |
JP3603603B2 (en) | III-nitride semiconductor light emitting device substrate | |
JP3982070B2 (en) | Group III nitride semiconductor FET and manufacturing method thereof | |
JP4680431B2 (en) | Boron phosphide-based semiconductor device and manufacturing method thereof | |
JP3895266B2 (en) | BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE | |
JP3978581B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2000012896A (en) | Group iii nitride semiconductor element | |
JP2002246643A (en) | Group iii nitride semiconductor light emitting element and manufacturing method thereof | |
JP3646706B2 (en) | Boron phosphide-based semiconductor light-emitting diode and manufacturing method thereof | |
JP2001119105A (en) | Semiconductor light-emitting element | |
JP2003229601A (en) | Boron phosphide based semiconductor element, its manufacturing method and light emitting diode | |
JP3639275B2 (en) | Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode | |
JP2000004046A (en) | Iii compound semiconductor element | |
JPH09293854A (en) | Heavily doped semiconductor and its manufacture | |
JP2004153169A (en) | Method of manufacturing p-type boron phosphide semiconductor layer, compound semiconductor element, zener diode, and light emitting diode | |
JP2002305322A (en) | Group iii nitride semiconductor light emitting device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |