JP4122871B2

JP4122871B2 - Method for producing boron phosphide layer and boron phosphide-based semiconductor device

Info

Publication number: JP4122871B2
Application number: JP2002205084A
Authority: JP
Inventors: 隆宇田川
Original assignee: Showa Denko KK
Current assignee: Resonac Holdings Corp
Priority date: 2002-07-15
Filing date: 2002-07-15
Publication date: 2008-07-23
Anticipated expiration: 2022-07-15
Also published as: JP2004047847A

Description

【０００１】
【発明の属する技術分野】
本発明は、電界効果型トランジスタ（ＦＥＴ）を構成するに際し、動作電流の漏洩を遮断するなどに有効に利用でき、或いは、発光ダイオード（ＬＥＤ）等の発光素子を構成するに際し、電流阻止層等として好適に利用できる、高抵抗のリン化硼素層を気相成長手段に依り製造するための新規な技術に関する。
【０００２】
【従来の技術】
従来より、電気的な絶縁性を発揮する、抵抗の大きな高抵抗のＩＩＩ−Ｖ族化合物半導体層は、例えば、ショットキー（Ｓｃｈｏｔｔｋｙ）接合型電界効果トランジスタ（ＭＥＳＦＥＴ）の緩衝（ｂｕｆｆｅｒ）層として利用されている（Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ、５５（１９８１）、２５５〜２６２頁参照）。例えば、窒化ガリウム（ＧａＮ）系ＭＥＳＦＥＴでは、元素周期率の第ＶＩ族元素に属する酸素（Ｏ）を意識的に添加して高抵抗となした単量体のリン化硼素（ｂｏｒｏｎｍｏｎｏｐｈｏｓｐｈｉｄｅ；ＢＰ）を緩衝層として利用する技術例がある。また、青色帯の発光ダイオード（ＬＥＤ）にあっては、ｎ形及びｐ形のリン化硼素層からなるｐｎ接合からではなく（特開平１０−２４２５６９号参照）、酸素をドーピング（ｄｏｐｉｎｇ）して得た高抵抗のリン化硼素層から単純に電流狭窄層を構成する例がある。
【０００３】
第ＶＩ族の酸素を添加（ｄｏｐｉｎｇ）した高抵抗のリン化硼素層は、従来では、酸素原子を含む硼素化合物、例えばトリエトキシボラン（（Ｃ₂Ｈ₅Ｏ）₃Ｂ））を硼素原料として使用して、気相成長手段に依り形成されている。或いは、微量の酸素を混入させた気相雰囲気内で有機金属化学気相堆積（ＭＯＣＶＤ）手段に依り形成されている。これら従来の気相成長技術に依って得られる酸素を添加したリン化硼素層の室温での抵抗率（比抵抗）は、１×１０⁴オーム・センチメートル（単位Ω・ｃｍ）以下に留まっている。
【０００４】
酸素やクロム（Ｃｒ）等のＩＩＩ−Ｖ族化合物半導体にあって深い準位（ｄｅｅｐｌｅｖｅｌ）を形成し得る不純物を添加して高抵抗の半導体層を形成する手段に加えて、浅い準位（ｓｈａｌｌｏｗｌｅｖｅｌ）を形成し、導電性を付与する不純物を添加して、電気的補償効果に依り高抵抗層を形成する手段もあり得る。例えば、ｎ形のＩＩＩ−Ｖ族化合物半導体層に、ｐ形の伝導性を与えるｐ形不純物を添加して、アクセプタ（ａｃｃｅｐｔｏｒ）に依り残留ドナー（ｒｅｓｉｄｕａｌｄｏｎｏｒ）を電気的に補償（ｃｏｍｐｅｎｓａｔｉｏｎ）して高抵抗層を得る手段である。また、逆にｐ形のＩＩＩ−Ｖ族化合物半導体層にｎ形不純物を添加して、残留アクセプタをドナーで補償して高抵抗層を形成する手段も考慮できる。また、ＩＩＩ−Ｖ族化合物半導体層を気相成長させた後、同層とは逆の伝導形の不純物のイオンを注入して高抵抗となす手段もあり得る。
【０００５】
【発明が解決しようとする課題】
酸素を添加して高抵抗のリン化硼素層を得ようとする従来の技術手段では、得られる抵抗率は上記の如く１×１０⁴Ω・ｃｍ以下である。動作電流の漏洩（ｌｅａｋ）をより抑制して、高い相互コンダクタンス（ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ；ｇ_m）のＦＥＴを構成するためには、より高い抵抗のリン化硼素層を用いる必要がある。また、ＦＥＴにあって、酸素等の深い不純物準位を形成する不純物は、捕獲中心（ｔｒａｐｃｅｎｔｅｒ）として作用し、ドレイン（ｄｒａｉｎ）電流の経時的な変動（ｄｒｉｆｔ）を発生させる原因ともなっている。即ち、酸素を添加して高抵抗となす手段では、ドレイン電流の漏洩を充分に抑制することが出来ず、ピインチオフ（ｐｉｎｃｈ−ｏｆｆ）特性に優れ、ｇ_mの高いＦＥＴを充分に安定して与える高抵抗のリン化硼素層を帰結するに至っていない。
【０００６】
また、導電性を付与する不純物を添加する技術も、高抵抗のリン化硼素層を形成するための一手段と想到され得る。しかしながら、気相成長させたリン化硼素には、アンドープ状態で既に、１０²⁰ｃｍ^-3程度、或いはそれ以上に多量の空孔（ｖａｃａｎｃｙ）が存在している。例えば、１０００℃を超える高温で気相成長させたアンドープのリン化硼素層には、多量のリン空孔が存在し、この空孔を硼素が占有するため、リン化硼素層はｐ形の伝導を呈する低抵抗層となる。この様に高濃度に存在するリン空孔に関与したアクセプタを、ｎ形不純物を添加して電気的に補償して高抵抗層となすのは実際、困難である。１０²⁰〜１０²¹ｃｍ^-3と高濃度のドナーを発生させるためには、少なくともそれ以上のｎ形不純物を添加する必要があり、乱雑な結晶をもたらすのみとなる。ｐ形導電層に対し、多量のｎ形不純物を、逆にｎ形導電層にｐ形不純物を添加する、所謂、カウンタードーピング（ｃｏｕｎｔｅｒ−ｄｏｐｉｎｇ）手法は、高濃度に存在する硼素或いはリンの空孔が伝導形を支配的に決定する特異的なリン化硼素にあっては、高抵抗のリン化硼素層を形成するに充分に有効な技術手段とは成り得ていない。
【０００７】
本発明は、高温において何れも揮発性の物質を生成し易い硼素とリンとを構成元素として成るリン化硼素半導体の特異な性質に鑑みて、従来技術の問題点を解決し、電界効果型トランジスタ（ＦＥＴ）や発光素子等に用いることの出来る高抵抗のリン化硼素層を結晶基板上に製造する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
即ち、本発明は、
（１）リン化硼素（ＢＰ）層を気相成長手段に依り、結晶基板上に直接形成するリン化硼素層の製造方法において、結晶基板の温度を１０００℃以上１２００℃以下の範囲に保持して、アンドープ（ｕｎｄｏｐｅ）の状態でｐ形の伝導性を呈するリン化硼素層に、マグネシウム（Ｍｇ）を添加して高抵抗のリン化硼素層を形成することを特徴とするリン化硼素層の製造方法。
（２）リン化硼素層を気相成長手段に依り、結晶基板上に形成した非晶質の下地層に接合させて形成するリン化硼素層の製造方法において、結晶基板の温度を７５０℃以上且つ非晶質の下地層を気相成長させた温度以下に保持して、アンドープの状態でｐ形の伝導性を呈するリン化硼素層に、マグネシウム（Ｍｇ）を添加して高抵抗のリン化硼素層を形成することを特徴とするリン化硼素層の製造方法。
（３）非晶質の下地層が、７５０℃以上１２００℃以下の温度で結晶基板上に直接気相成長させた、硼素（Ｂ）とリン（Ｐ）とを含む、層厚が２ナノメータ（ｎｍ）以上５０ｎｍ以下の層であることを特徴とする上記（２）に記載のリン化硼素層の製造方法。
（４）高抵抗のリン化硼素層及び非晶質の下地層を、同一の気相成長手段により形成することを特徴とする上記（２）または（３）に記載のリン化硼素層の製造方法。
（５）上記（１）乃至（４）の何れか１項に記載の方法により形成された高抵抗のリン化硼素層を備えてなるリン化硼素系半導体素子。
（６）リン化硼素系半導体素子が、高抵抗のリン化硼素層の上方に、活性層を設けてなる電界効果型トランジスタ（ＦＥＴ）であることを特徴とする上記（５）に記載のリン化硼素系半導体素子。
（７）リン化硼素系半導体素子が、高抵抗のリン化硼素層に接合させて、ショットキー（Ｓｃｈｏｔｔｋｙ）接合性の金属ゲート電極を設けてなるショットキー接合電界効果型トランジスタであることを特徴とする上記（５）または（６）に記載のリン化硼素系半導体素子。
（８）リン化硼素系半導体素子が、高抵抗のリン化硼素層の上方に、オーミック（Ｏｈｍｉｃ）接触性の金属材料からなるオーミック電極を設けてなる発光素子であることを特徴とする上記（５）に記載のリン化硼素系半導体素子。
（９）リン化硼素系半導体素子が、高抵抗のリン化硼素層を、オーミック接触性電極から供給される素子動作電流の発光層への流通経路を狭窄するための電流狭窄層として備えているレーザダイオードであることを特徴とする上記（８）に記載のリン化硼素系半導体素子。
（１０）リン化硼素系半導体素子が、高抵抗のリン化硼素層を、オーミック接触性電極の射影領域へ順方向電流が流通するのを阻止する電流阻止層として備えている発光ダイオードであることを特徴とする上記（８）に記載のリン化硼素系半導体素子。
である。
【０００９】
【発明の実施の形態】
本発明のリン化硼素層は、高温で耐熱性を有する導電性或いは絶縁性の結晶からなる基板上に気相成長させる。ＬＥＤまたはＬＤ等のリン化硼素系発光素子には、オーミック電極の配置の容易さから、珪素（Ｓｉ）単結晶や炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の導電性結晶を基板として好適に利用できる。絶縁性のサファイア（α−Ａｌ₂Ｏ₃単結晶）や他の酸化物単結晶は、ＦＥＴ用途の結晶基板として利用できる。これらの結晶基板上にリン化硼素層を気相成長させる手段には、ハロゲン（ｈａｌｏｇｅｎ）法、ハイドライド（ｈｙｄｒｉｄｅ）法、分子線エピタキシャル（ＭＢＥ）法、及びＭＯＣＶＤ法を例示できる。比較的に低温で分解するトリエチル硼素（（Ｃ₂Ｈ₅）₃Ｂ）等の有機硼素化合物を硼素源とするＭＯＣＶＤ法は、比較的低温で非晶質のリン化硼素層を気相成長出来るため利便な手段である。
【００１０】
上記の様な結晶基板上にリン化硼素層を直接気相成長させる温度は、１０００℃以上で１２００℃以下の範囲とする。本発明では、不純物を故意に添加しないアンドープの状態でｐ形の伝導性を有するリン化硼素層を気相成長させるのを根底としている。１２００℃を超える高温では、Ｂ₁₃Ｐ₂等の多量体のリン化硼素（Ｊ．Ａｍ．ＣｅｒａｍｉｃＳｏｃ．，４７（１）（１９６４）、４４〜４６頁参照）が発生し、単量体のリン化硼素を得るに不都合となる。気相成長温度及びＶ／ＩＩＩ比率の主要な気相成長条件は、アンドープ状態で１×１０¹⁹ｃｍ^-3〜１×１０²⁰ｃｍ^-3の範囲のキャリア（正孔）濃度が得られる様に設定するのが好適である。気相成長温度を高温とする程、得られるキャリア（正孔）濃度は高くなる。Ｖ／ＩＩＩ比率とは、気相成長時の硼素原料に対するリン原料の濃度比率である。キャリア濃度は通常のホール（Ｈａｌｌ）効果に依り測定できる。
【００１１】
本発明では、アンドープ状態でｐ形のリン化硼素層を気相成長できる条件下で、マグネシウム（Ｍｇ）を故意にドーピングして高抵抗のリン化硼素層を気相成長させる。マグネシウムは、ＩＩＩ−Ｖ族化合物半導体についての代表的なｐ形不純物である（「ＩＩＩ−Ｖ族化合物半導体」（１９９４年５月２０日、（株）培風館発行初版）、７３〜７７頁参照）。本発明では、ｎ形ＩＩＩ−Ｖ族化合物半導体層にマグネシウム（Ｍｇ）をカウンタードーピングして高抵抗半導体層を形成する方法とは全く相違し、元来、ｐ形のリン化硼素半導体層に、ｐ形不純物であるマグネシウム（Ｍｇ）をドーピングして高抵抗のリン化硼素層を気相成長させる。ｐ形リン化硼素層へのマグネシウム（Ｍｇ）の添加源として、ビスーシクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ₅Ｈ₅）₂Ｍｇ）を例示できる。リン化硼素層へのｂｉｓ−（Ｃ₅Ｈ₅）₂Ｍｇを使用したドーピングにあっては、マグネシウム（Ｍｇ）源の供給量に応じて、リン化硼素層内のＭｇ原子の濃度は図１に示す様に略直線的に増加する。高抵抗のリン化硼素層を形成するために、リン化硼素層内のＭｇ原子濃度が１×１０¹⁹原子／ｃｍ^-3〜１×１０²⁰原子／ｃｍ^-3となる様に、Ｍｇをドーピングするのが好適である。１０¹⁸原子ｃｍ^-3／程度の低濃度のマグネシウム（Ｍｇ）のドーピングでは、例え、Ｍｇがアクセプタとして作用すると云えども、充分に高抵抗ではないｐ形のリン化硼素層が残置されるのみである。リン化硼素層内のＭｇの原子濃度は一般の２次イオン質量分析法（ＳＩＭＳ）やオージェ（Ａｕｇｅｒ）分光分析法等に依り定量できる。
【００１２】
ＩＩＩ−Ｖ族化合物半導体についてｐ形不純物である第ＩＩ族の元素の中で、マグネシウム（Ｍｇ）は高抵抗のリン化硼素層を与えるに最も有効である。マグネシウム（Ｍｇ）は硼素と、化学式：ＭｇＢ₂、或いは化学式：ＭｇＢ₆等で表わされる揮発性の硼化マグネシウム化合物を容易に形成するからである（「データブック高融点化合物便覧」（昭和５２年１２月２０日、（有）日・ソ通信社発行）、１２２頁参照）。このため、リン化硼素層の気相成長と同時にマグネシウム（Ｍｇ）を添加することに依り、Ｍｇはリン化硼素層を構成する硼素と化合して硼素と共に揮散し、その結果、多量の硼素の空孔をリン化硼素層内に生成させることができる。そして、生成した硼素空孔をリン原子が占有することに因り多量のドナーが発生し、このドナーは、アンドープ状態でリン化硼素層内に存在するアクセプタとＭｇの添加に因り発生したアクセプタとを電気的に補償して、高抵抗のリン化硼素層をもたらすに貢献する。本発明に依るマグネシウム（Ｍｇ）をドーピングする手段に依れば、室温での比抵抗（＝抵抗率）を１×１０⁴Ω・ｃｍ以上とする高抵抗のリン化硼素層を気相成長できる。
【００１３】
リン化硼素層を結晶基板上に製造する別の方法として、高抵抗層となすためのｐ形のリン化硼素層は、結晶基板上に形成した硼素とリンとを含む非晶質層を下地層として、その非晶質層に接合させて形成できる。非晶質層は、結晶基板とｐ形リン化硼素層との格子ミスマッチ（ｍｉｓｍａｔｃｈ）を解消して、ミスフィット（ｍｉｓｆｉｔ）転位等の結晶欠陥密度の少ない良好な結晶性のｐ形リン化硼素層をもたらす作用を有する。また、非晶質層を構成する硼素とリンは、ｐ形リン化硼素層を気相成長させる際の「成長核」（西永頌著、「結晶成長の基礎」（（株）培風館、１９９７年６月２３日発行初版）、第２章参照）を提供する役目を果たし、間隙の無い連続なｐ形リン化硼素層をもたらすに貢献できる。特に、硼素をリンに比較して化学量論的に富裕に含んでなる非晶質層は、ｐ形リン化硼素層を気相成長させるに特に好適となる。硼素を富裕とする非晶質層は、化学当量的にリンが不足しているため、アクセプタとして作用できるリン空孔を過多に含んでいる。このため、硼素を富裕に含む非晶質層は、結晶基板との格子ミスマッチの緩和作用を充分に発揮できるに加え、リン空孔の過剰さを上層のリン化硼素層に継続してもたらし、アンドープ状態でｐ形のリン化硼素層を確実にもたらすに効果を奏する。硼素を過多とする非晶質層は、７５０℃以上１２００℃以下の温度で、特に安定して形成できる。非晶質層の層厚は２ｎｍ以上５０ｎｍ以下とするのが好適である。ドナーの生成に関与する硼素空孔に比較して過多に存在するリン空孔の濃度は、例えばホール効果測定においてｐ形キャリア（正孔）濃度として計測される。硼素とリンとを含む非晶質層には、リン化硼素、リン化硼素・ガリウム（Ｂ_XＧａ_1-XＰ：０＜Ｘ＜１）、リン化硼素・アルミニウム・インジウム（Ｂ_XＡｌ_YＩｎ_1-X-YＰ：０＜Ｘ＜１、０≦Ｙ＜１、０＜Ｘ＋Ｙ≦１）等を例示できる。
【００１４】
結晶基板上に非晶質層を気相成長させるに引き続き、高抵抗のリン化硼素層を同一の気相成長手段で形成することとすると、高抵抗のリン化硼素層を得るに利便となる。例えば、トリエチル硼素（（Ｃ₂Ｈ₅）₃Ｂ）を硼素源とし、ホスフィン（ＰＨ₃）をリン源とする常圧（略大気圧）或いは減圧ＭＯＣＶＤ法に依り、非晶質層とリン化硼素層とを連続して気相成長させる。特に、硼素とリンとを含む非晶質層をＭＯＣＶＤ法に依り気相成長させた後、引き続き、その非晶質層を気相成長させたのと同一のＭＯＣＶＤ気相成長装置を利用してリン化硼素層を気相成長させる手法は利便である。高抵抗のリン化硼素層を、７５０℃以上で且つ非晶質の下地層を気相成長させた温度以下の温度で形成することとすれば、単結晶のリン化硼素層を気相成長させるに好都合となる。７５０℃未満では、多結晶のリン化硼素層が得られ易い傾向にある。また、高抵抗のリン化硼素層を非晶質層を気相成長させた温度以下で気相成長させる手法に依れば、非晶質層が熱的損傷を被り変性するのを回避でき、従って、結晶性に優れる高抵抗のリン化硼素層を気相成長させられる利点がある。
【００１５】
本発明の高抵抗のリン化硼素層は、種々の半導体素子を構成するに利用できる。例えば、絶縁性の結晶基板上に設けた高抵抗のリン化硼素層は、ＭＥＳＦＥＴを構成するに際し、ドレイン（ｄｒａｉｎ）電流の漏洩を抑制するための高抵抗の緩衝層として利用できる。また、２次元電子ガスを利用した電界効果型トランジスタ（ＴＥＧＦＥＴ）を構成するに際し、緩衝層に加え、ショットキー（Ｓｃｈｏｔｔｋｙ）ゲート（ｇａｔｅ）電極を形成するためのゲート電極形成用層として利用できる。本発明に係わる高抵抗のリン化硼素層は、比較的に浅い準位を形成するマグネシウム（Ｍｇ）を利用しているため、深い不純物を添加して高抵抗となした従来のＩＩＩ−Ｖ族化合物半導体層とは異なり、ドレイン電流等の経時的変化（ｄｒｉｆｔ）を抑制するに優位となる高抵抗層を提供できる。
【００１６】
また本発明の高抵抗のリン化硼素層は、発光素子にあっては、ＬＤの電流狭窄層をなす高抵抗層として活用できる。ＬＥＤでは、素子動作電流の発光部への短絡的な流通を阻止し、発光部の略全面に電流を拡散するための電流阻止層として好適に利用できる。例えば、上部クラッド層をなす窒化ガリウム（ＧａＮ）層をマグネシウム（Ｍｇ）をドーピングしつつ気相成長させた後、同じくＭｇをドーピングしつつ高抵抗のリン化硼素層を形成しておく。次にオーミック性電極を配置する予定の領域に限り、高抵抗のリン化硼素層を残存させる様に加工を施す。次に、インジウム・錫複合酸化物（ＩＴＯ）膜等の良導性の透明導電膜で、露出させた上部クラッド層の表面及び残存させた高抵抗のリン化硼素層の表面を被覆する。次に、残存させた高抵抗のリン化硼素層の上方に透明導電膜に接触させてオーミック電極を設ける。この様な構成とすると、電極より供給される動作電流は、高抵抗リン化硼素層により下方の発光部への垂直方向の流通を阻止され、透明導電膜を介して水平方向に優先的に流通される。このため、発光部の広範囲に動作電流を拡散でき、発光強度の高いＬＥＤを提供できる。
【００１７】
また、本発明のマグネシウム（Ｍｇ）をドーピングして高抵抗となしたリン化硼素層は、例えばストライプ（ｓｔｒｉｐｅ）構造型のＬＤを構成するに際し（伊藤良一、中村道治編著、「半導体レーザ」（（株）培風館、１９９７年１０月３０日発行初版第６刷）、１１８〜１２１頁参照）、電流狭窄層として有効に利用できる。マグネシウムをドーピングした高抵抗のリン化硼素層を電流狭窄層として備えたＬＤは例えば、次の手順で構成する。先ず、単一或いは多重の量子井戸（ＱＷ）等からなる発光層上の上部クラッド層の表面に、マグネシウムをドーピングしつつ、リン化硼素層を気相成長させる。気相成長させた高抵抗のリン化硼素層を、上部クラッド層にオーミック性接触する電極を形成する予定の領域に限り、帯状に除去する。帯状に除去する領域は、一般には、幅が３×１０^-4ｃｍ〜３×１０^-3ｃｍであり、長さを共振器長と略同等とするストライプ状の領域である。次に、ストライプ状に開口させた領域を含めて、高抵抗のリン化硼素層の表面をオーミック電極で被覆してＬＤを構成する。オーミック電極より供給されるＬＤを駆動させるための素子動作電流は、高抵抗のリン化硼素層により通流する領域を狭窄され、ストライプ状に開口した領域に限り集中的に流通することなり、高密度の電流を上部クラッド層を介して発光層に注入されることとなる。特に本発明では、窒化ガリウム（ＧａＮ）のａ軸格子定数（≒０．３１９ｎｍ）に略一致する格子面間隔（リン化硼素の｛１１０｝結晶面の間隔が約０．３２１ｎｍと略同等である。）を有するリン化硼素層から電流狭窄層を構成しているため、窒化アルミニウム・ガリウムからなる上部クラッド層上には、ミスフィット転位等の結晶欠陥の少ない電流狭窄層を形成することができ、層中の転位が関与した耐圧不良の少ないＬＤを提供できる。
【００１８】
【作用】
本発明のマグネシウム（Ｍｇ）を添加しつつ高抵抗のリン化硼素層を気相成長させる手段において、リン化硼素層に添加されたＭｇは、アンドープでｐ形のリン化硼素層の内部に、リン空孔の関与したアクセプタを電気的に補償することが可能な硼素の空孔を発生させる作用を有する。
【００１９】
【実施例】
（第１実施例）
マグネシウム（Ｍｇ）をドーピングした高抵抗のリン化硼素層を緩衝層として用いて、窒化ガリウム（ＧａＮ）系ＭＥＳＦＥＴ用途の積層構造体を構成する場合を例にして、本発明の内容を具体的に説明する。
【００２０】
ＧａＮ系ＭＥＳＦＥＴを構成するために利用できる積層構造体１Ａの断面構造を図２に模式的に示す。結晶基板１０１は、抵抗率を１０Ω・ｃｍ以上とするアンドープで高抵抗の｛１１１｝面を有する珪素（Ｓｉ）単結晶とした。基板１０１の表面には、トリエチル硼素（（Ｃ₂Ｈ₅）₃Ｂ）／ホスフィン（ＰＨ₃）／水素（Ｈ₂）反応系常圧（略大気圧）ＭＯＣＶＤ成長手段を利用して、１０２５℃で硼素とリンとを含む非晶質層１０２を形成した。非晶質層１０２を気相成長させる際のＶ／ＩＩＩ比率（＝ＰＨ₃／（Ｃ₂Ｈ₅）₃Ｂ供給濃度比率）は１６とした。非晶質層１０２の層厚は約１０ｎｍとした。硼素源としたトリエチル硼素の気相成長領域への供給を一旦、停止して非晶質層１０２の気相成長を終了した。
【００２１】
一方、リン源の気相成長領域への供給を継続しつつ、ホスフィン（ＰＨ₃）と水素（Ｈ₂）との混合雰囲気内でＳｉ単結晶基板１０１の温度を１０２５℃から８５０℃に低下させた。然る後、硼素源を再び気相成長領域に供給して、非晶質層１０２に接合させて緩衝層となる高抵抗のリン化硼素層１０３の気相成長を開始した。リン化硼素層１０３の気相成長時には、アンドープ状態で約２．０×１０¹⁹ｃｍ^-3のキャリア（正孔）濃度のｐ形の導電層が得られる様に、Ｖ／ＩＩＩ比率を１２９６に設定した。この気相成長条件下において高抵抗層を得るために、マグネシウム（Ｍｇ）をドーピングした。Ｍｇのドーピング源にはビスシクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ₅Ｈ₅）₂Ｍｇ）を使用した。硼素との揮発性化合物の生成に因り、硼素空孔の関与したドナーを高濃度に発生させるために、リン化硼素層内のＭｇ原子濃度が約１×１０²⁰原子／ｃｍ³となる様に、マグネシウムを添加した。これより、室温での抵抗率を約２×１０⁴Ω・ｃｍとする高抵抗のリン化硼素層１０３を得た。高抵抗のリン化硼素層１０３の層厚は約１００ｎｍとした。硼素源及びリン源並びにマグネシウム源の気相成長領域への供給を停止して、高抵抗のリン化硼素層の気相成長を終了させた。水素ガスは継続して気相成長領域に流通させておいた。
【００２２】
次に、Ｓｉ単結晶基板１０１の温度を８５０℃に保持しつつ、非晶質層１０２と高抵抗のリン化硼素層１０３とを気相成長させたと同一のＭＯＣＶＤ気相成長装置内でアンドープでｎ形の窒化ガリウム（ＧａＮ）層１０４を気相成長させた。窒化ガリウム層１０４は、トリメチルガリウム（（ＣＨ₃）₃Ｇａ）／アンモニア（ＮＨ₃）／Ｈ₂反応系常圧ＭＯＣＶＤ法で気相成長させた。高抵抗のリン化硼素層１０３の表面をなす｛１１１｝−結晶面に交差するリン化硼素の｛１１０｝−結晶面の格子面間隔（≒０．３２１ｎｍ）とウルツ鉱結晶型（Ｗｕｒｔｚｉｔｅ）のＧａＮのａ軸格子定数（≒０．３１９ｎｍ）とが略合致することから、窒化ガリウム層１０４は｛０００１｝−結晶面から構成される結晶層となった。ＭＥＳＦＥＴの活性層（ｃｈａｎｎｅｌ）層としての利用を考慮して、低いキャリア（電子）濃度のｎ形窒化ガリウム層１０４を得るべく、Ｖ／ＩＩＩ比率は約１．２×１０⁴に設定した。アンドープでｎ形の窒化ガリウム層１０４のキャリア濃度は約２×１０¹⁶ｃｍ^-3で、層厚は約５０ｎｍとした。また、緩衝層のマグネシウム（Ｍｇ）をドープした高抵抗のリン化硼素層１０３との良好な格子面間隔の整合性により、窒化ガリウム層１０４の室温での電子移動度は約６６０ｃｍ²／Ｖ・ｓとなった。
【００２３】
気相成長領域へのトリメチルガリウムの供給を停止して、窒化ガリウム層１０４の気相成長を終了した。その後、同一のＭＯＣＶＤ気相成長装置を使用して、８５０℃で再度、マグネシウム（Ｍｇ）ドープの高抵抗のリン化硼素層１０５を形成した。高抵抗のリン化硼素層１０５の気相成長条件は、緩衝層として利用する高抵抗のリン化硼素層１０３の場合と同一とした。層内のマグネシウム（Ｍｇ）の原子濃度も上記の高抵抗のリン化硼素層１０３と略同一の抵抗率を得るために、約１×１０²⁰原子／ｃｍ³とした。但し、層厚は５０ｎｍとした。その後、硼素源の気相成長領域への供給を停止して、高抵抗のリン化硼素層１０５の気相成長を終了した。Ｓｉ単結晶基板１０１の温度が約６００℃に降下する迄、ホスフィンを流通し続け、高抵抗のリン化硼素層１０５の表面からのリンの揮散を抑制した。約６００℃でホスフィンの供給を停止して、水素ガスの雰囲気内で室温近傍の温度迄、自然に冷却した。これより、マグネシウムをドーピングした高抵抗のリン化硼素層１０３を緩衝層として、ｎ形窒化ガリウム層１０４を活性層として、また高抵抗のリン化硼素層１０５をショットキ−接合電界効果型トランジスタのゲート電極形成層として利用した積層構造体１Ａを形成した。
【００２４】
高抵抗の緩衝層をなすリン化硼素層１０３は、硼素とリンとを含む非晶質層１０２を下地層として、且つ、非晶質層１０２よりも低温で気相成長させたため、間隙の無い表面の平坦な連続層となった。リン化硼素層１０３の連続性及び表面の平坦性を反映して、窒化ガリウム層１０４は、空洞（ｖｏｉｄ）（”ＬａｔｔｉｃｅＭｉｓｍａｔｃｈｅｄＴｈｉｎＦｉｌｍｓ”（ＴｈｅＭｉｎｅｒａｌｓ，Ｍｅｔａｌｓ＆ＭａｔｅｒｉａｌｓＳｏｃｉｅｔｙ、１９９９）（ＩＳＢＮＮｏ．０−８７３３９−４４４−５）、１７７〜１８２頁参照）も無い連続膜となった。また、表面状態の良好な窒化ガリウム層１０４を介在させて気相成長させたため、リン化硼素層１０５の表面の平滑度は、ｒｍｓ（ｒｏｏｔｍｅａｎｓｑｕａｒｅ；仮想水平面からの高低差の２乗値の平均値の平方根値）にして約０．５ｎｍと良好であった。
【００２５】
（第２実施例）
本第２実施例では、高抵抗のリン化硼素層を緩衝層として備えた積層構造体からＭＥＳＦＥＴを構成する場合を例にして、本発明の内容を具体的に説明する。
【００２６】
図３に本第２実施例に記載のＭＥＳＦＥＴの断面構造を模式的に示す。図２に既に掲示したのと同一の構成要素については、図３に同一の符号を付して示してある。
【００２７】
第１実施例で作製した積層構造体１ＡをＭＯＣＶＤ気相成長装置より取り出した後、表面をなす高抵抗のリン化硼素層１０５を、一般的なフォトリソグラフィー技術を利用して加工し、ゲート（ｇａｔｅ）電極１０７を形成する予定の領域に限り残置させた。次に、再び、ＭＯＣＶＤ気相成長装置内にこの加工を施した積層構造体１Ａを載置して、アンドープでｎ形のリン化硼素層１０６をオーミック電極を形成するためのオーミックコンタクト層として堆積した。ｎ形リン化硼素層１０６は、上記の（Ｃ₂Ｈ₅）₃Ｂ／ＰＨ₃／Ｈ₂反応系ＭＯＣＶＤ法を利用して８５０℃で気相成長させた。ｎ形リン化硼素層１０６のキャリア（電子）濃度は約１×１０¹⁹ｃｍ^-3とし、層厚は約１５０ｎｍとした。硼素源の気相成長領域への供給を停止して、ｎ形リン化硼素層１０６の成長を終了した後、高抵抗のリン化硼素層１０５の場合と同様な手法で室温まで冷却して、ＭＥＳＦＥＴ１０用途の積層構造体１Ｂを形成した。
【００２８】
冷却後、ＭＯＣＶＤ気相成長装置より取り出した積層構造体１Ｂに一般的なフォトリソグラフィー技術を利用して、残置させた高抵抗のリン化硼素層１０５を被覆しているｎ形リン化硼素層１０６に限り除去し、高抵抗のリン化硼素層１０５の表面を露呈させたリセス（ｒｅｃｅｓｓ）部１０８を形成した。リセス部１０８の底面に在るゲート電極形成用のマグネシウム（Ｍｇ）をドープした高抵抗のリン化硼素層１０５とｎ形リン化硼素層１０６との高低差（段差）は約１５０ｎｍとした。また、リセス部１０８の横幅は約１×１０^-3ｃｍとした。
【００２９】
リセス部１０８の底面にある高抵抗のリン化硼素層１０５の表面の中央よりややソース（ｓｏｕｒｃｅ）電極１０９寄りにショットキー接触性のゲート電極１０７を一般的なパターニング技術とリフトオフ（ｌｉｆｔ−ｏｆｆ）技法に依り形成した。ゲート電極１０７は、高抵抗のリン化硼素層１０５の表面に接触する側をチタン（Ｔｉ）としたＴｉ／白金（Ｐｔ）／金（Ａｕ）の３層重層構造から構成した。ゲート長は約１．５×１０^-4ｃｍとした。また、リセス部１０８を除く領域に互いに対向させて残置させたｎ形リン化硼素層１０６の表面上には、ｎ形リン化硼素層１０６に接する側に金・ゲルマニウム（Ａｕ・Ｇｅ）合金膜を配置したＡｕ・Ｇｅ／ニッケル（Ｎｉ）／Ａｕの３層重層構造からなるオーミック接触性のソース電極１０９及びドレイン（ｄｒａｉｎ）電極１１０を各々、配置した。このようにしてＭＥＳＦＥＴを構成した。ソース電極１０９とドレイン電極１１０との水平距離は、リセス部１０８の横幅と略同等の約１×１０^-3ｃｍとした。
【００３０】
上記のようにして本第２実施例で作製したＭＥＳＦＥＴでは、ｎ形窒化ガリウム層１０４からなる活性層を、マグネシウム（Ｍｇ）をドープして高抵抗となしたリン化硼素層１０３上に設ける構成を備えているため、ドレイン電流の緩衝層への漏洩が抑制されていた。このため、ドレイン電圧の増加に因る飽和ソース・ドレイン電流（所謂、Ｉ_dss）の顕著な増加も認められず、ゲートピンチオフ（ｐｉｎｃｈ−ｏｆｆ）電圧は約１２．４ボルト（Ｖ）となった（但し、ソース・ドレイン電流（所謂、Ｉ_ds）を５×１０^-6Ａとした場合）。また、ＩＩＩ−Ｖ族化合物半導体で比較的に”浅い”アクセプタ準位を形成するとされるマグネシウム（Ｍｇ）を添加した高抵抗のリン化硼素層１０３を緩衝層としたため、ドレイン電流に緩和時間の長い経時的な変化（ｄｒｉｆｔ）は認められなかった。ドレイン電圧を５Ｖとした際に得られる室温での相互コンダクタンス（所謂、ｇ_m）は、単位ゲート長（ｍｍ）あたりにして約１０ミリシーメンス（ｍＳ）／ｍｍの高きに達した。ゲート電圧（所謂、Ｖｇ）の増加に因りゲートピンチオフ電圧の近傍では、ｇ_mの若干の低下が認められたが、８ｍＳ／ｍｍの高値を維持できる高性能のＭＥＳＦＥＴが提供された。
【００３１】
【発明の効果】
本発明に依れば、結晶基板に高抵抗のリン化硼素層を気相成長手段に依り直接形成する、高抵抗のリン化硼素層の製造方法において、結晶基板の温度を１０００℃以上で１２００℃以下の範囲に保持して、不純物を故意に添加していないアンドープの状態でｐ形の伝導を呈するリン化硼素層を気相成長しつつ、同時に、”浅い”不純物準位を形成するマグネシウム（Ｍｇ）を添加して高抵抗のリン化硼素層を形成することとしたので、例えば、それを緩衝層として利用すれば、ドレイン電流の漏洩が少なく、ピンチオフ特性に優れ、尚且つ高い相互コンダクタンスを有するＭＥＳＦＥＴを構成するに効果を上げられる。
【００３２】
また、マグネシウム（Ｍｇ）をドーピングした高抵抗のリン化硼素層を、７５０℃以上１２００℃以下の温度で結晶基板上に形成した、硼素とリンとを含む、層厚を２ｎｍ以上で５０ｎｍ以下とする非晶質の下地層に接合させて形成することとしたので、間隙の無い連続な高抵抗のリン化硼素層を形成できる。
【図面の簡単な説明】
【図１】マグネシウム（Ｍｇ）源の供給量とリン化硼素層内のＭｇ原子濃度との関係を示す図である。
【図２】本発明の第１実施例に係る積層構造体の断面模式図である。
【図３】本発明の第２実施例に係るＭＥＳＦＥＴの断面模式図である。
【符号の説明】
１Ａ積層構造体
１ＢＭＥＳＦＥＴ用途積層構造体
１０１珪素単結晶基板
１０２非晶質層
１０３高抵抗のリン化硼素層（緩衝層）
１０４窒化ガリウム層（活性層）
１０５高抵抗のリン化硼素層（ゲート電極形成層）
１０６ｎ形リン化硼素層（オーミックコンタクト層）
１０７ゲート電極
１０８リセス部
１０９ソース電極
１１０ドレイン電極[0001]
BACKGROUND OF THE INVENTION
The present invention can be effectively used to block leakage of operating current when configuring a field effect transistor (FET), or a current blocking layer or the like when configuring a light emitting element such as a light emitting diode (LED). The present invention relates to a novel technique for producing a high-resistance boron phosphide layer that can be suitably used as a gas phase growth means.
[0002]
[Prior art]
Conventionally, a high-resistance, high-resistance III-V compound semiconductor layer that exhibits electrical insulation is used as, for example, a buffer layer of a Schottky junction field effect transistor (MESFET). (See J. Crystal Growth, 55 (1981), pages 255-262). For example, in a gallium nitride (GaN) -based MESFET, a monomer boron phosphide (BP) that has been consciously added with oxygen (O) belonging to a group VI element having an element periodicity to increase resistance. There is an example of technology that uses as a buffer layer. Further, in a blue band light-emitting diode (LED), oxygen is doped (not referred to as JP-A-10-242569), not from a pn junction composed of n-type and p-type boron phosphide layers. There is an example in which a current confinement layer is simply formed from the obtained high resistance boron phosphide layer.
[0003]
High resistance boron phosphide layers doped with Group VI oxygen have traditionally been boron compounds containing oxygen atoms, such as triethoxyborane ((C ₂ H _Five O) _Three B)) is used as a boron raw material and is formed by vapor phase growth means. Alternatively, it is formed by a metal organic chemical vapor deposition (MOCVD) means in a gas phase atmosphere mixed with a trace amount of oxygen. The resistivity (specific resistance) at room temperature of the boron phosphide layer doped with oxygen obtained by these conventional vapor phase growth techniques is 1 × 10 ^Four It remains below ohm-centimeter (unit Ω-cm).
[0004]
In addition to means for forming a high-resistance semiconductor layer by adding an impurity capable of forming a deep level in a III-V compound semiconductor such as oxygen or chromium (Cr), a shallow level ( There may be a means for forming a high level layer by adding an impurity imparting conductivity and forming an electrical compensation effect. For example, a p-type impurity imparting p-type conductivity is added to an n-type III-V compound semiconductor layer, and a residual donor is electrically compensated depending on an acceptor. This is a means for obtaining a high resistance layer. On the contrary, it is possible to consider a means for forming a high resistance layer by adding an n-type impurity to the p-type III-V group compound semiconductor layer and compensating the remaining acceptor with a donor. In addition, after vapor-phase growth of the group III-V compound semiconductor layer, there may be a means for injecting ions of impurities having a conductivity type opposite to that of the layer to increase the resistance.
[0005]
[Problems to be solved by the invention]
In the conventional technical means for obtaining a high resistance boron phosphide layer by adding oxygen, the obtained resistivity is 1 × 10 5 as described above. ^Four Ω · cm or less. The operating current leakage is further suppressed, and the high transconductance (g) is achieved. _m In order to construct the FET), it is necessary to use a boron phosphide layer having a higher resistance. Further, in the FET, impurities forming deep impurity levels such as oxygen act as trap centers and cause the drain current to drift over time. . That is, the means for increasing the resistance by adding oxygen does not sufficiently suppress the leakage of drain current, and has excellent pinch-off characteristics. _m High resistance boron phosphide layers that provide sufficiently stable FETs have not been achieved.
[0006]
In addition, a technique of adding an impurity imparting conductivity can be considered as a means for forming a high-resistance boron phosphide layer. However, vapor grown boron phosphide already contains 10% in the undoped state. ²⁰ cm ^-3 There is a large amount of vacancies to a degree or more. For example, an undoped boron phosphide layer grown at a high temperature exceeding 1000 ° C. has a large amount of phosphorus vacancies, and boron occupies these vacancies. It becomes the low resistance layer which exhibits. It is actually difficult to electrically compensate the acceptor involved in the phosphorus vacancies present in such a high concentration by adding an n-type impurity to form a high resistance layer. 10 ²⁰ -10 ^{twenty one} cm ^-3 In order to generate a high concentration of donor, it is necessary to add at least more n-type impurities, which only leads to messy crystals. A so-called counter-doping method in which a large amount of n-type impurity is added to the p-type conductive layer and vice versa is added to the n-type conductive layer. In the case of specific boron phosphide, whose pores dominate the conductivity type, it cannot be a sufficiently effective technical means for forming a high resistance boron phosphide layer.
[0007]
The present invention solves the problems of the prior art in view of the peculiar properties of boron phosphide semiconductors, which contain boron and phosphorus, both of which easily generate volatile substances at high temperatures, and is a field effect transistor. It is an object of the present invention to provide a method for producing a high resistance boron phosphide layer on a crystal substrate that can be used for (FET), a light emitting element, and the like.
[0008]
[Means for Solving the Problems]
That is, the present invention
(1) In a method of manufacturing a boron phosphide layer in which a boron phosphide (BP) layer is directly formed on a crystal substrate by vapor phase growth means, the temperature of the crystal substrate is maintained in a range of 1000 ° C. or more and 1200 ° C. or less. A boron phosphide layer having a high resistance is formed by adding magnesium (Mg) to a boron phosphide layer exhibiting p-type conductivity in an undoped state. Production method.
(2) In a method for manufacturing a boron phosphide layer formed by bonding a boron phosphide layer to an amorphous underlayer formed on a crystal substrate by vapor phase growth means, the temperature of the crystal substrate is set to 750 ° C. or higher. In addition, high resistance phosphation is achieved by adding magnesium (Mg) to a boron phosphide layer that exhibits p-type conductivity in an undoped state while maintaining the amorphous underlayer at a temperature lower than the vapor phase growth temperature. A method for producing a boron phosphide layer, comprising forming a boron layer.
(3) An amorphous underlayer containing boron (B) and phosphorus (P) grown directly on a crystal substrate at a temperature of 750 ° C. or more and 1200 ° C. or less and having a layer thickness of 2 nanometers ( nm) or more and 50 nm or less, and the method for producing a boron phosphide layer according to (2) above.
(4) The boron phosphide layer according to (2) or (3) above, wherein the high resistance boron phosphide layer and the amorphous underlayer are formed by the same vapor phase growth means. Method.
(5) A boron phosphide-based semiconductor element comprising a high-resistance boron phosphide layer formed by the method described in any one of (1) to (4) above.
(6) The phosphorus phosphide described in (5) above, wherein the boron phosphide-based semiconductor element is a field effect transistor (FET) in which an active layer is provided above a high resistance boron phosphide layer. Boron-based semiconductor element.
(7) The boron phosphide-based semiconductor element is a Schottky junction field effect transistor having a Schottky junction metal gate electrode bonded to a high resistance boron phosphide layer. The boron phosphide-based semiconductor element according to (5) or (6) above.
(8) The boron phosphide-based semiconductor element is a light-emitting element in which an ohmic electrode made of an ohmic contact metal material is provided above a high-resistance boron phosphide layer. A boron phosphide-based semiconductor device according to 5).
(9) A boron phosphide-based semiconductor element includes a high-resistance boron phosphide layer as a current confinement layer for constricting a flow path of an element operating current supplied from an ohmic contact electrode to a light emitting layer. The boron phosphide-based semiconductor element according to (8) above, which is a laser diode.
(10) The boron phosphide-based semiconductor element is a light-emitting diode provided with a high-resistance boron phosphide layer as a current blocking layer for blocking forward current from flowing to the projected region of the ohmic contact electrode. The boron phosphide-based semiconductor device according to (8) above, wherein
It is.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
The boron phosphide layer of the present invention is vapor-phase grown on a substrate made of conductive or insulating crystals having heat resistance at high temperatures. For boron phosphide-based light-emitting elements such as LEDs and LDs, conductive crystals such as silicon (Si) single crystals, silicon carbide (SiC), and gallium nitride (GaN) are suitable as substrates because of the ease of arrangement of ohmic electrodes. Available to: Insulating sapphire (α-Al ₂ O _Three Single crystal) and other oxide single crystals can be used as crystal substrates for FET applications. Examples of means for vapor-depositing a boron phosphide layer on these crystal substrates include a halogen method, a hydride method, a molecular beam epitaxial (MBE) method, and an MOCVD method. Triethylboron ((C ₂ H _Five ) _Three The MOCVD method using an organic boron compound such as B) as a boron source is a convenient means because an amorphous boron phosphide layer can be vapor-phase grown at a relatively low temperature.
[0010]
The temperature at which the boron phosphide layer is directly vapor-deposited on the crystal substrate as described above is in the range of 1000 ° C. to 1200 ° C. The present invention is based on vapor phase growth of a boron phosphide layer having p-type conductivity in an undoped state where impurities are not added intentionally. At high temperatures above 1200 ° C, B ₁₃ P ₂ Multimeric boron phosphide (see J. Am. Ceramic Soc., 47 (1) (1964), pages 44 to 46), which is inconvenient for obtaining monomeric boron phosphide. The main vapor growth conditions of the vapor growth temperature and the V / III ratio are 1 × 10 3 in the undoped state. ¹⁹ cm ^-3 ~ 1x10 ²⁰ cm ^-3 It is preferable to set so as to obtain a carrier (hole) concentration in the above range. The higher the vapor phase growth temperature, the higher the carrier (hole) concentration obtained. The V / III ratio is the concentration ratio of the phosphorus raw material to the boron raw material during vapor phase growth. The carrier concentration can be measured by a normal Hall effect.
[0011]
In the present invention, the high resistance boron phosphide layer is vapor-phase grown by intentionally doping magnesium (Mg) under the condition that the p-type boron phosphide layer can be vapor-phase grown in an undoped state. Magnesium is a typical p-type impurity for III-V group compound semiconductors (see “III-V Group Compound Semiconductors” (May 20, 1994, published by Baifukan Co., Ltd.), pages 73-77) . The present invention is completely different from the method of forming a high-resistance semiconductor layer by counter-doping magnesium (Mg) in an n-type III-V group compound semiconductor layer. Originally, in a p-type boron phosphide semiconductor layer, A high resistance boron phosphide layer is vapor-phase grown by doping magnesium (Mg) which is a p-type impurity. As a source for adding magnesium (Mg) to the p-type boron phosphide layer, bis-cyclopentadienyl magnesium (bis- (C _Five H _Five ) ₂ Mg) can be exemplified. Bis- (C to boron phosphide layer _Five H _Five ) ₂ In doping using Mg, the concentration of Mg atoms in the boron phosphide layer increases substantially linearly as shown in FIG. 1 in accordance with the supply amount of the magnesium (Mg) source. In order to form a high-resistance boron phosphide layer, the Mg atom concentration in the boron phosphide layer is 1 × 10 ¹⁹ Atom / cm ^-3 ~ 1x10 ²⁰ Atom / cm ^-3 Thus, it is preferable to dope Mg. 10 ¹⁸ Atom cm ^-3 In the case of doping with magnesium (Mg) at a low concentration of about /, even if Mg acts as an acceptor, only a p-type boron phosphide layer that is not sufficiently high in resistance is left. The atomic concentration of Mg in the boron phosphide layer can be quantified by general secondary ion mass spectrometry (SIMS), Auger spectroscopy, or the like.
[0012]
Of the Group II elements that are p-type impurities for III-V compound semiconductors, magnesium (Mg) is most effective in providing a high resistance boron phosphide layer. Magnesium (Mg) is boron and chemical formula: MgB ₂ Or chemical formula: MgB ₆ This is because a volatile magnesium boride compound represented by the above formula is easily formed ("Data Book Handbook of High-melting-point Compounds" (December 20, 1977, published by So-Soshinsha), page 122 reference). For this reason, by adding magnesium (Mg) simultaneously with the vapor phase growth of the boron phosphide layer, Mg combines with boron constituting the boron phosphide layer and volatilizes together with boron. As a result, a large amount of boron Voids can be created in the boron phosphide layer. Then, a large amount of donors are generated due to the phosphorus atoms occupying the generated boron vacancies, and these donors include an acceptor present in the boron phosphide layer in an undoped state and an acceptor generated due to the addition of Mg. Electrically compensates to contribute to a high resistance boron phosphide layer. According to the means for doping magnesium (Mg) according to the present invention, the specific resistance (= resistivity) at room temperature is 1 × 10 ^Four A high-resistance boron phosphide layer having a resistance of Ω · cm or more can be vapor-phase grown.
[0013]
As another method for manufacturing a boron phosphide layer on a crystal substrate, a p-type boron phosphide layer for forming a high resistance layer is formed by placing an amorphous layer containing boron and phosphorus formed on a crystal substrate. The base layer can be formed by bonding to the amorphous layer. The amorphous layer eliminates the lattice mismatch between the crystal substrate and the p-type boron phosphide layer, and has a good crystalline p-type boron phosphide with less crystal defect density such as misfit dislocations. Has the effect of providing a layer. Further, boron and phosphorus constituting the amorphous layer are “growth nuclei” when vapor-phase-growing the p-type boron phosphide layer (Akira Nishinaga, “Basics of Crystal Growth” (Baifukan Co., Ltd., 1997) June 23, first edition), see Chapter 2), and can contribute to providing a continuous p-type boron phosphide layer without gaps. In particular, an amorphous layer containing boron in a stoichiometrically richer amount compared to phosphorus is particularly suitable for vapor-phase growth of a p-type boron phosphide layer. The amorphous layer rich in boron contains a large amount of phosphorus vacancies that can act as an acceptor because it has a chemical equivalent of phosphorus. For this reason, the amorphous layer rich in boron can sufficiently exhibit the effect of relaxing the lattice mismatch with the crystal substrate, and continuously brings an excess of phosphorus vacancies to the upper boron phosphide layer, This is effective in reliably providing a p-type boron phosphide layer in an undoped state. The amorphous layer containing excessive boron can be formed particularly stably at a temperature of 750 ° C. to 1200 ° C. The thickness of the amorphous layer is preferably 2 nm or more and 50 nm or less. The concentration of phosphorus vacancies in excess compared to boron vacancies involved in donor generation is measured, for example, as the p-type carrier (hole) concentration in Hall effect measurement. The amorphous layer containing boron and phosphorus includes boron phosphide, boron phosphide / gallium (B _X Ga _1-X P: 0 <X <1), boron phosphide / aluminum / indium (B _X Al _Y In _1-XY P: 0 <X <1, 0 ≦ Y <1, 0 <X + Y ≦ 1).
[0014]
If the high resistance boron phosphide layer is formed by the same vapor phase growth means following the vapor phase growth of the amorphous layer on the crystal substrate, it is convenient to obtain the high resistance boron phosphide layer. . For example, triethyl boron ((C ₂ H _Five ) _Three B) as a boron source and phosphine (PH _Three The amorphous layer and the boron phosphide layer are continuously vapor-phase grown by the atmospheric pressure (substantially atmospheric pressure) or the low pressure MOCVD method using a phosphorous source. In particular, after the amorphous layer containing boron and phosphorus is vapor-grown by the MOCVD method, the amorphous layer containing the amorphous layer is subsequently vapor-grown using the same MOCVD vapor-phase growth apparatus. A technique for vapor phase growth of the boron phosphide layer is convenient. If the high-resistance boron phosphide layer is formed at a temperature of 750 ° C. or higher and lower than the temperature at which the amorphous underlayer is vapor-phase grown, the single-crystal boron phosphide layer is vapor-grown. Will be convenient. When the temperature is lower than 750 ° C., a polycrystalline boron phosphide layer tends to be easily obtained. Further, according to the method of vapor-depositing the high-resistance boron phosphide layer below the temperature at which the amorphous layer is vapor-grown, the amorphous layer can be prevented from being damaged due to thermal damage, Therefore, there is an advantage that a high-resistance boron phosphide layer having excellent crystallinity can be vapor-phase grown.
[0015]
The high resistance boron phosphide layer of the present invention can be used to construct various semiconductor devices. For example, a high-resistance boron phosphide layer provided on an insulating crystal substrate can be used as a high-resistance buffer layer for suppressing leakage of drain current when configuring a MESFET. Further, when configuring a field effect transistor (TEGFET) using a two-dimensional electron gas, it can be used as a gate electrode forming layer for forming a Schottky gate electrode in addition to a buffer layer. Since the high resistance boron phosphide layer according to the present invention uses magnesium (Mg) which forms a relatively shallow level, the conventional III-V group in which a high resistance is obtained by adding deep impurities. Unlike a compound semiconductor layer, it is possible to provide a high resistance layer that is superior in suppressing a change with time (drift) of a drain current or the like.
[0016]
Further, the high resistance boron phosphide layer of the present invention can be utilized as a high resistance layer forming a current confinement layer of an LD in a light emitting device. In the LED, it can be suitably used as a current blocking layer for preventing short circuiting of the element operating current to the light emitting portion and diffusing the current over substantially the entire surface of the light emitting portion. For example, a gallium nitride (GaN) layer that forms the upper cladding layer is vapor-phase grown while doping magnesium (Mg), and then a high-resistance boron phosphide layer is formed while doping Mg. Next, processing is performed so that the high resistance boron phosphide layer remains only in the region where the ohmic electrode is to be disposed. Next, the exposed surface of the upper cladding layer and the surface of the remaining high resistance boron phosphide layer are covered with a highly conductive transparent conductive film such as an indium / tin composite oxide (ITO) film. Next, an ohmic electrode is provided in contact with the transparent conductive film above the remaining high-resistance boron phosphide layer. With such a configuration, the operating current supplied from the electrode is prevented from flowing in the vertical direction to the light emitting portion below by the high resistance boron phosphide layer, and preferentially flows in the horizontal direction through the transparent conductive film. Is done. For this reason, an operating current can be diffused over a wide range of the light emitting section, and an LED with high emission intensity can be provided.
[0017]
The boron phosphide layer doped with magnesium (Mg) according to the present invention has a high resistance when, for example, forming a stripe structure type LD (written by Ryoichi Ito and Michiharu Nakamura, “Semiconductor Laser”). (See Baifukan Co., Ltd., first edition 6th edition, published on October 30, 1997), pages 118 to 121), and can be used effectively as a current constriction layer. For example, an LD including a high-resistance boron phosphide layer doped with magnesium as a current confinement layer is formed by the following procedure. First, the boron phosphide layer is vapor-phase grown while doping magnesium on the surface of the upper cladding layer on the light emitting layer made of single or multiple quantum wells (QW) or the like. The vapor-grown high-resistance boron phosphide layer is removed in the form of a band only in a region where an electrode in ohmic contact with the upper cladding layer is to be formed. In general, the area to be removed in a band shape has a width of 3 × 10. ^-Four cm-3 × 10 ^-3 This is a striped region having a length substantially equal to the resonator length. Next, an LD is formed by covering the surface of the high resistance boron phosphide layer including the region opened in a stripe shape with an ohmic electrode. The element operating current for driving the LD supplied from the ohmic electrode is confined in the region where the high resistance boron phosphide layer allows the current to flow and is concentrated only in the region opened in a stripe shape. A current having a density is injected into the light emitting layer through the upper cladding layer. In particular, in the present invention, the lattice spacing substantially equal to the a-axis lattice constant (≈0.319 nm) of gallium nitride (GaN) (the spacing of {110} crystal planes of boron phosphide is approximately equal to approximately 0.321 nm). The current confinement layer is made up of the boron phosphide layer having (.), So that the current confinement layer with few crystal defects such as misfit dislocations can be formed on the upper clad layer made of aluminum nitride and gallium. In addition, it is possible to provide an LD with little breakdown voltage failure involving dislocations in the layer.
[0018]
[Action]
In the means for vapor-phase-growing a high-resistance boron phosphide layer while adding magnesium (Mg) according to the present invention, Mg added to the boron phosphide layer is contained in the undoped p-type boron phosphide layer. It has the effect of generating boron vacancies that can electrically compensate for acceptors involving phosphorus vacancies.
[0019]
【Example】
(First embodiment)
The contents of the present invention will be specifically described by taking as an example a case where a laminated structure for gallium nitride (GaN) -based MESFET is formed using a high-resistance boron phosphide layer doped with magnesium (Mg) as a buffer layer. explain.
[0020]
FIG. 2 schematically shows a cross-sectional structure of a laminated structure 1A that can be used to configure a GaN-based MESFET. The crystal substrate 101 was an undoped silicon (Si) single crystal having a high resistance {111} plane with a resistivity of 10 Ω · cm or more. On the surface of the substrate 101, triethylboron ((C ₂ H _Five ) _Three B) / phosphine (PH _Three ) / Hydrogen (H ₂ ) An amorphous layer 102 containing boron and phosphorus was formed at 1025 ° C. using a reaction system normal pressure (substantially atmospheric pressure) MOCVD growth means. V / III ratio (= PH at the time of vapor phase growth of the amorphous layer 102 _Three / (C ₂ H _Five ) _Three B supply concentration ratio) was 16. The layer thickness of the amorphous layer 102 was about 10 nm. The supply of triethylboron as a boron source to the vapor phase growth region was once stopped, and the vapor phase growth of the amorphous layer 102 was completed.
[0021]
Meanwhile, while continuing to supply the phosphorus source to the vapor phase growth region, phosphine (PH _Three ) And hydrogen (H ₂ The temperature of the Si single crystal substrate 101 was lowered from 1025 ° C. to 850 ° C. After that, the boron source was supplied again to the vapor phase growth region, and the vapor phase growth of the high resistance boron phosphide layer 103 serving as a buffer layer was started by bonding to the amorphous layer 102. During vapor phase growth of the boron phosphide layer 103, it is about 2.0 × 10 × in the undoped state. ¹⁹ cm ^-3 The V / III ratio was set to 1296 so as to obtain a p-type conductive layer having a carrier (hole) concentration of 1. In order to obtain a high resistance layer under the vapor phase growth condition, magnesium (Mg) was doped. Mg doping sources include biscyclopentadienyl magnesium (bis- (C _Five H _Five ) ₂ Mg) was used. Due to the generation of volatile compounds with boron, the concentration of Mg atoms in the boron phosphide layer is about 1 × 10 6 in order to generate a high concentration of donors involving boron vacancies. ²⁰ Atom / cm ^Three Then, magnesium was added. Thus, the resistivity at room temperature is about 2 × 10 ^Four A high resistance boron phosphide layer 103 of Ω · cm was obtained. The thickness of the high resistance boron phosphide layer 103 was about 100 nm. The supply of the boron source, phosphorus source, and magnesium source to the vapor phase growth region was stopped, and the vapor phase growth of the high resistance boron phosphide layer was completed. Hydrogen gas was continuously distributed to the vapor phase growth region.
[0022]
Next, while maintaining the temperature of the Si single crystal substrate 101 at 850 ° C., the amorphous layer 102 and the high resistance boron phosphide layer 103 are undoped in the same MOCVD vapor phase growth apparatus as in the vapor phase growth. An n-type gallium nitride (GaN) layer 104 was vapor-phase grown. The gallium nitride layer 104 includes trimethyl gallium ((CH _Three ) _Three Ga) / Ammonia (NH _Three ) / H ₂ Vapor phase growth was performed by a reaction system atmospheric pressure MOCVD method. The lattice spacing (≈0.321 nm) of the {110} -crystal plane of boron phosphide intersecting the {111} -crystal plane forming the surface of the high-resistance boron phosphide layer 103 and the wurtzite crystal type (Wurtzite) Since the a-axis lattice constant (≈0.319 nm) of GaN substantially matched, the gallium nitride layer 104 became a crystal layer composed of {0001} -crystal planes. Considering the use of the MESFET as an active layer, the V / III ratio is about 1.2 × 10 6 in order to obtain an n-type gallium nitride layer 104 having a low carrier (electron) concentration. ^Four Set to. The carrier concentration of the undoped n-type gallium nitride layer 104 is about 2 × 10 ¹⁶ cm ^-3 The layer thickness was about 50 nm. Also, due to the good lattice spacing matching with the high resistance boron phosphide layer 103 doped with magnesium (Mg) in the buffer layer, the electron mobility at room temperature of the gallium nitride layer 104 is about 660 cm. ² / V · s.
[0023]
The supply of trimethylgallium to the vapor phase growth region was stopped, and the vapor phase growth of the gallium nitride layer 104 was completed. Thereafter, a high resistance boron phosphide layer 105 doped with magnesium (Mg) was formed again at 850 ° C. using the same MOCVD vapor phase growth apparatus. The vapor growth conditions for the high resistance boron phosphide layer 105 were the same as those for the high resistance boron phosphide layer 103 used as the buffer layer. In order to obtain approximately the same resistivity as the high resistance boron phosphide layer 103, the atomic concentration of magnesium (Mg) in the layer is about 1 × 10 × 10. ²⁰ Atom / cm ^Three It was. However, the layer thickness was 50 nm. Thereafter, the supply of the boron source to the vapor phase growth region was stopped, and the vapor phase growth of the high resistance boron phosphide layer 105 was completed. The phosphine continued to flow until the temperature of the Si single crystal substrate 101 dropped to about 600 ° C., and the volatilization of phosphorus from the surface of the high resistance boron phosphide layer 105 was suppressed. The supply of phosphine was stopped at about 600 ° C., and the mixture was naturally cooled to a temperature near room temperature in an atmosphere of hydrogen gas. Thus, the high resistance boron phosphide layer 103 doped with magnesium is used as a buffer layer, the n-type gallium nitride layer 104 is used as an active layer, and the high resistance boron phosphide layer 105 is used as a gate of a Schottky junction field effect transistor. A laminated structure 1A used as an electrode forming layer was formed.
[0024]
The boron phosphide layer 103 that forms a high-resistance buffer layer has no gap because the amorphous layer 102 containing boron and phosphorus is used as a base layer and is vapor-phase grown at a lower temperature than the amorphous layer 102. It became a continuous layer with a flat surface. Reflecting the continuity and surface flatness of the boron phosphide layer 103, the gallium nitride layer 104 has a void ("Lattice Mismatched Thin Films" (The Minerals, Metals & Materials Society, 1999) (ISBN No. 0-). 87339-444-5) and 177 to 182)). Further, since the vapor phase growth is performed through the gallium nitride layer 104 having a good surface state, the smoothness of the surface of the boron phosphide layer 105 is rms (root mean square); the square value of the height difference from the virtual horizontal plane. The average value (square root value) was as good as about 0.5 nm.
[0025]
(Second embodiment)
In the second embodiment, the contents of the present invention will be specifically described by taking as an example a case where a MESFET is formed from a laminated structure having a high resistance boron phosphide layer as a buffer layer.
[0026]
FIG. 3 schematically shows a cross-sectional structure of the MESFET described in the second embodiment. The same components as those already shown in FIG. 2 are denoted by the same reference numerals in FIG.
[0027]
After the laminated structure 1A produced in the first embodiment is taken out from the MOCVD vapor phase growth apparatus, the high-resistance boron phosphide layer 105 forming the surface is processed by using a general photolithography technique, and a gate ( gate) The electrode 107 was left only in the region where it was to be formed. Next, the laminated structure 1A subjected to this processing is again placed in the MOCVD vapor deposition apparatus, and an undoped n-type boron phosphide layer 106 is deposited as an ohmic contact layer for forming an ohmic electrode. did. The n-type boron phosphide layer 106 has the above-mentioned (C ₂ H _Five ) _Three B / PH _Three / H ₂ Vapor phase growth was performed at 850 ° C. using the reaction system MOCVD method. The carrier (electron) concentration of the n-type boron phosphide layer 106 is about 1 × 10 ¹⁹ cm ^-3 The layer thickness was about 150 nm. After the supply of the boron source to the vapor phase growth region is stopped and the growth of the n-type boron phosphide layer 106 is completed, it is cooled to room temperature in the same manner as in the case of the high resistance boron phosphide layer 105, A laminated structure 1B for MESFET10 was formed.
[0028]
After cooling, the n-type boron phosphide layer 106 that covers the remaining high resistance boron phosphide layer 105 is applied to the laminated structure 1B taken out from the MOCVD vapor phase growth apparatus by using a general photolithography technique. The recess 108 was formed by exposing the surface of the boron phosphide layer 105 having a high resistance. The height difference (step) between the high resistance boron phosphide layer 105 doped with magnesium (Mg) for forming the gate electrode on the bottom surface of the recess portion 108 and the n-type boron phosphide layer 106 was about 150 nm. The width of the recess 108 is about 1 × 10. ^-3 cm.
[0029]
A common Schottky contact gate electrode 107 is lifted off from the center of the surface of the high resistance boron phosphide layer 105 on the bottom surface of the recess portion 108 and slightly closer to the source electrode 109 by a general patterning technique and lift-off. Formed by technique. The gate electrode 107 has a three-layer structure of Ti / platinum (Pt) / gold (Au) in which titanium (Ti) is in contact with the surface of the high resistance boron phosphide layer 105. The gate length is about 1.5 × 10 ^-Four cm. Further, on the surface of the n-type boron phosphide layer 106 left facing each other in the region excluding the recess portion 108, a gold / germanium (Au · Ge) alloy film is formed on the side in contact with the n-type boron phosphide layer 106. An ohmic contact source electrode 109 and a drain electrode 110 each having a three-layered structure of Au.Ge/nickel (Ni) / Au in which are arranged. In this way, a MESFET was constructed. The horizontal distance between the source electrode 109 and the drain electrode 110 is approximately 1 × 10 10 that is substantially equal to the lateral width of the recess 108. ^-3 cm.
[0030]
In the MESFET manufactured in the second embodiment as described above, the active layer composed of the n-type gallium nitride layer 104 is provided on the boron phosphide layer 103 doped with magnesium (Mg) to have a high resistance. Therefore, leakage of drain current to the buffer layer was suppressed. For this reason, the saturation source-drain current (so-called I _dss No significant increase is observed, and the gate pinch-off voltage is about 12.4 volts (V) (however, the source-drain current (so-called I _ds ) 5 × 10 ^-6 A). Further, since the high resistance boron phosphide layer 103 added with magnesium (Mg), which is considered to form a relatively “shallow” acceptor level in a III-V compound semiconductor, is used as a buffer layer, the drain current has a relaxation time. No long-term drift was observed. Mutual conductance at room temperature obtained when the drain voltage is 5 V (so-called g _m ) Reached about 10 millisiemens (mS) / mm per unit gate length (mm). In the vicinity of the gate pinch-off voltage due to an increase in the gate voltage (so-called Vg), g _m A high-performance MESFET capable of maintaining a high value of 8 mS / mm was provided.
[0031]
【The invention's effect】
According to the present invention, in a method for producing a high resistance boron phosphide layer, in which a high resistance boron phosphide layer is directly formed on a crystal substrate by vapor phase growth means, the temperature of the crystal substrate is 1200 ° C. at 1200 ° C. or more. Magnesium that is kept at a temperature of ℃ or lower and vapor-deposits a boron phosphide layer exhibiting p-type conductivity in an undoped state without intentionally adding impurities, and at the same time forms a "shallow" impurity level (Mg) is added to form a high-resistance boron phosphide layer. For example, if it is used as a buffer layer, there is little leakage of drain current, excellent pinch-off characteristics, and high mutual conductance. It is effective to construct a MESFET having
[0032]
Further, a high-resistance boron phosphide layer doped with magnesium (Mg) is formed on a crystal substrate at a temperature of 750 ° C. or more and 1200 ° C. or less, and contains boron and phosphorus, and the layer thickness is 2 nm or more and 50 nm or less. Since it is formed by bonding to an amorphous underlayer, a continuous high resistance boron phosphide layer without a gap can be formed.
[Brief description of the drawings]
FIG. 1 is a graph showing the relationship between the supply amount of a magnesium (Mg) source and the Mg atom concentration in a boron phosphide layer.
FIG. 2 is a schematic cross-sectional view of the multilayer structure according to the first embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a MESFET according to a second embodiment of the present invention.
[Explanation of symbols]
1A Laminated structure
1B Multilayer structure for MESFET applications
101 Silicon single crystal substrate
102 Amorphous layer
103 High resistance boron phosphide layer (buffer layer)
104 Gallium nitride layer (active layer)
105 High resistance boron phosphide layer (gate electrode formation layer)
106 n-type boron phosphide layer (ohmic contact layer)
107 Gate electrode
108 Recess Department
109 Source electrode
110 Drain electrode

Claims

In a method for producing a boron phosphide layer in which a boron phosphide (BP) layer is directly formed on a crystal substrate by vapor phase growth means, the temperature of the crystal substrate is maintained in a range of 1000 ° C. or more and 1200 ° C. or less, phosphorus Ka硼element exhibiting p-type conductivity in the state of (undope), boron phosphide layer and forming by the addition to vapor deposition boron phosphide layer having a high resistance to magnesium (Mg) Manufacturing method.

In a method of manufacturing a boron phosphide layer formed by bonding a boron phosphide layer to an amorphous underlayer containing boron and phosphorus formed on a crystal substrate by vapor phase growth means, the temperature of the crystal substrate is changed. the amorphous underlayer including a 750 ° C. or higher and the boron and phosphorus is kept below a temperature which is vapor phase growth, the phosphorus Ka硼element exhibiting p-type conductivity in undoped state, magnesium (Mg) A method of manufacturing a boron phosphide layer, characterized by adding a high resistance boron phosphide layer by vapor phase growth .

An amorphous underlayer comprising boron (B) and phosphorus (P) grown directly on a crystal substrate at a temperature of 750 ° C. or higher and 1200 ° C. or lower, and having a layer thickness of 2 nanometers (nm) or more The method for producing a boron phosphide layer according to claim 2, wherein the layer is 50 nm or less.

4. The method for producing a boron phosphide layer according to claim 2, wherein the high resistance boron phosphide layer and the amorphous underlayer are formed by the same vapor phase growth means.

A boron phosphide-based semiconductor element comprising a high-resistance boron phosphide layer formed by the method according to claim 1.

6. The boron phosphide-based semiconductor according to claim 5, wherein the boron phosphide-based semiconductor element is a field effect transistor (FET) in which an active layer is provided above a high-resistance boron phosphide layer. element.

The boron phosphide-based semiconductor element is a Schottky junction field effect transistor having a Schottky junction metal gate electrode bonded to a high resistance boron phosphide layer. Item 7. A boron phosphide-based semiconductor device according to Item 5 or 6.

The boron phosphide-based semiconductor element is a light-emitting element in which an ohmic electrode made of an ohmic metal material is provided above a high-resistance boron phosphide layer. Boron phosphide-based semiconductor element.

A boron phosphide-based semiconductor element is a laser diode comprising a high resistance boron phosphide layer as a current confinement layer for constricting a flow path of element operating current supplied from an ohmic contact electrode to a light emitting layer. The boron phosphide-based semiconductor device according to claim 8, wherein the boron phosphide-based semiconductor device is present.

The boron phosphide-based semiconductor element is a light-emitting diode provided with a high-resistance boron phosphide layer as a current blocking layer for blocking forward current from flowing to the projected region of the ohmic contact electrode. The boron phosphide-based semiconductor device according to claim 8.