JP3659202B2

JP3659202B2 - LAMINATED STRUCTURE FOR LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, LIGHT EMITTING ELEMENT, LAMP, AND LIGHT SOURCE

Info

Publication number: JP3659202B2
Application number: JP2001234312A
Authority: JP
Inventors: 隆宇田川
Original assignee: Showa Denko KK
Current assignee: Showa Denko KK
Priority date: 2001-08-02
Filing date: 2001-08-02
Publication date: 2005-06-15
Anticipated expiration: 2021-08-02
Also published as: JP2003046126A

Description

【０００１】
【発明の属する技術分野】
本発明は、リン化硼素（ＢＰ）系半導体層と窒化ガリウム・インジウム（ＧａＩｎＮ）系半導体層とを利用して発光素子用積層構造体を構成するための技術に関する。
【０００２】
【従来の技術】
従来より、珪素（Ｓｉ）単結晶基板上に設けた窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）を発光層として利用して（特公昭５５−３８３４号公報参照）、青色帯発光ダイオード（ＬＥＤ）を構成する技術が知られている（Ｅｌｃｔｒｏｎ．Ｌｅｔｔ．，Ｖｏｌ．３３，Ｎｏ．２３（１９９７）、１９８６〜１９８７頁参照）。Ｓｉ単結晶を基板とする従来の窒化ガリウム系ＬＥＤにあって、発光層には、より禁止帯幅を大とする窒化アルミニウム・ガリウム（Ａｌ_YＧａ_1-YＮ：０≦Ｙ≦１）をヘテロ（異種：ｈｅｔｅｒｏ）接合させる構成となっている（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７２（４）（１９９８）、４１５〜４１７頁参照）。また、ｐｎ接合型ダブルヘテロ（ＤＨ）構造をなす発光層と障壁（クラッド）層は、六方晶（ｈｅｘａｇｏｎａｌ）のＧａ_YＩｎ_1-YＮ層とＡｌ_YＧａ_1-YＮ層から構成されているのがもっぱらである（「ＩＩＩ族窒化物半導体」（１９９９年１２月８日、（株）培風館発行初版）、２４１〜２５２頁参照）。
【０００３】
窒化ガリウム（ＧａＮ）系半導体は、構成元素である窒素（Ｎ）の高温での揮散に因って発生する窒素の空孔（ｖａｃａｎｃｙ）がドナー（ｄｏｎｏｒ）として働くとされ、元来、ｎ形の伝導層と成り易いとされる（特開昭５４−７１５８９号公報参照）。加えて、六方晶ウルツ鉱型（Ｗｕｒｚｉｔｅ）の窒化ガリウム系結晶では、価電子帯の縮帯が開放されていないため（生駒俊明、生駒英明共著、「化合物半導体の基礎物性入門」（１９９１年９月１０日、（株）培風館発行初版、１４〜１７頁参照））、ｐ形の低抵抗層を得るのが難しいとされる。このため、従来では、ｐ形不純物を添加した窒化ガリウム系半導体層を一旦、気相成長させた後、熱処理或いは電子線照射処理等の後工程を付して低抵抗のｐ形伝導層となす措置がとられている（「ＩＩＩ−Ｖ族化合物半導体」（１９９４年５月２０日、（株）培風館発行初版）、３４３頁参照）。
【０００４】
また、Ｓｉ単結晶基板上に、リン化硼素（ＢＰ）系半導体からなる緩衝層を介して設けたＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）発光層を利用して構成したＬＥＤが開示されている（▲１▼米国特許６，０６９，０２１号公報、▲２▼特開平１１−２６６００６号公報、及び▲３▼特開２０００−２２２１１号公報参照）。
【０００５】
シリコン基板上にリン化硼素（ＢＰ）系単結晶層を形成する技術手段として、従来より、例えば、ジボラン（Ｂ₂Ｈ₆）／ホスフィン（ＰＨ₃）／水素（Ｈ₂）反応系有機金属熱分解気相成長（ＭＯＣＶＤ）法がある（Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．，Ｎｏ．１２９（ＩＯＰＰｕｂｌｉｓｈｉｎｇＬｔｄ．，１９９３）、Ｃｈａｐｔｅｒ３、１５７〜１６２頁参照）。また、三塩化硼素（ＢＣｌ₃）／三塩化リン（ＰＣｌ₃）／水素（Ｈ₂）系ハロゲン気相成長手段が知られている（「日本結晶成長学会誌」、Ｖｏｌ．２４、Ｎｏ．２（１９９７）、１５０頁参照）。
【０００６】
従来のＭＯＣＶＤ法では、例えば、面指数を（１００）とするシリコン基板の表面上には、基板表面と同一の面指数を（１００）とするリン化硼素単結晶層が形成される（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（３）（１９７４）、４１１〜４１６頁にあって、特に、４１３頁参照）。また、例えば、ハロゲン（ｈａｌｏｇｅｎ）気相成長法であっても、面指数を（１１１）とするシリコン基板上には、同じく面指数を（１１１）とするリン化硼素（ＢＰ）単結晶層が形成されている（Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ．１３／１４（１９７２）、３４６頁参照）。即ち、リン化硼素（ＢＰ）単結晶層を構成する結晶面の面指数は成長手段に依らず基板の表面をなす結晶面の面指数と同一であるとされている。
【０００７】
【発明が解決しようとする課題】
ｎ形Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）発光層に対し、ｐ形の障壁層を六方晶のＡｌ_YＧａ_1-YＮ（０≦Ｙ≦１）から構成する従来技術では、ｐ形クラッド層をなすに好適となる低抵抗のｐ形伝導層を得るに煩雑な工程を要する（特開平５−１８３１８９号（日本国特許第２５４０７９１号）各公報参照）。一方、リン化硼素（ＢＰ）は、立方晶閃亜鉛鉱型の結晶であり、価電子帯は縮帯構造となっている（上記の「化合物半導体の基礎物性入門」、１４〜１７頁参照）。しかも、イオン結合度が０．００６と低い（ＰＨＩＬＬＩＰＳ著、「半導体結合論」（（株）吉岡書店、１９８５年７月２５日発行、第３刷）、４９〜５１頁参照）。このため、低抵抗のｐ形伝導層を形成するのが容易である特徴がある。
【０００８】
しかし、単結晶のＢＰ層が形成される温度は、１０２０℃〜１０７０℃と高々、５０℃の極めて狭い範囲に限定されている（西永頌、「応用物理」、第４５巻第９号（１９７６）、８９１〜８９７頁参照）。このため、単結晶のリン化硼素系半導体層から障壁層を安定して構成するに支障を来しているのが現状である。単結晶のＢＰ層を帰結できる温度範囲は、リン化硼素（格子定数≒４．５４Å）の（１１１）結晶面間の面間隔（≒３．２１Å）との差異を小とする六方晶（ｈｅｘａｇｏｎａｌ）炭化珪素（ａ軸格子定数≒３．０８Å）を基板とすれば、１０５０℃〜１１５０℃となり、範囲は１００℃に拡幅できると報告されている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４２（１）（１９７１）、４２０〜４２４頁参照）。しかし、この様な高温環境下では、ｐ形伝導層を得るために添加したＺｎ或いはＭｇ等のｐ形不純物の熱拡散が顕著となるため、障壁層として用いるに好適な所望の導電性のｐ形リン化硼素系層半導体を安定して得るに至っていない。
【０００９】
また、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）は約６２０℃から分解することが知られている（日本産業技術振興協会新材料技術委員会編著、「化合物半導体デバイス」（１９７３年９月１５日、（財）日本産業技術振興協会発行）、３９７頁参照）。このため、Ｇａ_YＩｎ_1-YＮ発光層上に１０００℃を越える高温で単結晶のリン化硼素系半導体層を障壁層として積層させようとすると、昇華によりＧａ_YＩｎ_1-YＮ発光層が損失される場合がある。依って、Ｇａ_YＩｎ_1-YＮ発光層とリン化硼素系半導体層とからなるヘテロ接合構造からなる発光部を安定して形成できないのが問題となっている。
【００１０】
本発明は上記の従来技術の問題点を克服すべくなされたもので、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）発光層へ例えば、熱的な損傷を及ぼすことなく、当該発光層上に都合良くリン化硼素系半導体層からなる障壁層を積層させた積層構造体およびその製造方法を提供する。また、その積層構造体からなる発光素子、ランプ（ｌａｍｐ）、及び光源を提供する。
【００１１】
【課題を解決するための手段】
即ち、本発明は、珪素単結晶（シリコン）からなる基板と、基板表面上に設けられた非晶質または多結晶のリン化硼素系半導体からなる緩衝層と、緩衝層を介して設けられたリン化硼素系半導体からなる第１の障壁層と、第１の障壁層上に設けられた窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系半導体からなる発光層とを備えている発光素子用積層構造体であって、次の（１）項に記載の構成を有することを基本とする。
（１）窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系半導体からなる発光層上に、非晶質を主体とするリン化硼素系半導体からなる第２の障壁層を備えていることを特徴とする発光素子用積層構造体。
【００１２】
特に本発明は、次の（２）乃至（４）項に記載の特徴を有する発光層を備えた発光素子用積層構造体を提供する。
（２）リン化硼素系半導体からなる第１の障壁層上に設ける発光層を、インジウム組成比（＝１−Ｙ）を相違する複数の相（ｐｈａｓｅ）からなる多相構造のＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体から構成したことを特徴とする前記（１）に記載の発光素子用積層構造体。
（３）リン化硼素系半導体からなる第１の障壁層上に設ける発光層を、立方晶のＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）結晶を含む窒化ガリウム・インジウム結晶層から構成したことを特徴とする前記（１）または（２）に記載の発光素子用積層構造体。
（４）リン化硼素系半導体からなる第１の障壁層上に設ける発光層を、リン（Ｐ）を含むＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体から構成したことを特徴とする前記（１）乃至（３）の何れか１項に記載の発光素子用積層構造体。
【００１３】
また本発明は、次の（５）乃至（９）項に記載の特徴を有する第２の障壁層を備えた発光素子用積層構造体を提供する。
（５）第２の障壁層を、リン化硼素系半導体（Ｂ_XＩＩＩ_1-XＰ；記号ＩＩＩは硼素（Ｂ）以外のＩＩＩ族元素を表し、０≦Ｘ≦１である。）から構成したことを特徴とする前記（１）乃至（４）の何れか１項に記載の発光素子用積層構造体。
（６）第２の障壁層を、室温での禁止帯幅を３．０±０．２ｅＶとする単量体のリン化硼素を基材として構成した、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体からなる発光層よりも高い禁止帯幅を有する、Ｂ_XＩＩＩ_1-XＰ（０≦Ｘ≦１）から構成したことを特徴とする前記（５）に記載の発光素子用積層構造体。
（７）第２の障壁層を、第１の障壁層と同一のリン化硼素系半導体から構成したことを特徴とする前記（５）または（６）に記載の発光素子用積層構造体。
（８）第２の障壁層を、リン化硼素・ガリウム（Ｂ_XＧａ_1-XＰ；０≦Ｘ≦１）から構成したことを特徴とする前記（５）乃至（７）の何れか１項に記載の発光素子用積層構造体。
（９）第２の障壁層を、リン化硼素・インジウム（Ｂ_XＩｎ_1-XＰ；０≦Ｘ≦１）から構成したことを特徴とする前記（５）乃至（７）の何れか１項に記載の発光素子用積層構造体。
【００１４】
また本発明は、次の（１０）乃至（１４）に記載の発光素子用積層構造体の好適な製造方法を提供する。
（１０）珪素単結晶基板表面に設けた緩衝層上に、リン化硼素系半導体からなる第１の障壁層を介して、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体からなる発光層を積層した後、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体発光層上に、第１の障壁層の形成温度以下の温度で、非晶質を主体とするリン化硼素系半導体からなる第２の障壁層を積層することを特徴とする前記（１）乃至（９）の何れか１項に記載の発光素子用積層構造体の製造方法。
（１１）珪素単結晶基板表面に設けた緩衝層上に、リン化硼素系半導体からなる第１の障壁層を介して、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体からなる発光層を積層した後、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体発光層上に、発光層の形成温度以下の温度で、非晶質を主体とするリン化硼素系半導体からなる第２の障壁層を積層することを特徴とする前記（１）乃至（９）の何れか１項に記載の発光素子用積層構造体の製造方法。
（１２）Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体発光層上に設ける第２の障壁層を、２５０℃以上で７５０℃以下の温度で形成することを特徴とする前記（１０）または（１１）に記載の発光素子用積層構造体の製造方法。
（１３）Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体発光層を形成した後、窒素（Ｎ）を含む雰囲気内で単結晶基板の温度を２５０℃以上７５０℃以下の温度に降温し、その後、第２の障壁層を形成することを特徴とする前記（１０）乃至（１２）の何れか１項に記載の発光素子用積層構造体の製造方法。
（１４）Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体発光層を、結合価を１価とするシクロペンタジエニルインジウム（Ｃ₅Ｈ₅Ｉｎ）をインジウム（Ｉｎ）源とする気相成長手段により形成することを特徴とする前記（１０）乃至（１３）の何れか１項に記載の発光素子用積層構造体の製造方法。
【００１５】
また本発明は、
（１５）前記（１）乃至（９）の何れか１項に記載の発光素子用積層構造体を用いて構成した発光素子。
（１６）リン化硼素系半導体からなる第２の障壁層上に表面電極を設け、単結晶基板の裏面に裏面電極を設けたことを特徴とする前記（１５）に記載の発光素子。
（１７）前記（１５）または（１６）に記載の発光素子を用いて構成したランプ。
（１８）前記（１７）に記載のランプを用いて構成した光源。
を提供する。
【００１６】
【発明の実施の形態】
本発明の第１の実施形態に係わる発光素子用積層構造体１Ａの断面構造を図１に模式的に示す。基板１０１には、導電性のｎ形またはｐ形シリコンを使用する。基板１０１とするシリコンの表面の結晶面の面方位は、不問であるが、｛１００｝、｛１１０｝、或いは｛１１１｝等のミラー（Ｍｉｌｌｅｒ）指数（「電子線回折と初等結晶学」（１９９７年７月１０日、共立出版（株）発行初版１刷）、３６〜３９頁参照）の小さな低次の指数面であると、［１１０］方向の劈開により簡便に発光素子を形成でき利便である。また、導電性のシリコンを基板とすれば、基板裏面に正負、何れかの極性のオーミック（Ｏｈｍｉｃ）電極を敷設できるため、発光素子を得るための電極を形成する工程を簡略化できる。特に、抵抗率を１０ミリオーム（ｍΩ）以下、更に望ましくは１ｍΩ以下とする低い比抵抗（抵抗率）のシリコン基板は、順方向電圧（所謂、Ｖｆ）を低く抑えたＬＥＤをもたらすに有効である。また、ＬＤにあって、閾値電圧（所謂、Ｖｔｈ）の低減に貢献できる。また、導電性シリコンを基板とすれば、良好な放熱性（熱伝導率≒１．４Ｗｃｍ^-1・Ｋ^-1：「ＩＩＩ−Ｖ族化合物半導体」（１９９４年５月２０日、（株）培風館発行初版、１４８頁参照）により、動作に伴う発熱に因る発光素子の徒な温度上昇を回避するに有効となる。
【００１７】
シリコン基板１０１の表面上に設ける非晶質または多結晶の緩衝層１０２は、例えば、一般式Ｂ_αＡｌ_βＧａ_γＩｎ_1- _α _- _β _- _γＰ_1- _δＡｓ_δ（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０≦δ＜１）で表記されるリン化硼素（ＢＰ）系半導体から構成できる。また、例えば、一般式Ｂ_αＡｌ_βＧａ_γＩｎ_1- _α _- _β _- _γＰ_1- _δＮ_δ（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ＜１）で表記される窒素（Ｎ）を含むリン化硼素系半導体から構成できる。好ましくは、構成元素数が少なく、簡便に構成できる２元結晶或いは３元混晶から構成する。例えば、単量体リン化硼素（ＢＰ）、リン化アルミニウム・硼素混晶（Ｂ_αＡｌ_βＰ：０＜α≦１、α＋β＝１）、リン化硼素・ガリウム混晶（Ｂ_αＧａ_δＰ：０＜α≦１、α＋δ＝１）、或いはリン化硼素・インジウム混晶（Ｂ_αＩｎ_1- _αＰ：０＜α≦１）などから構成する。非晶質或いは多結晶からなる緩衝層は、基板と積層構造体の一構成層との格子不整合性を緩和して、ミスフィット（ｍｉｓｆｉｔ）転位等の結晶欠陥密度が小さく結晶性に優れる構成層をもたらす作用を有する。
【００１８】
また、シリコン（格子定数≒５．４３１Å）基板１０１に格子整合するリン化硼素系半導体材料から緩衝層１０２を構成すると、上記の作用に加えて、基板からの積層構造体の構成層の剥離を防止するに効果を挙げられる。緩衝層１０２を構成するに好適な材料として例えば、Ｂ_0.02Ｇａ_0.98Ｐ或いはＢ_0.32Ｉｎ_0.62Ｐを例示できる（特開２０００−２２２１１号公報参照）。シリコン基板１０１との格子の整合性の有無に拘わらず、格子リン化硼素系半導体からなる緩衝層１０２は、上層としてリン化硼素系半導体層からなる第１の障壁層１０３を設けるに際し、均等な成長を促す「成長核」（西永頌編著、「結晶成長の基礎」（１９９７年６月２３日、（株）培風館発行初版）、３８〜３９頁参照）を提供し、上層の成膜を円滑に進行させる作用を有する。
【００１９】
リン化硼素系半導体からなる緩衝層１０２は、ＭＯＣＶＤ法（上記のＩｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．，Ｎｏ．１２９参照）、分子線エピタキシャル（ＭＢＥ）法（Ｊ．ＳｏｌｉｄＳｔａｔｅＣｈｅｍ．，１３３（１９９７）、２６９〜２７２頁参照）、ハライド（ｈａｌｉｄｅ）法（▲１▼上記の「日本結晶成長学会誌」、Ｖｏｌ．２４（１９９７）、及び▲２▼Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４２（１）（１９７１）、４２０〜４２４頁参照）、及びハイドライド（ｈｙｄｒｉｄｅ）法（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（３）（１９７４）、４１１〜４１６頁参照）等の気相成長手段に依り形成できる。特に、ＭＯＣＶＤ手段は、数ナノメータ（ｎｍ）の薄膜層の層厚制御性、また混晶の組成の制御性に優れるため、リン化硼素系半導体層を得る好適な気体成長手段である。ＭＯＣＶＤ法に利用できる気相反応系としてトリエチル硼素（（Ｃ₂Ｈ₅）₃Ｂ）／ボラン（ＢＨ₃）またはジボラン（Ｂ₂Ｈ₆）／ホスフィン（ＰＨ₃）またはターシャリィブチル（ｔｅｒｔ．−ｂｕｔｈｙｌ）ホスフィン等の有機リン化合物反応系を例示できる（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（３）（１９７４）、４１１〜４１６頁参照）。
【００２０】
特に、非晶質或いは多結晶からなる緩衝層１０２は、上記の気相成長手段において、形成温度を２５０℃〜７００℃とすることで形成できる。低い成膜温度とする程、非晶質を主体とするリン化硼素系緩衝層が得られ易くなる。２５０℃以下では成膜用原料の分解が充分に進行しないため、成膜は不安定で不都合である。約４５０℃を越える成膜温度では、多結晶を主体とするリン化硼素系緩衝層が帰結され易くなる。７００℃を越える温度では充分な格子不整合の緩和効果を発揮できかねる単結晶層が得られ易くとなり不都合である。緩衝層が非晶質層或いは多結晶層であるかは一般的なＸ線回折法や電子線回折法等に依り解析できる。基板材料との格子の整合性の有無に拘わらず、緩衝層の層厚は大凡、１ｎｍ以上で１００ｎｍ以下、更には、２ｎｍ以上で５０ｎｍ以下とするのが望ましい。
【００２１】
緩衝層１０２上に設ける第１の障壁層１０３は、例えば、リン化アルミニウム・硼素混晶（Ｂ_αＡｌ_βＰ：０＜α≦１、α＋β＝１）、リン化硼素・ガリウム混晶（Ｂ_αＧａ_δＰ：０＜α≦１、α＋δ＝１）、或いはリン化硼素・インジウム混晶（Ｂ_αＩｎ_1- _αＰ：０＜α≦１）などから構成する。特に、成長速度と原料の供給比（所謂、Ｖ／ＩＩＩ比率）を好適な範囲として形成した室温での禁止帯幅（室温禁止帯幅）を３．０±０．２ｅＶとする単量体リン化硼素を基材とした禁止帯幅を大とするリン化硼素系半導体層からは、第１の障壁層を好適に構成できる。例えば、室温禁止帯幅を３．１ｅＶとするＢＰからは、波長を約４５９ｎｍとする青色帯光を出射する室温禁止帯幅を約２．７ｅＶとする窒化ガリウム・インジウム混晶からなる発光層に対し、「キャリアの閉じ込め」効果を発揮するに充分に大きな障壁差（ｂａｒｒｉｅｒｈｅｉｇｈｔ）を保持する第１の障壁層１０３を構成できる。また、室温禁止帯幅を３．０ｅＶとするＢＰとリン化ガリウム（化学式ＧａＰ；室温禁止帯幅≒２．３ｅＶ）との混晶化により、例えば、室温禁止帯幅を約２．８ｅＶとするＢ_0.70Ｇａ_0.30Ｐ混晶を形成できる。Ｂ_0.70Ｇａ_0.30Ｐ混晶からは、発光中心波長を６２０ｎｍとする赤色帯光を出射する室温禁止帯を約２ｅＶとする窒化ガリウム・インジウム混晶発光層に対して、充分に大きな障壁差を有する第１の障壁層１０３を構成できる。
【００２２】
第１の障壁層１０３上には、窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系半導体からなる発光層１０４を設ける。本発明の第２の実施形態では、インジウム組成比（＝１−Ｙ）を相違する複数の相（ｐｈａｓｅ）または塊（ｄｏｍａｉｎ）からなる多相構造のＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体から構成すると、高い強度の発光をもたらす発光層１０４を構成できる（▲１▼日本国特許第３０９００５７号、及び▲２▼日本国特許第３０９００６３号各公報参照）。多相構造の発光層１０４を得るに最も効果的な手段は、窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系半導体発光層１０４を形成した後に於ける発光層１０４が経由する加熱或いは冷却過程での昇温速度或いは降温速度を規定された範囲内に収納させることにある（▲１▼日本国特許第３０９７５９７号公報、及び▲２▼米国特許６，１１０，７５７号公報参照）。
【００２３】
本発明の第３の実施形態では、リン化硼素系半導体からなる第１の障壁層１０３上に設ける発光層１０４を、立方晶のＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系結晶層から構成する（上記の特開平１１−２６６００６号参照）。本発明では、第１の障壁層１０３を立方晶閃亜鉛鉱結晶型のリン化硼素系半導体から構成しているため、それを下地層として立方晶の窒化ガリウム・インジウム結晶層を成長させ易い積層構成としている。立方晶の窒化ガリウム・インジウムでは、縮帯した価電子帯バンド構造により（上記の「化合物半導体の基礎物性入門」、１４〜１７頁参照）、ｐ形伝導性の結晶層が得られ易い利点がある。また、立方晶閃亜鉛鉱型結晶では、［１１０］方向の明瞭な劈開性により、窒化ガリウム・インジウムからなる発光層１０４の例えば、長手方向に対向する端面１０４ａ、１０４ｂを｛１１０｝劈開結晶面から構成することができ、｛１１０｝劈開面を共振面とするＬＤを簡易に構成することができる。
【００２４】
特に、本発明の第４の実施形態では、リン（Ｐ）を含むＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体から発光層１０４を構成する。例えば、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体層を形成する際に、ホスフィン（ＰＨ₃）等のリン含有化合物を添加源として、リン（Ｐ）をドーピングして形成する。リン（Ｐ）を添加することにより、立方晶の窒化ガリウム・インジウム結晶層の形成が促進される。砒素（Ａｓ）も同様に立方晶の窒化ガリウム・インジウム結晶の成長を促進させる作用を有する。しかし、砒化ガリウム（化学式ＧａＡｓ：標準生成エネルギー（ΔＨ₀）≒−１９．５ｋｃａｌ）より窒化ガリウム（ＧａＮ）の生成エネルギーは低く（ΔＨ₀≒−２６．２ｋｃａｌ）（特開平１０−５３４８７号公報参照）、ＧａＡｓよりもＧａＮが優先的に形成され易くなるため、砒素（Ａｓ）組成比或いは砒素含有量の安定した窒化ガリウム・インジウム発光層を得るに至らない。一方、リン化ガリウム（ＧａＰ）の標準生成エネルギー（＝ΔＨ₀）は、ＧａＮよりも低く−２９．２ｋｃａｌであるため（上記の特開平１０−５３４８７号参照）、砒素（Ａｓ）よりも容易にＧａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体層に添加させられる利点がある。
【００２５】
本発明の第５の実施形態では、第２の障壁層１０５を、リン化硼素系半導体（Ｂ_XＩＩＩ_1-XＰ；記号ＩＩＩは硼素（Ｂ）以外のＩＩＩ族元素を表し、０≦Ｘ≦１である。）から構成する。特に、本発明の第８の実施形態では、第２の障壁層１０５を、リン化硼素・ガリウム（Ｂ_XＧａ_1-XＰ：０≦Ｘ≦１）から構成する。また、特に、本発明の第９の実施形態では、リン化硼素・インジウム（Ｂ_XＩｎ_1-XＰ：０≦Ｘ≦１）から構成する。Ｂ_XＧａ_1-XＰ（０≦Ｘ≦１）またはＢ_XＩｎ_1-XＰ（０≦Ｘ≦１）は、低融点のガリウム（融点≒３０．２℃）及びインジウム（融点≒１５５℃）を、硼素（Ｂ）以外のＩＩＩ族構成元素として含有しているため、Ｇａ_YＩｎ_1ーYＮ（０≦Ｙ≦１）発光層との良好な「ぬれ性」に依り（（社）応用物理学会薄膜・表面物理分科会編集、「薄膜作製ハンドブック」（１９９１年３月２５日、共立出版（株）発行初版１刷）、７３〜７４頁参照）、第２の障壁層１０５を構成するに好適な非晶質の連続膜を構成できる。
【００２６】
室温での禁止帯幅を３．０±０．２ｅＶとする単量体のリン化硼素を基材として構成した、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系半導体発光層１０４よりも高い禁止帯幅のＢ_XＩＩＩ_1-XＰ（０≦Ｘ≦１）は、第２の障壁層１０５に加えて、発光層１０４からの発光を外部視野方向に取り出すに好都合な発光透過層（窓（ｗｉｎｄｏｗ）層）を構成するに好適となる。禁止帯幅を２．０ｅＶとする従来のＢＰからは、２．０ｅＶ以上で、最高でもＧａＰの禁止帯幅に相当する２．３ｅＶと低く、且つ狭い範囲のリン化硼素・ガリウム（Ｂ_XＧａ_1-XＰ：０≦Ｘ≦１）混晶がもたらされるのみであった。これに対し、本発明に依れば、２．３ｅＶ以上で３．０±０．２ｅＶの広範囲に亘る、高い禁止帯幅のＢ_XＧａ_1-XＰ混晶をもたらすことができる。本発明の第６の実施形態の好例として、室温での禁止帯幅を３．０ｅＶとする単量体のリン化硼素（ＢＰ）を混晶材料として形成された室温での禁止帯幅を約２．９ｅＶとするＢ_0.80Ｇａ_0.20Ｐ混晶が例示できる。また、室温での禁止帯幅を約２．８ｅＶとするＢ_0.90Ｉｎ_0.10Ｐを例示できる。
【００２７】
室温での禁止帯幅を３．０±０．２ｅＶ以下とするリン化硼素（ＢＰ）は、特に、成長速度と原料の供給比率の双方を規程された範囲内に設定することにより形成できる。成長速度は、好ましくは、毎分２０Å以上で３００Å以下とする。成長速度を２０Å／ｍｉｎ未満の遅い速度とすると、成長層表面からのリン（Ｐ）構成元素或いはその化合物が脱離、揮発が充分に抑止されず、成膜が果たせない場合がある。３００Å／ｍｉｎを越える速い成長速度に設定すると、得られる禁止帯幅の値が不安定となり好ましくはない。また、成長速度を徒に速くすると多結晶の結晶層となり易い傾向にあり、単結晶層を得るには不都合となる。
【００２８】
また、成長速度と併せて、原料の供給比率を好ましくは１５以上で６０以下の範囲に規定する。ＢＰ層を形成する場合にあって、原料の供給比率とは、成長反応系への硼素（Ｂ）源の供給量に対するリン（Ｐ）源の供給量の比率である。また、ＢＰ系混晶を形成する場合にあっては、硼素（Ｂ）を含むＩＩＩ族源の合計の供給量に対する、リン（Ｐ）を含むＶ族源の合計の供給量の比率である。リン化硼素・インジウム（Ｂ_XＩｎ_1-XＰ：０≦Ｘ≦１）混晶を形成する場合を例にすれば、成長反応系に供給するガリウム（Ｇａ）源とインジウム（Ｉｎ）源の総量に対する、リン（Ｐ）源の供給量の比率である。即ち、所謂、Ｖ／ＩＩＩ比率である。Ｖ／ＩＩＩ比率を１５未満と小とすると、成長層表面が乱雑となり望ましくはない。また、ＩＩＩ／Ｖ比率を６０を越えて極端に大とすると、化学量論的に観てリン（Ｐ）が富裕な状態である成長層が形成され易くなる。過剰なリン（Ｐ）は、結晶格子で硼素（Ｂ）が占有すべき位置に入り込み、ドナー（ｄｏｎｏｒ）として働くとされる（庄野克房著、「超ＬＳＩ時代の半導体技術１００集〔５〕」（（株）オーム社、昭和５９年５月１日発行、電子雑誌エレクトロニクス第２９巻第５号（昭和５９年５月号）付録、１２１頁参照）。化学量論的組成がリン（Ｐ）の富裕側に移行してしまえば、低抵抗のｐ形非晶質層から第２の障壁層１０５を形成する際に支障となる。
【００２９】
本発明の第７の実施形態では、第２の障壁層１０５を、第１の障壁層１０３と同一のリン化硼素系半導体材料から構成する。好ましい例として、第１及び第２の障壁層１０３、１０５を共にリン化硼素・ガリウム（Ｂ_XＧａ_1-XＰ：０≦Ｘ≦１）から構成する例を挙げられる。第１及び第２の障壁層１０３、１０５を同一の材料から構成すれば、発光層１０４に不均衡な熱的或いは機械的な歪の印可を回避でき、発光層１０４への歪の導入に因る発光層１０４の不均等な機械的変形や結晶的変質を防止するに効果が奏される。特に好適となるのは、第１の障壁層１０３を、基板１０１或いは緩衝層１０２と格子整合し、尚且つ、発光層１０４との格子整合をなす様に層厚の増加方向に硼素（Ｂ）組成比に勾配を付したリン化硼素・インジウム（Ｂ_XＩｎ_1-XＰ：０≦Ｘ≦１）から構成し、また、第２の障壁層１０５を、同じくＢ_XＩｎ_1-XＰ（０≦Ｘ≦１）から構成する場合である。この構成では、発光層１０４を、緩衝層１０２等との格子不整合を緩和する組成勾配を内包する第１の障壁層１０３上に設ける構成としているため、そもそも結晶性に優れる発光層１０４をもたらすことができる。また、第２の障壁層１０５は第１の障壁層１０３とは伝導形を逆とする結晶層から構成するものの、第２の障壁層１０５を、発光層１０４と接する第１の障壁層１０３の表面をなすＢ_XＩｎ_1-XＰ（０≦Ｘ≦１）と同一の硼素（Ｂ）組成比（＝Ｘ）を有する非晶質のＢ_XＩｎ_1-XＰ（０≦Ｘ≦１）から構成すると殊更、発光層１０４への歪みを低減できる。
【００３０】
積層構造体１Ａを構成する結晶層にあって、第１の障壁層１０３は結晶性の良好な発光層１０４を得るために大凡、７５０℃を越え、１２００℃以下の範囲内であって、特に、約８００℃〜約１０００℃の温度で形成するのを好適とする。発光層１０４の形成温度は第１の障壁層１０３と同温であるか、それよりも高温である。第２の障壁層１０５を、第１の障壁層１０３の形成温度以下の温度で積層する手段に依れば、発光層１０４を含め、第１の障壁層１０３等の積層構造体１Ａを構成する結晶層の熱的変性を防止することができる。第１の障壁層１０３の熱変性を防止でき、しいては、例えば、閾値電圧（所謂、Ｖｔｈ）の安定した短波長ＬＤをもたらすに貢献できる。従って、本発明の第１０の実施形態では、発光層１０４を積層した後、第１の障壁層１０３の形成温度以下の温度で、非晶質を主体とするリン化硼素系半導体からなる第２の障壁層１０５を積層させる。本発明の第１２の実施形態では、第２の障壁層１０５を、２５０℃以上で７５０℃以下の温度で形成するのを好適とする。
【００３１】
非晶質を主体としてなる第２の障壁層１０５を、発光層１０４を形成するための温度以下の温度で形成すると、発光層１０４に印可される熱的歪みの低減に効果がある。また、導電性の第２の障壁層１０５を得るために添加されたｎ形或いはｐ形の不純物が発光層１０４へ拡散するのを抑制できる。即ち、発光層１０４の伝導形の反転やキャリア（担体）の濃度の変化が抑制され、例えば、順方向電圧（所謂、Ｖｆ）や逆方向電圧（所謂、Ｖｒ）の安定したＬＥＤを提供できる。従って、本発明の第１１の実施形態では、発光層１０４を積層した後、発光層１０４の形成温度以下の温度で、非晶質を主体とするリン化硼素系半導体からなる第２の障壁層１０５を積層させる。本発明の第１２の実施形態では、第２の障壁層１０５を、２５０℃以上で７５０℃以下の温度で形成するのを好適とする。
【００３２】
更に、第２の障壁層１０３を形成するに際し、窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系半導体発光層１０４を形成した後、窒素（Ｎ）を含む雰囲気内で単結晶基板の温度を２５０℃以上７５０℃以下の温度に降温すると、発光層１０４を構成する窒素（Ｎ）の揮散が抑制され、第２の障壁層１０５を形成するための良好な表面状態の下地層（発光層１０４）を提供できる。本発明の第１３の実施形態にあって、窒素（Ｎ₂）或いはアルゴン（Ａｒ）等の不活性気体と窒素との混合ガスからなる雰囲気中での降温は好適である。窒素と水素との結合を含む例えば、アンモニア（ＮＨ₃）或いはヒドラジン類（Ｎ₂Ｈ₄）を含む雰囲気も利用できる。
【００３３】
窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系半導体層は従来より、トリメチルインジウム（（ＣＨ₃）₃Ｉｎ）をインジウム（Ｉｎ）源とし、アンモニア（ＮＨ₃）を窒素源とするＭＯＣＶＤ法により形成されている。トリメチルインジウム（（ＣＨ₃）₃Ｉｎ）等のトリアルキル（ｔｒｉａｌｋｙｌ）インジウム化合物は、電子受容体分子として働くルイス（Ｌｅｗｉｓ）酸である（Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ、１０７（１９９０）、３６０〜３６４頁参照）。一方、アンモニア等の第Ｖ族元素の水素化物は電子供与体のルイス塩基である。ルイス酸性の（ＣＨ₃）₃Ｉｎのルイス塩基のアンモニア（ＮＨ₃）とは、気相中で会合し、難解離性のポリマー（ｐｏｌｙｍｅｒ）を形成し易い。この様なポリマーは、表面状態に優れる発光層１０４の形成を阻害する。ルイス塩基性を呈する結合価を１価とするシクロペンタジエニルインジウム（Ｃ₅Ｈ₅Ｉｎ）をインジウム源とすれば（特公平８−１６１７０号参照）、同じくルイス塩基性のアンモニア（ＮＨ₃）との気相会合は回避でき、表面状態に優れるインジウム（Ｉｎ）系ＩＩＩ−Ｖ族化合物半導体層を提供できる（上記のＪ．ＣｒｙｓｔａｌＧｒｏｗｔｈ、１０７（１９９０）参照）。従い、本発明の第１４の実施形態では、シクロペンタジエニルインジウム（Ｃ₅Ｈ₅Ｉｎ）をインジウム（Ｉｎ）源として、窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系発光層１０４を形成することとする。
【００３４】
本発明の第１５の実施形態では、例えば、第２の障壁層１０５上に正負何れかの極性の表面オーミック（Ｏｈｍｉｃ）電極１０６を設け、導電性の単結晶からなる基板１０１の裏面に、表面オーミック電極とは反対の極性の裏面オーミック電極１０７を設けてＬＥＤ１Ｂを構成する。或いは第２の障壁層１０５上に設けた電極形成用のコンタクト（ｃｏｎｔａｃｔ）層を介して表面電極１０６を設けてＬＥＤ或いはＬＤを構成する。高いキャリア濃度のコンタクト層上に表面電極１０６を設けることにより、順方向電圧（Ｖｆ）の低いＬＥＤ、或いは閾値電圧（Ｖｔｈ）の低いＬＤがもたらされる。リン化硼素系半導体層からなる第２の障壁層１０５上に設けるｐ形オーミック電極は、例えば、金・亜鉛（Ａｕ・Ｚｎ）合金等から構成できる。また、金・ゲルマニウム（Ａｕ・Ｇｅ）合金、金・インジウム（Ａｕ・Ｉｎ）合金、並びに金・錫（Ａｕ・Ｓｎ）合金などの金合金等からｎ形オーミック電極を形成できる。
【００３５】
本発明に依る発光素子からは高輝度のランプを構成できる。例えば、本発明の第１７の実施形態のランプ１０は次の如くの工程をもって構成できる。図５に例示する如く、基板１１上に本発明に係わる第２の障壁層１２を備えたＬＥＤ１０を、台座１５上の銀（Ａｇ）或いはアルミニウム（Ａｌ）等の金属を鍍金した碗体１６の中央部に導電性の接合材で固定する。これより、基板１１の底面に設けた一極性の電極１４を台座１５に付属する一端子１７に電気的に接続させる。また、第２の障壁層１２上に設置した電極１３を台座１５に付属する他の一方の端子１８に結線する。一般的な半導体封止用のエポキシ樹脂１９で碗体１６を囲繞する様に封止すればランプを構成できる。また、本発明に依れば、約２００μｍ〜約３００μｍ角の小型ＬＥＤも形成でき、従って、特に、設置容積を小とする表示器等として好適な小型の発光ダイオードランプ１０を構成できる。
【００３６】
また、ＬＥＤチップ或いは樹脂封止されたダイオードランプを集合させれば、光源を構成できる。例えば、複数のＬＥＤを電気的に並列に接続させて、例えば、定電圧駆動型の光源を構成できる。また、電気的に直列にダイオードランプを接続して定電流駆動型の光源を構成できる。これらのＬＥＤを利用する光源は、従来の白熱型のランプ光源とは異なり、点灯によりさほど放熱を伴わないため、冷光源として特に有用に利用できる。例えば、冷凍食品の展示用光源として利用できる。また、例えば、屋外表示器、交通信号を提示するための信号器、方向指示器或いは照明機器等に好適に用いられる光源を構成できる。
【００３７】
【作用】
本発明に記載の非晶質から構成した第２の障壁層は、窒化ガリウム・インジウム（Ｇａ_YＩｎ_1-YＮ：０≦Ｙ≦１）系発光層にキャリアを「閉じ込める」作用を有する。加えて、低温で形成することとした非晶質の第２の障壁層は、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系発光層に印可される熱的な或いは機械的な歪みを低減して発光層の品質劣化を抑制する作用を有する。
【００３８】
また、低温で形成することとしたリン化硼素系非晶質半導体層から構成される第２の障壁層は、Ｇａ_YＩｎ_1-YＮ（０≦Ｙ≦１）系発光層の伝導型の反転並びに発光層のキャリア密度の変化を抑制する作用を有する。
【００３９】
【実施例】
（第１実施例）
非晶質のリン化硼素（ＢＰ）を第２の障壁層として具備した発光ダイオード（ＬＥＤ）を例にして本発明を具体的に説明する。本実施例に係わるＬＥＤ３Ｂの平面模式図を図２に示す。また、図３には、図２に示す破線Ｘ−Ｘ’に沿ったのＬＥＤ３Ｂの断面模式図を示す。
【００４０】
本発明に係わる発光素子用積層構造体３Ａは、硼素（Ｂ）ドープｐ形（１１１）−Ｓｉ単結晶を基板１０１として構成した。基板１０１上には、トリエチル硼素（（Ｃ₂Ｈ₅）₃Ｂ）／ホスフィン（ＰＨ₃）／水素（Ｈ₂）系常圧ＭＯＣＶＤ法により、３５０℃でリン化硼素（ＢＰ）緩衝層１０２を堆積した。緩衝層１０２の層厚は約５ｎｍとした。
【００４１】
緩衝層１０２の表面には、上記のＭＯＣＶＤ気相成長手段を利用して、８５０℃でマグネシウム（Ｍｇ）をドーピングしたｐ形ＢＰ層を下部クラッド（ｃｌａｄ）層をなす第１の障壁層１０３として積層した。マグネシウムのドーピング源にはビス−シクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ₅Ｈ₄）₂Ｍｇ）を用いた。第１の障壁層１０３をなすｐ形ＢＰ層のキャリア濃度は約８×１０¹⁸ｃｍ^-3とした。層厚は７００ｎｍとした。緩衝層１０２を下地層としたため、第１の障壁層１０３は、亀裂の無い連続性のあるＢＰ層から構成されるものとなった。
【００４２】
第１の障壁層１０３上には、ＢＰ（格子定数＝４．５３８Å）に格子整合する立方晶を主体とするｎ形Ｇａ_0.94Ｉｎ_0.06Ｎ層（格子定数＝４．５３８Å）を発光層１０４として積層させた。発光層１０４は、トリメチルガリウム（（ＣＨ₃）₃Ｇａ）／トリメチルインジウム（（ＣＨ₃）₃Ｉｎ）／アンモニア（ＮＨ₃）／水素（Ｈ₂）系常圧ＭＯＣＶＤ法により、８５０℃で堆積した。発光層１０４のｎ形のドーパントとしては珪素（Ｓｉ）を用い、キャリア濃度は約３×１０¹⁷ｃｍ^-3とした。発光層１０４の層厚は約１８０ｎｍとした。また、発光層１０４の形成時には、ホスフィン（ＰＨ₃）２００体積百万分率（ｖｏｌ．ｐｐｍ）−水素（Ｈ₂）混合ガスを利用して、リン（Ｐ）を添加した。発光層１０４の内部のリン（Ｐ）原子濃度は、一般的な２次イオン質量分析（ＳＩＭＳ）により、約１×１０²¹原子／ｃｍ³と定量された。
【００４３】
発光層１０４を形成した後、直ちに発光層１０４の構成元素源である（ＣＨ₃）₃Ｇａ）と（ＣＨ₃）₃ＩｎのＭＯＣＶＤ反応系への供給を停止し、同反応系内を窒素（Ｎ₂）とホスフィン（ＰＨ₃）とを含む雰囲気とし、基板１０１の温度を８５０℃より降温した。ｎ形Ｇａ_0.94Ｉｎ_0.06Ｎ発光層１０４の表面上には、上記のＭＯＣＶＤ反応系により、上部クラッド層となす第２の障壁層１０５を積層した。第２の障壁層１０５は、第１の障壁層１０３及び発光層１０４の何れよりも低温の３５０℃で形成した非晶質を主体とするｎ形のリン化硼素（ＢＰ）から構成した。ｎ形のドーパントとしては、珪素（Ｓｉ）を用い、キャリア濃度は約８×１０¹⁸ｃｍ^-3とし、層厚は４８０ｎｍとした。第２の障壁層１０５を構成するｎ形ＢＰ層は、形成速度を毎分２０ｎｍとし、Ｖ／ＩＩＩ比率（＝ＰＨ₃／（Ｃ₂Ｈ₅）₃Ｂ供給比率を４０に設定して形成したため、室温の禁止帯幅は約３．１ｅＶとなった。
【００４４】
第２の障壁層１０５上には、直径を約１３０μｍとする円形の表面オーミック電極１０６を配置した。ｎ形表面電極１０６は、金（Ａｕ）合金真空蒸着膜から構成した。また、ｐ形Ｓｉ基板１０１の裏面の略全面には、ｐ形の裏面オーミック電極１０７を配置してＬＥＤ３Ｂを構成した。ｐ形電極１０７はアルミニウム（Ａｌ）真空蒸着膜から構成した。Ｓｉ単結晶１０１を［２１１］方向に平行及び垂直な方向に裁断して、一辺を約３００μｍとする正方形のＬＥＤ３Ｂを得た。
【００４５】
両電極１０６〜１０７間に順方向に２０ミリアンペア（ｍＡ）の動作電流を通流したところ、ＬＥＤ３Ｂからは、中心波長を約４１０ｎｍとする青色光が出射された。また、第２の障壁層１０５を構成する高い禁止帯幅のＢＰ層の発光を透過できる作用に依って、一般的な積分球を利用して測定されるチップ（ｃｈｉｐ）状態での輝度は約６ミリカンデラ（ｍｃｄ）となった。Ｉ−Ｖ特性から求めた順方向電圧（所謂、Ｖｆ）は約３．８Ｖ（順方向電流＝２０ｍＡ）となり、また、逆方向電圧は約８Ｖ（逆方向電流＝１０μＡ）となった。従って、本発明に依れば、高発光強度で高耐圧のＬＥＤが提供された。
【００４６】
（第２実施例）
多相構造の発光層と非晶質のリン化硼素を第２の障壁層として具備したＬＥＤを例にして本発明を具体的に説明する。本実施例に係わるＬＥＤ４Ｂの断面模式図を図４に示す。図４にあって、図３と同一の構成要素については、同一の符号を付してある。
【００４７】
本第２実施例の積層構造体４Ａは、リン（Ｐ）ドープｎ形（１００）−Ｓｉ単結晶を基板１０１として構成した。基板１０１上には、トリエチル硼素（（Ｃ₂Ｈ₅）₃Ｂ）／ホスフィン（ＰＨ₃）／水素（Ｈ₂）系常圧ＭＯＣＶＤ法により、３５０℃でリン化硼素・インジウム（Ｂ_0.33Ｉｎ_0.67Ｐ）混晶からなる緩衝層１０２を堆積した。緩衝層１０２の層厚は約５ｎｍとした。
【００４８】
緩衝層１０２の表面には、上記のＭＯＣＶＤ気相成長手段を利用して、８５０℃で珪素（Ｓｉ）をドーピングしたｎ形Ｂ_XＩｎ_1-XＰ組成勾配層を第１の障壁層１０３として積層した。Ｂ_XＩｎ_1-XＰ組成勾配層の硼素（Ｂ）組成比（＝Ｘ）は、緩衝層１０２との接合をなす表面で０．３３とし、発光層１０４と接合をなす表面で０．９９とした。第１の障壁層１０３をなすｎ形Ｂ_XＩｎ_1-XＰ組成勾配層の平均的なキャリア濃度は約８×１０¹⁸ｃｍ^-3とした。層厚は７００ｎｍとした。緩衝層１０２を下地層としたため、第１の障壁層１０３は、亀裂の無い連続性のあるＢＰ層から構成されるものとなった。
【００４９】
第１の障壁層１０３上には、第１の障壁層１０３の発光層１０４側の表面を構成するＢ_0.99Ｉｎ_0.01Ｐ（格子定数＝４．５５７Å）に格子整合する立方晶を主体とするｎ形Ｇａ_0.90Ｉｎ_0.10Ｎ層（格子定数＝４．５５７Å）を発光層１０４として積層させた。発光層１０４は、トリメチルガリウム（（ＣＨ₃）₃Ｇａ）／トリメチルインジウム（（ＣＨ₃）₃Ｉｎ）／アンモニア（ＮＨ₃）／水素（Ｈ₂）系常圧ＭＯＣＶＤ法により、８５０℃で堆積した。発光層１０４のｎ形のドーパントとしては珪素（Ｓｉ）を用い、キャリア濃度は約３×１０¹⁷ｃｍ^-3とした。発光層１０４の層厚は約１２０ｎｍとした。
【００５０】
発光層１０４を形成した後、直ちに発光層１０４の構成元素源である（ＣＨ₃）₃Ｇａ）と（ＣＨ₃）₃ＩｎのＭＯＣＶＤ反応系への供給を停止し、同反応系内を窒素（Ｎ₂）を含む雰囲気とし、基板１０１の温度を８５０℃より４００℃に降温した。８５０℃より６５０℃へは毎分１５℃と一定の割合で降温させた。４５０℃からは自然冷却により室温へ冷却した。この冷却過程を利用して、ｎ形Ｇａ_0.90Ｉｎ_0.10Ｎ発光層１０４を、インジウム（Ｉｎ）組成を相違する複数の相（ｐｈａｓｅまたはｄｏｍａｉｎ）からなる多相構造となした（日本国特許第３０９７５９７号参照）。
【００５１】
ｎ形Ｇａ_0.90Ｉｎ_0.10Ｎ発光層１０４の表面上には、上記のＭＯＣＶＤ反応系を利用して、第２の障壁層１０５を積層した。第２の障壁層１０５は、第１の障壁層１０３及び発光層１０４の何れよりも低温の４５０℃で形成したｐ形非晶質を主体とするｐ形のＢ_0.99Ｉｎ_0.01Ｐから構成した。ｐ形のドーパントとしては、マグネシウム（Ｍｇ）を用い、キャリア濃度は約８×１０¹⁶ｃｍ^-3とし、層厚は３００ｎｍとした。第２の障壁層１０５を構成するＢ_0.99Ｉｎ_0.01Ｐ層は、形成速度を毎分２５ｎｍとし、Ｖ／ＩＩＩ比率（＝ＰＨ₃／（Ｃ₂Ｈ₅）₃Ｂ供給比率を３０に設定して形成したため、室温の禁止帯幅は約３．０ｅＶとなった。
【００５２】
第２の障壁層１０５上には、直径を約１１０μｍとする円形の表面オーミック電極１０６を配置した。ｐ形表面電極１０６は、金（Ａｕ）・亜鉛（Ｚｎ）合金真空蒸着膜から構成した。また、ｎ形Ｓｉ基板１０１の裏面の略全面には、ｎ形の裏面オーミック電極１０７を配置してＬＥＤ４Ｂを構成した。ｎ形電極１０７はアルミニウム（Ａｌ）真空蒸着膜から構成した。Ｓｉ単結晶１０１を［１１０］方向に平行及び垂直な方向に裁断して、一辺を約２５０μｍとする正方形のＬＥＤ４Ｂを得た。
【００５３】
両電極１０６〜１０７間に順方向に２０ミリアンペア（ｍＡ）の動作電流を通流したところ、ＬＥＤ４Ｂからは、中心波長を約４１０ｎｍとする青色光が出射された。また、第２の障壁層１０５を構成する高い禁止帯幅のＢ_0.99Ｉｎ_0,01Ｐ層の発光を透過できる作用に依って、一般的な積分球を利用して測定されるチップ（ｃｈｉｐ）状態での輝度は約６ミリカンデラ（ｍｃｄ）となった。Ｉ−Ｖ特性から求めた順方向電圧（所謂、Ｖｆ）は約３．８Ｖ（順方向電流＝２０ｍＡ）となり、また、逆方向電圧は約８Ｖ（逆方向電流＝１０μＡ）となった。従って、本発明に依れば、高発光強度で高耐圧のＬＥＤが提供された。
【００５４】
【発明の効果】
本発明に依れば、第１の障壁層と共に、窒化ガリウム・インジウム（Ｇａ_XＩｎ_1-XＮ：０≦Ｘ≦１）発光層に上部クラッド層として障壁作用を及ぼす第２の障壁層を、発光層、更には第１の障壁層の形成温度以下の低温で構成した、非晶質を主体としたリン化硼素系半導体層から構成することとしたので、発光層への熱的或いは機械的な歪みの印可を低減できるため、発光層の品質を良好に維持でき、従って、Ｉ−Ｖ特性に優れる、高い発光強度の発光素子を提供できる。
【図面の簡単な説明】
【図１】本発明に係わる発光素子用積層構造体の断面構造を示す模式図である。
【図２】第１実施例に記載のＬＥＤの平面模式図である。
【図３】図２のＬＥＤの破線Ｘ−Ｘ’に沿った断面模式図である。
【図４】第２実施例に記載のＬＥＤの断面模式図である。
【図５】本発明に係わるランプの断面構造を示す模式図である。
【符号の説明】
１Ａ、３Ａ、４Ａ積層構造体
１Ｂ、３Ｂ、４ＢＬＥＤ
１０ランプ
１１基板
１２第２の障壁層
１３表面側電極
１４基板裏面電極
１５台座
１６碗体
１７、１８端子
１９封止樹脂
１０１単結晶基板
１０２緩衝層
１０３第１の障壁層
１０４発光層
１０５第２の障壁層
１０６表面オーミック電極
１０７裏面オーミック電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for forming a laminated structure for a light emitting device using a boron phosphide (BP) based semiconductor layer and a gallium nitride / indium (GaInN) based semiconductor layer.
[0002]
[Prior art]
Conventionally, gallium nitride indium (Ga) provided on a silicon (Si) single crystal substrate._YIn_1-YN: 0 ≦ Y ≦ 1) is used as a light emitting layer (see Japanese Patent Publication No. 55-3834), and a technology for constructing a blue band light emitting diode (LED) is known (Elctron. Lett., Vol. 33, No. 23 (1997), pages 1986-1987). In a conventional gallium nitride-based LED using a Si single crystal as a substrate, the light-emitting layer includes an aluminum gallium nitride (Al_YGa_1-YN: 0 ≦ Y ≦ 1) is heterojunction (hetero) (see Appl. Phys. Lett., 72 (4) (1998), pages 415 to 417). Further, the light emitting layer and the barrier (cladding) layer having a pn junction type double hetero (DH) structure are formed of hexagonal Ga._YIn_1-YN layer and Al_YGa_1-YIt is exclusively composed of N layers (see “Group III Nitride Semiconductor” (December 8, 1999, published by Baifukan Co., Ltd.), pages 241-252).
[0003]
Gallium nitride (GaN) -based semiconductors are said to function as donors due to nitrogen vacancies generated due to high-temperature volatilization of nitrogen (N), which is a constituent element. The conductive layer is likely to be formed (see Japanese Patent Laid-Open No. 54-71589). In addition, in the hexagonal wurtzite gallium nitride crystal, the valence band bandage is not released (Toshiaki Ikoma and Hideaki Ikoma, “Introduction to Basic Physical Properties of Compound Semiconductors” (September 1991). 10th, see Baifukan Co., Ltd., first edition, pages 14-17)), it is difficult to obtain a p-type low resistance layer. For this reason, conventionally, after a gallium nitride based semiconductor layer to which a p-type impurity is added is once vapor-phase grown, a low-resistance p-type conductive layer is formed by subsequent steps such as heat treatment or electron beam irradiation treatment. Measures have been taken ("III-V group compound semiconductor" (May 20, 1994, published by Baifukan Co., Ltd.), page 343).
[0004]
Also, Ga provided on a Si single crystal substrate via a buffer layer made of a boron phosphide (BP) based semiconductor._YIn_1-YLEDs constructed using N (0 ≦ Y ≦ 1) light emitting layers have been disclosed (1) US Pat. No. 6,069,021, (2) JP-A-11-266006, and (3) (Refer to Unexamined-Japanese-Patent No. 2000-22221).
[0005]
As a technical means for forming a boron phosphide (BP) single crystal layer on a silicon substrate, for example, diborane (B₂H₆) / Phosphine (PH_Three) / Hydrogen (H₂) There is a reaction type organic metal pyrolysis vapor deposition (MOCVD) method (see Inst. Phys. Conf. Ser., No. 129 (IOP Publishing Ltd., 1993), Chapter 3, pages 157-162). Boron trichloride (BCl_Three) / Phosphorus trichloride (PCl_Three) / Hydrogen (H₂) -Based halogen vapor phase growth means is known (see “Journal of Japanese Society for Crystal Growth”, Vol. 24, No. 2 (1997), page 150).
[0006]
In the conventional MOCVD method, for example, a boron phosphide single crystal layer having the same plane index as the substrate surface (100) is formed on the surface of a silicon substrate having a plane index (100) (Jpn. J. Appl.Phys., 13 (3) (1974), pages 411-416, in particular, see page 413). For example, even in the halogen vapor phase growth method, a boron phosphide (BP) single crystal layer having a plane index of (111) is also formed on a silicon substrate having a plane index of (111). (See J. Crystal Growth. 13/14 (1972), page 346). That is, the plane index of the crystal plane constituting the boron phosphide (BP) single crystal layer is the same as the plane index of the crystal plane forming the surface of the substrate regardless of the growth means.
[0007]
[Problems to be solved by the invention]
n-type Ga_YIn_1-YFor the N (0 ≦ Y ≦ 1) light emitting layer, a p-type barrier layer is formed of hexagonal Al._YGa_1-YIn the prior art composed of N (0 ≦ Y ≦ 1), a complicated process is required to obtain a low-resistance p-type conductive layer suitable for forming a p-type cladding layer (Japanese Patent Laid-Open No. 5-183189 (Japan) Patent No. 2540791) See each publication). On the other hand, boron phosphide (BP) is a cubic zinc blende type crystal, and the valence band has a narrow band structure (see the above “Introduction to Basic Properties of Compound Semiconductors”, pages 14-17). . Moreover, the degree of ionic bonding is as low as 0.006 (see PHILLIPS, “Semiconductor Bonding Theory” (Yoshioka Shoten Co., Ltd., issued July 25, 1985, third edition), pages 49-51). For this reason, it is easy to form a low-resistance p-type conductive layer.
[0008]
However, the temperature at which the single crystal BP layer is formed is limited to an extremely narrow range of 50 ° C. at 1020 ° C. to 1070 ° C. (Akira Nishinaga, “Applied Physics”, Vol. 45 No. 9 (1976). ), Pages 891-897). For this reason, the present situation is that the barrier layer is stably constructed from the single crystal boron phosphide-based semiconductor layer. The temperature range that can result in a single crystal BP layer is hexagonal with a small difference from the interplanar spacing (≈3.21 Å) between (111) crystal planes of boron phosphide (lattice constant ≈4.54 Å). ) If silicon carbide (a-axis lattice constant≈3.08 cm) is used as the substrate, it is reported that the range is 1050 ° C. to 1150 ° C., and the range can be expanded to 100 ° C. (J. Appl. Phys., 42 (1) (1971), pages 420-424). However, under such a high temperature environment, thermal diffusion of p-type impurities such as Zn or Mg added to obtain a p-type conductive layer becomes significant, and therefore, a desired conductive p suitable for use as a barrier layer. No stable boron phosphide-based semiconductor has been obtained.
[0009]
Ga_YIn_1-YN (0 ≦ Y ≦ 1) is known to decompose from about 620 ° C. (edited by Japan Industrial Technology Association, New Materials Technology Committee, “Compound Semiconductor Device” (September 15, 1973, Japan) (Published by Japan Industrial Technology Promotion Association), see page 397). For this reason, Ga_YIn_1-YWhen a single-crystal boron phosphide-based semiconductor layer is stacked as a barrier layer on the N light emitting layer at a high temperature exceeding 1000 ° C., Ga sublimation causes_YIn_1-YThe N light emitting layer may be lost. Therefore, Ga_YIn_1-YThe problem is that a light emitting portion having a heterojunction structure composed of an N light emitting layer and a boron phosphide-based semiconductor layer cannot be formed stably.
[0010]
The present invention has been made to overcome the above-mentioned problems of the prior art._YIn_1-YLaminated structure in which a barrier layer made of a boron phosphide-based semiconductor layer is conveniently laminated on the light emitting layer without causing thermal damage to the N (0 ≦ Y ≦ 1) light emitting layer, and a method for manufacturing the same I will provide a. In addition, a light emitting element, a lamp, and a light source each including the stacked structure are provided.
[0011]
[Means for Solving the Problems]
That is, the present invention is provided with a substrate made of silicon single crystal (silicon), a buffer layer made of an amorphous or polycrystalline boron phosphide-based semiconductor provided on the substrate surface, and a buffer layer. A first barrier layer made of a boron phosphide-based semiconductor, and gallium nitride indium (Ga) provided on the first barrier layer;_YIn_1-YN: 0 ≦ Y ≦ 1) A laminated structure for a light-emitting element including a light-emitting layer made of a semiconductor, and has a configuration described in the following item (1).
(1) Gallium nitride indium (Ga_YIn_1-YN: 0 ≦ Y ≦ 1) A multilayer structure for a light-emitting element, comprising a second barrier layer made of a boron phosphide-based semiconductor mainly composed of amorphous material on a light-emitting layer made of a semiconductor. body.
[0012]
In particular, the present invention provides a laminated structure for a light-emitting element provided with a light-emitting layer having the characteristics described in the following items (2) to (4).
(2) A light-emitting layer provided on the first barrier layer made of a boron phosphide-based semiconductor is a multiphase Ga composed of a plurality of phases having different indium composition ratios (= 1−Y)._YIn_1-YThe multilayer structure for a light-emitting element according to (1) above, which is made of an N (0 ≦ Y ≦ 1) based semiconductor.
(3) A light emitting layer provided on the first barrier layer made of a boron phosphide-based semiconductor is formed of cubic Ga_YIn_1-YThe multilayer structure for a light-emitting element according to the above (1) or (2), which is composed of a gallium nitride / indium crystal layer containing N (0 ≦ Y ≦ 1) crystals.
(4) A light emitting layer provided on the first barrier layer made of a boron phosphide-based semiconductor is formed of Ga containing phosphorus (P)._YIn_1-Y4. The laminated structure for a light-emitting element according to any one of (1) to (3), wherein the stacked structure is made of an N (0 ≦ Y ≦ 1) semiconductor.
[0013]
In addition, the present invention provides a laminated structure for a light-emitting element including a second barrier layer having the characteristics described in the following items (5) to (9).
(5) The second barrier layer is formed of a boron phosphide-based semiconductor (B_XIII_1-XP: Symbol III represents a group III element other than boron (B), and 0 ≦ X ≦ 1. The layered structure for a light-emitting element according to any one of (1) to (4), wherein
(6) The second barrier layer is composed of a monomeric boron phosphide having a band gap of 3.0 ± 0.2 eV at room temperature as a base material._YIn_1-YB having a higher forbidden band width than a light emitting layer made of an N (0 ≦ Y ≦ 1) based semiconductor_XIII_1-XThe multilayer structure for a light-emitting element according to the above (5), characterized in that it is composed of P (0 ≦ X ≦ 1).
(7) The stacked structure for a light-emitting element according to (5) or (6), wherein the second barrier layer is made of the same boron phosphide-based semiconductor as the first barrier layer.
(8) The second barrier layer is made of boron phosphide / gallium (B_XGa_1-XThe laminated structure for a light-emitting element according to any one of (5) to (7), characterized in that P: 0 ≦ X ≦ 1).
(9) The second barrier layer is made of boron phosphide / indium (B_XIn_1-XThe laminated structure for a light-emitting element according to any one of (5) to (7), characterized in that P: 0 ≦ X ≦ 1).
[0014]
Moreover, this invention provides the suitable manufacturing method of the laminated structure for light emitting elements as described in following (10) thru | or (14).
(10) On the buffer layer provided on the surface of the silicon single crystal substrate, Ga is interposed through the first barrier layer made of a boron phosphide-based semiconductor._YIn_1-YAfter laminating a light emitting layer made of an N (0 ≦ Y ≦ 1) based semiconductor, Ga_YIn_1-YA second barrier layer made of an amorphous boron phosphide-based semiconductor is stacked on an N (0 ≦ Y ≦ 1) -based semiconductor light emitting layer at a temperature not higher than the formation temperature of the first barrier layer. The method for producing a laminated structure for a light-emitting element according to any one of (1) to (9), wherein:
(11) On the buffer layer provided on the surface of the silicon single crystal substrate, Ga is interposed through a first barrier layer made of a boron phosphide-based semiconductor._YIn_1-YAfter laminating a light emitting layer made of an N (0 ≦ Y ≦ 1) based semiconductor, Ga_YIn_1-YA second barrier layer made of an amorphous boron phosphide-based semiconductor is stacked on an N (0 ≦ Y ≦ 1) -based semiconductor light-emitting layer at a temperature not higher than the temperature at which the light-emitting layer is formed. The method for producing a laminated structure for a light-emitting element according to any one of (1) to (9).
(12) Ga_YIn_1-YThe second barrier layer provided on the N (0 ≦ Y ≦ 1) -based semiconductor light emitting layer is formed at a temperature of 250 ° C. or higher and 750 ° C. or lower, according to (10) or (11), Manufacturing method of laminated structure for light emitting element.
(13) Ga_YIn_1-YAfter forming the N (0 ≦ Y ≦ 1) -based semiconductor light emitting layer, the temperature of the single crystal substrate is lowered to a temperature of 250 ° C. or higher and 750 ° C. or lower in an atmosphere containing nitrogen (N), and then the second barrier The method for producing a laminated structure for a light-emitting element according to any one of (10) to (12), wherein a layer is formed.
(14) Ga_YIn_1-YAn N (0 ≦ Y ≦ 1) -based semiconductor light emitting layer is formed from cyclopentadienyl indium (C_FiveH_FiveThe method for producing a laminated structure for a light-emitting element according to any one of (10) to (13), wherein the method is formed by vapor phase growth means using In as an indium (In) source.
[0015]
The present invention also provides
(15) A light emitting device constituted by using the laminated structure for a light emitting device according to any one of (1) to (9).
(16) The light emitting device according to (15), wherein a surface electrode is provided on the second barrier layer made of a boron phosphide-based semiconductor, and a back electrode is provided on the back surface of the single crystal substrate.
(17) A lamp configured using the light emitting device according to (15) or (16).
(18) A light source configured using the lamp according to (17).
I will provide a.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 schematically shows a cross-sectional structure of a laminated structure for light emitting element 1A according to the first embodiment of the present invention. As the substrate 101, conductive n-type or p-type silicon is used. The crystal plane orientation of the silicon surface of the substrate 101 is not limited, but the Miller index such as {100}, {110}, or {111} (“electron beam diffraction and primary crystallography” ( July 10, 1997, Kyoritsu Shuppan Co., Ltd., first edition, 1 page), see pages 36-39), a light-emitting element can be easily formed by cleaving in the [110] direction. It is. In addition, if conductive silicon is used as a substrate, an ohmic electrode having either positive or negative polarity can be laid on the back surface of the substrate, so that a process for forming an electrode for obtaining a light emitting element can be simplified. In particular, a low specific resistance (resistivity) silicon substrate having a resistivity of 10 milliohms (mΩ) or less, more preferably 1 mΩ or less is effective in providing an LED with a low forward voltage (so-called Vf). . Further, in the LD, it can contribute to the reduction of the threshold voltage (so-called Vth). Also, if conductive silicon is used as the substrate, good heat dissipation (thermal conductivity ≈ 1.4 Wcm)^-1・ K^-1: "III-V group compound semiconductor" (May 20, 1994, published by Baifukan Co., Ltd., first edition, page 148) is effective in avoiding an excessive temperature rise of the light-emitting element due to heat generated by operation. Become.
[0017]
The amorphous or polycrystalline buffer layer 102 provided on the surface of the silicon substrate 101 is, for example, a general formula B_αAl_βGa_γIn_1- _α _- _β _- _γP_1- _δAs_δ(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 ≦ δ <1). For example, the general formula B_αAl_βGa_γIn_1- _α _- _β _- _γP_1- _δN_δ(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 <δ <1), and a boron phosphide-based semiconductor containing nitrogen (N). Preferably, it is composed of a binary crystal or a ternary mixed crystal that has a small number of constituent elements and can be easily constructed. For example, monomer boron phosphide (BP), aluminum phosphide / boron mixed crystal (B_αAl_βP: 0 <α ≦ 1, α + β = 1), boron phosphide / gallium mixed crystal (B_αGa_δP: 0 <α ≦ 1, α + δ = 1), or boron phosphide / indium mixed crystal (B_αIn_1- _αP: 0 <α ≦ 1). A buffer layer made of amorphous or polycrystalline structure has a low crystal defect density such as misfit dislocation and excellent crystallinity by relaxing the lattice mismatch between the substrate and one constituent layer of the laminated structure. Has the effect of providing a layer.
[0018]
Further, when the buffer layer 102 is formed of a boron phosphide-based semiconductor material lattice-matched to the silicon (lattice constant≈5.431Å) substrate 101, in addition to the above-described function, the layered structure of the stacked structure is peeled off from the substrate. It is effective to prevent. As a material suitable for constituting the buffer layer 102, for example, B_0.02Ga_0.98P or B_0.32In_0.62P can be exemplified (see Japanese Patent Application Laid-Open No. 2000-22211). Regardless of the lattice consistency with the silicon substrate 101, the buffer layer 102 made of a lattice boron phosphide-based semiconductor is equivalent to the first barrier layer 103 made of a boron phosphide-based semiconductor layer as an upper layer. Providing “growth nuclei” that encourage growth (edited by Atsushi Nishinaga, “Basics of Crystal Growth” (June 23, 1997, first published by Baifukan Co., Ltd.), pages 38-39) Has the effect of proceeding to
[0019]
The buffer layer 102 made of a boron phosphide-based semiconductor is formed by MOCVD (see above Inst. Phys. Conf. Ser., No. 129), molecular beam epitaxy (MBE) (J. Solid State Chem., 133 (1997). ), Pp. 269-272), halide method (1) The above-mentioned “Journal of Japanese Society for Crystal Growth”, Vol. 24 (1997), and (2) J. Appl. Phys., 42 (1) (1971), see pages 420-424), and hydride method (see Jpn. J. Appl. Phys., 13 (3) (1974), pages 411-416). it can. In particular, the MOCVD means is a suitable gas growth means for obtaining a boron phosphide-based semiconductor layer because it has excellent layer thickness controllability of a thin film layer of several nanometers (nm) and controllability of mixed crystal composition. As a gas phase reaction system that can be used for MOCVD, triethylboron ((C₂H_Five)_ThreeB) / Borane (BH_Three) Or diborane (B₂H₆) / Phosphine (PH_Three) Or organic phosphorus compound reaction system such as tertiary butyl phosphine (see Jpn. J. Appl. Phys., 13 (3) (1974), pages 411 to 416).
[0020]
In particular, the buffer layer 102 made of amorphous or polycrystalline can be formed by setting the formation temperature to 250 ° C. to 700 ° C. in the above vapor phase growth means. The lower the film formation temperature, the easier it is to obtain a boron phosphide-based buffer layer mainly composed of amorphous material. When the temperature is 250 ° C. or less, the decomposition of the raw material for film formation does not proceed sufficiently, so that the film formation is unstable and inconvenient. When the film forming temperature exceeds about 450 ° C., a boron phosphide-based buffer layer mainly composed of polycrystal is likely to result. A temperature exceeding 700 ° C. is disadvantageous because a single crystal layer that cannot exhibit a sufficient lattice mismatch relaxation effect is easily obtained. Whether the buffer layer is an amorphous layer or a polycrystalline layer can be analyzed by a general X-ray diffraction method, electron beam diffraction method, or the like. Regardless of the lattice matching with the substrate material, it is desirable that the thickness of the buffer layer is about 1 nm to 100 nm, and more preferably 2 nm to 50 nm.
[0021]
The first barrier layer 103 provided on the buffer layer 102 is, for example, an aluminum phosphide / boron mixed crystal (B_αAl_βP: 0 <α ≦ 1, α + β = 1), boron phosphide / gallium mixed crystal (B_αGa_δP: 0 <α ≦ 1, α + δ = 1), or boron phosphide / indium mixed crystal (B_αIn_1- _αP: 0 <α ≦ 1). In particular, monomer phosphorous having a forbidden band width at room temperature (room temperature forbidden band width) of 3.0 ± 0.2 eV formed with a growth rate and raw material supply ratio (so-called V / III ratio) in a suitable range. The first barrier layer can be suitably configured from a boron phosphide-based semiconductor layer having a forbidden band width based on boron phosphide as a base. For example, from a BP having a room temperature band gap of 3.1 eV to a light emitting layer made of a gallium nitride / indium mixed crystal that emits blue band light having a wavelength of about 459 nm and having a room temperature band gap of about 2.7 eV. On the other hand, the first barrier layer 103 having a sufficiently large barrier difference to exhibit the “carrier confinement” effect can be formed. In addition, BP having a room temperature forbidden band width of 3.0 eV and gallium phosphide (chemical formula GaP; room temperature forbidden band width≈2.3 eV) are mixed to form, for example, a room temperature forbidden band width of about 2.8 eV. B_0.70Ga_0.30P mixed crystal can be formed. B_0.70Ga_0.30The first barrier having a sufficiently large barrier difference from the P mixed crystal with respect to the gallium nitride / indium mixed crystal light emitting layer having a room temperature forbidden band emitting about 620 nm and a room temperature forbidden band emitting about 620 nm. Layer 103 can be constructed.
[0022]
On the first barrier layer 103, gallium nitride indium (Ga_YIn_1-YA light-emitting layer 104 made of an N: 0 ≦ Y ≦ 1 type semiconductor is provided. In the second embodiment of the present invention, Ga having a multiphase structure composed of a plurality of phases or domains having different indium composition ratios (= 1-Y)._YIn_1-YWhen composed of an N (0 ≦ Y ≦ 1) based semiconductor, the light emitting layer 104 that emits light with high intensity can be formed (see (1) Japanese Patent No. 3090057 and (2) Japanese Patent No. 3090063). ). The most effective means for obtaining the light emitting layer 104 having a multiphase structure is gallium nitride indium (Ga_YIn_1-YN: 0 ≦ Y ≦ 1) The heating rate or the cooling rate in the heating or cooling process through which the light emitting layer 104 passes after the formation of the semiconductor light emitting layer 104 is accommodated within a prescribed range. (1) Refer to Japanese Patent No. 3097597 and (2) US Patent No. 6,110,757).
[0023]
In the third embodiment of the present invention, the light emitting layer 104 provided on the first barrier layer 103 made of a boron phosphide-based semiconductor is formed of cubic Ga._YIn_1-YIt is composed of an N (0 ≦ Y ≦ 1) -based crystal layer (see the above-mentioned JP-A-11-266006). In the present invention, since the first barrier layer 103 is formed of a cubic zinc blende crystal type boron phosphide-based semiconductor, a stacked layer in which a cubic gallium nitride / indium crystal layer can be easily grown using the first barrier layer 103 as a base layer. It is configured. Cubic gallium nitride indium has an advantage that a p-type conductive crystal layer can be easily obtained due to a narrowed valence band structure (see “Introduction to Basic Properties of Compound Semiconductors” on pages 14 to 17). is there. Further, in the cubic zinc blende type crystal, due to the clear cleavage property in the [110] direction, for example, the end faces 104a and 104b facing the longitudinal direction of the light emitting layer 104 made of gallium nitride / indium are {110} cleavage crystal planes. An LD having a {110} cleaved surface as a resonance surface can be easily configured.
[0024]
In particular, in the fourth embodiment of the present invention, Ga containing phosphorus (P)._YIn_1-YThe light emitting layer 104 is composed of an N (0 ≦ Y ≦ 1) based semiconductor. For example, Ga_YIn_1-YWhen forming an N (0 ≦ Y ≦ 1) based semiconductor layer, phosphine (PH_Three) And the like, and doping with phosphorus (P). By adding phosphorus (P), formation of a cubic gallium nitride / indium crystal layer is promoted. Arsenic (As) also has the effect of promoting the growth of cubic gallium nitride / indium crystals. However, gallium arsenide (chemical formula GaAs: standard generation energy (ΔH₀) ≈-19.5 kcal), the generation energy of gallium nitride (GaN) is lower (ΔH₀≈−26.2 kcal) (refer to Japanese Patent Laid-Open No. 10-53487), GaN is preferentially formed over GaAs. Therefore, a gallium nitride / indium light emitting layer having a stable arsenic (As) composition ratio or arsenic content I can't get. On the other hand, the standard production energy of gallium phosphide (GaP) (= ΔH₀) Is lower than GaN and is −29.2 kcal (see the above-mentioned JP-A-10-53487), it is easier than arsenic (As)._YIn_1-YThere is an advantage that it is added to the N (0 ≦ Y ≦ 1) semiconductor layer.
[0025]
In the fifth embodiment of the present invention, the second barrier layer 105 is formed of a boron phosphide-based semiconductor (B_XIII_1-XP: Symbol III represents a group III element other than boron (B), and 0 ≦ X ≦ 1. ). In particular, in the eighth embodiment of the present invention, the second barrier layer 105 is made of boron phosphide / gallium (B_XGa_1-XP: 0 ≦ X ≦ 1). In particular, in the ninth embodiment of the present invention, boron phosphide / indium (B_XIn_1-XP: 0 ≦ X ≦ 1). B_XGa_1-XP (0 ≦ X ≦ 1) or B_XIn_1-XP (0 ≦ X ≦ 1) contains low melting point gallium (melting point≈30.2 ° C.) and indium (melting point≈155 ° C.) as group III constituent elements other than boron (B)._YIn_{1 ー Y}N (0 ≦ Y ≦ 1) Depends on the good wettability with the light emitting layer (edited by the Japan Society of Applied Physics Thin Film / Surface Physics Subcommittee, “Thin Film Fabrication Handbook” (March 25, 1991, Kyoritsu Publishing The first continuous edition of the first edition), pages 73 to 74), and an amorphous continuous film suitable for forming the second barrier layer 105 can be formed.
[0026]
Ga based on a monomeric boron phosphide having a forbidden band width of 3.0 ± 0.2 eV at room temperature as a base material._YIn_1-YB having a higher forbidden band width than that of the N (0 ≦ Y ≦ 1) -based semiconductor light emitting layer 104_XIII_1-XP (0.ltoreq.X.ltoreq.1) is suitable for constituting a light-emitting transmissive layer (window layer) convenient for extracting light emitted from the light-emitting layer 104 in the direction of the external visual field in addition to the second barrier layer 105. It becomes. From a conventional BP having a forbidden band width of 2.0 eV, it is 2.0 eV or more, which is as low as 2.3 eV corresponding to the forbidden band width of GaP, and a narrow range of boron phosphide / gallium (B_XGa_1-XP: 0 ≦ X ≦ 1) Only mixed crystals were produced. On the other hand, according to the present invention, a high forbidden band width B over a wide range of 3.0 ± 0.2 eV at 2.3 eV or more._XGa_1-XP mixed crystals can be produced. As a good example of the sixth embodiment of the present invention, the forbidden band width at room temperature formed using a monomeric boron phosphide (BP) having a forbidden band width at room temperature of 3.0 eV as a mixed crystal material is about 2.9 eV B_0.80Ga_0.20P mixed crystal can be exemplified. In addition, the band gap at room temperature is about 2.8 eV._0.90In_0.10P can be exemplified.
[0027]
Boron phosphide (BP) having a forbidden band width of 3.0 ± 0.2 eV or less at room temperature can be formed by setting both the growth rate and the raw material supply ratio within the specified range. The growth rate is preferably set to 20 to 300 liters per minute. If the growth rate is set to a slow rate of less than 20 ｍｉｎ / min, phosphorus (P) constituent elements or their compounds from the growth layer surface may not be sufficiently desorbed and volatilized, and film formation may not be achieved. If a high growth rate exceeding 300 Å / min is set, the obtained band gap value becomes unstable, which is not preferable. Further, if the growth rate is increased rapidly, it tends to be a polycrystalline crystal layer, which is inconvenient for obtaining a single crystal layer.
[0028]
In addition to the growth rate, the feed ratio of the raw material is preferably defined in the range of 15 to 60. In the case of forming the BP layer, the raw material supply ratio is the ratio of the supply amount of the phosphorus (P) source to the supply amount of the boron (B) source to the growth reaction system. Further, in the case of forming a BP-based mixed crystal, the ratio is the ratio of the total supply amount of the group V source containing phosphorus (P) to the total supply amount of the group III source including boron (B). Boron phosphide / indium (B_XIn_1-XFor example, in the case of forming a mixed crystal of P: 0 ≦ X ≦ 1, the amount of phosphorus (P) source supplied relative to the total amount of gallium (Ga) source and indium (In) source supplied to the growth reaction system It is a ratio. That is, the so-called V / III ratio. If the V / III ratio is as small as less than 15, the growth layer surface is undesirably disturbed. On the other hand, when the III / V ratio exceeds 60 and is extremely large, a growth layer in which phosphorus (P) is rich in terms of stoichiometry is easily formed. Excess phosphorus (P) enters the position where boron (B) should occupy in the crystal lattice and acts as a donor (Katsufusa Shono, “Semiconductor Technology Collection 100 in the VLSI Age [5] (Ohm Co., Ltd., published on May 1, 1984, e-magazine Electronics Vol. 29, No. 5 (May 1984) Appendix, page 121). Stoichiometric composition is phosphorus (P If the second barrier layer 105 is formed from a low-resistance p-type amorphous layer, it will be an obstacle.
[0029]
In the seventh embodiment of the present invention, the second barrier layer 105 is made of the same boron phosphide-based semiconductor material as the first barrier layer 103. As a preferable example, both the first and second barrier layers 103 and 105 are formed of boron phosphide / gallium (B_XGa_1-XP: 0 ≦ X ≦ 1). If the first and second barrier layers 103 and 105 are made of the same material, imbalanced thermal or mechanical strain can be avoided in the light emitting layer 104, and the strain is introduced into the light emitting layer 104. This is effective in preventing uneven mechanical deformation and crystalline alteration of the light emitting layer 104. Particularly suitable is boron (B) in the direction of increasing the layer thickness so that the first barrier layer 103 is lattice-matched with the substrate 101 or the buffer layer 102 and lattice-matched with the light-emitting layer 104. Boron phosphide / indium (B_XIn_1-XP: 0 ≦ X ≦ 1), and the second barrier layer 105 is also made of B_XIn_1-XThis is a case of constituting from P (0 ≦ X ≦ 1). In this configuration, since the light emitting layer 104 is provided on the first barrier layer 103 including a composition gradient that relaxes the lattice mismatch with the buffer layer 102 or the like, the light emitting layer 104 with excellent crystallinity is provided in the first place. be able to. Further, although the second barrier layer 105 is formed of a crystal layer having a conductivity type opposite to that of the first barrier layer 103, the second barrier layer 105 is formed of the first barrier layer 103 in contact with the light emitting layer 104. B forming the surface_XIn_1-XAmorphous B having the same boron (B) composition ratio (= X) as P (0 ≦ X ≦ 1)_XIn_1-XIn particular, when it is configured from P (0 ≦ X ≦ 1), distortion to the light emitting layer 104 can be reduced.
[0030]
In the crystal layer constituting the laminated structure 1A, the first barrier layer 103 is generally in the range of more than 750 ° C. and 1200 ° C. or less in order to obtain the light-emitting layer 104 with good crystallinity, The film is preferably formed at a temperature of about 800 ° C. to about 1000 ° C. The formation temperature of the light emitting layer 104 is the same temperature as the first barrier layer 103 or higher than that. According to the means for laminating the second barrier layer 105 at a temperature equal to or lower than the formation temperature of the first barrier layer 103, the laminated structure 1A including the light emitting layer 104 and the first barrier layer 103 is configured. Thermal modification of the crystal layer can be prevented. Thermal denaturation of the first barrier layer 103 can be prevented, and for example, it can contribute to providing a stable short wavelength LD with a threshold voltage (so-called Vth). Therefore, in the tenth embodiment of the present invention, after the light emitting layer 104 is stacked, the second layer made of a boron phosphide-based semiconductor mainly composed of amorphous material at a temperature lower than the formation temperature of the first barrier layer 103. The barrier layer 105 is stacked. In the twelfth embodiment of the present invention, the second barrier layer 105 is preferably formed at a temperature of 250 ° C. or higher and 750 ° C. or lower.
[0031]
When the second barrier layer 105 mainly composed of amorphous material is formed at a temperature equal to or lower than the temperature for forming the light emitting layer 104, there is an effect in reducing thermal strain applied to the light emitting layer 104. Further, diffusion of n-type or p-type impurities added to obtain the conductive second barrier layer 105 to the light-emitting layer 104 can be suppressed. That is, the inversion of the conductivity type of the light emitting layer 104 and the change in carrier concentration are suppressed, and for example, an LED having a stable forward voltage (so-called Vf) and reverse voltage (so-called Vr) can be provided. Therefore, in the eleventh embodiment of the present invention, after the light emitting layer 104 is laminated, the second barrier layer made of a boron phosphide-based semiconductor mainly composed of amorphous material at a temperature lower than the formation temperature of the light emitting layer 104. 105 are stacked. In the twelfth embodiment of the present invention, the second barrier layer 105 is preferably formed at a temperature of 250 ° C. or higher and 750 ° C. or lower.
[0032]
Further, when forming the second barrier layer 103, gallium nitride indium (Ga_YIn_1-YN: 0 ≦ Y ≦ 1) After forming the semiconductor light emitting layer 104, the temperature of the single crystal substrate is lowered to a temperature of 250 ° C. or higher and 750 ° C. or lower in an atmosphere containing nitrogen (N), thereby forming the light emitting layer 104 Thus, volatilization of nitrogen (N) is suppressed, and an underlayer (light-emitting layer 104) having a favorable surface state for forming the second barrier layer 105 can be provided. In a thirteenth embodiment of the present invention, nitrogen (N₂) Or a temperature drop in an atmosphere composed of a mixed gas of inert gas such as argon (Ar) and nitrogen. For example, ammonia (NH_Three) Or hydrazines (N₂H_Four) Atmosphere can also be used.
[0033]
Gallium nitride indium (Ga_YIn_1-YConventionally, an N: 0 ≦ Y ≦ 1) -based semiconductor layer is trimethylindium ((CH_Three)_ThreeIn) is used as an indium (In) source, and ammonia (NH_Three) As a nitrogen source. Trimethylindium ((CH_Three)_ThreeTrialkyl indium compounds such as In) are Lewis acids that act as electron acceptor molecules (see J. Crystal Growth, 107 (1990), pages 360-364). On the other hand, hydrides of Group V elements such as ammonia are Lewis bases of electron donors. Lewis acidic (CH_Three)_ThreeIn Lewis base ammonia (NH_Three) In the gas phase and easily form a hardly dissociable polymer. Such a polymer inhibits the formation of the light emitting layer 104 having an excellent surface state. Cyclopentadienyl indium (C) having a monovalent valence that exhibits Lewis basicity_FiveH_FiveIf In is used as an indium source (see Japanese Patent Publication No. 8-16170), Lewis basic ammonia (NH_Three) Can be avoided, and an indium (In) group III-V compound semiconductor layer having an excellent surface state can be provided (see J. Crystal Growth, 107 (1990) above). Thus, in a fourteenth embodiment of the present invention, cyclopentadienyl indium (C_FiveH_FiveIndium is a source of indium (In) and gallium nitride indium (Ga)_YIn_1-YN: 0 ≦ Y ≦ 1) The light emitting layer 104 is formed.
[0034]
In the fifteenth embodiment of the present invention, for example, a surface ohmic electrode 106 having either positive or negative polarity is provided on the second barrier layer 105, and the surface of the substrate 101 made of a conductive single crystal is provided on the back surface. The back surface ohmic electrode 107 having a polarity opposite to that of the ohmic electrode is provided to constitute the LED 1B. Alternatively, a surface electrode 106 is provided through an electrode forming contact layer provided on the second barrier layer 105 to constitute an LED or LD. By providing the surface electrode 106 on the contact layer having a high carrier concentration, an LED having a low forward voltage (Vf) or an LD having a low threshold voltage (Vth) is provided. The p-type ohmic electrode provided on the second barrier layer 105 made of a boron phosphide-based semiconductor layer can be made of, for example, a gold / zinc (Au / Zn) alloy or the like. Further, an n-type ohmic electrode can be formed from a gold alloy such as a gold / germanium (Au / Ge) alloy, a gold / indium (Au / In) alloy, and a gold / tin (Au / Sn) alloy.
[0035]
A high-intensity lamp can be constructed from the light-emitting element according to the present invention. For example, the lamp 10 according to the seventeenth embodiment of the present invention can be configured by the following process. As illustrated in FIG. 5, an LED 10 having a second barrier layer 12 according to the present invention on a substrate 11 is formed on a casing 16 in which a metal such as silver (Ag) or aluminum (Al) on a pedestal 15 is plated. Secure to the center with conductive bonding material. Thus, the unipolar electrode 14 provided on the bottom surface of the substrate 11 is electrically connected to one terminal 17 attached to the base 15. Further, the electrode 13 placed on the second barrier layer 12 is connected to the other terminal 18 attached to the base 15. A lamp can be constructed by sealing the casing 16 with a general epoxy resin 19 for semiconductor sealing. In addition, according to the present invention, a small LED having a size of about 200 μm to about 300 μm can be formed. Therefore, a small light emitting diode lamp 10 suitable particularly as a display or the like having a small installation volume can be configured.
[0036]
A light source can be configured by assembling LED chips or resin-encapsulated diode lamps. For example, a plurality of LEDs can be electrically connected in parallel to form, for example, a constant voltage drive type light source. In addition, a constant current drive type light source can be configured by electrically connecting diode lamps in series. Unlike conventional incandescent lamp light sources, these light sources that use LEDs are particularly useful as cold light sources because they do not emit much heat when turned on. For example, it can be used as a light source for displaying frozen foods. In addition, for example, it is possible to configure a light source that is suitably used for an outdoor display, a traffic light for presenting traffic signals, a direction indicator, or a lighting device.
[0037]
[Action]
The second barrier layer made of an amorphous material according to the present invention includes gallium nitride indium (Ga_YIn_1-YN: 0 ≦ Y ≦ 1) Has an effect of “confining” carriers in the light emitting layer. In addition, the amorphous second barrier layer that is to be formed at a low temperature is Ga_YIn_1-YIt has a function of reducing thermal or mechanical distortion applied to the N (0 ≦ Y ≦ 1) -based light emitting layer and suppressing deterioration of the quality of the light emitting layer.
[0038]
In addition, the second barrier layer composed of the boron phosphide-based amorphous semiconductor layer formed at a low temperature is formed of Ga_YIn_1-YIt has the effect of suppressing the inversion of the conductivity type of the N (0 ≦ Y ≦ 1) light emitting layer and the change in the carrier density of the light emitting layer.
[0039]
【Example】
(First embodiment)
The present invention will be specifically described by taking a light emitting diode (LED) having amorphous boron phosphide (BP) as a second barrier layer as an example. FIG. 2 shows a schematic plan view of the LED 3B according to this example. FIG. 3 is a schematic cross-sectional view of the LED 3B along the broken line X-X ′ shown in FIG.
[0040]
A laminated structure 3A for a light emitting device according to the present invention was formed using a boron (B) -doped p-type (111) -Si single crystal as a substrate 101. On the substrate 101, triethylboron ((C₂H_Five)_ThreeB) / phosphine (PH_Three) / Hydrogen (H₂) A boron phosphide (BP) buffer layer 102 was deposited at 350 ° C. by a normal atmospheric pressure MOCVD method. The thickness of the buffer layer 102 was about 5 nm.
[0041]
On the surface of the buffer layer 102, a p-type BP layer doped with magnesium (Mg) at 850 ° C. is used as the first barrier layer 103 forming the lower clad layer by using the MOCVD vapor phase growth means. Laminated. Magnesium doping sources include bis-cyclopentadienyl magnesium (bis- (C_FiveH_Four)₂Mg) was used. The carrier concentration of the p-type BP layer forming the first barrier layer 103 is about 8 × 10.¹⁸cm^-3It was. The layer thickness was 700 nm. Since the buffer layer 102 was used as the base layer, the first barrier layer 103 was composed of a continuous BP layer without cracks.
[0042]
On the first barrier layer 103, n-type Ga mainly composed of cubic crystals lattice-matched to BP (lattice constant = 4.538Å)._0.94In_0.06An N layer (lattice constant = 4.538 Å) was stacked as the light emitting layer 104. The light-emitting layer 104 includes trimethyl gallium ((CH_Three)_ThreeGa) / trimethylindium ((CH_Three)_ThreeIn) / Ammonia (NH_Three) / Hydrogen (H₂) It was deposited at 850 ° C. by a system atmospheric pressure MOCVD method. Silicon (Si) is used as the n-type dopant of the light emitting layer 104, and the carrier concentration is about 3 × 10.¹⁷cm^-3It was. The layer thickness of the light emitting layer 104 was about 180 nm. Further, when the light emitting layer 104 is formed, phosphine (PH_Three) 200 parts per million by volume (vol. Ppm) -hydrogen (H₂) Phosphorus (P) was added using a mixed gas. The phosphorus (P) atom concentration inside the light emitting layer 104 is about 1 × 10 4 by general secondary ion mass spectrometry (SIMS).^{twenty one}Atom / cm^ThreeAnd quantified.
[0043]
Immediately after the formation of the light emitting layer 104, it is a constituent element source of the light emitting layer 104 (CH_Three)_ThreeGa) and (CH_Three)_ThreeThe supply of In to the MOCVD reaction system is stopped, and nitrogen (N₂) And phosphine (PH_ThreeThe temperature of the substrate 101 is lowered from 850 ° C. n-type Ga_0.94In_0.06On the surface of the N light emitting layer 104, the second barrier layer 105 serving as the upper cladding layer was laminated by the MOCVD reaction system described above. The second barrier layer 105 was made of n-type boron phosphide (BP) mainly composed of amorphous material formed at 350 ° C., which is lower than both the first barrier layer 103 and the light emitting layer 104. Silicon (Si) is used as the n-type dopant, and the carrier concentration is about 8 × 10.¹⁸cm^-3The layer thickness was 480 nm. The n-type BP layer constituting the second barrier layer 105 has a formation rate of 20 nm per minute and a V / III ratio (= PH_Three/ (C₂H_Five)_ThreeSince the B supply ratio was set to 40, the forbidden band width at room temperature was about 3.1 eV.
[0044]
A circular surface ohmic electrode 106 having a diameter of about 130 μm was disposed on the second barrier layer 105. The n-type surface electrode 106 was composed of a gold (Au) alloy vacuum deposition film. Further, a p-type back ohmic electrode 107 is disposed on substantially the entire back surface of the p-type Si substrate 101 to constitute the LED 3B. The p-type electrode 107 was made of an aluminum (Al) vacuum deposition film. The Si single crystal 101 was cut in a direction parallel to and perpendicular to the [211] direction to obtain a square LED 3B having a side of about 300 μm.
[0045]
When an operating current of 20 milliamperes (mA) was passed between the electrodes 106 to 107 in the forward direction, blue light having a center wavelength of about 410 nm was emitted from the LED 3B. In addition, the luminance in a chip state measured using a general integrating sphere is approximately approximately due to the action of transmitting light emitted from the BP layer having a high forbidden bandwidth constituting the second barrier layer 105. 6 millicandela (mcd). The forward voltage (so-called Vf) obtained from the IV characteristics was about 3.8 V (forward current = 20 mA), and the reverse voltage was about 8 V (reverse current = 10 μA). Therefore, according to the present invention, an LED having a high emission intensity and a high breakdown voltage is provided.
[0046]
(Second embodiment)
The present invention will be described in detail by taking as an example an LED including a light emitting layer having a multiphase structure and amorphous boron phosphide as a second barrier layer. FIG. 4 shows a schematic cross-sectional view of the LED 4B according to this example. In FIG. 4, the same components as those in FIG. 3 are denoted by the same reference numerals.
[0047]
The laminated structure 4A of the second example was configured by using a phosphorus (P) -doped n-type (100) -Si single crystal as the substrate 101. On the substrate 101, triethylboron ((C₂H_Five)_ThreeB) / phosphine (PH_Three) / Hydrogen (H₂) Boron phosphide and indium (B) at 350 ° C. by atmospheric pressure MOCVD_0.33In_0.67P) A buffer layer 102 made of a mixed crystal was deposited. The thickness of the buffer layer 102 was about 5 nm.
[0048]
On the surface of the buffer layer 102, n-type B doped with silicon (Si) at 850 ° C. using the MOCVD vapor phase growth means described above._XIn_1-XA P composition gradient layer was stacked as the first barrier layer 103. B_XIn_1-XThe boron (B) composition ratio (= X) of the P composition gradient layer was set to 0.33 on the surface forming the junction with the buffer layer 102 and 0.99 on the surface forming the junction with the light emitting layer 104. N-type B forming the first barrier layer 103_XIn_1-XThe average carrier concentration of the P composition gradient layer is about 8 × 10¹⁸cm^-3It was. The layer thickness was 700 nm. Since the buffer layer 102 was used as a base layer, the first barrier layer 103 was composed of a continuous BP layer without cracks.
[0049]
On the first barrier layer 103, B constituting the surface of the first barrier layer 103 on the light emitting layer 104 side._0.99In_0.01N-type Ga mainly composed of cubic crystals lattice-matched to P (lattice constant = 4.557Å)_0.90In_0.10An N layer (lattice constant = 4.557Å) was stacked as the light emitting layer 104. The light-emitting layer 104 includes trimethyl gallium ((CH_Three)_ThreeGa) / trimethylindium ((CH_Three)_ThreeIn) / Ammonia (NH_Three) / Hydrogen (H₂) It was deposited at 850 ° C. by a system atmospheric pressure MOCVD method. Silicon (Si) is used as the n-type dopant of the light emitting layer 104, and the carrier concentration is about 3 × 10.¹⁷cm^-3It was. The layer thickness of the light emitting layer 104 was about 120 nm.
[0050]
Immediately after the formation of the light emitting layer 104, it is a constituent element source of the light emitting layer 104 (CH_Three)_ThreeGa) and (CH_Three)_ThreeThe supply of In to the MOCVD reaction system is stopped, and nitrogen (N₂The temperature of the substrate 101 was lowered from 850 ° C. to 400 ° C. The temperature was decreased from 850 ° C. to 650 ° C. at a constant rate of 15 ° C. per minute. From 450 ° C., it was cooled to room temperature by natural cooling. Using this cooling process, n-type Ga_0.90In_0.10The N light-emitting layer 104 has a multiphase structure composed of a plurality of phases (phase or domain) having different indium (In) compositions (see Japanese Patent No. 3097597).
[0051]
n-type Ga_0.90In_0.10On the surface of the N light emitting layer 104, the second barrier layer 105 was laminated using the MOCVD reaction system. The second barrier layer 105 is a p-type B mainly composed of a p-type amorphous material formed at 450 ° C., which is lower than both the first barrier layer 103 and the light-emitting layer 104._0.99In_0.01P. Magnesium (Mg) is used as the p-type dopant, and the carrier concentration is about 8 × 10.¹⁶cm^-3The layer thickness was 300 nm. B constituting the second barrier layer 105_0.99In_0.01The P layer has a formation rate of 25 nm per minute and a V / III ratio (= PH_Three/ (C₂H_Five)_ThreeSince the B supply ratio was set to 30, the band gap at room temperature was about 3.0 eV.
[0052]
A circular surface ohmic electrode 106 having a diameter of about 110 μm was disposed on the second barrier layer 105. The p-type surface electrode 106 was composed of a gold (Au) / zinc (Zn) alloy vacuum deposition film. Further, an n-type back ohmic electrode 107 is disposed on substantially the entire back surface of the n-type Si substrate 101 to constitute the LED 4B. The n-type electrode 107 was composed of an aluminum (Al) vacuum deposition film. The Si single crystal 101 was cut in a direction parallel to and perpendicular to the [110] direction to obtain a square LED 4B having a side of about 250 μm.
[0053]
When an operating current of 20 milliamperes (mA) was passed between the electrodes 106 to 107 in the forward direction, blue light having a center wavelength of about 410 nm was emitted from the LED 4B. Further, the high forbidden bandwidth B constituting the second barrier layer 105_0.99In_0,01Due to the action of transmitting the light emitted from the P layer, the luminance in a chip state measured using a general integrating sphere is about 6 millicandelas (mcd). The forward voltage (so-called Vf) obtained from the IV characteristics was about 3.8 V (forward current = 20 mA), and the reverse voltage was about 8 V (reverse current = 10 μA). Therefore, according to the present invention, an LED having a high emission intensity and a high breakdown voltage is provided.
[0054]
【The invention's effect】
In accordance with the present invention, the first barrier layer and the gallium nitride indium (Ga_XIn_1-XN: 0.ltoreq.X.ltoreq.1) The second barrier layer that exerts a barrier action on the light emitting layer as an upper cladding layer is made of an amorphous material composed of a light emitting layer and further at a low temperature lower than the formation temperature of the first barrier layer. Since it is composed of a boron phosphide-based semiconductor layer as a main component, the application of thermal or mechanical strain to the light emitting layer can be reduced, so that the quality of the light emitting layer can be maintained satisfactorily. A light-emitting element with excellent characteristics and high emission intensity can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a cross-sectional structure of a laminated structure for a light emitting device according to the present invention.
FIG. 2 is a schematic plan view of the LED described in the first embodiment.
3 is a schematic cross-sectional view taken along a broken line X-X ′ of the LED of FIG. 2;
FIG. 4 is a schematic cross-sectional view of an LED described in the second embodiment.
FIG. 5 is a schematic view showing a cross-sectional structure of a lamp according to the present invention.
[Explanation of symbols]
1A, 3A, 4A laminated structure
1B, 3B, 4B LED
10 lamps
11 Substrate
12 Second barrier layer
13 Surface side electrode
14 Substrate back electrode
15 pedestal
16 body
17, 18 terminals
19 Sealing resin
101 Single crystal substrate
102 Buffer layer
103 first barrier layer
104 Light emitting layer
105 Second barrier layer
106 surface ohmic electrode
107 Back ohmic electrode

Claims

A substrate made of silicon single crystal (silicon), a buffer layer made of an amorphous or polycrystalline boron phosphide (BP) semiconductor provided on the substrate surface, and boron phosphide provided via the buffer layer A first barrier layer made of a semiconductor, and a light emitting layer made of a gallium indium nitride (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) semiconductor provided on the first barrier layer. In a laminated structure for a light emitting element, a boron phosphide-based semiconductor mainly composed of amorphous material is formed on a light-emitting layer composed of a gallium nitride / indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) based semiconductor. A laminated structure for a light emitting element, comprising: a second barrier layer.

The light emitting layer provided on the first barrier layer made of a boron phosphide-based semiconductor is formed of a multiphase gallium nitride indium (Ga _Y ) composed of a plurality of phases having different indium composition ratios (= 1−Y). The multilayer structure for a light-emitting element according to claim 1, comprising an In _1-Y N: 0 ≦ Y ≦ 1) -based semiconductor.

A light-emitting layer provided on the first barrier layer made of a boron phosphide-based semiconductor includes a gallium nitride / indium crystal layer including cubic gallium nitride / indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) crystals The laminated structure for a light-emitting element according to claim 1 or 2, wherein

The light emitting layer provided on the first barrier layer made of a boron phosphide-based semiconductor is made of a gallium indium nitride (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) -based semiconductor containing phosphorus (P). The multilayer structure for a light-emitting element according to claim 1, wherein:

That the second barrier layer is composed of a boron phosphide-based semiconductor (B _X III _1-X P; symbol III represents a group III element other than boron (B), and 0 < X ≦ 1). The multilayer structure for a light-emitting element according to any one of claims 1 to 4.

The second barrier layer is composed of monomeric boron phosphide having a band gap of 3.0 ± 0.2 electron volts (eV) at room temperature as a base material. Ga _Y In _1-Y N: From a boron phosphide-based semiconductor (B _X III _1-X P; 0 < X ≦ 1) having a higher band gap than a light emitting layer made of a semiconductor based on Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) The multilayer structure for a light-emitting element according to claim 5, which is configured.

7. The stacked structure for a light emitting element according to claim 5, wherein the second barrier layer is made of the same boron phosphide-based semiconductor as the first barrier layer.

A second barrier layer, boron gallium phosphide _{_{(B X Ga 1-X P}} ; 0 <X ≦ 1) light-emitting device according to any one of claims 5 to 7, characterized in that consisted Laminated structure.

8. The light emitting device according to claim 5, wherein the second barrier layer is made of boron phosphide / indium (B _X In _1-X P; 0 < X ≦ 1). 9. Laminated structure.

On the buffer layer provided on the surface of the silicon single crystal substrate, a gallium nitride indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) based semiconductor is interposed via a first barrier layer made of a boron phosphide based semiconductor. A second barrier layer made of a boron phosphide-based semiconductor mainly composed of amorphous material at a temperature not higher than the formation temperature of the first barrier layer on the gallium nitride / indium light emitting layer. The method for producing a laminated structure for a light-emitting element according to claim 1, wherein:

On the buffer layer provided on the surface of the silicon single crystal substrate, a gallium nitride indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) based semiconductor is interposed via a first barrier layer made of a boron phosphide based semiconductor. Then, a second barrier layer made of an amorphous boron phosphide-based semiconductor is laminated on the gallium nitride / indium light emitting layer at a temperature not higher than the temperature at which the light emitting layer is formed. The method for manufacturing a laminated structure for a light-emitting element according to any one of claims 1 to 9.

A second barrier layer provided on a light emitting layer made of a gallium nitride / indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) based semiconductor is formed at a temperature of 250 ° C. or higher and 750 ° C. or lower. The manufacturing method of the laminated structure for light emitting elements of Claim 10 or 11.

After forming a light emitting layer made of a gallium nitride / indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) based semiconductor, the temperature of the single crystal substrate is set to 250 ° C. or higher and 750 ° C. in an atmosphere containing nitrogen (N). The method for manufacturing a laminated structure for a light-emitting element according to any one of claims 10 to 12, wherein the temperature is lowered to the following temperature, and then the second barrier layer is formed.

Gas phase using gallium nitride / indium (Ga _Y In _1-Y N: 0 ≦ Y ≦ 1) -based light emitting layer as an indium source with cyclopentadienyl indium (C ₅ H ₅ In) having a monovalent valence. The method for producing a laminated structure for a light-emitting element according to claim 10, wherein the method is formed by growth means.

The light emitting element comprised using the laminated structure for light emitting elements of any one of Claims 1 thru | or 9.

16. The light emitting device according to claim 15, wherein a surface electrode is provided on the second barrier layer made of a boron phosphide-based semiconductor, and a back electrode is provided on the back surface of the single crystal substrate.

A lamp comprising the light emitting device according to claim 15 or 16.

A light source configured using the lamp according to claim 17.