JP2002305322A - Group iii nitride semiconductor light emitting device and its manufacturing method - Google Patents

Group iii nitride semiconductor light emitting device and its manufacturing method

Info

Publication number
JP2002305322A
JP2002305322A JP2001107872A JP2001107872A JP2002305322A JP 2002305322 A JP2002305322 A JP 2002305322A JP 2001107872 A JP2001107872 A JP 2001107872A JP 2001107872 A JP2001107872 A JP 2001107872A JP 2002305322 A JP2002305322 A JP 2002305322A
Authority
JP
Japan
Prior art keywords
layer
light emitting
group iii
nitride semiconductor
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001107872A
Other languages
Japanese (ja)
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2001107872A priority Critical patent/JP2002305322A/en
Publication of JP2002305322A publication Critical patent/JP2002305322A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide cladding and emitting layers that are suitable for composing a light emitting section in hetero junction structure having high light emitting output in a group III nitride semiconductor light emitting device using an Si signal crystal as a substrate. SOLUTION: A low-temperature buffer layer is made of Bα GaγAs1- YPY. The clad layer is made of Bα Alβ GaγAs1-δ Pδ . The light emitting layer is made of GaNZP1- Z that is lattice-matched with the clad layer. On an Si substrate whose orientation is 111}, the light emitting section comprising the cladlayer and the light emitting layer is formed via the low-temperature buffer layer, thus composing the group III nitride semiconductor light emitting device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、単結晶基板上に、
近紫外光から短波長の可視光までの光を放射できるヘテ
ロ接合構造の発光部を設けて、高出力のIII族窒化物
半導体発光素子を構成する技術に関する。
TECHNICAL FIELD The present invention relates to a single crystal substrate,
The present invention relates to a technology for forming a high-output group-III nitride semiconductor light-emitting device by providing a light-emitting portion having a heterojunction structure capable of emitting light from near-ultraviolet light to short-wavelength visible light.

【0002】[0002]

【従来の技術】電気絶縁性のサファイア(α−Al23
単結晶)に代替して、珪素(Si)単結晶(シリコン)
を基板としてIII族窒化物半導体発光ダイオード(L
ED)を構成する技術が開示されている(Electr
on.Lett.,33(23)(1997)、198
6〜1987頁)。導電性を有するSi単結晶を基板と
すれば、基板裏面に電極を敷設でき、簡便にLEDを構
成できる利点がある。また、Si単結晶を基板とすれ
ば、ダイヤモンド結晶構造型の[110]方位の劈開を
利用して簡便に個別の素子(チップ)に分割できる利点
もある(Appl.Phys.Lett.,72(4)
(1998)、415〜417頁)。
2. Description of the Related Art Electrically insulating sapphire (α-Al 2 O 3)
Instead of single crystal), silicon (Si) single crystal (silicon)
III-nitride semiconductor light emitting diode (L
(ED) is disclosed (Electr).
on. Lett. , 33 (23) (1997), 198.
6-1987). When a substrate is made of a conductive Si single crystal, an electrode can be laid on the back surface of the substrate, and there is an advantage that an LED can be easily configured. Further, if a substrate is made of a Si single crystal, there is also an advantage that it can be easily divided into individual elements (chips) using the cleavage of the diamond crystal structure type in the [110] direction (Appl. Phys. Lett., 72 ( 4)
(1998), 415-417).

【0003】Si単結晶を基板とする従来のIII族窒
化物半導体発光素子では、基板表面上に比較的低温で成
膜した低温緩衝層を設けるのが通例となっている(上記
のAppl.Phys.Lett.)。低温緩衝層は、
Si単結晶基板との格子ミスマッチ(lattice
mismatch)を緩和して、結晶性に優れるpn接
合型ヘテロ接合構造の発光部の構成層を得るために設置
するものである。従来では、低温緩衝層を窒化アルミニ
ウム(AlN)から構成する例が知られている(特開平
10−242586号公報)。また、リン化硼素(B
P)から低温緩衝層を構成する技術が知られている(特
開平2−288388号公報)。また、リン化硼素から
なる低温緩衝層上に同じくリン化硼素(BP)からなる
高温緩衝層を積層させた重層構造から緩衝層を構成する
例が知られている(米国特許US−6,029,021
号)。
In a conventional group III nitride semiconductor light-emitting device using a Si single crystal as a substrate, it is customary to provide a low-temperature buffer layer formed at a relatively low temperature on the surface of the substrate (see Appl. Phys. Lett.). The low temperature buffer layer
Lattice mismatch with silicon single crystal substrate
Mismatch) is provided to obtain a constituent layer of a light emitting portion having a pn junction type heterojunction structure having excellent crystallinity. Conventionally, an example in which the low-temperature buffer layer is made of aluminum nitride (AlN) is known (Japanese Patent Laid-Open No. Hei 10-242586). In addition, boron phosphide (B
A technique for forming a low-temperature buffer layer from P) is known (JP-A-2-288388). There is also known an example in which a buffer layer is constituted by a multilayer structure in which a high-temperature buffer layer also made of boron phosphide (BP) is laminated on a low-temperature buffer layer made of boron phosphide (US Pat. No. 6,029). , 021
issue).

【0004】Si単結晶等の立方晶結晶基板上に、85
0℃〜1150℃の比較的高温で気相成長させたリン化
硼素(BP)緩衝層を介して設けた発光部を利用してI
II族窒化物半導体LEDを構成する技術も開示されて
いる(特開平2−288371号公報)。閃亜鉛鉱(z
incblend)結晶型のBP結晶層からなる緩衝層
上に設けた発光部は、立方晶のIII族窒化物半導体層
から構成されるものとなっている(上記の特開平2−2
88371号公報)。従来では、BP緩衝層上に設けら
れる発光部をなすクラッド(障壁)層を、BPと窒化ア
ルミニウムガリウム混晶(AlXGa1-XN:0≦X≦
1)とからなる超格子構造から構成する例が知られてい
る(上記の特開平10−242567号)。
On a cubic crystal substrate such as a Si single crystal, 85
Utilizing a light emitting portion provided through a boron phosphide (BP) buffer layer grown at a relatively high temperature of 0 ° C. to 1150 ° C. in a vapor phase,
A technique for forming a group II nitride semiconductor LED has also been disclosed (Japanese Patent Application Laid-Open No. 2-288371). Sphalerite (z
The light emitting portion provided on the buffer layer composed of an inclining (BP) crystal type BP crystal layer is composed of a cubic group III nitride semiconductor layer (see Japanese Patent Application Laid-Open No. 2-2 / 1990).
No. 88371). Conventionally, a cladding (barrier) layer serving as a light emitting portion provided on a BP buffer layer is formed of a mixed crystal of BP and aluminum gallium nitride (Al x Ga 1 -x N: 0 ≦ X ≦
An example comprising a superlattice structure consisting of 1) is known (the above-mentioned JP-A-10-242567).

【0005】また、従来のSi単結晶を基板とするII
I族窒化物半導体発光素子では、緩衝層上に設けるヘテ
ロ接合発光部を窒素(N)を唯一の第V族構成元素とす
るIII族窒化物半導体結晶層から構成する例がある。
例えば、窒化アルミニウム・ガリウム・インジウム混晶
層(AlXGaYIn1-X-YN:0≦X≦1、0≦Y≦
1、0≦X+Y≦1)から構成されている(特開平10
−321911号公報)。また、n形及びp形Al0.2
Ga0.8Nからなるクラッド層と、GaNからなる発光
層とからpn接合型ダブルヘテロ(DH)構造の発光部
を構成する例がある(上記の特開平10−242586
号公報)。また、窒素(N)以外の第V族元素を構成元
素として含むIII族窒化物半導体から発光部を構成す
る例も知られている。例えば、Ga0.3Al0.30.6
0.40.4とGa0.25Al0.250.50.50.5とからp
n接合型発光部が構成されている(上記の特開平2−2
88371号)。
Further, a conventional Si single crystal substrate is used.
In a group I nitride semiconductor light emitting device, there is an example in which a heterojunction light emitting portion provided on a buffer layer is formed of a group III nitride semiconductor crystal layer containing nitrogen (N) as a sole group V constituent element.
For example, an aluminum nitride-gallium-indium mixed crystal layer (Al X Ga Y In 1-XY N: 0 ≦ X ≦ 1, 0 ≦ Y ≦
1, 0 ≦ X + Y ≦ 1
-321911). In addition, n-type and p-type Al 0.2
There is an example in which a light emitting portion having a pn junction type double hetero (DH) structure is constituted by a cladding layer made of Ga 0.8 N and a light emitting layer made of GaN (see JP-A-10-242586 described above).
No.). Further, there is also known an example in which the light emitting unit is formed from a group III nitride semiconductor containing a group V element other than nitrogen (N) as a constituent element. For example, Ga 0.3 Al 0.3 N 0.6 B
From 0.4 P 0.4 and Ga 0.25 Al 0.25 N 0.5 B 0.5 P 0.5
An n-junction type light emitting portion is configured (see the above-mentioned Japanese Patent Application Laid-Open No.
No. 88371).

【0006】しかし、上記の従来例に於ける発光部は、
互いに格子整合の関係にある窒素と窒素以外の第V族構
成元素とを含むIII族窒化物半導体から構成されるも
のとはなっていない。この様にSi単結晶を基板とする
従来のIII族窒化物半導体LEDの発光部は、格子定
数を異にするIII族窒化物半導体層から構成される格
子不整合構造となっていた(上記のAppl.Phy
s.Lett,72(4)(1998)及びElec
tron.Lett.,33(23)(1997))。
むしろ、構成元素(原子)の結合間距離(結合長)が相
互に等しくなる様に、リン(P)の組成比をガリウム
(Ga)及びアルミニウム(Al)の組成比の総和に一
致させたIII族窒化物半導体から発光部を構成するの
が重要であると教示されていた(上記の特開平2−28
8371号)。
However, the light emitting section in the above conventional example is
It does not consist of a group III nitride semiconductor containing nitrogen and a group V constituent element other than nitrogen, which have a lattice matching relationship with each other. As described above, the light emitting portion of the conventional group III nitride semiconductor LED using the Si single crystal as the substrate has a lattice mismatched structure composed of the group III nitride semiconductor layers having different lattice constants (described above). Appl.Phy
s. Lett, 72 (4) (1998) and Elec
tron. Lett. , 33 (23) (1997)).
Rather, the composition ratio of phosphorus (P) is made equal to the sum of the composition ratios of gallium (Ga) and aluminum (Al) so that the inter-bond distances (bond lengths) of the constituent elements (atoms) are equal to each other. It has been taught that it is important to form the light emitting section from a group III nitride semiconductor (see Japanese Patent Application Laid-Open No. 2-28-28).
No. 8371).

【0007】[0007]

【発明が解決しようとする課題】従来の技術において、
基板材料として例示されている立方晶のSi単結晶(格
子定数5.431Å)やリン化ガリウム単結晶(Ga
P:格子定数5.450Å)等と、従来の緩衝層の構成
材料であるBP(格子定数4.538Å)とは、格子定
数を異にする。例えば、Si単結晶とBP単結晶とで
は、約16%に及ぶ格子ミスマッチ性がある(「日本結
晶成長学会誌」、Vol.24,No.2(199
7)、150頁)。このため、例えばSi単結晶表面と
BP緩衝層との密着性は劣るものとなり、特に高温で気
相成長したBP緩衝層がSi単結晶基板表面から剥離し
てしまう欠点があった。この密着性の弱さは、Si単結
晶基板の良導性の利用して基板の裏面側に設けた裏面電
極と発光部の上方に設けた表面電極との間の素子動作電
流の通流を阻害する抵抗となる。このため、例えば、L
EDにあっては順方向電圧(Vf)を徒に増大させるな
どの問題を誘発していた。
SUMMARY OF THE INVENTION In the prior art,
A cubic Si single crystal (lattice constant: 5.431 °) or a gallium phosphide single crystal (Ga) exemplified as a substrate material
P: a lattice constant of 5.450 °) and BP (a lattice constant of 4.538 °), which is a constituent material of the conventional buffer layer, have different lattice constants. For example, a Si single crystal and a BP single crystal have a lattice mismatch of about 16% ("Journal of the Japan Society for Crystal Growth", Vol. 24, No. 2 (199).
7), p. 150). For this reason, for example, the adhesion between the surface of the Si single crystal and the BP buffer layer is inferior, and there is a defect that the BP buffer layer grown at a high temperature in a vapor phase is separated from the surface of the Si single crystal substrate. The weakness of the adhesion makes it possible to reduce the flow of the element operating current between the back electrode provided on the back side of the substrate and the front electrode provided above the light emitting portion by utilizing the good conductivity of the Si single crystal substrate. Inhibiting resistance. Therefore, for example, L
In the case of the ED, a problem such as a sudden increase in the forward voltage (Vf) has been induced.

【0008】また、上記の如く互いに格子不整合の関係
にあるIII族窒化物半導体から発光部を構成すると、
高出力の発光を放射する発光部を安定して構成できな
い。これは、例えば格子不整合の関係にある下部クラッ
ド層を下地層として積層された発光層は、格子のミスマ
ッチ(mis−match)に起因するミスフィット転
位等の結晶欠陥を多量に含む結晶性に劣るものとなるた
めである。このように従来の格子不整合型の発光層で
は、発光素子の発光強度を充分に増大できないのが問題
となっていた。高発光出力のIII族窒化物半導体発光
素子を得るには、格子の不整合性に起因する結晶欠陥の
密度の低い結晶層から発光層を構成する必要があった。
また、発光部も結晶性に優れるIII族窒化物半導体層
から構成するのが肝要となっていた。しかも、これらの
発光部を単結晶基板との密着性に優れる緩衝層上に設置
する必要がある。
Further, when the light-emitting portion is made of a group III nitride semiconductor having a lattice mismatch with each other as described above,
A light emitting unit that emits high-output light cannot be configured stably. This is because, for example, a light emitting layer laminated with a lower clad layer having a lattice mismatch relationship as an underlayer has a crystallinity including a large number of crystal defects such as misfit dislocations caused by lattice mismatch (mis-match). It is because it becomes inferior. As described above, the conventional lattice mismatch type light emitting layer has a problem that the light emission intensity of the light emitting element cannot be sufficiently increased. In order to obtain a group III nitride semiconductor light emitting device having a high light emission output, it was necessary to form the light emitting layer from a crystal layer having a low density of crystal defects caused by lattice mismatch.
In addition, it is important that the light emitting portion is also formed of a group III nitride semiconductor layer having excellent crystallinity. In addition, these light-emitting portions need to be provided on a buffer layer having excellent adhesion to a single crystal substrate.

【0009】本発明は、発光層をそれと格子整合の関係
にあるクラッド層を下地層として積層させることによ
り、格子不整合性に起因して発生する結晶欠陥密度の低
い良質のIII族窒化物半導体層からなる発光部を構成
する手段を提供し、また、この様な格子整合系の発光部
を積層するのに好適な基板結晶との密着性に優れる緩衝
層をもたらす技術を提供することにより、優れた整流特
性を有し発光出力の高いIII族窒化物半導体発光素子
の構造とその製造方法を明らかにしたものである。
The present invention provides a high-quality Group III nitride semiconductor having a low crystal defect density caused by lattice mismatch by laminating a light emitting layer with a cladding layer having a lattice matching relationship with the underlayer. Providing a means for constituting a light emitting portion composed of layers, and also by providing a technique for providing a buffer layer having excellent adhesion with a substrate crystal suitable for laminating such a lattice matching type light emitting portion, The present invention clarifies the structure of a group III nitride semiconductor light emitting device having excellent rectification characteristics and high light emission output, and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】即ち、本発明は(1)単
結晶からなる基板と、該基板の表面上に設けた硼素
(B)と砒素(As)またはリン(P)とを含むIII
−V族化合物半導体からなる低温緩衝層を含む緩衝層
と、該緩衝層上に設けたクラッド層と発光層とのヘテロ
接合構造からなる発光部とを具備したIII族窒化物半
導体発光素子において、クラッド層を硼素(B)とリン
(P)を含むIII−V族化合物半導体単結晶層から構
成し、発光層をクラッド層に格子整合する窒素(N)と
窒素以外の第V族元素とを含むIII族窒化物半導体層
から構成したことを特徴とするIII族窒化物半導体発
光素子である。
That is, the present invention provides (1) a substrate comprising a single crystal, and boron (B) and arsenic (As) or phosphorus (P) provided on the surface of the substrate.
A III-nitride semiconductor light-emitting device comprising a buffer layer including a low-temperature buffer layer made of a group V compound semiconductor, and a light-emitting portion having a heterojunction structure of a clad layer and a light-emitting layer provided on the buffer layer; The cladding layer is composed of a group III-V compound semiconductor single crystal layer containing boron (B) and phosphorus (P), and nitrogen (N) and a group V element other than nitrogen, which lattice-match the light emitting layer to the cladding layer. A group III nitride semiconductor light-emitting device comprising a group III nitride semiconductor layer.

【0011】また本発明では、(1)の構成に加えて、
(2)クラッド層を、低温緩衝層よりも高温で成長させ
た、一般式BαAlβGaγAs1- δδ(0<α≦
1、0≦β<1、0≦γ<1、α+β+γ=1、0<δ
≦1)で表記される導電性のIII−V族化合物半導体
単結晶から構成したことを特徴とする。
In the present invention, in addition to the configuration of (1),
(2) a cladding layer was grown at a temperature higher than the low-temperature buffer layer, the formula B α Al β Ga γ As 1- δ P δ (0 <α ≦
1, 0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ
.Ltoreq.1).

【0012】本発明では特に(2)の構成において、
(3)クラッド層を、一般式BαGaγP(0<α≦
1、0≦γ<1、α+γ=1)で表記される導電性のI
II−V族化合物半導体単結晶から構成するのが好まし
い。
In the present invention, particularly in the configuration of (2),
(3) The cladding layer is formed by a general formula B α Ga γ P (0 <α ≦
1, 0 ≦ γ <1, α + γ = 1)
It is preferable to use a group II-V compound semiconductor single crystal.

【0013】また本発明では、(1)乃至(3)のいず
れかの構成に加えて、(4)発光層を、窒化リン化ガリ
ウム(GaNZ1-Z:0<Z<1)から構成したことを
特徴とする。
Further, in the present invention, in addition to any one of the constitutions (1) to (3), (4) the light emitting layer is made of gallium nitride phosphide (GaN Z P 1 -Z : 0 <Z <1). It is characterized by comprising.

【0014】また本発明では、(1)乃至(4)のいず
れかの構成に加えて、(5)基板を、面方位を{11
1}とするn形またはp形の珪素(Si)単結晶とした
ことを特徴とする。
According to the present invention, in addition to any one of the constitutions (1) to (4), (5) the substrate has a plane orientation of # 11.
It is characterized in that it is an n-type or p-type silicon (Si) single crystal with 1}.

【0015】また本発明では、(1)乃至(5)のいず
れかの構成に加えて、(6)低温緩衝層をBαGaγ
1-YY(0<α≦1、0≦γ<1、α+γ=1、0≦
Y≦1)から構成したことを特徴とする。
According to the present invention, in addition to any one of the constitutions (1) to (5), (6) the low-temperature buffer layer is formed of B α Ga γ A
s 1-Y P Y (0 <α ≦ 1, 0 ≦ γ <1, α + γ = 1, 0 ≦
Y ≦ 1).

【0016】また本発明は、(7)単結晶からなる基板
の表面上に、硼素(B)と砒素(As)またはリン
(P)とを含むIII−V族化合物半導体からなる低温
緩衝層を含む緩衝層を形成し、該緩衝層上にクラッド層
と発光層とのヘテロ接合構造からなる発光部を形成する
III族窒化物半導体発光素子の製造方法において、ク
ラッド層を硼素(B)とリン(P)を含むIII−V族
化合物半導体単結晶層から構成し、発光層をクラッド層
に格子整合する窒素(N)と窒素以外の第V族元素とを
含むIII族窒化物半導体層から構成することを特徴と
するIII族窒化物半導体発光素子の製造方法である。
The present invention also provides (7) a low-temperature buffer layer made of a III-V compound semiconductor containing boron (B) and arsenic (As) or phosphorus (P) on a surface of a substrate made of a single crystal. Forming a buffer layer including a heterojunction structure of a cladding layer and a light emitting layer on the buffer layer, the cladding layer is formed of boron (B) and phosphorous. A light emitting layer composed of a group III-V compound semiconductor single crystal layer containing (P) and a group III nitride semiconductor layer containing nitrogen (N) and a group V element other than nitrogen which lattice-match with the cladding layer; A method of manufacturing a group III nitride semiconductor light-emitting device.

【0017】また本発明では、(7)の構成に加えて、
(8)クラッド層を、低温緩衝層よりも高温で成長させ
た、一般式BαAlβGaγAs1- δδ(0<α≦
1、0≦β<1、0≦γ<1、α+β+γ=1、0<δ
≦1)で表記される導電性のIII−V族化合物半導体
単結晶から構成することを特徴とする。
In the present invention, in addition to the configuration of (7),
(8) a clad layer was grown at a temperature higher than the low-temperature buffer layer, the formula B α Al β Ga γ As 1- δ P δ (0 <α ≦
1, 0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ
.Ltoreq.1), and is made of a conductive group III-V compound semiconductor single crystal.

【0018】本発明では特に(8)の構成において、
(9)クラッド層を、一般式BαGaγP(0<α≦
1、0≦γ<1、α+γ=1)で表記される導電性のI
II−V族化合物半導体単結晶から構成するのが好まし
い。
In the present invention, particularly in the configuration of (8),
(9) The cladding layer is formed by a general formula B α Ga γ P (0 <α ≦
1, 0 ≦ γ <1, α + γ = 1)
It is preferable to use a group II-V compound semiconductor single crystal.

【0019】また本発明では、(7)乃至(9)のいず
れかの構成に加えて、(10)発光層を、窒化リン化ガ
リウム(GaNZ1-Z:0<Z<1)から構成すること
を特徴とする。
In the present invention, in addition to any one of the constitutions (7) to (9), (10) the light emitting layer is made of gallium nitride phosphide (GaN Z P 1 -Z : 0 <Z <1). It is characterized by comprising.

【0020】また本発明では、(7)乃至(10)のい
ずれかの構成に加えて、(11)基板を、面方位を{1
11}とするn形またはp形の珪素(Si)単結晶とす
ることを特徴とする。
According to the present invention, in addition to any one of the constitutions (7) to (10), (11) the substrate has a plane orientation of {1}.
It is characterized by being an n-type or p-type silicon (Si) single crystal having an angle of 11 °.

【0021】また本発明では、(7)乃至(11)のい
ずれかの構成に加えて、(12)低温緩衝層をBαGa
γAs1-YY(0<α≦1、0≦γ<1、α+γ=1、
0≦Y≦1)から構成することを特徴とする。
Further, according to the present invention, in addition to any one of the constitutions (7) to (11), (12) the low-temperature buffer layer is formed of B α Ga
γ As 1−Y P Y (0 <α ≦ 1, 0 ≦ γ <1, α + γ = 1,
0 ≦ Y ≦ 1).

【0022】[0022]

【発明の実施の形態】本発明に係わるIII族窒化物半
導体発光素子は、高抵抗または絶縁性の単結晶を基板と
しても構成できるが、第1の実施形態の発光素子は、n
形またはp形の低抵抗の導電性を有する単結晶を基板と
して好適に利用して構成する。良導性の単結晶を基板と
すれば、基板に電極を敷設でき、電極を簡便に設置でき
る。一例を挙げれば、n形またはp形の伝導性を呈する
リン化ガリウム(GaP)、珪素(Si)、或いは炭化
珪素(SiC)、砒化ガリウム(GaAs)等単結晶が
基板として利用できる。比抵抗(抵抗率)にして数ミリ
オーム・センチメートル(mΩ・cm)或いはそれ以下
の良導性の単結晶は特に好適に利用できる。また、10
00℃を越える高温でIII族窒化物半導体層を積層す
るに際しても、基板は変性することのない耐熱性を有す
る単結晶であるのが必要である。良導性と耐熱性からS
i単結晶は好適な基板材料として推奨できる。また、ダ
イヤモンド結晶構造型のSi単結晶を基板とするレーザ
ダイオード(LD)では、基板の[110]結晶方向の
劈開結晶面を利用して、鏡面の光共振面を簡便に形成で
きる利便性がある。
BEST MODE FOR CARRYING OUT THE INVENTION The group III nitride semiconductor light emitting device according to the present invention can be constituted by using a high resistance or insulating single crystal as a substrate, but the light emitting device of the first embodiment has n
The substrate is formed by suitably using a single crystal of p-type or low conductivity having low resistance as a substrate. If a single crystal having good conductivity is used as the substrate, electrodes can be laid on the substrate, and the electrodes can be easily installed. For example, a single crystal such as gallium phosphide (GaP), silicon (Si), silicon carbide (SiC), or gallium arsenide (GaAs) exhibiting n-type or p-type conductivity can be used as the substrate. A highly conductive single crystal having a specific resistance (resistivity) of several milliohm-cm (mΩ · cm) or less can be particularly preferably used. Also, 10
Even when stacking a group III nitride semiconductor layer at a high temperature exceeding 00 ° C., the substrate needs to be a single crystal having heat resistance without being denatured. S from good conductivity and heat resistance
An i-single crystal can be recommended as a suitable substrate material. Further, in a laser diode (LD) using a diamond crystal structure type Si single crystal as a substrate, the convenience of being able to easily form a mirror optical resonance surface by using a cleavage crystal plane in the [110] crystal direction of the substrate is provided. is there.

【0023】第1の実施形態に係わるLED或いはLD
等の緩衝層は例えば、リン化硼素(BP:格子定数4.
538Å)及びその混晶や砒化硼素(BAs:格子定数
4.777Å)及びその混晶から構成できる。リン化硼
素(BP)混晶や砒化硼素(BAs)混晶からは、Si
単結晶(格子定数5.431Å)に格子整合する緩衝層
を構成できる優位性がある。例えば、リン化硼素インジ
ウム混晶(B0.33In0. 67P)または砒化硼素インジウ
ム混晶等(B0.40In0.60As)からSi単結晶に格子
整合する緩衝層を構成できる。Si単結晶と格子整合す
る組成を有する、硼素(B)とリン(P)または砒素
(As)とを有するIII−V族化合物半導体材料から
なる緩衝層上には、格子不整合に起因する結晶欠陥の少
ない良質の堆積層がもたらされる利点がある。
LED or LD according to the first embodiment
Buffer layer such as boron phosphide (BP: lattice constant 4.
538 °) and its mixed crystal, or boron arsenide (BAs: lattice constant 4.777 °) and its mixed crystal. From boron phosphide (BP) mixed crystal and boron arsenide (BAs) mixed crystal, Si
There is an advantage that a buffer layer that lattice-matches with a single crystal (lattice constant 5.431 °) can be formed. For example, constituting the buffer layer lattice-matched to the Si single crystal boron phosphide indium mixed crystal (B 0.33 In 0. 67 P) or arsenide boron indium mixed crystal or the like (B 0.40 In 0.60 As). On the buffer layer made of a group III-V compound semiconductor material containing boron (B) and phosphorus (P) or arsenic (As) having a composition lattice-matched with the Si single crystal, a crystal caused by lattice mismatch is formed. The advantage is that a good quality deposited layer with few defects is provided.

【0024】緩衝層は、次に成長させる高温緩衝層より
低温で成長させた低温緩衝層と低温緩衝層より高温で成
長させた高温緩衝層との重層構造から構成できる。基板
と高温緩衝層との中間に低温緩衝層を配置すれば、基板
からの成長層の剥離を防止できる効果が挙げられる。特
に、基板結晶と緩衝層とに格子ミスマッチが存在する場
合、低温緩衝層はそのミスマッチを緩和して結晶性に優
れる高温緩衝層をもたらす作用を有する。例えば、トリ
エチル硼素((C253B)/ホスフィン(PH3)/
水素(H2)反応系MOCVD法を利用して、非晶質を
主体とするリン化硼素(BP)からなる低温緩衝層を得
るには、成長温度として例えば、約250℃〜約750
℃が適する(米国特許US−6,069,021号)。
低温緩衝層は、次に成長させるクラッド層より低温で成
長させるものとする。また低温緩衝層の層厚としては、
一般に数ナノメータ(nm)から数十nmが適する。高
温緩衝層はなくてもよい。
The buffer layer can have a multilayer structure of a low-temperature buffer layer grown at a lower temperature than the next high-temperature buffer layer and a high-temperature buffer layer grown at a higher temperature than the low-temperature buffer layer. Disposing the low-temperature buffer layer between the substrate and the high-temperature buffer layer has an effect of preventing the growth layer from being separated from the substrate. In particular, when a lattice mismatch exists between the substrate crystal and the buffer layer, the low-temperature buffer layer has an effect of relaxing the mismatch to provide a high-temperature buffer layer having excellent crystallinity. For example, triethyl boron ((C 2 H 5 ) 3 B) / phosphine (PH 3 ) /
In order to obtain a low-temperature buffer layer composed mainly of amorphous boron phosphide (BP) using a hydrogen (H 2 ) reaction-based MOCVD method, the growth temperature is, for example, about 250 ° C. to about 750.
C is suitable (US Pat. No. 6,069,021).
The low-temperature buffer layer is grown at a lower temperature than the cladding layer to be grown next. Also, as the thickness of the low-temperature buffer layer,
Generally, several nanometers (nm) to several tens nm are suitable. The high temperature buffer layer may not be required.

【0025】また、第1の実施形態に係わるクラッド
層、特に緩衝層上に設ける下部クラッド層は例えば、リ
ン化硼素(BP)から構成することができる。或いは、
砒化硼素(BAs)から構成できる。リン化硼素を構成
する硼素(B)とリン(P)の電気陰性度(elect
ronegativity)は各々、2.0と2.1で
ある(河口武夫著、「半導体の化学」(昭和46年2月
10日、(株)丸善発行、第3版、104頁)。硼素
(B)と砒素(As)の電気陰性度は何れも2.0であ
る(上記の「半導体の化学」)。即ち、リン化硼素(B
P)または砒化硼素(BAs)或いはそれらの混晶(B
As1-XX:0≦X≦1)を構成する元素間の電気陰性
度の差異は僅かである。従って、これらの結晶では、構
成原子相互の結合は全んどが共有結合に依っており、イ
オン性結合の占める割合は少ないものとなっている。例
えば、窒化ガリウム(GaN)では、イオン結合性が約
34.6%と大に算出されるのとは対照的に、リン化硼
素(BP)のそれは僅か1.64%である(笛木 和雄
他著、「電子材料の化学」(昭和56年7月20日、
(株)丸善発行、27〜28頁)。また、砒化硼素(B
As)ではイオン結合性は0%、即ち、全んどの結合が
共有結合であると示唆される(上記の「電子材料の化
学」、27〜28頁)。このため、硼素(B)とリン
(P)または砒素(As)を含むIII−V族化合物半
導体では、結晶にドーピングされた不純物の電気的活性
化率は大となり、低抵抗の結晶層が得られ易い利点があ
る。従って、硼素(B)とリン(P)または砒素(A
s)とを構成元素として含むIII−V族化合物半導体
からクラッド層を構成することとすれば、例えば、LE
Dにあって順方向電圧(Vf)の低減させるに有効とな
るクラッド層を構成できる優位性がある。
The clad layer according to the first embodiment, in particular, the lower clad layer provided on the buffer layer can be made of, for example, boron phosphide (BP). Or,
It can be composed of boron arsenide (BAs). Electronegativity (select) of boron (B) and phosphorus (P) constituting boron phosphide
Ronegatility is 2.0 and 2.1, respectively (Takeo Kawaguchi, "Semiconductor Chemistry" (February 10, 1967, published by Maruzen Co., Ltd., 3rd edition, p. 104)). ) And arsenic (As) have an electronegativity of 2.0 (see “Semiconductor Chemistry” above), ie, boron phosphide (B
P) or boron arsenide (BAs) or a mixed crystal thereof (B
The difference in electronegativity between the elements constituting As 1-X P X : 0 ≦ X ≦ 1) is slight. Therefore, in these crystals, the bonds between the constituent atoms are all based on covalent bonds, and the ratio of ionic bonds is small. For example, in gallium nitride (GaN), the ionic bond is calculated to be as large as about 34.6%, whereas that of boron phosphide (BP) is only 1.64% (Kazuo Fueki et al.) Author, "Chemistry of Electronic Materials" (July 20, 1981,
Maruzen Co., Ltd., pp. 27-28). In addition, boron arsenide (B
In As), the ionicity is 0%, that is, it is suggested that all the bonds are covalent bonds ("Chemistry of Electronic Materials", pp. 27-28, supra). Therefore, in a group III-V compound semiconductor containing boron (B) and phosphorus (P) or arsenic (As), the electrical activation rate of impurities doped into the crystal becomes large, and a low-resistance crystal layer is obtained. There is an advantage that is easy to be. Therefore, boron (B) and phosphorus (P) or arsenic (A
s) as a constituent element, the cladding layer may be made of a group III-V compound semiconductor, for example, LE
D has the advantage of being able to form a cladding layer that is effective in reducing the forward voltage (Vf).

【0026】クラッド層は緩衝層と同一の材料から構成
できる。例えば、リン化硼素(BP)緩衝層上に堆積し
たリン化硼素(BP)結晶層からクラッド層を構成でき
る。また、緩衝層とクラッド層とは異種の半導体材料か
ら構成しても差し支えはない。何れの材料構成でも、例
えばLEDにあって発光面積を拡張させて発光強度の増
大を来すには、クラッド層は良導性の結晶層であるのが
要求される。従って、本発明の第2の実施形態では、ク
ラッド層を低温緩衝層よりも高温で成長させた結晶層か
ら構成することとする。特に、単結晶となる高温で成長
させた結晶層から構成する。単結晶層からは、例えば多
結晶層に於ける粒界を介しての短絡的或いは局所的な素
子動作電流の流通が回避でき、例えばLEDにあって、
動作電流を発光層の広範囲に拡散させ、発光領域を拡張
するに効果が奏される。
The cladding layer can be made of the same material as the buffer layer. For example, the cladding layer can be composed of a boron phosphide (BP) crystal layer deposited on a boron phosphide (BP) buffer layer. Further, the buffer layer and the cladding layer may be made of different semiconductor materials. Regardless of the material configuration, for example, in order to increase the light emission area by increasing the light emission area in an LED, the cladding layer is required to be a crystal layer having good conductivity. Therefore, in the second embodiment of the present invention, the cladding layer is made of a crystal layer grown at a higher temperature than the low-temperature buffer layer. In particular, it is composed of a crystal layer grown at a high temperature to become a single crystal. From a single-crystal layer, for example, short-circuit or local element operation current can be prevented from flowing through a grain boundary in a polycrystalline layer.
The effect is obtained in that the operating current is diffused over a wide range of the light emitting layer and the light emitting region is expanded.

【0027】特に、低温緩衝層よりも高温で成長させた
αAlβGaγAs1- δδ(0<α≦1、0≦β<
1、0≦γ<1、α+β+γ=1、0<δ≦1)単結晶
層から、クラッド層を好適に構成できる。硼素(B)と
リン(P)または砒素(As)とを構成元素として含む
III−V族化合物半導体は、上記の理由によりドーピ
ング不純物の電気的活性化率が大であるため、良導性の
クラッド層を得るに優位となる。加えて、砒化アルミニ
ウム(AlAs)またはリン化アルミニウム(AlP)
とBPまたはBAsとを混晶化させると、BP(格子定
数4.538Å)或いはBAs(格子定数4.777
Å)の2元系結晶以外の格子定数を有する混晶層が構成
できる。例えば、閃亜鉛鉱結晶型のBαAlβAs1- δ
δ(0<α≦1、0≦β<1、α+β=1、0<δ≦
1)からは、4.538Åから5.661Å(AlAs
の格子定数である。)の範囲の格子定数の単結晶層から
なるクラッド層を構成できる。また、砒化ガリウム(G
aAs)またはリン化ガリウム(GaP)とBPまたは
BAsとを混晶化させたBαGaγAs1- δδ(0<
α≦1、0≦γ<1、α+γ=1、0<δ≦1)単結晶
層からは、4.538Åから5.653Å(GaAsの
格子定数である。)の範囲の格子定数の単結晶層からな
るクラッド層を構成できる。即ち、BαAlβGaγ
1- δδ(0<α≦1、0≦β<1、0≦γ<1、α
+β+γ=1、0<δ≦1)単結晶層からは、4.53
8Å〜5.661Åの幅広い範囲において任意の格子定
数を有し、尚且つ、良導性に優れるクラッド層を構成で
きる利点がある。即ち、BPまたはBAs或いはBAs
1-XX混晶からなる緩衝層に格子整合を果たすことがで
き、従って、格子ミスフィットに因る結晶欠陥の少ない
良質のクラッド層を構成できる利点がある。
In particular, B α Al β Ga γ As 1- δ P δ (0 <α ≦ 1, 0 ≦ β <
1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ ≦ 1) The cladding layer can be suitably formed from a single crystal layer. A group III-V compound semiconductor containing boron (B) and phosphorus (P) or arsenic (As) as constituent elements has a high electrical activation rate of doping impurities for the above-described reason, and thus has good conductivity. This is advantageous for obtaining a clad layer. In addition, aluminum arsenide (AlAs) or aluminum phosphide (AlP)
And BP or BAs are mixed, BP (lattice constant 4.538 °) or BAs (lattice constant 4.777)
A mixed crystal layer having a lattice constant other than the binary crystal of の) can be formed. For example, a zinc blende crystal type B α Al β As 1- δ
P δ (0 <α ≦ 1, 0 ≦ β <1, α + β = 1, 0 <δ ≦
From 1), 4.538 ° to 5.661 ° (AlAs
Is the lattice constant of A cladding layer composed of a single crystal layer having a lattice constant in the range of (1) can be formed. Gallium arsenide (G
GaAs) or B gallium phosphide and (GaP) and BP or BAs were mixed crystal α Ga γ As 1- δ P δ (0 <
α ≦ 1, 0 ≦ γ <1, α + γ = 1, 0 <δ ≦ 1) From the single crystal layer, a single crystal having a lattice constant in the range of 4.538 ° to 5.653 ° (a lattice constant of GaAs). A clad layer composed of layers can be formed. That is, B α Al β Ga γ A
s 1− δ P δ (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α
+ Β + γ = 1, 0 <δ ≦ 1) From the single crystal layer, 4.53
There is an advantage that a cladding layer having an arbitrary lattice constant in a wide range of 8 ° to 5.661 ° and having excellent conductivity can be formed. That is, BP or BAs or BAs
1-X P X a buffer layer made of a mixed crystal can be accomplished lattice matching, therefore, an advantage of constituting less quality clad layer crystal defects due to lattice misfit.

【0028】単一(single)ヘテロ接合構造(S
H)発光部を構成するクラッド層の電気伝導形は緩衝層
のそれと一致させる。二重(double)ヘテロ接合
(DH)構造発光部では、下部クラッド層は緩衝層と同
一の伝導形とし、上部クラッド層の伝導形は下部クラッ
ド層とは反対とする。例えば、n形下部クラッド層に対
して、上部クラッド層は低温緩衝層よりも高温で成長さ
せたp形単結晶層から構成する。発光層は例えば、緩衝
層側に設ける下部クラッド層と同一の伝導形の結晶層或
いは逆の伝導形の結晶層から構成できる。好ましくは、
αAlβGaγAs1- δδ(0<α≦1、0≦β<
1、0≦γ<1、α+β+γ=1、0<δ≦1)単結晶
層から発光層に接合する障壁層としてクラッド層を形成
するに際し、構成元素の組成比は、発光層に比較して望
ましくは0.1エレクトロンボルト(eV)以上、更に
望ましくは0.3eV程度大となる室温禁止帯幅が得ら
れる様に設定する。例えば、BαInβGaγAs1- δ
δ(0<α≦1、0≦β<1、0≦γ<1、α+β+
γ=1、0<δ≦1)等の含インジウム化合物単結晶層
からもクラッド層を構成できるが、インジウムを構成元
素として含ませると一般的に禁止帯幅が低減されるた
め、発光層に対して充分な障壁作用を発揮するクラッド
層を構成できかねる場合がある。直接(direct)
または間接(indirect)何れの遷移(tran
sition)型のBαAlβGaγAs 1- δδ単結
晶層からもクラッド層を構成できる。
A single heterojunction structure (S
H) The electric conduction type of the cladding layer constituting the light emitting portion is a buffer layer
To match that of. Double heterojunction
In the (DH) structured light emitting section, the lower cladding layer is the same as the buffer layer.
And the conduction type of the upper cladding layer is the lower conduction type.
Opposite to the layer. For example, for the n-type lower cladding layer,
Therefore, the upper cladding layer is grown at a higher temperature than the low-temperature buffer layer.
It comprises a p-type single crystal layer. The light emitting layer is, for example, a buffer.
A crystal layer of the same conductivity type as the lower cladding layer provided on the layer side or
Or it can be composed of a crystal layer of the opposite conductivity type. Preferably,
BαAlβGaγAs1- δPδ(0 <α ≦ 1, 0 ≦ β <
1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ ≦ 1) Single crystal
A cladding layer as a barrier layer joining the layer to the light emitting layer
At this time, the composition ratio of the constituent elements is more desirable than that of the light emitting layer.
More preferably 0.1 electron volts (eV) or more,
Desirably, a room temperature bandgap of about 0.3 eV is obtained.
Set to For example, BαInβGaγAs1- δ
Pδ(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α + β +
Indium-containing compound single crystal layer such as γ = 1, 0 <δ ≦ 1)
Can form the cladding layer, but the indium
In general, the band gap is reduced
A cladding that exhibits sufficient barrier action on the light-emitting layer
It may not be possible to configure the layers. Direct
Or any transition (trans)
position) type BαAlβGaγAs 1- δPδSimple connection
The cladding layer can also be composed of a crystal layer.

【0029】中でも、4.538Å〜5.450Åの範
囲の格子定数を取り得るBαGaγP(0<α≦1、0
≦γ<1、α+γ=1)では、BPまたはBAs或いは
BAs 1-XX混晶(格子定数4.538Å〜4.777
Å)から構成した緩衝層と格子整合するクラッド層を構
成できる利点がある。他には、BαAlβP(0<α≦
1、0≦β<1、α+β=1)またはBαAlβAsか
らもBPまたはBAs或いはBAs1-XX混晶からなる
緩衝層に格子整合するクラッド層を構成できる。例え
ば、MOCVD成長手段に依れば、BαGaγP(0<
α≦1、0≦γ<1、α+γ=1)は、顕著な気相会合
(ポリマー化)反応を引き起こす強いルイス(Lewi
s)酸性のトリメチルアルミニウム((CH33Al)
等を原料として使用しないため、上記の含アルミニウム
III−V族化合物半導体に比較すれば、安定した組成
をもって成長できる利点がある。また、BαGaγAs
(0<α≦1、0≦γ<1、α+γ=1)からもBPま
たはBAs或いはBAs1-XX混晶から構成した緩衝層
と格子整合するクラッド層を構成できる。一方、砒化硼
素(BAs)の室温での禁止帯幅は約1.2eVと推定
されている(上記の「半導体の化学」、110頁)。砒
化ガリウム(GaAs)の室温禁止帯は1.43eVと
実測されており(寺本 巌著、「半導体デバイス」)、
従って、BαGa γAs(0<α≦1、0≦γ<1、α
+γ=1)の取り得る室温の禁止帯幅は約1.2eV以
上で1.43eV以下であると推量される。そのためB
αGaγAsは、特に短波長可視光を放射する発光層に
対して障壁作用を発揮するに充分なクラッド層を形成し
かねる難点がある。従って、本発明の第3の実施形態で
は、クラッド層の構成材料としてのBαAlβGaγ
1- δδ(0<α≦1、0≦β<1、0≦γ<1、α
+β+γ=1、0<δ≦1)にあって、特にBαGa γ
P(0<α≦1、0≦γ<1、α+γ=1)からクラッ
ド層を構成することとする。
In particular, the range of 4.538 ° to 5.450 °
B that can take the lattice constantαGaγP (0 <α ≦ 1,0
≦ γ <1, α + γ = 1), BP or BAs or
BAs 1-XPXMixed crystal (lattice constant 4.538Å to 4.777)
The cladding layer lattice-matched to the buffer layer composed of
There are advantages that can be achieved. In addition, BαAlβP (0 <α ≦
1, 0 ≦ β <1, α + β = 1) or BαAlβAs
BP or BAs or BAs1-XPXConsisting of mixed crystals
A cladding layer lattice-matched to the buffer layer can be formed. example
According to the MOCVD growth means, BαGaγP (0 <
α ≦ 1, 0 ≦ γ <1, α + γ = 1) indicates significant gas phase association
(Polymerization) A strong Lewis (Lewi) causing reaction
s) acidic trimethylaluminum ((CHThree)ThreeAl)
Is not used as a raw material.
Stable composition compared to III-V compound semiconductor
There is an advantage that you can grow with. Also, BαGaγAs
(0 <α ≦ 1, 0 ≦ γ <1, α + γ = 1) to BP
Or BAs or BAs1-XPXBuffer layer composed of mixed crystals
And a cladding layer that lattice-matches with. On the other hand,
Bandwidth of elemental (BAs) at room temperature is estimated to be about 1.2 eV
("Semiconductor Chemistry", p. 110). Hin
The room temperature bandgap of gallium arsenide (GaAs) is 1.43 eV.
Measured (Iwao Teramoto, “Semiconductor Device”),
Therefore, BαGa γAs (0 <α ≦ 1, 0 ≦ γ <1, α
+ Γ = 1) The allowable band gap at room temperature can be about 1.2 eV or less.
It is estimated that it is 1.43 eV or less above. Therefore B
αGaγAs is particularly suitable for light-emitting layers that emit short-wavelength visible light.
To form a cladding layer sufficient to exhibit
There are difficulties. Therefore, in the third embodiment of the present invention,
Is B as a constituent material of the cladding layer.αAlβGaγA
s1- δPδ(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α
+ Β + γ = 1, 0 <δ ≦ 1), and especially BαGa γ
P (0 <α ≦ 1, 0 ≦ γ <1, α + γ = 1)
And a metal layer.

【0030】本発明の第4の実施形態の窒化リン化ガリ
ウム(GaNZ1-Z:0<Z<1)の格子定数は、立方
晶GaNの格子定数が4.510Åであることを勘案す
ると、4.510Åを越え5.450Å未満である。一
方、上記のクラッド層を構成するBαAlβGaγAs
1- δδ(0<α≦1、0≦β<1、0≦γ<1、α+
β+γ=1、0<δ≦1)単結晶層の採り得る格子定数
は、4.538Å(BPの格子定数である。)以上で
5.661Å(AlAsの格子定数である。)以下の範
囲である。即ち、GaNZ1-Z(0<Z<1)とBα
βGaγAsδ 1- δ(0<α≦1、0≦β<1、0
≦γ<1、α+β+γ=1、0<δ≦1)とでは、一部
の範囲で一致する格子定数を採り得る。従って、発光層
をGaNZ1 -Z(0<Z<1)から構成すれば、格子定
数を4.510Åを越え5.450Å未満とするBα
βGaγAs1- δδクラッド層に格子整合する発光
層が得られる。クラッド層と格子整合をなす結晶層は、
格子ミスマッチに起因するミスフィット転位等の結晶欠
陥密度の小さい良質なものとなる。これより、クラッド
層に格子整合するGaNZ1-Z(0<Z<1)結晶層か
らは結晶性に優れる発光層を構成でき、発光出力に優れ
る発光層を備えたIII族窒化物半導体発光素子が得ら
れる利点がある。
The gallium phosphide nitride according to the fourth embodiment of the present invention
Um (GaNZP1-Z: 0 <Z <1) The lattice constant is cubic
Considering that the lattice constant of crystalline GaN is 4.510 °
Then, it is more than 4.510 ° and less than 5.450 °. one
On the other hand, B constituting the above-mentioned cladding layerαAlβGaγAs
1- δPδ(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α +
β + γ = 1, 0 <δ ≦ 1) Possible lattice constant of single crystal layer
Is equal to or greater than 4.538 ° (the lattice constant of BP).
5.661 ° (the lattice constant of AlAs)
It is an enclosure. That is, GaNZP1-Z(0 <Z <1) and BαA
lβGaγAsδP 1- δ(0 <α ≦ 1, 0 ≦ β <1, 0
≦ γ <1, α + β + γ = 1, 0 <δ ≦ 1)
Can be taken to coincide with each other. Therefore, the light emitting layer
GaNZP1 -Z(0 <Z <1), the lattice constant
B whose number is more than 4.510 and less than 5.450αA
lβGaγAs1- δPδLight emission lattice-matched to cladding layer
A layer is obtained. The crystal layer that lattice-matches with the cladding layer is
Crystal defects such as misfit dislocations due to lattice mismatch
Good quality with low densities. From this, the cladding
GaN lattice matched to layerZP1-Z(0 <Z <1) crystalline layer
Can form a light-emitting layer with excellent crystallinity,
III-nitride semiconductor light-emitting device having a light-emitting layer
There are advantages.

【0031】一方、例えば、砒化窒化ガリウム(GaN
ZAs1-Z:0<Z<1)の格子定数は、窒素組成比(=
Z)の如何に依り、4.510Åを越え5.653Å未
満である。従って、上記のGaNZ1-Z(0<Z<1)
と同じく、GaNZAs1-ZからはBαAlβGaγAs
1- δδ(0<α≦1、0≦β<1、0≦γ<1、α+
β+γ=1、0<δ≦1)からなるクラッド層に格子整
合する発光層が形成できる。しかし、標準状態(0℃、
1気圧)での生成エネルギー(=ΔH0)を比較すれ
ば、GaNのΔH0が−26.2キロカロリー/モル
(kcal/mol)であるのに対し、GaAsのΔH
0は−19.5kcal/molである(特開平10−
53487号公報)。従って、GaNはGaAsに比し
より容易に形成され得る。このため、この熱力学的な特
性値の差異に依り、成長手段に殆ど依存せずに所望の砒
素組成比(=1−Z)のGaNZAs1-Z混晶を安定して
形成するのは難しい。逆に、GaPのΔH0は−29.
2kcal/molとGaNのΔH0より小さい。従っ
て、制御されたリン組成比(=1−Z)を有するGaN
Z 1-Z(0<Z<1)を簡便に得ることができ、混晶組
成の制御が困難なGaNZAs1-Z(0<Z<1)に比較
して、発光層を安定して形成できる優位性がある。
On the other hand, for example, gallium arsenide nitride (GaN)
ZAs1-Z: 0 <Z <1) is determined by the nitrogen composition ratio (=
Depends on Z), exceeds 4.510Å and not 5.653Å
Is full. Therefore, the above GaNZP1-Z(0 <Z <1)
Same as GaNZAs1-ZFrom BαAlβGaγAs
1- δPδ(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α +
β + γ = 1, 0 <δ ≦ 1)
A combined light emitting layer can be formed. However, standard conditions (0 ° C,
Energy generated at 1 atm (= ΔH)0)
For example, ΔH of GaN0Is -26.2 kcal / mol
(Kcal / mol), whereas ΔH of GaAs
0Is -19.5 kcal / mol (Japanese Unexamined Patent Publication No.
No. 53487). Therefore, GaN is compared to GaAs.
It can be formed more easily. For this reason, this thermodynamic feature
Depending on the difference in the properties, the desired
GaN with elemental composition ratio (= 1-Z)ZAs1-ZStabilize mixed crystals
Difficult to form. Conversely, ΔH of GaP0Is -29.
2kcal / mol and ΔH of GaN0Less than. Follow
GaN having a controlled phosphorus composition ratio (= 1-Z)
ZP 1-Z(0 <Z <1) can be easily obtained, and
GaN difficult to controlZAs1-ZCompare with (0 <Z <1)
Thus, there is an advantage that the light emitting layer can be formed stably.

【0032】発光層は不純物を故意に添加していないア
ンドープ(undope)のGaNZ1-Z(0<Z<
1)層から構成できる。また、p形及びn形の不純物を
ドーピングしたGaNZ1-Z層から構成できる。n形或
いはp形緩衝層またはクラッド層を得る場合と同様に、
ベリリウム(Be)、マグネシウム(Mg)や亜鉛(Z
n)がp形ドーパントとして使用できる。n形ドーパン
トの例には、Siや錫(Sn)等の第IV族元素或いは
硫黄(S)、セレン(Se)、テルル(Te)等の第V
I族元素が使用できる。炭素(C)等の両性不純物もド
ーパントとして利用できる。発光層には、例えば、LE
Dにあって順方向電圧(Vf)の徒な増加を来さない程
度のキャリア濃度を顕現する様に不純物が添加されてい
るのが望ましい。キャリア濃度としては概ね、5×10
16cm-3以上、5×1019cm-3以下の範囲が適する。
この範囲のキャリア濃度であれは、不純物を多量にドー
ピングすることもなく実現できる。このため、ドーピン
グ不純物とGaNZ1-Z層の構成元素との原子半径の差
異に因るGaNZ1-Z結晶層の格子の伸縮を抑制でき、
クラッド層との格子整合性を乱すことなく良質の発光層
をもたらすことができる。約5×1019cm-3を越える
高いキャリア濃度を得んがために多量に不純物をドーピ
ングするとGaNZ1-Z層内に格子歪が発生する場合が
ある。歪が発生するとクラッド層との格子整合性が維持
できなくなるため、結晶性に優れる発光層を得るに不都
合となる。
The light emitting layer is an undoped GaN Z P 1 -Z (0 <Z <) in which no impurity is intentionally added.
1) It can be composed of layers. Further, it can be constituted by a GaN Z P 1 -Z layer doped with p-type and n-type impurities. As with obtaining an n-type or p-type buffer layer or cladding layer,
Beryllium (Be), magnesium (Mg) and zinc (Z
n) can be used as a p-type dopant. Examples of the n-type dopant include Group IV elements such as Si and tin (Sn) or V-group elements such as sulfur (S), selenium (Se), and tellurium (Te).
Group I elements can be used. Amphoteric impurities such as carbon (C) can also be used as dopants. In the light emitting layer, for example, LE
It is preferable that impurities are added to D so as to exhibit a carrier concentration that does not cause a sudden increase in the forward voltage (Vf). The carrier concentration is generally 5 × 10
A range of 16 cm −3 or more and 5 × 10 19 cm −3 or less is suitable.
A carrier concentration within this range can be realized without doping a large amount of impurities. Therefore, it is possible to suppress expansion and contraction of the lattice of GaN Z P 1-Z crystal layer due to the atomic radius of the difference between the constituent elements of the doping impurity and GaN Z P 1-Z layer,
A good quality light emitting layer can be provided without disturbing the lattice matching with the cladding layer. If a large amount of impurities are doped to obtain a high carrier concentration exceeding about 5 × 10 19 cm −3 , lattice distortion may occur in the GaN Z P 1 -Z layer. If strain occurs, the lattice matching with the cladding layer cannot be maintained, which is inconvenient for obtaining a light emitting layer having excellent crystallinity.

【0033】GaNZ1-Z発光層は、緩衝層及びクラッ
ド層と同じく有機金属熱分解気相成長(MOCVD)法
により成長できる。窒素源には、アンモニア(N
3)、ヒドラジン(H2NNH2)類等が利用できる。
第V族元素源としては、第III族元素源との会合反応
を軽減するために、ルイス塩基性の弱い原料が好まれ
る。またGaNZ1-Z発光層は、ハイドライド(hyd
ride)気相成長法及び分子線エピタキシャル法等の
気相成長手段により成長できる。発光層の伝導形はn形
またはp形の何れとすることができる。クラッド層と、
上・下何れかのクラッド層の伝導形と一致させた発光層
とからpn接合型DH構造の発光部を構成できる。発光
層はまた、クラッド層を構成するIII−V族化合物半
導体層を障壁(barrier)層とし、GaNZ1-Z
層を井戸(well)層とする単一量子井戸構造(SQ
W)または多重量子井戸構造(MQW)から構成でき
る。また、単一または多重量子井戸構造部と、その下ク
ラッド層側の下方に配置した歪超格子(straine
d layer super lattice)構造と
の双方の積層構造から発光層を構成することもできる
(米国特許US−6,153,894号)。この歪超格
子構造と量子井戸構造の双方からなる積層構造からは、
歪超格子構造に依る格子歪の緩和効果に基づいて結晶性
に優れる量子井戸構造を内包した発光層を構成できる利
点がある(上記のUS−6,153,894号)。
The GaN Z P 1 -Z light emitting layer can be grown by metal organic chemical vapor deposition (MOCVD), like the buffer layer and the cladding layer. Ammonia (N
H 3 ), hydrazine (H 2 NNH 2 ) and the like can be used.
As the group V element source, a raw material having a weak Lewis basicity is preferred in order to reduce the association reaction with the group III element source. Further, the GaN Z P 1 -Z light emitting layer is formed of a hydride (hyd).
(ride) It can be grown by vapor phase growth means such as vapor phase epitaxy and molecular beam epitaxy. The conductivity type of the light emitting layer can be either n-type or p-type. A cladding layer,
A light emitting portion having a pn junction type DH structure can be constituted by a light emitting layer having the same conductivity type as any of the upper and lower cladding layers. The light emitting layer also has a III-V compound semiconductor layer constituting a cladding layer as a barrier layer, and has a GaN Z P 1 -Z
Single quantum well structure (SQ)
W) or a multiple quantum well structure (MQW). In addition, a single or multiple quantum well structure and a strained superlattice (strain) arranged below the lower cladding layer side.
The light-emitting layer can also be composed of both a laminated structure and a d-layer super-lattice structure (US Pat. No. 6,153,894). From the stacked structure consisting of both the strained superlattice structure and the quantum well structure,
There is an advantage that a light emitting layer including a quantum well structure having excellent crystallinity can be formed based on the relaxation effect of lattice strain due to the strained superlattice structure (US Pat. No. 6,153,894 described above).

【0034】本発明の第5の実施形態では、面方位を
{111}とするn形またはp形の珪素(Si)単結晶
を基板としてIII族窒化物半導体発光素子を構成す
る。高抵抗の{111}−Si単結晶も基板として利用
できるが、導電性が低いと基板裏面に低接触抵抗のオー
ミック電極を形成するに不利となる。Si単結晶の{1
11}結晶面には、{100}結晶面に比較してSi原
子が稠密に存在している。このため、低温緩衝層等の緩
衝層を構成する硼素(B)やリン(P)または砒素(A
s)のSi単結晶内への拡散、侵入が有効に抑制され
る。これより、緩衝層の構成元素の侵入によるSi単結
晶基板の伝導形の反転を防止できる。また、緩衝層の構
成元素の浸食に因り、Si基板表面が乱雑に非平坦とな
るのを防止できるため、表面の平坦な緩衝層を得るに効
果が挙げられる。
In the fifth embodiment of the present invention, a group III nitride semiconductor light emitting device is formed using an n-type or p-type silicon (Si) single crystal having a plane orientation of {111} as a substrate. A high-resistance {111} -Si single crystal can also be used as a substrate, but low conductivity is disadvantageous for forming an ohmic electrode with low contact resistance on the back surface of the substrate.単 1 of Si single crystal
Si atoms are densely present in the {100} crystal plane as compared to the {100} crystal plane. Therefore, boron (B), phosphorus (P), or arsenic (A) constituting a buffer layer such as a low-temperature buffer layer is used.
Diffusion and penetration of s) into the Si single crystal are effectively suppressed. Thereby, the inversion of the conductivity type of the Si single crystal substrate due to the intrusion of the constituent elements of the buffer layer can be prevented. Further, since the surface of the Si substrate can be prevented from being irregularly uneven due to the erosion of the constituent elements of the buffer layer, the effect of obtaining a buffer layer having a flat surface can be obtained.

【0035】低温緩衝層は、BαAlβGaγAs1-Y
Y(0<α≦1、0≦β<1、0≦γ<1、α+β+
γ=1、0≦Y≦1)からも構成できるが、アルミニウ
ム(Al)を含む低温緩衝層をSi基板表面に接して設
けると、アルミニウム(Al)の浸食に因りSi基板表
面の平坦性が喪失する。従って、低温緩衝層は好ましく
は、BαGaγInδAs1-YY(0<α≦1、0≦γ
<1、0≦δ<1、α+γ+δ=1、0≦Y≦1)から
構成する。BαGaγInδAs1-YYからは、クラッ
ド層をなすBαAlβGaγAs1- δδ(0<α≦
1、0≦β<1、0≦γ<1、α+β+γ=1、0<δ
≦1)単結晶層と格子整合する低温緩衝層を構成できる
利点がある。また、特に、構成元素数を減じた、より簡
易に成長できるBαGaγAs1-YY(0<α≦1、0
≦γ<1、α+γ=1、0≦Y≦1)の採り得る格子定
数の範囲は4.538Å(BPの格子定数に相当す
る。)以上で5.653Å(GaAsの格子定数に相当
する。)以下であるため、Si単結晶(格子定数5.4
31Å)にも格子整合する低温緩衝層を構成できる優位
性がある。例えば、硼素組成比(=α)を0.02とす
るB0.02Ga0.98P(特開平11−266006号公
報)及び硼素組成比(=α)を0.25とするB0.25
0.75As(特開平11−260720号公報)からS
i単結晶に格子整合する低温緩衝層を構成できる。低温
緩衝層をSi単結晶と同一の格子定数を採り得る、Si
単結晶と格子整合する半導体材料から構成すると、格子
不整合に起因する結晶欠陥の少ない良質の緩衝層がもた
らされる利点がある。そのため、緩衝層上に良質のクラ
ッド層が積層できる利点がある。
The low-temperature buffer layer is made of BαAlβGaγAs1-Y
PY(0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α + β +
γ = 1, 0 ≦ Y ≦ 1), but aluminum
A low-temperature buffer layer containing aluminum (Al) is provided in contact with the Si substrate surface.
The surface of the Si substrate due to the erosion of aluminum (Al).
The flatness of the surface is lost. Therefore, a low-temperature buffer layer is preferable.
Is BαGaγInδAs1-YPY(0 <α ≦ 1, 0 ≦ γ
<1, 0 ≦ δ <1, α + γ + δ = 1, 0 ≦ Y ≦ 1)
Constitute. BαGaγInδAs1-YPYFrom the crack
B which forms a layerαAlβGaγAs1- δPδ(0 <α ≦
1, 0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ
≦ 1) A low-temperature buffer layer lattice-matched with the single crystal layer can be formed
There are advantages. In addition, in particular, the number of constituent elements has been reduced,
B that can grow easilyαGaγAs1-YPY(0 <α ≦ 1,0
≦ γ <1, α + γ = 1, 0 ≦ Y ≦ 1)
The number range is 4.538Å (corresponding to the lattice constant of BP).
You. 5.653Å (equivalent to the lattice constant of GaAs)
I do. ), The Si single crystal (lattice constant 5.4)
31Å) Advantages in forming a low-temperature buffer layer that is lattice-matched
There is. For example, the boron composition ratio (= α) is set to 0.02.
B0.02Ga0.98P (JP-A-11-266006)
B) with boron content ratio (= α) of 0.250.25G
a 0.75As (JP-A-11-260720) to S
A low-temperature buffer layer lattice-matched to the i-single crystal can be formed. low temperature
The buffer layer can have the same lattice constant as the Si single crystal.
When composed of a semiconductor material that lattice-matches with a single crystal, the lattice
High quality buffer layer with few crystal defects due to mismatch
There is an advantage to be taken. Therefore, a good quality
There is an advantage that a pad layer can be laminated.

【0036】BαGaγAs1-YY(0<α≦1、0≦
γ<1、α+γ=1、0≦Y≦1)からなる低温緩衝層
は、as−grown状態で非晶質体を主体として構成
されているのが好適である。非晶質を主体としてなる低
温成長層では、Si単結晶基板との格子ミスマッチを緩
和するに特に効果が挙げられる。従って、低温緩衝層の
成長温度としては、非晶層が得られる低温とするのが好
適である。低温緩衝層の層厚は、一般に数十nmから数
百nm程度であるのが望ましい。トンネル効果に依るキ
ャリアの通過が妨げられる厚さ以上の低温緩衝層にあっ
ては、基板と同一の伝導形を付与できる不純物がドーピ
ングされているのが好ましい。低温緩衝層上に、例え
ば、多結晶層或いは単結晶層が得られるより高温で成長
させた高温緩衝層を重層させて緩衝層を構成することも
できる。低温緩衝層と高温緩衝層とを同一の材料から構
成する必要は必ずしもないが、重層構造から緩衝層を構
成するにあって、緩衝層を構成する各構成層の伝導形は
基板のそれと同一とするのが好適である。
B α Ga γ As 1-Y P Y (0 <α ≦ 1, 0 ≦
The low-temperature buffer layer composed of γ <1, α + γ = 1, 0 ≦ Y ≦ 1) is preferably composed mainly of an amorphous material in an as-grown state. The low-temperature growth layer mainly composed of amorphous has a particularly effective effect in reducing the lattice mismatch with the Si single crystal substrate. Therefore, it is preferable that the growth temperature of the low-temperature buffer layer be a low temperature at which an amorphous layer can be obtained. In general, the thickness of the low-temperature buffer layer is desirably about several tens to several hundreds of nm. The low-temperature buffer layer having a thickness equal to or greater than the thickness that prevents the passage of carriers due to the tunnel effect is preferably doped with an impurity capable of providing the same conductivity type as the substrate. For example, a buffer layer may be formed by overlaying a high-temperature buffer layer grown at a higher temperature than a polycrystalline layer or a single-crystal layer can be obtained on the low-temperature buffer layer. It is not necessary to form the low-temperature buffer layer and the high-temperature buffer layer from the same material.However, in forming the buffer layer from the multilayer structure, the conduction type of each constituent layer constituting the buffer layer is the same as that of the substrate. It is preferred to do so.

【0037】[0037]

【作用】単結晶からなる基板と、該基板の表面上に設け
た硼素(B)と砒素(As)またはリン(P)を含むI
II−V族化合物半導体からなる低温緩衝層と、該緩衝
層上に設けたクラッド層と発光層とのヘテロ接合構造か
らなる発光部とを具備したIII族窒化物半導体発光素
子において、低温緩衝層上に設ける本発明の硼素(B)
とリン(P)を含むIII−V族化合物半導体単結晶層
から構成した結晶層は、そのイオン結合性の低さからキ
ャリアの電気的活性化率に優れるため、低抵抗のクラッ
ド層をもたらす作用を有する。
According to the present invention, a substrate made of a single crystal and an I-containing film containing boron (B) and arsenic (As) or phosphorus (P) provided on the surface of the substrate are provided.
A III-nitride semiconductor light-emitting device comprising a low-temperature buffer layer made of a II-V compound semiconductor, and a light-emitting portion having a heterojunction structure of a light-emitting layer and a cladding layer provided on the buffer layer. Boron (B) of the present invention provided above
A crystal layer composed of a group III-V compound semiconductor single crystal layer containing phosphorus and phosphorus (P) is excellent in the electrical activation rate of carriers due to its low ionic bonding property, so that a low-resistance cladding layer is provided. Having.

【0038】低温緩衝層よりも高温で成長させたBα
βGaγAs1- δδ(0<α≦1、0≦β<1、0
≦γ<1、α+β+γ=1、0<δ≦1)単結晶から構
成した結晶層は、特に、LEDにあって素子駆動電流を
発光面の広範囲に亘り拡散できる低抵抗で且つ結晶性に
優れるクラッド層をもたらす作用を有する。
B α A grown at a higher temperature than the low-temperature buffer layer
1 β Ga γ As 1− δ P δ (0 <α ≦ 1, 0 ≦ β <1, 0
≦ γ <1, α + β + γ = 1, 0 <δ ≦ 1) A crystal layer made of a single crystal is particularly low-resistance and excellent in crystallinity in an LED, which can diffuse an element driving current over a wide range of a light emitting surface. Has the effect of providing a cladding layer.

【0039】また、BαGaγP(0<α≦1、0≦γ
<1、α+γ=1)からなる結晶層は、結晶性に優れ且
つ安定した組成比を有する、簡便に成長が可能であるク
ラッド層をもたらす作用を有する。
In addition, B α Ga γ P (0 <α ≦ 1, 0 ≦ γ
The crystal layer composed of <1, α + γ = 1) has an effect of providing a clad layer having excellent crystallinity and a stable composition ratio, which can be easily grown.

【0040】GaNZ1-Z(0<Z<1)結晶層は、ク
ラッド層に格子整合するために結晶性に優れるため、高
出力の発光をもたらすに優位な発光層をもたらす作用を
有する。
The GaN Z P 1 -Z (0 <Z <1) crystal layer is excellent in crystallinity because of lattice matching with the cladding layer, and therefore has an effect of providing a light emitting layer that is superior in providing high output light emission. .

【0041】面方位を{111}とするn形またはp形
の珪素(Si)単結晶基板は、緩衝層を構成する元素の
基板内部への侵入を抑制する作用を有する。また、Bα
GaγAs1-YY(0<α≦1、0≦γ<1、α+γ=
1、0≦Y≦1)から構成した低温結晶層は、Si単結
晶基板とBαAlβGaγAs1- δδ(0<α≦1、
0≦β<1、0≦γ<1、α+β+γ=1、0<δ≦
1)単結晶クラッド層との双方に格子整合を果たせるた
め、Si単結晶との格子ミスマッチを緩和して、基板上
に結晶性に優れるクラッド層をもたらす作用を有する。
An n-type or p-type silicon (Si) single crystal substrate having a plane orientation of {111} has an effect of suppressing penetration of elements constituting the buffer layer into the substrate. Also, B α
Ga γ As 1-Y P Y (0 <α ≦ 1, 0 ≦ γ <1, α + γ =
1, 0 ≦ Y ≦ 1 low-temperature crystal layer was formed from) is, Si single crystal substrate and the B α Al β Ga γ As 1- δ P δ (0 <α ≦ 1,
0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ ≦
1) Since lattice matching can be achieved with both the single crystal cladding layer, the lattice mismatch with the Si single crystal is alleviated, and an effect of providing a cladding layer having excellent crystallinity on a substrate is provided.

【0042】[0042]

【実施例】(実施例1)以下、III族窒化物半導体L
EDを例にして本発明を具体的に説明する。本実施例に
係わるLED10の断面模式図を図1に示す。
(Example 1) Hereinafter, a group III nitride semiconductor L
The present invention will be specifically described using an ED as an example. FIG. 1 shows a schematic cross-sectional view of an LED 10 according to the present embodiment.

【0043】基板101には、硼素(B)ドープのp形
で面方位を{111}とするSi単結晶を用いた。基板
101上には、Si単結晶(格子定数5.431Å)と
格子整合するリン化硼素・ガリウム(B0.02Ga
0.98P)からなる低温緩衝層102を堆積した。低温緩
衝層102はトリエチル硼素((C253B)/ホス
フィン(PH3)/水素(H2)系常圧MOCVD法によ
り、350℃で成長させた。低温緩衝層102の層厚は
15nmとした。
As the substrate 101, a boron (B) -doped p-type Si single crystal having a plane orientation of {111} was used. On the substrate 101, boron-gallium phosphide (B 0.02 Ga) lattice-matched with a Si single crystal (lattice constant: 5.431 °)
A low temperature buffer layer 102 of 0.98 P) was deposited. The low-temperature buffer layer 102 was grown at 350 ° C. by a normal pressure MOCVD method based on triethylboron ((C 2 H 5 ) 3 B) / phosphine (PH 3 ) / hydrogen (H 2 ). The layer thickness of the low-temperature buffer layer 102 was 15 nm.

【0044】低温緩衝層102の表面には、トリメチル
ガリウム((CH33Ga)/PH3/H2系常圧MOC
VD法に依り、1000℃でマグネシウム(Mg)をド
ーピングしたp形リン化硼素・ガリウム(B0.98Ga
0.02P)単結晶層(格子定数4.557Å)を下部クラ
ッド層103として積層した。マグネシウムのドーピン
グ源にはビス−シクロペンタジエニルマグネシウム(b
is−(C542Mg)を用いた。下部クラッド層1
03のキャリア濃度は7×1018cm-3とした。層厚は
1.8μmとした。
On the surface of the low-temperature buffer layer 102, a trimethyl gallium ((CH 3 ) 3 Ga) / PH 3 / H 2 system normal pressure MOC
According to the VD method, p-type boron-gallium phosphide (B 0.98 Ga) doped with magnesium (Mg) at 1000 ° C.
0.02 P) single crystal layer (lattice constant: 4.557 °) was laminated as the lower cladding layer 103. Bis-cyclopentadienyl magnesium (b
is- a (C 5 H 4) 2 Mg ) was used. Lower cladding layer 1
03 had a carrier concentration of 7 × 10 18 cm −3 . The layer thickness was 1.8 μm.

【0045】下部クラッド層103上には、リン組成比
を0.05(=5%)とするマグネシウムドープでp形
の窒化リン化ガリウム(GaN0.950.05)層を発光層
104として積層した。発光層104をなす立方晶のG
aN0.950.05層の格子定数は4.557Åであり、下
部クラッド層103とは格子整合するものとなった。発
光層104は、トリメチルガリウム((CH33Ga)
/PH3/アンモニア(NH3)/H2系常圧MOCVD
法により950℃で成長させた。発光層104のキャリ
ア濃度は3×1017cm-3とし、層厚は300nmとし
た。
On the lower cladding layer 103, a magnesium-doped p-type gallium phosphide nitride (GaN 0.95 P 0.05 ) layer having a phosphorus composition ratio of 0.05 (= 5%) was laminated as the light emitting layer 104. Cubic crystal G forming the light emitting layer 104
The lattice constant of the aN 0.95 P 0.05 layer was 4.557 °, and was lattice-matched to the lower cladding layer 103. The light-emitting layer 104 is made of trimethylgallium ((CH 3 ) 3 Ga).
/ PH 3 / Ammonia (NH 3 ) / H 2 normal pressure MOCVD
It was grown at 950 ° C. by the method. The carrier concentration of the light emitting layer 104 was 3 × 10 17 cm −3 , and the layer thickness was 300 nm.

【0046】発光層104の表面上には、 (C253
B/(CH33Ga/PH3/H2系常圧MOCVD法に
より1000℃で上部クラッド層105を積層した。上
部クラッド層105はSiドープでn形のB0.98Ga
0.02P単結晶層(格子定数4.557Å)から構成し
た。上部クラッド層105も発光層104に格子整合す
る単結晶層から構成した。上部クラッド層105のキャ
リア濃度は8×1017cm-3とし、層厚は250nmと
した。下部クラッド103と発光層104と上部クラッ
ド層105とから格子整合系のpn接合型ダブルヘテロ
接合構造の発光部106を構成した。
On the surface of the light emitting layer 104, (C 2 H 5 ) 3
The upper cladding layer 105 was laminated at 1000 ° C. by a B / (CH 3 ) 3 Ga / PH 3 / H 2 normal pressure MOCVD method. The upper cladding layer 105 is made of Si-doped n-type B 0.98 Ga
It was composed of a 0.02 P single crystal layer (with a lattice constant of 4.557 °). The upper cladding layer 105 was also formed of a single crystal layer lattice-matched to the light emitting layer 104. The carrier concentration of the upper cladding layer 105 was set to 8 × 10 17 cm −3 , and the layer thickness was set to 250 nm. The lower clad 103, the light emitting layer 104, and the upper clad layer 105 constitute a light emitting section 106 having a pn junction type double hetero junction structure of a lattice matching system.

【0047】p形Si単結晶基板101の裏面には、ア
ルミニウム(Al)からなるp形オーミック(Ohmi
c)電極109を形成した。また、上部クラッド層10
5の表面の中央部には、金・ゲルマニウム(Au・G
e)合金からなるn形オーミック電極108を配置し
た。n形オーミック電極108の直径は130μmとし
た。然る後、基板101としたSi単結晶を[211]
方向に平行及び垂直な方向に裁断して、一辺を300μ
mとするLEDチップ(chip)10となした。
On the back surface of the p-type Si single crystal substrate 101, a p-type ohmic (Ohmi) made of aluminum (Al) is provided.
c) The electrode 109 was formed. The upper cladding layer 10
In the central part of the surface of No. 5, gold-germanium (Au-G
e) An n-type ohmic electrode 108 made of an alloy was arranged. The diameter of the n-type ohmic electrode 108 was 130 μm. After that, the Si single crystal used as the substrate 101 was changed to [211].
Cut parallel and perpendicular to the direction, one side of 300μ
The LED chip (chip) 10 was set to m.

【0048】両オーミック電極108〜109間にLE
D駆動用の順方向電流を通流した。電流−電圧(I−V
特性)は発光部106の良好なpn接合特性に基づく正
常な整流特性を示した。I−V特性から求めた順方向電
圧(Vf)は3.1V(順方向電流=20mA)となっ
た。また、逆方向電圧は5V(逆方向電流=10μA)
以上となった。作製したLEDに20mAの順方向電流
を通流した際の発光の中心波長は460nmであった。
発光スペクトルの半値幅は20nmであった。一般的な
積分球を利用して測定されるチップ状態での発光強度は
16マイクロワット(μW)となり、高発光出力のII
I族窒化物半導体LEDが提供された。
LE between both ohmic electrodes 108-109
A forward current for D drive was passed. Current-voltage (IV)
(Characteristics) showed normal rectification characteristics based on good pn junction characteristics of the light emitting section 106. The forward voltage (Vf) obtained from the IV characteristics was 3.1 V (forward current = 20 mA). The reverse voltage is 5 V (reverse current = 10 μA)
That's all. The center wavelength of light emission when a forward current of 20 mA was passed through the manufactured LED was 460 nm.
The half width of the emission spectrum was 20 nm. The light emission intensity in a chip state measured using a general integrating sphere is 16 microwatts (μW), and II of high light emission output
A Group I nitride semiconductor LED has been provided.

【0049】(実施例2)実施例1とは別の構成からな
るIII族窒化物半導体LEDを例にして本発明を具体
的に説明する。本実施例に係わるLED20の断面模式
図を図2に示す。図1に示したと同一の機能層について
は図1と同一の符号を付してある。
(Example 2) The present invention will be specifically described by taking a group III nitride semiconductor LED having a different structure from that of Example 1 as an example. FIG. 2 is a schematic cross-sectional view of the LED 20 according to the present embodiment. The same functional layers as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG.

【0050】硼素(B)ドープでp形の面方位を{11
1}とするSi単結晶からなる基板101上に、アンド
ープのリン化硼素(BP)からなる低温緩衝層102を
堆積した。低温緩衝層102は、(C253B/PH3
/H2系常圧MOCVD法により、350℃で成長させ
た。低温緩衝層102の層厚は5nmとした。
Boron (B) doped with p-type plane orientation of $ 11
A low-temperature buffer layer 102 made of undoped boron phosphide (BP) was deposited on a substrate 101 made of 1% Si single crystal. The low-temperature buffer layer 102 is made of (C 2 H 5 ) 3 B / PH 3
It was grown at 350 ° C. by a / H 2 system normal pressure MOCVD method. The layer thickness of the low-temperature buffer layer 102 was 5 nm.

【0051】低温緩衝層102上には、(C253
/PH3/H2系常圧MOCVD法に依り、950℃でM
gをドーピングしたp形リン化硼素(BP)層からなる
高温緩衝層107を積層した。マグネシウムのドーピン
グ源にはビス−シクロペンタジエニルマグネシウム(b
is−(C542Mg)を用いた。高温緩衝層107
のキャリア濃度は7×1018cm-3とした。層厚は30
0nmとした。一般的な透過電子顕微鏡(TEM)観察
に依れば、高温緩衝層107の低温緩衝層102との接
合界面より250nmの上方に至る内部領域は、BPの
多結晶を主として構成されるものであった。その上方の
表面領域は、単結晶を主体として構成されているのが判
明した。
On the low-temperature buffer layer 102, (C 2 H 5 ) 3 B
/ PH 3 / H 2 Atmospheric pressure at 950 ° C.
A high temperature buffer layer 107 composed of a p-type boron phosphide (BP) layer doped with g was laminated. Bis-cyclopentadienyl magnesium (b
is- a (C 5 H 4) 2 Mg ) was used. High temperature buffer layer 107
Was set to 7 × 10 18 cm −3 . Layer thickness is 30
It was set to 0 nm. According to a general transmission electron microscope (TEM) observation, the internal region extending 250 nm above the junction interface between the high-temperature buffer layer 107 and the low-temperature buffer layer 102 is mainly composed of BP polycrystal. Was. It was found that the upper surface region was mainly composed of a single crystal.

【0052】高温緩衝層107上には、上記のMOCV
D成長手段を利用して、リン化硼素(BP)単結晶(格
子定数4.538Å)からなる下部クラッド層103を
積層した。下部クラッド層103をなすBP単結晶層
は、低温緩衝層102より高温の950℃で成長させ
た。下部クラッド層103は、通常のホール(Hal
l)効果法に依り測定されるキャリア濃度を8×1018
cm-3とし、室温での移動度を30cm2/V・sとす
る単結晶層から構成した。層厚は2.2μmとした。
On the high temperature buffer layer 107, the above MOCV
The lower cladding layer 103 made of boron phosphide (BP) single crystal (lattice constant: 4.538 °) was laminated using D growth means. The BP single crystal layer forming the lower cladding layer 103 was grown at 950 ° C., which was higher than the low temperature buffer layer 102. The lower cladding layer 103 is formed of a normal hole (Hal
l) The carrier concentration measured by the effect method is set to 8 × 10 18
cm -3 and a single crystal layer having a mobility at room temperature of 30 cm 2 / V · s. The layer thickness was 2.2 μm.

【0053】下部クラッド層103上には、層厚を約5
00nmとするMgドープでp形の窒化リン化ガリウム
(GaN0.970.03)からなる発光層104を積層し
た。立方晶の発光層104の格子定数は4.538Åで
あり、下部クラッド層103と発光層104とは格子整
合の関係となった。マグネシウム(Mg)のドーピング
源にはbis−(C542Mgを用いた。成長温度は
900℃に設定した。発光層104のキャリア濃度は5
×1017cm-3とした。
On the lower cladding layer 103, a thickness of about 5
A light emitting layer 104 made of p-type gallium nitride phosphide (GaN 0.97 P 0.03 ) doped with Mg and having a thickness of 00 nm was laminated. The lattice constant of the cubic light emitting layer 104 was 4.538 °, and the lower cladding layer 103 and the light emitting layer 104 had a lattice matching relationship. The doping source magnesium (Mg) bis- (C 5 H 4) using 2 Mg. The growth temperature was set at 900 ° C. The carrier concentration of the light emitting layer 104 is 5
× 10 17 cm -3 .

【0054】発光層104の表面上には、(C253
B/PH3/H2系常圧MOCVD法により1050℃で
上部クラッド層105を積層した。上部クラッド層10
5はSiドープでn形のリン化硼素(BP)単結晶層
(格子定数4.538Å)から構成した。上部クラッド
層105は、GaN0.970.03発光層104に格子整合
させた。上部クラッド層105のキャリア濃度は2×1
18cm-3とし、層厚は150nmとした。下部クラッ
ド103と発光層104と上部クラッド層105とから
格子整合系のpn接合型ダブルヘテロ接合構造の発光部
106を構成した。
On the surface of the light emitting layer 104, (C 2 H 5 ) 3
The upper cladding layer 105 was laminated at 1050 ° C. by a B / PH 3 / H 2 system normal pressure MOCVD method. Upper cladding layer 10
Reference numeral 5 is an Si-doped n-type boron phosphide (BP) single crystal layer (with a lattice constant of 4.538 °). The upper cladding layer 105 was lattice-matched to the GaN 0.97 P 0.03 light emitting layer 104. The carrier concentration of the upper cladding layer 105 is 2 × 1
0 18 cm -3 and a layer thickness of 150 nm. The lower clad 103, the light emitting layer 104, and the upper clad layer 105 constitute a light emitting section 106 having a pn junction type double hetero junction structure of a lattice matching system.

【0055】p形Si単結晶基板101の裏面には、ア
ルミニウム(Al)からなるp形オーミック(Ohmi
c)電極109を形成した。また、上部クラッド層10
5の表面の中央部には、Au・Ge合金(Au95質量
%・Ge5質量%)からなるn形オーミック電極108
を配置した。p形オーミック電極108の直径は110
μmとした。然る後、基板101としたSi単結晶を
[211]方向に平行及び垂直な方向に裁断して、一辺
を260μmとするLEDチップ(chip)10とな
した。
On the back surface of the p-type Si single crystal substrate 101, a p-type ohmic (Ohmi) made of aluminum (Al) is provided.
c) The electrode 109 was formed. The upper cladding layer 10
The n-type ohmic electrode 108 made of Au.Ge alloy (95% by mass of Au.5% by mass of Ge)
Was placed. The diameter of the p-type ohmic electrode 108 is 110
μm. Thereafter, the Si single crystal serving as the substrate 101 was cut in a direction parallel and perpendicular to the [211] direction, thereby forming an LED chip (chip) 10 having a side of 260 μm.

【0056】両オーミック電極108〜109間にLE
D駆動用電流を通流した。電流−電圧(I−V特性)
は、格子整合系の発光部106に依ってもたらされる良
好なpn接合特性に基づく正常な整流特性を示した。I
−V特性から求めた順方向電圧(Vf)は3.1V(順
方向電流=20mA)となった。また、逆方向電圧は5
V(逆方向電流=10μA)以上となった。作製したL
EDに順方向に20ミリアンペア(mA)の動作電流を
通流した際には、発光中心波長を420nmとする青紫
光が出射された。発光スペクトルの半値幅は23nmで
あった。一般的な積分球を利用して測定されるチップ状
態での発光強度は11マイクロワット(μW)となり、
高発光出力のIII族窒化物半導体LEDが提供され
た。
LE between the ohmic electrodes 108 to 109
D drive current was passed. Current-voltage (IV characteristics)
Showed normal rectification characteristics based on good pn junction characteristics brought about by the light emitting unit 106 of the lattice matching system. I
The forward voltage (Vf) obtained from the -V characteristic was 3.1 V (forward current = 20 mA). The reverse voltage is 5
V (reverse current = 10 μA) or more. L made
When an operating current of 20 milliamperes (mA) was passed through the ED in the forward direction, blue-violet light having an emission center wavelength of 420 nm was emitted. The half width of the emission spectrum was 23 nm. The emission intensity in a chip state measured using a general integrating sphere is 11 microwatts (μW),
A III-nitride semiconductor LED with high light output has been provided.

【0057】[0057]

【発明の効果】本発明に依れば、単結晶からなる基板
と、該基板の表面上に設けた硼素(B)と砒素(As)
またはリン(P)を含むIII−V族化合物半導体から
なる低温緩衝層を含む緩衝層と、該緩衝層上に設けたク
ラッド層と発光層とのヘテロ接合構造からなる発光部と
を具備したIII族窒化物半導体発光素子において、上
記の緩衝層上に設けるクラッド層を、硼素(B)とリン
(P)を含むIIIV族化合物半導体単結晶層から構成
し、且つ上記の発光層を、クラッド層に格子整合する、
窒素(N)と窒素以外の第V族元素とを含むIII族窒
化物半導体層から構成することとしたので、格子ミスマ
ッチに起因する結晶欠陥の少ない良質の半導体結晶層か
らpn接合型の発光部を構成することができるため、優
れた整流特性を有し、且つ高出力の発光をもたらすII
I族窒化物半導体発光素子が提供できる。
According to the present invention, a substrate made of a single crystal, and boron (B) and arsenic (As) provided on the surface of the substrate are provided.
Alternatively, III including a buffer layer including a low-temperature buffer layer made of a III-V compound semiconductor containing phosphorus (P), and a light emitting portion having a heterojunction structure of a light emitting layer and a cladding layer provided on the buffer layer. In the group nitride semiconductor light emitting device, the cladding layer provided on the buffer layer is composed of a group IIIV compound semiconductor single crystal layer containing boron (B) and phosphorus (P), and the light emitting layer is formed of a cladding layer. Lattice matched to
Since it is made of a group III nitride semiconductor layer containing nitrogen (N) and a group V element other than nitrogen, a pn junction type light emitting portion can be formed from a high quality semiconductor crystal layer with few crystal defects caused by lattice mismatch. Having excellent rectification characteristics and providing high output light emission II
A group I nitride semiconductor light emitting device can be provided.

【0058】また、クラッド層を低温緩衝層よりも高温
で成長させたBαAlβGaγAs1- δδ(0<α≦
1、0≦β<1、0≦γ<1、α+β+γ=1、0<δ
≦1)単結晶から構成することとしたので、発光層に格
子整合でき且つイオン結合性の度合いの低さから不純物
の電気的活性化率が高く導電性に優れるクラッド層を含
む発光部を作製することができる。
Further, the clad layer is set at a higher temperature than the low-temperature buffer layer.
B grown inαAlβGaγAs1- δPδ(0 <α ≦
1, 0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0 <δ
≦ 1) Since the light-emitting layer is composed of a single crystal,
Impurity due to low degree of ionic bonding
Including a clad layer with high electrical activation rate and excellent conductivity
Light emitting portion can be manufactured.

【0059】また、クラッド層をBαGaγP(0<α
≦1、0≦γ<1、α+γ=1)から構成すると、特に
導電性に優れ且つ発光層に格子整合するクラッド層を構
成できる。
The cladding layer is made of B α Ga γ P (0 <α
.Ltoreq.1, 0.ltoreq..gamma. <1, .alpha. +. Gamma. = 1), it is possible to form a cladding layer having particularly excellent conductivity and lattice-matching to the light emitting layer.

【0060】また、窒化リン化ガリウム(GaN
Z1-Z:0<Z<1)から発光層を構成すると、クラッ
ド層と格子整合する発光層を簡便に構成できる効果があ
る。
Gallium phosphide nitride (GaN
When the light emitting layer is formed from Z P 1 -Z : 0 <Z <1), there is an effect that the light emitting layer lattice-matched to the cladding layer can be easily formed.

【0061】また、面方位を{111}とするn形また
はp形のSi単結晶を基板とし、基板上に設ける低温緩
衝層をBαGaγAs1-YY(0<α≦1、0≦γ<
1、α+γ=1、0≦Y≦1)から構成することとする
と、Si単結晶に格子整合する低温緩衝層がもたらされ
ると共に、低温緩衝層上には結晶性に優れる上層がもた
らされるために、高い発光出力のIII族窒化物半導体
発光素子が提供できるる。
Further, an n-type or p-type Si single crystal having a plane orientation of {111} is used as a substrate, and a low-temperature buffer layer provided on the substrate is B α Ga γ As 1-Y P Y (0 <α ≦ 1 , 0 ≦ γ <
1, α + γ = 1, 0 ≦ Y ≦ 1), a low-temperature buffer layer lattice-matched to the Si single crystal is provided, and an upper layer having excellent crystallinity is provided on the low-temperature buffer layer. Thus, it is possible to provide a group III nitride semiconductor light emitting device having a high light emission output.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1に記載のLEDの断面模式図
である。
FIG. 1 is a schematic sectional view of an LED according to a first embodiment of the present invention.

【図2】本発明の実施例2に記載のLEDの断面模式図
である。
FIG. 2 is a schematic sectional view of an LED according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10、20 LED 101 Si単結晶基板 102 低温緩衝層 103 下部クラッド層 104 発光層 105 上部クラッド層 106 発光部 107 高温緩衝層 108 n形オーミック電極 109 p形オーミック電極 10, 20 LED 101 Si single crystal substrate 102 Low temperature buffer layer 103 Lower cladding layer 104 Light emitting layer 105 Upper cladding layer 106 Light emitting section 107 High temperature buffer layer 108 n-type ohmic electrode 109 p-type ohmic electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA04 CA04 CA34 CA49 CA57 CA65 CA85 CA87 5F045 AA04 AB17 AB18 AB19 AC01 AC09 AD07 AD13 AD14 AF03 BB17 CA02 CA10 DA53 5F073 AA55 CA07 CB04 CB19 DA05 EA24 EA29  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F041 AA04 CA04 CA34 CA49 CA57 CA65 CA85 CA87 5F045 AA04 AB17 AB18 AB19 AC01 AC09 AD07 AD13 AD14 AF03 BB17 CA02 CA10 DA53 5F073 AA55 CA07 CB04 CB19 DA05 EA24 EA29

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】単結晶からなる基板と、該基板の表面上に
設けた硼素(B)と砒素(As)またはリン(P)とを
含むIII−V族化合物半導体からなる低温緩衝層を含
む緩衝層と、該緩衝層上に設けたクラッド層と発光層と
のヘテロ接合構造からなる発光部とを具備したIII族
窒化物半導体発光素子において、クラッド層を硼素
(B)とリン(P)を含むIII−V族化合物半導体単
結晶層から構成し、発光層をクラッド層に格子整合する
窒素(N)と窒素以外の第V族元素とを含むIII族窒
化物半導体層から構成したことを特徴とするIII族窒
化物半導体発光素子。
A substrate comprising a single crystal and a low-temperature buffer layer comprising a group III-V compound semiconductor containing boron (B) and arsenic (As) or phosphorus (P) provided on the surface of the substrate. In a III-nitride semiconductor light emitting device including a buffer layer and a light emitting portion having a heterojunction structure of a light emitting layer and a cladding layer provided on the buffer layer, the cladding layer is formed of boron (B) and phosphorus (P). And the light-emitting layer is composed of a group III nitride semiconductor layer containing nitrogen (N) lattice-matched to the cladding layer and a group V element other than nitrogen. A group III nitride semiconductor light-emitting device, characterized by:
【請求項2】クラッド層を、低温緩衝層よりも高温で成
長させた、一般式BαAlβGaγAs1- δδ(0<
α≦1、0≦β<1、0≦γ<1、α+β+γ=1、0
<δ≦1)で表記される導電性のIII−V族化合物半
導体単結晶から構成したことを特徴とする請求項1に記
載のIII族窒化物半導体発光素子。
2. The method of claim 1, wherein the cladding layer is grown at a higher temperature than the low-temperature buffer layer, and has a general formula B α Al β Ga γ As 1- δ P δ (0 <
α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0
3. The group III nitride semiconductor light emitting device according to claim 1, wherein the group III nitride semiconductor light emitting device is formed of a conductive group III-V compound semiconductor single crystal represented by <δ ≦ 1).
【請求項3】クラッド層を、一般式BαGaγP(0<
α≦1、0≦γ<1、α+γ=1)で表記される導電性
のIII−V族化合物半導体単結晶から構成したことを
特徴とする請求項2に記載のIII族窒化物半導体発光
素子。
3. The method according to claim 1, wherein the cladding layer has a general formula B α Ga γ P (0 <
3. A group III nitride semiconductor light emitting device according to claim 2, comprising a conductive group III-V compound semiconductor single crystal represented by α ≦ 1, 0 ≦ γ <1, α + γ = 1). .
【請求項4】発光層を、窒化リン化ガリウム(GaNZ
1-Z:0<Z<1)から構成したことを特徴とする請
求項1乃至3のいずれか1項に記載のIII族窒化物半
導体発光素子。
4. The light emitting layer is made of gallium phosphide nitride (GaN Z).
4. The group III nitride semiconductor light emitting device according to claim 1, wherein P 1 -Z : 0 <Z <1).
【請求項5】基板を、面方位を{111}とするn形ま
たはp形の珪素(Si)単結晶としたことを特徴とする
請求項1乃至4のいずれか1項に記載のIII族窒化物
半導体発光素子。
5. The group III according to claim 1, wherein the substrate is an n-type or p-type silicon (Si) single crystal having a plane orientation of {111}. Nitride semiconductor light emitting device.
【請求項6】低温緩衝層をBαGaγAs1-YY(0<
α≦1、0≦γ<1、α+γ=1、0≦Y≦1)から構
成したことを特徴とする請求項1乃至5のいずれか1項
に記載のIII族窒化物半導体発光素子。
6. The low-temperature buffer layer is formed of B α Ga γ As 1-Y P Y (0 <
6. The group III nitride semiconductor light emitting device according to claim 1, wherein α ≦ 1, 0 ≦ γ <1, α + γ = 1, and 0 ≦ Y ≦ 1).
【請求項7】単結晶からなる基板の表面上に、硼素
(B)と砒素(As)またはリン(P)とを含むIII
−V族化合物半導体からなる低温緩衝層を含む緩衝層を
形成し、該緩衝層上にクラッド層と発光層とのヘテロ接
合構造からなる発光部を形成するIII族窒化物半導体
発光素子の製造方法において、クラッド層を硼素(B)
とリン(P)を含むIII−V族化合物半導体単結晶層
から構成し、発光層をクラッド層に格子整合する窒素
(N)と窒素以外の第V族元素とを含むIII族窒化物
半導体層から構成することを特徴とするIII族窒化物
半導体発光素子の製造方法。
7. A substrate containing boron (B) and arsenic (As) or phosphorus (P) on a surface of a substrate made of a single crystal.
A method for manufacturing a group III nitride semiconductor light emitting device, comprising: forming a buffer layer including a low-temperature buffer layer made of a group V compound semiconductor, and forming a light emitting portion having a heterojunction structure of a cladding layer and a light emitting layer on the buffer layer In the above, the cladding layer is made of boron (B).
Group nitride semiconductor layer comprising nitrogen (N) and a group V element other than nitrogen for lattice-matching the light emitting layer to the cladding layer A method of manufacturing a group III nitride semiconductor light emitting device, comprising:
【請求項8】クラッド層を、低温緩衝層よりも高温で成
長させた、一般式BαAlβGaγAs1- δδ(0<
α≦1、0≦β<1、0≦γ<1、α+β+γ=1、0
<δ≦1)で表記される導電性のIII−V族化合物半
導体単結晶から構成することを特徴とする請求項7に記
載のIII族窒化物半導体発光素子の製造方法。
8. The general formula B α Al β Ga γ As 1- δ P δ (0 <) wherein the cladding layer is grown at a higher temperature than the low temperature buffer layer.
α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, α + β + γ = 1, 0
The method for manufacturing a group III nitride semiconductor light emitting device according to claim 7, comprising a conductive group III-V compound semiconductor single crystal represented by <δ≤1).
【請求項9】クラッド層を、一般式BαGaγP(0<
α≦1、0≦γ<1、α+γ=1)で表記される導電性
のIII−V族化合物半導体単結晶から構成することを
特徴とする請求項8に記載のIII族窒化物半導体発光
素子の製造方法。
9. The method of claim 1, wherein the cladding layer has a general formula B α Ga γ P (0 <
9. A group III nitride semiconductor light emitting device according to claim 8, comprising a conductive group III-V compound semiconductor single crystal represented by α ≦ 1, 0 ≦ γ <1, α + γ = 1). Manufacturing method.
【請求項10】発光層を、窒化リン化ガリウム(GaN
Z1-Z:0<Z<1)から構成することを特徴とする請
求項7乃至9のいずれか1項に記載のIII族窒化物半
導体発光素子の製造方法。
10. The light emitting layer is made of gallium nitride phosphide (GaN).
The method for manufacturing a group III nitride semiconductor light-emitting device according to any one of claims 7 to 9, wherein Zp1 -Z : 0 <Z <1).
【請求項11】基板を、面方位を{111}とするn形
またはp形の珪素(Si)単結晶とすることを特徴とす
る請求項7乃至10のいずれか1項に記載のIII族窒
化物半導体発光素子の製造方法。
11. The group III according to claim 7, wherein the substrate is an n-type or p-type silicon (Si) single crystal having a plane orientation of {111}. A method for manufacturing a nitride semiconductor light emitting device.
【請求項12】低温緩衝層をBαGaγAs1-YY(0
<α≦1、0≦γ<1、α+γ=1、0≦Y≦1)から
構成することを特徴とする請求項7乃至11のいずれか
1項に記載のIII族窒化物半導体発光素子の製造方
法。
12. A low-temperature buffer layer comprising a B α Ga γ As 1-Y P Y (0
12. The group III nitride semiconductor light emitting device according to claim 7, wherein <α ≦ 1, 0 ≦ γ <1, α + γ = 1, and 0 ≦ Y ≦ 1). Production method.
JP2001107872A 2001-04-06 2001-04-06 Group iii nitride semiconductor light emitting device and its manufacturing method Pending JP2002305322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001107872A JP2002305322A (en) 2001-04-06 2001-04-06 Group iii nitride semiconductor light emitting device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107872A JP2002305322A (en) 2001-04-06 2001-04-06 Group iii nitride semiconductor light emitting device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002305322A true JP2002305322A (en) 2002-10-18

Family

ID=18960119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001107872A Pending JP2002305322A (en) 2001-04-06 2001-04-06 Group iii nitride semiconductor light emitting device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002305322A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
JP2010092917A (en) * 2008-10-03 2010-04-22 Seiko Epson Corp Method of manufacturing semiconductor device, and semiconductor device
CN101540361B (en) * 2009-04-29 2012-05-09 山东华光光电子有限公司 Preparation method of AlGaInP LED grown on silicon base

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334168A (en) * 1993-03-26 1994-12-02 Hitachi Ltd Semiconductor element
JPH11346001A (en) * 1998-06-03 1999-12-14 Kazutaka Terajima Iii group nitride semiconductor light emitting element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334168A (en) * 1993-03-26 1994-12-02 Hitachi Ltd Semiconductor element
JPH11346001A (en) * 1998-06-03 1999-12-14 Kazutaka Terajima Iii group nitride semiconductor light emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
JP2010092917A (en) * 2008-10-03 2010-04-22 Seiko Epson Corp Method of manufacturing semiconductor device, and semiconductor device
CN101540361B (en) * 2009-04-29 2012-05-09 山东华光光电子有限公司 Preparation method of AlGaInP LED grown on silicon base

Similar Documents

Publication Publication Date Title
US6787814B2 (en) Group-III nitride semiconductor light-emitting device and production method thereof
JP5346146B2 (en) Semiconductor device having selectively doped III-V nitride layer
JP2002527890A (en) Vertical indium gallium nitride LED
JP3646655B2 (en) Group III nitride semiconductor light emitting diode
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP3567926B2 (en) pn junction type boron phosphide-based semiconductor light emitting device, method for manufacturing the same, and light source for display device
US20030027099A1 (en) Stacked layer structure, light-emitting device, lamp, and light source unit
JP4174913B2 (en) Group III nitride semiconductor light emitting device
JP3779255B2 (en) Group III nitride semiconductor device, manufacturing method thereof, and light-emitting diode
JP4329166B2 (en) Group III nitride semiconductor optical device
US6774402B2 (en) Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP4374720B2 (en) Group III nitride semiconductor light-emitting device and method for manufacturing the same
JP3603603B2 (en) III-nitride semiconductor light emitting device substrate
JP2002305322A (en) Group iii nitride semiconductor light emitting device and its manufacturing method
JP3659174B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
JP4329165B2 (en) Group III nitride semiconductor light emitting device
JP2001015803A (en) AlGaInP LIGHT EMITTING DIODE
JP2002270896A (en) Iii nitride semiconductor light-emitting element and its manufacturing method
JP3496521B2 (en) Group III nitride semiconductor device
JP3592616B2 (en) Group III nitride semiconductor light emitting device
JP2000012896A (en) Group iii nitride semiconductor element
JP3646706B2 (en) Boron phosphide-based semiconductor light-emitting diode and manufacturing method thereof
US7018728B2 (en) Boron phosphide-based semiconductor device and production method thereof
JP3557571B2 (en) Light-emitting element laminated structure, light-emitting element, lamp and light source
JP3757827B2 (en) LAMINATED STRUCTURE, ITS MANUFACTURING METHOD, LIGHT EMITTING ELEMENT, LAMP AND LIGHT SOURCE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125