JP2010092917A

JP2010092917A - Method of manufacturing semiconductor device, and semiconductor device

Info

Publication number: JP2010092917A
Application number: JP2008258586A
Authority: JP
Inventors: Hiroyuki Shimada; 浩行島田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-10-03
Filing date: 2008-10-03
Publication date: 2010-04-22
Anticipated expiration: 2028-10-03
Also published as: JP5109912B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device in which an epitaxial layer of high quality with low defect density is formed on a silicon single-crystal substrate. <P>SOLUTION: For a buffer layer 12, a compound of a group III element and a group V element which has a lattice constant between the lattice constant of a silicon substrate 11 and the lattice constant of the epitaxial layer 13 is permissible selected. For example, when the epitaxial layer 13 is formed of 3C-SiC, boron arsenide is preferably selected which has a lattice constant of 0.469 nm between the lattice constant of 0.543 nm of the silicon substrate 11 and the lattice constant of 0.435 nm of the epitaxial layer 13. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

パワーデバイス用のワイドバンドギャップ半導体として、例えば、立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）が知られている。こうした炭化ケイ素膜を用いた半導体装置を低コストで製造するために、安価なシリコン単結晶基板の上に炭化ケイ素膜をエピタキシャル成長させることが行われている。 For example, cubic silicon carbide (3C—SiC) is known as a wide band gap semiconductor for power devices. In order to manufacture a semiconductor device using such a silicon carbide film at low cost, the silicon carbide film is epitaxially grown on an inexpensive silicon single crystal substrate.

しかしながら、シリコン単結晶基板の上に直接炭化ケイ素膜を形成すると、界面で転移欠陥が生じやすい。これは、シリコン単結晶の格子定数が０．５４３ｎｍであるのに対して、立方晶炭化ケイ素の格子定数が０．４３５ｎｍと、その値が約２０％も異なっているためである。転移欠陥が生じた半導体装置は、空乏層でリークが発生しやすい。 However, when a silicon carbide film is formed directly on a silicon single crystal substrate, a transition defect is likely to occur at the interface. This is because the lattice constant of silicon single crystal is 0.543 nm, whereas the lattice constant of cubic silicon carbide is 0.435 nm, which is about 20% different. A semiconductor device in which a transition defect has occurred is likely to leak in a depletion layer.

シリコン単結晶基板の上に、転移欠陥の少ない炭化ケイ素膜を形成させる方法として、例えば特許文献１には、シリコン単結晶基板と炭化ケイ素膜との間に、リン化ホウ素（ＢＰ）膜をバッファ層として形成し、シリコン単結晶基板と炭化ケイ素膜との格子定数の違いを緩和することが開示されている。
特開２００３−８１６９５号公報 As a method for forming a silicon carbide film with few transition defects on a silicon single crystal substrate, for example, in Patent Document 1, a boron phosphide (BP) film is buffered between the silicon single crystal substrate and the silicon carbide film. It is disclosed that the difference in lattice constant between the silicon single crystal substrate and the silicon carbide film is reduced by forming as a layer.
JP 2003-81695 A

しかしながら、上述したような方法でシリコン単結晶基板と炭化ケイ素膜との間に、リン化ホウ素（ＢＰ）膜をバッファ層として形成しようとしても、均一で欠陥の少ないリン化ホウ素膜を成膜することが困難であった。これは、ＣＶＤ装置に使用する原料ガスの中で、リン化合物とホウ素化合物との蒸気圧が一般に大きく異なる（例えば、ＰＣｌ３＝０．０１３ＭＰａ（２１℃）、ＢＣｌ３＝０．１０１ＭＰａ（１２．５℃））ためである。このため、上述したような従来の方法では、シリコン単結晶基板の上に化学量論比が揃った転移欠陥の少ない炭化ケイ素膜を形成することが難しいという課題があった。 However, even if an attempt is made to form a boron phosphide (BP) film as a buffer layer between the silicon single crystal substrate and the silicon carbide film by the above-described method, a uniform boron defect phosphide film is formed. It was difficult. This is because the vapor pressures of phosphorus compounds and boron compounds are generally greatly different among the source gases used in the CVD apparatus (for example, PCl3 = 0.103 MPa (21 ° C.), BCl3 = 0.101 MPa (12.5 ° C.). )) Because. For this reason, in the conventional method as described above, there is a problem that it is difficult to form a silicon carbide film having a uniform stoichiometric ratio and a small number of transition defects on a silicon single crystal substrate.

本発明にかかるいくつかの態様は、上記事情に鑑みてなされたものであり、シリコン層又はシリコン基板上に、欠陥密度が低く高品質なエピタキシャル層を形成することが可能な半導体装置の製造方法を提供する。
また、シリコン単結晶基板上に、転移欠陥の少ないエピタキシャル層を形成した半導体装置を提供する。 Some aspects of the present invention have been made in view of the above circumstances, and a method for manufacturing a semiconductor device capable of forming a high-quality epitaxial layer with a low defect density on a silicon layer or a silicon substrate. I will provide a.
In addition, a semiconductor device in which an epitaxial layer with few transition defects is formed on a silicon single crystal substrate is provided.

上記課題を解決するために、本発明のいくつかの態様は次のような半導体装置の製造方法、および半導体装置を提供した。
すなわち、本発明の半導体装置の製造方法は、第１の面と前記第１の面に対向する第２の面とを備えたシリコン基板に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン基板の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン基板をアニールして、シリコン層の上に前記第３族元素と前記第５族元素との化合物からなる前記バッファ層を得る第３の工程と、を含むことを特徴とする。 In order to solve the above-described problems, some aspects of the present invention provide a semiconductor device manufacturing method and a semiconductor device as described below.
That is, in the method of manufacturing a semiconductor device according to the present invention, a Group 3 element is ion-implanted from a first surface into a silicon substrate having a first surface and a second surface opposite to the first surface. A first step;
A second step of ion-implanting a Group 5 element from the first surface of the silicon substrate;
A third step of annealing the silicon substrate to obtain the buffer layer made of a compound of the Group 3 element and the Group 5 element on the silicon layer.

例えば、シリコン基板と、エピタキシャル層との間にバッファ層を形成しておくことにより、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することができる。即ち、第３族元素と第５族元素との化合物からなるバッファ層よって、格子定数が大きく異なるシリコン基板とエピタキシャル層とが直接接することを防止する。これにより、結晶界面での格子定数の急激な変化を緩和され、結晶軸の長さや軸間角度の相違により、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することが可能になる。よって、転移欠陥の少ない、高品質なエピタキシャル層を備えた半導体装置を製造することができる。 For example, by forming a buffer layer between the silicon substrate and the epitaxial layer, it is possible to effectively suppress the occurrence of transition defects in the epitaxial layer. That is, the buffer layer made of a compound of a Group 3 element and a Group 5 element prevents the silicon substrate and the epitaxial layer that have greatly different lattice constants from coming into direct contact. As a result, a sudden change in the lattice constant at the crystal interface is alleviated, and it is possible to effectively suppress the occurrence of transition defects in the epitaxial layer due to the difference in the crystal axis length and the inter-axis angle. Therefore, a semiconductor device including a high quality epitaxial layer with few transition defects can be manufactured.

前記バッファ層の上にエピタキシャル層を形成する第４の工程を含み、
前記バッファ層は、前記シリコン層の格子定数と、前記エピタキシャル層の格子定数との間の格子定数をもつ材料によって形成されることが好ましい。
これにより、例えば、シリコン基板とエピタキシャル層との間で、段階的に格子定数を変化させることができ、シリコン基板とエピタキシャル層との界面で大きな格子定数の差が生じて、転移欠陥が発生する事を防止できる。 A fourth step of forming an epitaxial layer on the buffer layer;
The buffer layer is preferably formed of a material having a lattice constant between the lattice constant of the silicon layer and the lattice constant of the epitaxial layer.
Thereby, for example, the lattice constant can be changed stepwise between the silicon substrate and the epitaxial layer, and a large lattice constant difference occurs at the interface between the silicon substrate and the epitaxial layer, resulting in a transition defect. You can prevent things.

前記第３族元素はホウ素、前記第５族元素は砒素であることが好ましい。
例えば、バッファ層を砒化ホウ素で形成することによって、シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもつバッファ層を容易に形成することができる。 Preferably, the Group 3 element is boron, and the Group 5 element is arsenic.
For example, by forming the buffer layer from boron arsenide, a buffer layer having a lattice constant between the lattice constant of the silicon substrate and the lattice constant of the epitaxial layer can be easily formed.

前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムを含むことが好ましい。
例えば、エピタキシャル層を立方晶の炭化ケイ素、または立方晶の窒化ガリウムにすることで、ワイドバンドギャップ半導体として好適に用いることができる。 The epitaxial layer preferably contains cubic silicon carbide or cubic gallium nitride.
For example, when the epitaxial layer is made of cubic silicon carbide or cubic gallium nitride, it can be suitably used as a wide band gap semiconductor.

前記第３族元素をイオン注入する工程および／または、前記第５族元素をイオン注入する工程における注入エネルギーは２．０ＫｅＶ以下であることが好ましい。
イオン注入エネルギーを２．０ＫｅＶ以下にすることによって、例えば、打ち込んだイオンをシリコン基板の中まで深く入らせず、表層近傍にバッファ層を形成することができる。 The implantation energy in the step of ion-implanting the Group 3 element and / or the step of ion-implanting the Group 5 element is preferably 2.0 KeV or less.
By setting the ion implantation energy to 2.0 KeV or less, for example, it is possible to form a buffer layer in the vicinity of the surface layer without allowing the implanted ions to enter deep into the silicon substrate.

前記バッファ層は、前記シリコン基板に接する第１のバッファ層と、前記エピタキシャル層に接する第２のバッファ層とを少なくとも備え、前記第１のバッファ層と前記第２のバッファ層とは互いに異なるに格子定数で、かつ、前記第１のバッファ層は前記第２のバッファ層よりも前記シリコン基板の格子定数に近い格子定数をもつ材料から形成されることが好ましい。
これによって、例えば、シリコン基板とエピタキシャル層との間で、２段階以上で格子定数を変化させ、エピタキシャル層に転移欠陥が生じるのをより一層低減する事ができる。 The buffer layer includes at least a first buffer layer in contact with the silicon substrate and a second buffer layer in contact with the epitaxial layer, and the first buffer layer and the second buffer layer are different from each other. Preferably, the first buffer layer is formed of a material having a lattice constant closer to that of the silicon substrate than the second buffer layer.
Thereby, for example, the lattice constant can be changed in two or more steps between the silicon substrate and the epitaxial layer, and the occurrence of transition defects in the epitaxial layer can be further reduced.

前記第３族元素をイオン注入する工程および／または、前記第５族元素をイオン注入する工程では、前記バッファ層が１原子層以上の厚みとなるように、単位面接あたりのイオン注入量を設定することが好ましい。
前記バッファ層を１原子層以上の厚みにすれば、例えば、エピタキシャル層に転移欠陥が生じるのを効果的に抑制する事ができる。 In the step of ion-implanting the Group 3 element and / or the step of ion-implanting the Group 5 element, the ion implantation amount per unit surface is set so that the buffer layer has a thickness of one atomic layer or more. It is preferable to do.
If the buffer layer has a thickness of one atomic layer or more, for example, it is possible to effectively suppress the occurrence of transition defects in the epitaxial layer.

本発明の半導体装置の製造方法は、シリコン層に前記第１の面から第３族元素をイオン注入する第１の工程と、前記シリコン層の前記第１の面から第５族元素をイオン注入する第２の工程と、前記シリコン層をアニールして、前記シリコン層の一部に前記第３族元素と前記第５族元素との化合物からなるバッファ層を得る第３の工程と、を含むことを特徴とする。 The method of manufacturing a semiconductor device according to the present invention includes a first step of ion-implanting a Group 3 element into the silicon layer from the first surface, and an ion implantation of a Group 5 element from the first surface of the silicon layer. And a third step of annealing the silicon layer to obtain a buffer layer made of a compound of the Group 3 element and the Group 5 element in a part of the silicon layer. It is characterized by that.

本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもつバッファ層を、シリコン基板とエピタキシャル層との間に形成することにより、例えば、結晶界面での格子定数の急激な変化を緩和させることができる。そして、結晶軸の長さや軸間角度の相違により、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することが可能になる。これにより、例えば、転移欠陥の少ない、高品質なエピタキシャル層を備えた半導体装置を実現できる。 The semiconductor device of the present invention is manufactured by the method for manufacturing a semiconductor device.
By forming a buffer layer having a lattice constant between the lattice constant of the silicon substrate and the epitaxial layer between the silicon substrate and the epitaxial layer, for example, a rapid change in the lattice constant at the crystal interface can be achieved. Can be relaxed. And it becomes possible to suppress effectively that a transition defect arises in an epitaxial layer by the difference in the length of a crystal axis, and the angle between axes. Thereby, for example, a semiconductor device including a high-quality epitaxial layer with few transition defects can be realized.

本発明の半導体装置の製造方法、および半導体装置の最良の形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。 A method for manufacturing a semiconductor device of the present invention and a best mode of the semiconductor device will be described. The present embodiment is specifically described for better understanding of the gist of the invention, and does not limit the invention unless otherwise specified. In addition, in the drawings used in the following description, in order to make the features of the present invention easier to understand, there is a case where a main part is shown in an enlarged manner for convenience, and the dimensional ratio of each component is the same as the actual one. Not necessarily.

図１は、本発明の半導体装置の実施形態の一例を示す断面図である。
本発明の半導体装置１０は、シリコン基板（シリコン単結晶基板）１１と、このシリコン基板１１の一面１１ａに形成されたバッファ層１２と、このバッファ層１２の一面１２ａに形成されたエピタキシャル層１３とを備えている。 FIG. 1 is a sectional view showing an example of an embodiment of a semiconductor device of the present invention.
The semiconductor device 10 of the present invention includes a silicon substrate (silicon single crystal substrate) 11, a buffer layer 12 formed on one surface 11a of the silicon substrate 11, and an epitaxial layer 13 formed on one surface 12a of the buffer layer 12. It has.

シリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）により引上げられたシリコン単結晶インゴットをスライス、研磨して形成する。このシリコン基板１１の一面１１ａはミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）を成す。なお、シリコン基板１１の一面１１ａは（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このようなシリコン基板１１は、格子定数が０．５４３ｎｍである。 The silicon substrate 11 is formed by, for example, slicing and polishing a silicon single crystal ingot pulled up by the CZ method (Czochralski method). One surface 11a of the silicon substrate 11 forms a crystal plane represented by the Miller index (100) (hereinafter simply referred to as (100) plane). In addition to the (100) plane, the one surface 11a of the silicon substrate 11 may be a (111) plane inclined by 54.73 ° with respect to the (100) plane. Such a silicon substrate 11 has a lattice constant of 0.543 nm.

エピタキシャル層１３は、後述するバッファ層１２の一面１２ａに、エピタキシャル結晶成長によって形成された単結晶層である。このエピタキシャル層１３は、立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）から形成されている。立方晶の炭化ケイ素は、バンドギャップ値が２．２ｅＶ以上と高く、光透過性や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなるエピタキシャル層１３は、格子定数が０．４３５ｎｍである。 The epitaxial layer 13 is a single crystal layer formed by epitaxial crystal growth on one surface 12a of the buffer layer 12 described later. The epitaxial layer 13 is made of cubic silicon carbide (3C—SiC). Cubic silicon carbide has a high band gap value of 2.2 eV or more, and has a high optical transparency and a high breakdown electric field, and thus is suitable as a wide band gap semiconductor for power devices. Such an epitaxial layer 13 made of 3C—SiC has a lattice constant of 0.435 nm.

バッファ層１２は、シリコン基板１１とエピタキシャル層１３との間に形成される。このバッファ層１２は、短周期律における第３族元素（長周期律での第１３族元素）と、短周期律における第５族元素（長周期律での第１５族元素）との化合物から構成される。例えば、バッファ層１２は立方晶の砒化ホウ素（ＢＡｓ）から形成されればよい。 The buffer layer 12 is formed between the silicon substrate 11 and the epitaxial layer 13. The buffer layer 12 is composed of a compound of a Group 3 element in the short period rule (Group 13 element in the long period rule) and a Group 5 element in the short period rule (Group 15 element in the long period rule). Composed. For example, the buffer layer 12 may be formed from cubic boron arsenide (BAs).

また、バッファ層１２の厚みΔｔは、少なくとも１原子層分の厚み、例えば、２０原子層分の厚みで形成されればよい。 Further, the thickness Δt of the buffer layer 12 may be formed with a thickness of at least one atomic layer, for example, a thickness of 20 atomic layers.

このような構成のバッファ層１２は、シリコン基板１１の格子定数と、エピタキシャル層１３の格子定数との間の格子定数をもつ、第３族元素と第５族元素との化合物が選択されればよい。例えば、エピタキシャル層１３が上述した３Ｃ−ＳｉＣから形成される場合、シリコン基板１１の格子定数０．５４３ｎｍと、エピタキシャル層１３の格子定数０．４３５ｎｍとの間の、０．４６９ｎｍの格子定数をもつ砒化ホウ素が好ましく選択される。 In the buffer layer 12 having such a configuration, if a compound of a Group 3 element and a Group 5 element having a lattice constant between the lattice constant of the silicon substrate 11 and the lattice constant of the epitaxial layer 13 is selected. Good. For example, when the epitaxial layer 13 is formed of 3C-SiC as described above, it has a lattice constant of 0.469 nm between the lattice constant of the silicon substrate 11 of 0.543 nm and the lattice constant of the epitaxial layer 13 of 0.435 nm. Boron arsenide is preferably selected.

一般に、基板上に格子定数の大きく異なる材料を用いてエピタキシャル層を形成すると、成長界面で転移欠陥が発生しやすくなる。しかし、本発明の半導体装置１０のように、シリコン基板１１の格子定数とエピタキシャル層１３の格子定数との間の格子定数をもつ３Ｃ−ＳｉＣからなるバッファ層１２を、シリコン基板１１とエピタキシャル層１３との間に形成することにより、結晶界面での格子定数の急激な変化を緩和させる。そして、結晶軸の長さや軸間角度の相違により、エピタキシャル層１３に転移欠陥が生じるのを効果的に抑制することが可能になる。これにより、転移欠陥の少ない、高品質な３Ｃ−ＳｉＣからなるエピタキシャル層１３を備えた半導体装置１０を実現できる。 In general, when an epitaxial layer is formed on a substrate using materials having greatly different lattice constants, transition defects are likely to occur at the growth interface. However, like the semiconductor device 10 of the present invention, the buffer layer 12 made of 3C—SiC having a lattice constant between the lattice constant of the silicon substrate 11 and the epitaxial layer 13 is replaced with the silicon substrate 11 and the epitaxial layer 13. Between the crystal and the crystal constant at the crystal interface is alleviated. And it becomes possible to suppress effectively that a transition defect arises in the epitaxial layer 13 by the difference in the length of a crystal axis, or the angle between axes. Thereby, the semiconductor device 10 including the epitaxial layer 13 made of high-quality 3C—SiC with few transition defects can be realized.

図２は、本発明の半導体装置の実施形態の別な一例を示す断面図である。
図２に示す半導体装置２０では、シリコン基板２１とエピタキシャル層２３との間に、第一のバッファ層２２ａと、第二のバッファ層２２ｂとからなる複層のバッファ層２２が形成されている。この第一のバッファ層２２ａと第二のバッファ層２２ｂとは、互いに異なる格子定数をもつ材料で形成される。さらに、第一のバッファ層２２ａはシリコン基板２１の格子定数により近い材料、第二のバッファ層２２ｂはエピタキシャル層２３の格子定数により近い材料で、それぞれ形成される。 FIG. 2 is a cross-sectional view showing another example of the embodiment of the semiconductor device of the present invention.
In the semiconductor device 20 shown in FIG. 2, a multilayer buffer layer 22 including a first buffer layer 22 a and a second buffer layer 22 b is formed between the silicon substrate 21 and the epitaxial layer 23. The first buffer layer 22a and the second buffer layer 22b are formed of materials having different lattice constants. Further, the first buffer layer 22 a is formed of a material closer to the lattice constant of the silicon substrate 21, and the second buffer layer 22 b is formed of a material closer to the lattice constant of the epitaxial layer 23.

例えば、エピタキシャル層２３を立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）で形成した場合、第一のバッファ層２２ａはシリコン基板２１の格子定数（０．５４３ｎｍ）により近い立方晶の窒化インジウム（格子定数０．４９８ｎｍ）で形成し、第二のバッファ層２２ｂはエピタキシャル層２３の格子定数（０．４３５ｎｍ）により近い立方晶の砒化ホウ素（格子定数０．４６９ｎｍ）で形成すれば良い。 For example, when the epitaxial layer 23 is formed of cubic silicon carbide (3C—SiC), the first buffer layer 22a is cubic indium nitride (lattice constant 0) closer to the lattice constant (0.543 nm) of the silicon substrate 21. .498 nm), and the second buffer layer 22b may be formed of cubic boron arsenide (lattice constant 0.469 nm) closer to the lattice constant (0.435 nm) of the epitaxial layer 23.

このように、シリコン基板２１とエピタキシャル層２３との間に、段階的に格子定数を変化させる複層のバッファ層２２を形成することによって、シリコン基板２１とエピタキシャル層２３との間の格子定数の変化がより一層段階的に緩和される。よって、格子定数の急激な変化による転移欠陥の発生をより一層効果的に抑制することが可能になる。 Thus, by forming a multilayer buffer layer 22 that changes the lattice constant stepwise between the silicon substrate 21 and the epitaxial layer 23, the lattice constant between the silicon substrate 21 and the epitaxial layer 23 can be reduced. Change is mitigated in a more gradual manner. Therefore, it is possible to more effectively suppress the generation of transition defects due to a sudden change in lattice constant.

図３は、本発明の半導体装置の実施形態の別な一例を示す断面図である。
図３に示す半導体装置３０では、エピタキシャル層３３を立方晶窒化ガリウム（ＧａＮ）によって形成している。こうした実施形態においても、窒化ガリウムから形成されるエピタキシャル層３３と、シリコン基板３１との間に形成されるバッファ層３２は、立方晶の砒化ホウ素（０．４６９ｎｍ）を用いるのが好ましい。 FIG. 3 is a cross-sectional view showing another example of the embodiment of the semiconductor device of the present invention.
In the semiconductor device 30 shown in FIG. 3, the epitaxial layer 33 is formed of cubic gallium nitride (GaN). Also in such an embodiment, it is preferable to use cubic boron arsenide (0.469 nm) for the buffer layer 32 formed between the epitaxial layer 33 formed of gallium nitride and the silicon substrate 31.

次に、本発明に係る半導体装置の製造方法を図面に基づいて説明する。
図４は、本発明の半導体装置の製造方法を段階的に示す断面図である。
なお、この実施形態では、シリコン基板上に、砒化ホウ素からなるバッファ層を介して炭化ケイ素からなるエピタキシャル層を形成する手順を例示する。まず、例えば一面４１ａが（１００）面であるシリコン基板４１を用意する（図４（ａ）参照）。こうしたシリコン基板４１は、予めフッ化水素酸などで表面を洗浄しておくことが好ましい。 Next, a method for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
FIG. 4 is a cross-sectional view showing the method for manufacturing a semiconductor device of the present invention step by step.
In this embodiment, a procedure for forming an epitaxial layer made of silicon carbide on a silicon substrate through a buffer layer made of boron arsenide is illustrated. First, for example, a silicon substrate 41 whose one surface 41a is the (100) surface is prepared (see FIG. 4A). Such a silicon substrate 41 is preferably cleaned in advance with hydrofluoric acid or the like.

次に、図４（ｂ）に示すように、このシリコン基板４１の一面４１ａに向けて、砒素イオンを注入する（第５族元素をイオン注入する工程）。砒素イオンを注入する際には、例えば、イオン注入機を用いて、砒素イオンがシリコン基板４１の表層付近に打ち込まれるように、小さな打ち込みエネルギーで行うのが好ましい。 Next, as shown in FIG. 4B, arsenic ions are implanted into one surface 41a of the silicon substrate 41 (step of implanting a Group 5 element). When implanting arsenic ions, it is preferable to use an ion implanter with a small implantation energy so that the arsenic ions are implanted in the vicinity of the surface layer of the silicon substrate 41, for example.

砒素イオンの打ち込み条件としては、例えば打ち込みエネルギーが２．０ＫｅＶ以下、例えば１．４ＫｅＶ、打ち込み角度がシリコン基板４１の一面４１ａに対して７°になるように設定するのが好ましい。また、打ち込み時のドーズ（単位面接あたりのイオン注入量）は、形成されるバッファ層が少なくとも１原子層以上分の原子数となるように設定するのが好ましい。例えば、ドーズ量を１．７Ｅ１６（ｃｍ^−２）とすることによって、砒化ホウ素バッファ層２０原子層分の原子数とすることができる。これによって、シリコン基板４１の表層付近に砒素注入層４６が形成される（図４（ｃ）参照）。 The arsenic ion implantation conditions are preferably set such that, for example, the implantation energy is 2.0 KeV or less, for example, 1.4 KeV, and the implantation angle is 7 ° with respect to the one surface 41 a of the silicon substrate 41. Moreover, it is preferable to set the dose at the time of implantation (the amount of ion implantation per unit interview) so that the buffer layer to be formed has at least one atomic layer or more. For example, by setting the dose amount to 1.7E16 (cm ⁻² ), the number of atoms corresponding to 20 atomic layers of the boron arsenide buffer layer can be obtained. As a result, an arsenic implantation layer 46 is formed in the vicinity of the surface layer of the silicon substrate 41 (see FIG. 4C).

次に、図４（ｃ）に示すように、シリコン基板４１の砒素注入層４６に向けて、ホウ素イオンを注入する（第３族元素をイオン注入する工程）。ホウ素イオンを注入する際には、例えば、イオン注入機を用いて、ホウ素イオンがシリコン基板４１の表層、即ち先の工程で形成した砒素注入層４６付近にほぼ同じ飛程で打ち込まれるように、小さな打ち込みエネルギーで行うのが好ましい。 Next, as shown in FIG. 4C, boron ions are implanted toward the arsenic implantation layer 46 of the silicon substrate 41 (step of implanting group 3 elements). When implanting boron ions, for example, using an ion implanter, the boron ions are implanted in the surface layer of the silicon substrate 41, that is, in the vicinity of the arsenic implantation layer 46 formed in the previous step, with substantially the same range. It is preferable to carry out with a small implantation energy.

ホウ素イオンの打ち込み条件としては、前記砒素注入層とほぼ同じ飛程になるよう、例えば打ち込みエネルギーが０．２ＫｅＶ、打ち込み角度がシリコン基板４１の一面４１ａに対して７°になるように設定するのが好ましい。また、打ち込み時のドーズ量（単位面接あたりのイオン注入量）は、形成されるバッファ層が少なくとも１原子層分以上、好ましくは２０原子層分の原子数となるように設定するのが好ましい。例えば、ドーズ量を１．７Ｅ１６（ｃｍ^−２）とすることによって、砒化ホウ素バッファ層２０原子層分の原子数とすることができる。
これによって、シリコン基板４１の表層付近に砒素とホウ素とか注入された砒素ホウ素混合注入層４７が形成される（図４（ｄ）参照）。 Boron ion implantation conditions are set such that, for example, the implantation energy is 0.2 KeV and the implantation angle is 7 ° with respect to the one surface 41a of the silicon substrate 41 so as to have the same range as the arsenic implantation layer. Is preferred. Further, the dose amount during implantation (ion implantation amount per unit interview) is preferably set so that the formed buffer layer has at least one atomic layer or more, preferably 20 atomic layers. For example, by setting the dose amount to 1.7E16 (cm ⁻² ), the number of atoms corresponding to 20 atomic layers of the boron arsenide buffer layer can be obtained.
Thereby, an arsenic boron mixed injection layer 47 in which arsenic and boron are implanted is formed near the surface layer of the silicon substrate 41 (see FIG. 4D).

次に、図４（ｅ）に示すように、この一面４１ａに砒素ホウ素混合注入層４７が形成されたシリコン基板４１を高真空チャンバー４９に入れて、例えば１０００℃程度になるようにアニール処理を行う（シリコン基板をアニールしてバッファ層を得る工程）。砒素ホウ素混合注入層４７は、高真空下で１０００℃程度まで加熱される事で、固相エピタキシーにより結晶化され、立方晶の砒化ホウ素（ＢＡｓ）となる。これにより、シリコン基板４１の一面４１ａに、砒化ホウ素からなるバッファ層４２が形成される。このバッファ層４２の厚みΔｔは、砒化ホウ素として少なくとも１原子層の厚み、好ましくは、２０原子層の厚みで形成されればよい。
このように、イオン打ち込みとアニールによってバッファ層４２を形成すれば、第３族元素と第５族元素とを厳密に等量だけ打ち込むことが可能なため、化学量論比が揃ったバッファ層４２を得ることができる。 Next, as shown in FIG. 4E, the silicon substrate 41 with the boron arsenic mixed injection layer 47 formed on the one surface 41a is put into a high vacuum chamber 49 and annealed to a temperature of about 1000 ° C., for example. (Step of annealing the silicon substrate to obtain a buffer layer) The arsenic boron mixed implantation layer 47 is crystallized by solid phase epitaxy by being heated to about 1000 ° C. under high vacuum, and becomes cubic boron arsenide (BAs). Thereby, the buffer layer 42 made of boron arsenide is formed on the one surface 41a of the silicon substrate 41. The buffer layer 42 may have a thickness Δt of at least one atomic layer, preferably 20 atomic layers, as boron arsenide.
Thus, if the buffer layer 42 is formed by ion implantation and annealing, it is possible to implant a group 3 element and a group 5 element in exactly equal amounts, so that the buffer layer 42 having a uniform stoichiometric ratio. Can be obtained.

次に、図４（ｆ）に示すように、バッファ層４２の上に、例えば立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）からなるエピタキシャル層４３を形成する。エピタキシャル層４３の形成にあたっては、バッファ層４２が形成されたシリコン基板４１を高真空チャンバーに入れて、例えば、１２００℃程度まで加熱する。そして、例えばＣ_３Ｈ_８ガスを２ｓｃｃｍ、ＳｉＨ_４ガスを６ｓｃｃｍの流量で供給し、バッファ層４２の一面４２ａに３Ｃ−ＳｉＣをエピタキシャル成長させる。これにより、シリコン基板４１の一面４１ａに、バッファ層４２を介してエピタキシャル層４３が形成される。 Next, as shown in FIG. 4F, an epitaxial layer 43 made of, for example, cubic silicon carbide (3C—SiC) is formed on the buffer layer 42. In forming the epitaxial layer 43, the silicon substrate 41 on which the buffer layer 42 is formed is placed in a high vacuum chamber and heated to about 1200 ° C., for example. Then, for example, C ₃ H ₈ gas is supplied at a flow rate of 2 sccm and SiH ₄ gas is supplied at a flow rate of 6 sccm, and 3C—SiC is epitaxially grown on one surface 42 a of the buffer layer 42. As a result, the epitaxial layer 43 is formed on the one surface 41 a of the silicon substrate 41 via the buffer layer 42.

こうしたエピタキシャル層４３の形成にあたって、予めバッファ層４２を形成しておくことにより、エピタキシャル層４３に転移欠陥が生じるのを効果的に抑制することができる。即ち、格子定数０．５４３ｎｍであるシリコン基板４１に、格子定数０．４３５ｎｍである３Ｃ−ＳｉＣからなるエピタキシャル層４３を直接成膜せずに、０．４６９ｎｍの格子定数をもつ砒化ホウ素からなるバッファ層４２を介して成膜することによって、シリコン基板４１とエピタキシャル層４３との界面で大きな格子定数の差が生じるのを防止する。これにより、結晶界面での格子定数の急激な変化を緩和され、結晶軸の長さや軸間角度の相違により、エピタキシャル層４３に転移欠陥が生じるのを効果的に抑制することが可能になる。よって、転移欠陥の少ない、高品質な３Ｃ−ＳｉＣからなるエピタキシャル層４３を備えた半導体装置４０を製造することができる。 In forming the epitaxial layer 43, by forming the buffer layer 42 in advance, it is possible to effectively suppress the occurrence of transition defects in the epitaxial layer 43. In other words, the epitaxial layer 43 made of 3C—SiC having a lattice constant of 0.435 nm is not directly formed on the silicon substrate 41 having a lattice constant of 0.543 nm, but a buffer made of boron arsenide having a lattice constant of 0.469 nm. By forming the film through the layer 42, it is possible to prevent a large difference in lattice constant from occurring at the interface between the silicon substrate 41 and the epitaxial layer 43. As a result, a sudden change in the lattice constant at the crystal interface is alleviated, and it is possible to effectively suppress the occurrence of transition defects in the epitaxial layer 43 due to the difference in the length of the crystal axes and the angle between the axes. Therefore, the semiconductor device 40 including the epitaxial layer 43 made of high-quality 3C—SiC with few transition defects can be manufactured.

なお、上述した実施形態では、バッファ層４２の形成時に、先に砒素イオンを打ち込み、その後にホウ素イオンを打ち込んでいる。これは、砒素イオンの方が重く、注入層のアモルファス化が促進されるため、後から軽いホウ素イオンを打ち込んだ方が、ホウ素イオンのチャネリングを回避しやすいためである。しかし、打ち込み条件によっては、ホウ素イオンを先に打ち込み、その後に砒素イオンの打ち込むような工程であってもよい。 In the above-described embodiment, when forming the buffer layer 42, arsenic ions are implanted first and then boron ions are implanted. This is because the arsenic ions are heavier and the amorphousization of the implanted layer is promoted, so that it is easier to avoid boron ion channeling if light boron ions are implanted later. However, depending on the implantation conditions, boron ions may be implanted first and arsenic ions may be implanted thereafter.

また、シリコン基板４１は、バッファ層４２を形成する一面４１ａが（１００）面である以外にも、（１１１）面であってもよい。この場合、砒素イオンやホウ素イオンの打ち込み角度は、シリコン基板の一面に対して３°であればよい。 Further, the silicon substrate 41 may have a (111) plane in addition to the (100) plane on which the one surface 41a forming the buffer layer 42 is a (100) plane. In this case, the implantation angle of arsenic ions or boron ions may be 3 ° with respect to one surface of the silicon substrate.

更に、エピタキシャル層は、上述した３Ｃ−ＳｉＣ以外にも、例えば、立方晶窒化ガリウム（ＧａＮ）であってもよい。バッファ層は、上述した砒化ホウ素以外にも、シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもち、かつ、第３族元素と第５族元素との化合物膜であれば好ましく用いる事ができる。 Furthermore, the epitaxial layer may be, for example, cubic gallium nitride (GaN) other than the above-described 3C—SiC. In addition to the boron arsenide described above, the buffer layer has a lattice constant between the lattice constant of the silicon substrate and the lattice constant of the epitaxial layer, and is a compound film of a Group 3 element and a Group 5 element. It can be preferably used.

図５は、半導体装置の製造方法の別な実施形態を段階的に示す断面図である。
上述した実施形態ではシリコン基板の一面にバッファ層を均一に形成していたが、バッファ層を局所的に設けることもできる。図５（ａ）に示すように、シリコン基板５１の一面５１ａに酸化膜を堆積し、フォトリソグラフィー法などによって酸化膜層５５を形成する。 FIG. 5 is a cross-sectional view showing another embodiment of a method for manufacturing a semiconductor device in stages.
In the above-described embodiment, the buffer layer is uniformly formed on one surface of the silicon substrate. However, the buffer layer may be locally provided. As shown in FIG. 5A, an oxide film is deposited on one surface 51a of the silicon substrate 51, and an oxide film layer 55 is formed by photolithography or the like.

次に、この酸化膜層５５をマスクとして、砒素イオンを注入する（第５族元素をイオン注入する工程）。これにより、シリコン基板５１がレジスト層５５の開口５５ａによって露呈された部分に、砒素注入層５６が形成される（図５（ｂ）参照）。 Next, using this oxide film layer 55 as a mask, arsenic ions are implanted (step of implanting a Group 5 element). Thereby, the arsenic implantation layer 56 is formed in the portion where the silicon substrate 51 is exposed by the opening 55a of the resist layer 55 (see FIG. 5B).

続いて、酸化膜層５５をマスクとして、ホウ素イオンを注入する（第３族元素をイオン注入する工程）。これにより、シリコン基板５１が酸化膜層５５の開口５５ａによって露呈された部分に、砒素とホウ素とか注入された砒素ホウ素混合注入層５７が形成される（図５（ｃ）参照）。 Subsequently, boron ions are implanted using the oxide film layer 55 as a mask (step of implanting a Group 3 element). As a result, a arsenic boron mixed implantation layer 57 in which arsenic and boron are implanted is formed in a portion where the silicon substrate 51 is exposed by the opening 55a of the oxide film layer 55 (see FIG. 5C).

この後、シリコン基板５１を高真空チャンバーに入れて、例えば１０００℃程度になるようにアニール処理を行えば、砒素ホウ素混合注入層５７が結晶化される。これにより、シリコン基板５１の一面上において、酸化膜層５５と立方晶の砒化ホウ素からなるバッファ層５２を局所的に（部分的に）形成する事ができる。この後、エピタキシャル層６０を成膜する際、酸化膜５５上には選択的にエピタキシャル膜は成長せず、バッファ層５２からの横方向成長が行われる。更に成長が進んで、横成長膜が酸化膜５５上を全て覆いつくした後は上方に成長することになり、成長方向が変化する。その結果、欠陥は連続して成長できなくなり、転移欠陥を効率的に消滅させることができる。 Thereafter, when the silicon substrate 51 is placed in a high vacuum chamber and annealed to a temperature of, for example, about 1000 ° C., the arsenic boron mixed implantation layer 57 is crystallized. Thereby, the oxide film layer 55 and the buffer layer 52 made of cubic boron arsenide can be locally (partially) formed on one surface of the silicon substrate 51. Thereafter, when the epitaxial layer 60 is formed, the epitaxial film is not selectively grown on the oxide film 55, and lateral growth from the buffer layer 52 is performed. After further growth, the laterally grown film covers all over the oxide film 55 and grows upward, and the growth direction changes. As a result, the defects cannot be continuously grown, and the transition defects can be efficiently eliminated.

このように、バッファ層５２を選択的に形成することによって、シリコン基板の一面全体にバッファ層を形成するよりも、より効率的に転移欠陥の少ないエピタキシャル層を成膜させることができる。 Thus, by selectively forming the buffer layer 52, an epitaxial layer with few transition defects can be formed more efficiently than when the buffer layer is formed on the entire surface of the silicon substrate.

本発明の半導体装置の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the semiconductor device of this invention. 本発明の半導体装置の別な実施形態を示す断面図である。It is sectional drawing which shows another embodiment of the semiconductor device of this invention. 本発明の半導体装置の別な実施形態を示す断面図である。It is sectional drawing which shows another embodiment of the semiconductor device of this invention. 本発明の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の別な製造方法を示す断面図である。It is sectional drawing which shows another manufacturing method of the semiconductor device of this invention.

Explanation of symbols

１０半導体装置
１１シリコン基板
１２バッファ層
１３エピタキシャル層 DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Silicon substrate 12 Buffer layer 13 Epitaxial layer

Claims

A first step of ion-implanting a Group 3 element from the first surface into a silicon substrate having a first surface and a second surface opposite to the first surface;
A second step of ion-implanting a Group 5 element from the first surface of the silicon substrate;
And a third step of annealing the silicon substrate to obtain the buffer layer made of a compound of the Group 3 element and the Group 5 element on the silicon layer. Production method.

A fourth step of forming an epitaxial layer on the buffer layer;
2. The method of manufacturing a semiconductor device according to claim 1, wherein the buffer layer is formed of a material having a lattice constant between the lattice constant of the silicon layer and the lattice constant of the epitaxial layer.

3. The method of manufacturing a semiconductor device according to claim 1, wherein the Group 3 element is boron and the Group 5 element is arsenic.

4. The method of manufacturing a semiconductor device according to claim 1, wherein the epitaxial layer includes cubic silicon carbide or cubic gallium nitride.

5. The method of manufacturing a semiconductor device according to claim 1, wherein an implantation energy for ion implantation of the Group 3 element in the first step is 2.0 KeV or less.

6. The method of manufacturing a semiconductor device according to claim 1, wherein, in the second step, an implantation energy for ion implantation of the Group 5 element is 2.0 KeV or less.

The buffer layer includes at least a first buffer layer in contact with the silicon layer and a second buffer layer in contact with the epitaxial layer, and the first buffer layer and the second buffer layer are different from each other. The lattice constant, and the first buffer layer is formed of a material having a lattice constant closer to that of the silicon layer than the second buffer layer. A method for manufacturing a semiconductor device according to claim 1.

In the step of ion-implanting the Group 3 element in the first step or the step of ion-implanting the Group 5 element in the second step, the buffer layer has a thickness of 1 atomic layer or more. 7. The method of manufacturing a semiconductor device according to claim 1, wherein an ion implantation amount per unit area is set.

A first step of ion-implanting a Group 3 element into the silicon layer from the first surface;
A second step of ion-implanting a Group 5 element from the first surface of the silicon layer;
And a third step of annealing the silicon layer to obtain a buffer layer made of a compound of the Group 3 element and the Group 5 element in a part of the silicon layer. Manufacturing method.

A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1.