JP6493197B2 - Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer - Google Patents

Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer Download PDF

Info

Publication number
JP6493197B2
JP6493197B2 JP2015247938A JP2015247938A JP6493197B2 JP 6493197 B2 JP6493197 B2 JP 6493197B2 JP 2015247938 A JP2015247938 A JP 2015247938A JP 2015247938 A JP2015247938 A JP 2015247938A JP 6493197 B2 JP6493197 B2 JP 6493197B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial
silicon
ions
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015247938A
Other languages
Japanese (ja)
Other versions
JP2017112338A (en
Inventor
祥泰 古賀
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015247938A priority Critical patent/JP6493197B2/en
Publication of JP2017112338A publication Critical patent/JP2017112338A/en
Application granted granted Critical
Publication of JP6493197B2 publication Critical patent/JP6493197B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハに関する。   The present invention relates to a method for producing a silicon germanium epitaxial wafer and a silicon germanium epitaxial wafer.

従来、半導体材料としてシリコン(Si)が広く用いられている。また、Siと同じIV族元素のゲルマニウム(Ge)を固溶させてシリコンに歪みを導入することより、キャリアの移動度を高めることができることが知られている。   Conventionally, silicon (Si) has been widely used as a semiconductor material. It is also known that carrier mobility can be increased by introducing germanium (Ge), the same group IV element as Si, into solid solution and introducing strain into silicon.

近年、シリコンにゲルマニウムを添加したシリコンゲルマニウム(SiGe)が半導体材料として注目されるようになってきた。例えば、高周波特性が必要な、移動体通信端末用の無線通信チップ等に利用されつつある。このようなSiGeを用いた半導体デバイスは、半導体デバイス製造時に、チャネル領域やソース、ドレイン領域に対して、選択的に歪導入領域を形成することが一般的である。なお、本明細書において、単に「SiGe」と表記する場合は、化学量論的組成の組成比の特定を意図するものではなく、所定比率でGeがSiに固溶した固溶体を意味する。   In recent years, silicon germanium (SiGe) obtained by adding germanium to silicon has attracted attention as a semiconductor material. For example, it is being used for wireless communication chips for mobile communication terminals that require high frequency characteristics. In such a semiconductor device using SiGe, a strain introducing region is generally selectively formed with respect to a channel region, a source, and a drain region when the semiconductor device is manufactured. In the present specification, the simple expression “SiGe” does not intend to specify the composition ratio of the stoichiometric composition, but means a solid solution in which Ge is dissolved in Si at a predetermined ratio.

ここで、大面積のSiGe層(膜)を半導体デバイス製造プロセスに適用するため、ベース基板となるシリコンウェーハ上にSiGeをヘテロエピタキシャル成長させたシリコンゲルマニウムエピタキシャル(以下、「SiGeエピタキシャル」と表記する。)層を有するSiGeエピタキシャルウェーハの形態での利用が望まれている。   Here, in order to apply a large-area SiGe layer (film) to a semiconductor device manufacturing process, silicon germanium epitaxial (hereinafter referred to as “SiGe epitaxial”) obtained by heteroepitaxially growing SiGe on a silicon wafer serving as a base substrate. Use in the form of SiGe epitaxial wafers with layers is desired.

しかしながら、シリコンウェーハ上にSiGeをエピタキシャル成長させたSiGe層と、ベース基板となるシリコンウェーハとでは格子定数が異なるため、この格子定数差に起因して、両者の界面から成長層上部に伸展する転位(貫通転位)が高密度に発生してしまうことが知られている。高密度の貫通転位が発生したSiGeエピタキシャルウェーハを半導体デバイス製造プロセスに適用することはできないため、転位密度を低減することのできる技術が種々検討されている。   However, since the lattice constant is different between the SiGe layer obtained by epitaxially growing SiGe on the silicon wafer and the silicon wafer serving as the base substrate, dislocations extending from the interface between the two to the upper portion of the growth layer due to the difference in lattice constant ( It is known that threading dislocations occur at high density. Since a SiGe epitaxial wafer in which high-density threading dislocations are generated cannot be applied to a semiconductor device manufacturing process, various techniques for reducing the dislocation density have been studied.

転位密度を低減することのできるSiGeエピタキシャルウェーハの製造方法に関する技術として、例えば特許文献1では、以下の技術が提案されている。すなわち、Si基板上にGe系エピタキシャル膜を化学気相堆積法で成長させるステップと、前記Ge系エピタキシャル膜に700〜900℃の温度範囲で第1の熱処理を施すステップと、前記Ge系エピタキシャル膜の表面側からGeをイオン注入するステップと、前記イオン注入後のGe系エピタキシャル膜に700〜900℃の温度範囲で第2の熱処理を施すステップと、を含むGe系エピタキシャル膜の成長方法である。また、特許文献1では、Si基板とGe系エピタキシャル膜との間に、SiGe混晶のバッファ層を成長させることが好ましいことも提案されている。   As a technique relating to a method of manufacturing a SiGe epitaxial wafer capable of reducing the dislocation density, for example, Patent Document 1 proposes the following technique. A step of growing a Ge-based epitaxial film on a Si substrate by chemical vapor deposition, a step of subjecting the Ge-based epitaxial film to a first heat treatment in a temperature range of 700 to 900 ° C., and the Ge-based epitaxial film A method for growing a Ge-based epitaxial film, comprising: implanting Ge ions from the surface side of the substrate; and subjecting the Ge-based epitaxial film after the ion implantation to a second heat treatment in a temperature range of 700 to 900 ° C. . Patent Document 1 also proposes that a SiGe mixed crystal buffer layer is preferably grown between the Si substrate and the Ge-based epitaxial film.

特許文献1に記載の技術によると、Geイオン注入によりGe系エピタキシャル膜の、Si基板との界面近傍にアモルファス領域が形成され、次いで第2の熱処理を行ってアモルファス領域を単結晶化することで、得られたGe系エピタキシャル膜の貫通転位およびループ転位の密度が低減するとされる。   According to the technique described in Patent Document 1, an amorphous region is formed in the vicinity of the interface with the Si substrate of the Ge-based epitaxial film by Ge ion implantation, and then a second heat treatment is performed to single-crystallize the amorphous region. The density of threading dislocations and loop dislocations in the obtained Ge-based epitaxial film is supposed to be reduced.

特開2008−120627号公報JP 2008-120627 A

特許文献1に記載される技術は、結晶回復熱処理を複数回実施することで、Ge系エピタキシャル膜に形成された貫通転位を低減させる。そのため、熱処理によって結晶回復しきれなかった貫通転位は多数発生することが予想される。特許文献1の記載の技術では、Ge系エピタキシャル膜とSi基板との界面近傍にアモルファス領域を形成するよう、エピタキシャル膜内にGeイオンを注入している。しかしながら、Geイオン注入による注入飛程には限界(深い位置まで注入することはできない)がある。そのため、特許文献1の記載の技術では、厚膜のGe系エピタキシャル膜を製造することは困難である。   The technique described in Patent Document 1 reduces threading dislocations formed in a Ge-based epitaxial film by performing crystal recovery heat treatment a plurality of times. For this reason, it is expected that many threading dislocations that could not be recovered by heat treatment will occur. In the technique described in Patent Document 1, Ge ions are implanted into the epitaxial film so as to form an amorphous region near the interface between the Ge-based epitaxial film and the Si substrate. However, there is a limit to the implantation range by Ge ion implantation (cannot be implanted to a deep position). Therefore, it is difficult to manufacture a thick Ge-based epitaxial film by the technique described in Patent Document 1.

そこで本発明は、上記課題に鑑み、貫通転位密度を低減することのできるシリコンゲルマニウムエピタキシャルウェーハの製造方法およびその製造方法により得られるシリコンゲルマニウムエピタキシャルウェーハを提供することを目的とする。   Then, in view of the said subject, this invention aims at providing the silicon germanium epitaxial wafer obtained by the manufacturing method of the silicon germanium epitaxial wafer which can reduce a threading dislocation density, and its manufacturing method.

本発明者は、上記課題を解決するために鋭意検討し、第1のイオンを注入したバッファ層を形成し、第2のイオンを注入したエピタキシャル層を1層以上、さらに形成することを着想した。そして、このエピタキシャル層により貫通転位の密度を顕著に低減できることを本発明者は知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下のとおりである。
The present inventor has intensively studied to solve the above problems, and has conceived that a buffer layer into which first ions are implanted is formed, and one or more epitaxial layers into which second ions are implanted are further formed. . The inventors have found that the density of threading dislocations can be remarkably reduced by the epitaxial layer, and have completed the present invention.
That is, the gist configuration of the present invention is as follows.

本発明のシリコンゲルマニウムエピタキシャルウェーハの製造方法は、シリコンウェーハ表面に、第1のイオンを注入したバッファ層を形成する第1工程と、前記バッファ層上に、第2のイオンを注入したエピタキシャル層を1層以上形成する第2工程と、前記エピタキシャル層上に、シリコンゲルマニウムエピタキシャル層を形成する第3工程と、を含むことを特徴とする。   The method for producing a silicon germanium epitaxial wafer according to the present invention includes a first step of forming a buffer layer in which first ions are implanted on the surface of the silicon wafer, and an epitaxial layer in which second ions are implanted on the buffer layer. A second step of forming one or more layers; and a third step of forming a silicon germanium epitaxial layer on the epitaxial layer.

ここで、前記第2工程において、前記エピタキシャル層を2層以上形成することが好ましい。   Here, in the second step, it is preferable to form two or more epitaxial layers.

また、前記第1のイオンおよび前記第2のイオンのいずれか一方または両方が分子イオンであることが好ましく、前記分子イオンが、水素、ヘリウム、炭素、シリコンおよびゲルマニウムからなる群より選択される1以上の元素から構成されることがより好ましい。   Further, it is preferable that one or both of the first ion and the second ion is a molecular ion, and the molecular ion is selected from the group consisting of hydrogen, helium, carbon, silicon, and germanium. More preferably, it is composed of the above elements.

さらに、前記第1工程において、前記第1のイオンの注入に先立ち、前記バッファ層表面に第1の酸化膜を形成することが好ましい。また、前記第1工程において、前記第1のイオンを注入した後、熱処理を行うことも好ましい。   Furthermore, in the first step, it is preferable to form a first oxide film on the surface of the buffer layer prior to the implantation of the first ions. In the first step, it is also preferable to perform heat treatment after implanting the first ions.

また、前記第2工程において、前記第2のイオンの注入に先立ち、前記エピタキシャル層表面に第2の酸化膜を形成することが好ましい。また、前記第2工程において、前記第2のイオンを注入した後、熱処理を行うことも好ましい。   In the second step, it is preferable to form a second oxide film on the surface of the epitaxial layer prior to the implantation of the second ions. In the second step, it is also preferable to perform heat treatment after implanting the second ions.

ここで、前記バッファ層は、シリコンゲルマニウムからなるエピタキシャル層であることが好ましい。また、前記バッファ層は、厚み方向にGe組成比x(0<x≦0.5)を傾斜させたSi(1−x)Ge組成傾斜層であることが好ましい。さらに、前記エピタキシャル層のそれぞれは、Ge組成比が一定のシリコンゲルマニウムからなることも好ましい。 Here, the buffer layer is preferably an epitaxial layer made of silicon germanium. The buffer layer is preferably a Si (1-x) Ge x composition gradient layer in which the Ge composition ratio x (0 <x ≦ 0.5) is inclined in the thickness direction. Furthermore, each of the epitaxial layers is preferably made of silicon germanium having a constant Ge composition ratio.

また、本発明のシリコンゲルマニウムエピタキシャルウェーハは、シリコンウェーハと、該シリコンウェーハ表面に設けられた、第1のイオン注入層を含むバッファ層と、前記バッファ層上に設けられた、第2のイオン注入層を少なくとも1つ含むエピタキシャル層と、前記エピタキシャル層上に設けられたシリコンゲルマニウムエピタキシャル層と、を有することを特徴とする。   The silicon germanium epitaxial wafer according to the present invention includes a silicon wafer, a buffer layer including a first ion implantation layer provided on the surface of the silicon wafer, and a second ion implantation provided on the buffer layer. It has an epitaxial layer including at least one layer, and a silicon germanium epitaxial layer provided on the epitaxial layer.

ここで、前記エピタキシャル層が前記第2のイオン注入層を複数含むことが好ましい。   Here, it is preferable that the epitaxial layer includes a plurality of the second ion implantation layers.

本発明によれば、第1のイオンを注入したバッファ層上に第2のイオンを注入したエピタキシャル層を1層以上形成するので、貫通転位密度を低減することのできるシリコンゲルマニウムエピタキシャルウェーハの製造方法を提供することができる。また、この製造方法により製造されるシリコンゲルマニウムエピタキシャルウェーハを提供することができる。   According to the present invention, since one or more epitaxial layers implanted with the second ions are formed on the buffer layer implanted with the first ions, a method for producing a silicon germanium epitaxial wafer capable of reducing the threading dislocation density. Can be provided. Moreover, the silicon germanium epitaxial wafer manufactured by this manufacturing method can be provided.

本発明の一実施形態に従うシリコンゲルマニウムエピタキシャルウェーハの製造方法を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing method of the silicon germanium epitaxial wafer according to one Embodiment of this invention. 本発明の一実施形態における第1工程を説明するための摸式断面図である。It is a model type sectional view for explaining the 1st process in one embodiment of the present invention. 本発明の一実施形態における第2工程および第3工程を説明するための摸式断面図である。It is a model cross section for demonstrating the 2nd process and 3rd process in one Embodiment of this invention. 本発明の一実施形態に従うシリコンゲルマニウムエピタキシャルウェーハによる貫通転位の低減作用を説明するための模式断面図である。It is a schematic cross section for demonstrating the reduction | restoration effect | action of the threading dislocation by the silicon germanium epitaxial wafer according to one Embodiment of this invention. 本発明の好適実施形態に従うシリコンゲルマニウムエピタキシャルウェーハの製造方法の工程の一部を説明するための摸式断面図である。It is a model type sectional view for explaining a part of process of a manufacturing method of a silicon germanium epitaxial wafer according to a preferred embodiment of the present invention.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図2〜5では図面の簡略化および説明の便宜上、各構成の縦横比について、実際の割合と異なり誇張して示す。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 2 to 5, the aspect ratio of each component is exaggerated and shown in an exaggerated manner for the sake of simplicity of the drawings and convenience of explanation.

(シリコンゲルマニウムエピタキシャルウェーハの製造方法)
本発明の一実施形態に従うシリコンゲルマニウムエピタキシャルウェーハ100(以下、「SiGeエピタキシャルウェーハ100」と略記する。)の製造方法は、図1〜3に示すように、シリコンウェーハ10の表面10Aに、第1のイオンを注入したバッファ層20を形成する第1工程S10と、バッファ層20上に、第2のイオンを注入したエピタキシャル層を1層以上形成する第2工程S20と、前記エピタキシャル層の最表層30A上に、シリコンゲルマニウムエピタキシャル層40(以下、「SiGeエピタキシャル層40」と略記する。)を形成する第3工程S30と、を含む。図3(F)は、本実施形態に従う製造方法の結果得られたSiGeエピタキシャルウェーハ100の模式断面図である。なお、図示の都合上、第2工程S20において第2のイオンを注入したエピタキシャル層を2層形成したものを、本実施形態の具体的な一態様として説明する。各層の形成順に、第1のエピタキシャル層31および第2のエピタキシャル層32とそれぞれ称することとし、エピタキシャル層30は、両者を含む。なお後述するが、エピタキシャル層を1層のみ形成してもよいし、3層以上形成してもよい。以下、各工程および各構成の詳細を順に説明する。
(Method for producing silicon germanium epitaxial wafer)
A method for manufacturing a silicon germanium epitaxial wafer 100 (hereinafter abbreviated as “SiGe epitaxial wafer 100”) according to an embodiment of the present invention is performed on a surface 10A of a silicon wafer 10 as shown in FIGS. A first step S10 for forming a buffer layer 20 implanted with ions of the second, a second step S20 for forming one or more epitaxial layers implanted with second ions on the buffer layer 20, and an outermost layer of the epitaxial layer A third step S30 of forming a silicon germanium epitaxial layer 40 (hereinafter abbreviated as “SiGe epitaxial layer 40”) on 30A. FIG. 3F is a schematic cross-sectional view of the SiGe epitaxial wafer 100 obtained as a result of the manufacturing method according to the present embodiment. For convenience of illustration, a structure in which two epitaxial layers into which the second ions are implanted in the second step S20 is formed will be described as a specific aspect of the present embodiment. The first epitaxial layer 31 and the second epitaxial layer 32 will be referred to as the respective layers in the order of formation, and the epitaxial layer 30 includes both. As will be described later, only one epitaxial layer may be formed, or three or more epitaxial layers may be formed. Hereinafter, details of each process and each configuration will be described in order.

<第1工程S10>
第1工程S10では、まず、シリコンウェーハ10の表面10Aに、第1のイオンを注入したバッファ層20を形成する。本実施形態では、図2に示すように、シリコンウェーハ10の表面10Aにバッファ層20′を形成し、次に、バッファ層20′にイオンを注入することにより、バッファ層20を形成することができる。以下、図2を参照して本工程をさらに詳細に説明する。
<First step S10>
In the first step S10, first, the buffer layer 20 in which the first ions are implanted is formed on the surface 10A of the silicon wafer 10. In the present embodiment, as shown in FIG. 2, the buffer layer 20 ′ is formed on the surface 10A of the silicon wafer 10, and then the buffer layer 20 is formed by implanting ions into the buffer layer 20 ′. it can. Hereinafter, this process will be described in more detail with reference to FIG.

まず、本実施形態ではシリコンウェーハ10を用意する(図2(A))。シリコンウェーハ10としては、単結晶シリコンからなり、表面にエピタキシャル層を有しないバルクのシリコンウェーハを用いることができる。シリコンウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することが一般的である。所望の目的に応じてシリコンウェーハ10に炭素または窒素を添加してもよく、任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。   First, in the present embodiment, a silicon wafer 10 is prepared (FIG. 2A). As the silicon wafer 10, a bulk silicon wafer made of single crystal silicon and having no epitaxial layer on the surface can be used. As the silicon wafer 10, it is common to use a slice of a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) with a wire saw or the like. Carbon or nitrogen may be added to the silicon wafer 10 according to a desired purpose, and an arbitrary dopant may be added at a predetermined concentration to form a so-called n + type or p + type, or n− type or p− type substrate. .

次に、本実施形態ではシリコンウェーハ10の表面10Aにバッファ層20′を形成する(図2(A),(B))。バッファ層20′は、後述する第1のイオン注入(図2(C))を経てバッファ層20となる。ここで、バッファ層20(20′)は、シリコンウェーハ10と、SiGeエピタキシャル層40との格子定数差に起因する格子不整合を緩和するための層である。このようなバッファ層20(20′)として、シリコンゲルマニウムからなるエピタキシャル層を用いることが好ましい。また、バッファ層(20′)の組成として、例えば、SiGeエピタキシャル層40におけるSiGeのGe組成比αを超えない、Ge組成比をγとするSi(1−γ)Geγをエピタキシャル成長させたSi(1−γ)Geγ層を用いることができる(すなわち、γ≦αである)。また、厚み方向にGe組成比x(0<x≦0.5)を傾斜させたSi(1−x)Ge組成傾斜層を用いることも好ましく、シリコンウェーハ10からSiGeエピタキシャル層40の方向へ厚み方向にGe組成xを漸増させることも好ましい。なお、Ge組成比xの上限を、上記Ge組成比α以下とすることが好ましい。 Next, in the present embodiment, a buffer layer 20 ′ is formed on the surface 10 </ b> A of the silicon wafer 10 (FIGS. 2A and 2B). The buffer layer 20 ′ becomes the buffer layer 20 through first ion implantation (FIG. 2C) described later. Here, the buffer layer 20 (20 ′) is a layer for alleviating lattice mismatch caused by the lattice constant difference between the silicon wafer 10 and the SiGe epitaxial layer 40. As such a buffer layer 20 (20 '), an epitaxial layer made of silicon germanium is preferably used. Further, the composition of the buffer layer (20 '), for example, does not exceed the alpha Ge composition ratio of the SiGe in the SiGe epitaxial layer 40 and the Ge composition ratio is epitaxially grown Si (1-gamma) Ge gamma to gamma Si ( 1-γ) Ge γ layer can be used (ie, γ ≦ α). It is also preferable to use a Si (1-x) Ge x composition gradient layer in which the Ge composition ratio x (0 <x ≦ 0.5) is inclined in the thickness direction, from the silicon wafer 10 to the SiGe epitaxial layer 40. It is also preferable to gradually increase the Ge composition x in the thickness direction. Note that the upper limit of the Ge composition ratio x is preferably set to the Ge composition ratio α or less.

このようなバッファ層20′は、MBE(Molecular Beam Epitaxy)法、GSMBE(Gas Source MBE)法、UHV−CVD(Ultra High Vacuum Chemical Vapour Deposition)法や、減圧化学気相成長法(減圧CVD法)等を用いて形成することができる。ソースガスとしては、Ge源としてGeHおよびGe等を、Si源としてSiH、SiHClおよびSi等を用いることができ、形成するバッファ層のGe組成比に応じてGe源およびSi源のソースガスの混合比率を調整すればよい。バッファ層20の厚みも、一般的な範囲とすることができ、例えば10nm〜1μmとすることができる。 Such a buffer layer 20 ′ is formed by MBE (Molecular Beam Epitaxy), GSMBE (Gas Source MBE), UHV-CVD (Ultra High Vacuum Chemical Vapor Deposition), or low pressure chemical vapor deposition (low pressure CVD). Etc. can be used. As the source gas, GeH 4 and Ge 2 H 6 and the like can be used as the Ge source, and SiH 4 , SiH 2 Cl 2 and Si 2 H 6 and the like can be used as the Si source, depending on the Ge composition ratio of the buffer layer to be formed. Thus, the mixing ratio of the source gas of the Ge source and Si source may be adjusted. The thickness of the buffer layer 20 can also be in a general range, for example, 10 nm to 1 μm.

次に、本実施形態では、バッファ層20′に第1のイオンを注入する(図2(C))。このイオン注入により、第1のイオン注入層20aを形成することができる(図2(D))。第1のイオン注入層20aは第1のイオン注入の注入原子により、注入領域内で結晶格子が乱れ、歪場が形成され、注入原子の固溶や、空孔起因などの微小な結晶欠陥が存在する結晶欠陥領域となる。したがって、第1のイオン注入層を第1の結晶改質領域、あるいは結晶欠陥領域と言い換えることもできる。後述の第2のイオン注入によっても、第1のイオン注入と同様の理由で結晶欠陥領域が形成され、第2のイオン注入層を第2の結晶改質領域、あるいは結晶欠陥領域と言い換えてもよい。以下、バッファ層20において、第1のイオン注入層20aよりもシリコンウェーハ10側の領域を領域20bと区分し、第1のイオン注入層20aよりもSiGeエピタキシャル層40側の領域を領域20cと区分して説明する。このようにして、第1のイオン注入(図2(C))を経ることで、バッファ層20′がバッファ層20となる。   Next, in the present embodiment, first ions are implanted into the buffer layer 20 ′ (FIG. 2C). By this ion implantation, the first ion implantation layer 20a can be formed (FIG. 2D). In the first ion implantation layer 20a, the crystal lattice is disturbed in the implantation region due to the implanted atoms of the first ion implantation, a strain field is formed, and there are minute crystal defects such as solid solution of the implanted atoms and vacancy origin. It becomes an existing crystal defect region. Therefore, the first ion-implanted layer can also be referred to as the first crystal modification region or the crystal defect region. Even in the second ion implantation described later, a crystal defect region is formed for the same reason as the first ion implantation, and the second ion implantation layer may be referred to as a second crystal modification region or a crystal defect region. Good. Hereinafter, in the buffer layer 20, a region closer to the silicon wafer 10 than the first ion implantation layer 20a is separated from the region 20b, and a region closer to the SiGe epitaxial layer 40 than the first ion implantation layer 20a is separated from the region 20c. To explain. In this way, the buffer layer 20 ′ becomes the buffer layer 20 through the first ion implantation (FIG. 2C).

注入するイオンは、第1のイオン注入層20aが形成される限りは、イオン種や注入条件は特に制限されない。例えば、水素、ヘリウム、シリコンおよびゲルマニウムの他、炭素、ホウ素、リン等を構成元素としたモノマーイオンを用いることができる。この場合、炭素を用いることが好ましい。炭素は、転位の起点となる格子間シリコンと結合して転位の発生を抑制できる点で有効となる。   As long as the first ion implantation layer 20a is formed, the ion species and the implantation conditions are not particularly limited. For example, in addition to hydrogen, helium, silicon, and germanium, monomer ions having carbon, boron, phosphorus, or the like as constituent elements can be used. In this case, it is preferable to use carbon. Carbon is effective in that it can suppress the generation of dislocations by bonding with interstitial silicon that is the starting point of dislocations.

また、モノマーイオンに代えて、分子イオンを注入することによっても第1のイオン注入層20aを形成することができる(図2(D))。この場合、分子イオンは、水素、ヘリウム、炭素、シリコンおよびゲルマニウムからなる群より選択される1以上の元素から構成されたものを用いることが好ましい。ここで、本明細書において「分子イオン」とは、分子がフラグメンテーションを起こすことなく、1個以上の電子を脱離(正イオン化)または付加(負イオン化)して生じたイオンを指すものとする。複数の分子イオンが塊状に集合してクラスターとなっていてもよい。分子イオンは、例えば日新イオン機器社より市販のCLARIS(登録商標)などを分子イオン発生装置として用いることができる。分子イオンについては詳細を後述する。   Further, the first ion-implanted layer 20a can also be formed by implanting molecular ions instead of monomer ions (FIG. 2D). In this case, the molecular ion is preferably composed of one or more elements selected from the group consisting of hydrogen, helium, carbon, silicon and germanium. As used herein, “molecular ion” refers to an ion generated by desorption (positive ionization) or addition (negative ionization) of one or more electrons without causing fragmentation of the molecule. . A plurality of molecular ions may be aggregated into a cluster to form a cluster. As the molecular ion, for example, CLARIS (registered trademark) commercially available from Nissin Ion Instruments Co., Ltd. can be used as the molecular ion generator. Details of the molecular ion will be described later.

<第2工程S20>
第1工程S10に続き、第2工程S20では、第1工程S10により形成されたバッファ層20上に、第2のイオンを注入したエピタキシャル層を1層以上形成する。エピタキシャル層のそれぞれは、Ge組成比が一定のシリコンゲルマニウムから構成することができる。本実施形態の具体的な態様では、第1のエピタキシャル層31および第2のエピタキシャル層32をこの順に備えるエピタキシャル層30を形成するものとし、図3を参照してさらに詳細に説明する。
<Second step S20>
Following the first step S10, in the second step S20, one or more epitaxial layers into which the second ions are implanted are formed on the buffer layer 20 formed in the first step S10. Each of the epitaxial layers can be made of silicon germanium having a constant Ge composition ratio. In a specific aspect of the present embodiment, the epitaxial layer 30 including the first epitaxial layer 31 and the second epitaxial layer 32 in this order is formed, and will be described in more detail with reference to FIG.

まず、バッファ層20の表面20Aに、例えば、前述のGe組成比αを超えない、Ge組成比をβとするSi(1−β1)Geβ1をエピタキシャル成長させたSi(1−β1)Geβ1層を形成し、第1のエピタキシャル層31′を形成する(図3(A),(B))。(すなわち、β≦αである)。また、Ge組成比βは、バッファ層20のGe組成比の最大値と等しいか、それより大きなGe組成であることが好ましい。なお、Si(1−β1)Geβ1層は、バッファ層と同様にMBE法、GSMBE法、UHV−CVD法、減圧CVD法等を用いて形成することができ、これは以降の第2のエピタキシャル層32′およびSiGeエピタキシャル層40の形成においても同様である。 First, the surface 20A of the buffer layer 20, for example, does not exceed the alpha Ge composition ratio described above, Si (1-β1) is a Ge composition ratio and beta 1 a Ge .beta.1 epitaxially grown Si (1-β1) Ge β1 A layer is formed to form a first epitaxial layer 31 '(FIGS. 3A and 3B). (That is, β 1 ≦ α). Further, the Ge composition ratio β 1 is preferably equal to or larger than the maximum value of the Ge composition ratio of the buffer layer 20. Note that the Si (1-β1) Ge β1 layer can be formed using MBE, GSMBE, UHV-CVD, low-pressure CVD, and the like in the same way as the buffer layer. The same applies to the formation of the layer 32 ′ and the SiGe epitaxial layer 40.

次に、第1のエピタキシャル層31′に第2のイオンを注入し、第2のイオン注入層31aを形成して第1のエピタキシャル層31を形成する(図3(C))。第2のイオン注入は、第1のイオン注入と同様に行うことができ、第1のイオンと第2のイオンとの注入条件(イオン種、加速電圧、ドーズ量等)は同一であっても異なっていてもよい。   Next, second ions are implanted into the first epitaxial layer 31 ′ to form a second ion implanted layer 31a, thereby forming the first epitaxial layer 31 (FIG. 3C). The second ion implantation can be performed in the same manner as the first ion implantation, and the implantation conditions (ion species, acceleration voltage, dose, etc.) of the first ions and the second ions are the same. May be different.

続いて、第1のエピタキシャル層31上に、例えば、前述のGe組成比αを超えない、Ge組成比をβとするSi(1−β2)Geβ2をエピタキシャル成長させたSi(1−β2)Geβ2層を形成し、第2のエピタキシャル層32′を形成する(図3(D))。(すなわち、β≦αである)。なお、Ge組成比βは、第1のエピタキシャル層31のGe組成比βと等しいか、それより大きなGe組成比であることが好ましい。 Subsequently, on the first epitaxial layer 31, for example, does not exceed the alpha Ge composition ratio described above, the Ge composition ratio and β 2 Si (1-β2) a Ge .beta.2 epitaxially grown Si (1-β2) A Ge β2 layer is formed to form a second epitaxial layer 32 ′ (FIG. 3D). (That is, β 2 ≦ α). The Ge composition ratio β 2 is preferably equal to or larger than the Ge composition ratio β 1 of the first epitaxial layer 31.

その後、第2のエピタキシャル層32′に第2のイオンを注入し、第2のイオン注入層32aを形成して第2のエピタキシャル層32を形成する(図3(E))。なお、第1のエピタキシャル層31を形成するときの第2のイオン注入条件と、第2のエピタキシャル層32を形成するときの第2のイオン注入条件とは、同一であっても異なっていてもよく、所望に応じて定めればよい。   Thereafter, second ions are implanted into the second epitaxial layer 32 'to form a second ion implanted layer 32a, thereby forming the second epitaxial layer 32 (FIG. 3E). The second ion implantation conditions for forming the first epitaxial layer 31 and the second ion implantation conditions for forming the second epitaxial layer 32 may be the same or different. It can be determined as desired.

上述のようにして、第2のイオンを注入したエピタキシャル層を1層以上形成することができる。ここで、本実施形態に従う製造方法において、エピタキシャル層の形成は1層のみでもよいし、3層以上であってもよい。詳細を後述するが、貫通転位密度の低減目標に応じて、エピタキシャル層を形成する層数を定めることができる。なお、貫通転位密度をより低減するためには、エピタキシャル層を1層のみ形成するよりは、2層以上(換言すれば複数)形成することが好ましく、3層以上形成することがより好ましい。   As described above, one or more epitaxial layers implanted with the second ions can be formed. Here, in the manufacturing method according to the present embodiment, the epitaxial layer may be formed by only one layer or may be three or more layers. Although details will be described later, the number of layers for forming the epitaxial layer can be determined according to the reduction target of the threading dislocation density. In order to further reduce the threading dislocation density, it is preferable to form two or more layers (in other words, a plurality of layers), more preferably three or more layers, rather than forming only one epitaxial layer.

なお、エピタキシャル層30の各層の厚さ等は、所望に応じて適宜設計することができ、例えば10nm〜1μmとすることができる。また、エピタキシャル層30の合計厚さも、限定を意図するものではないが、例えば1〜3μmとすることができる。   In addition, the thickness of each layer of the epitaxial layer 30 can be suitably designed as desired, and can be, for example, 10 nm to 1 μm. Further, the total thickness of the epitaxial layer 30 is not intended to be limited, but may be, for example, 1 to 3 μm.

<第3工程S30>
上述の第2工程S20に続いて、エピタキシャル層30の最表層30A上に、SiGeエピタキシャル層40を形成する工程S30を行う。SiGeエピタキシャル層40におけるSiGeのGe組成比αは、所望に応じて適宜選択されるが、例えば0.2≦α≦0.5の範囲で適宜選択することができる。SiGeエピタキシャル層40の厚さ等も、所望に応じて適宜設計することができ、例えば10nm〜10μmとすることができる。
<Third step S30>
Subsequent to the second step S20 described above, a step S30 for forming the SiGe epitaxial layer 40 on the outermost layer 30A of the epitaxial layer 30 is performed. The Ge composition ratio α of SiGe in the SiGe epitaxial layer 40 is appropriately selected as desired, but can be appropriately selected within a range of 0.2 ≦ α ≦ 0.5, for example. The thickness and the like of the SiGe epitaxial layer 40 can be appropriately designed as desired, and can be set to, for example, 10 nm to 10 μm.

以上の工程を経ることで、SiGeエピタキシャルウェーハ100を製造することができる。本実施形態に従う製造方法により得られたSiGeエピタキシャルウェーハ100は、貫通転位の密度を従来のSiGeエピタキシャルウェーハよりも低減することができる。以下、かかる効果が得られる作用について、図4を参照しつつ説明する。   By passing through the above process, the SiGe epitaxial wafer 100 can be manufactured. The SiGe epitaxial wafer 100 obtained by the manufacturing method according to the present embodiment can reduce the density of threading dislocations compared to the conventional SiGe epitaxial wafer. In the following, an operation capable of obtaining such an effect will be described with reference to FIG.

図4に示すように、シリコンウェーハ10とバッファ層20とでは格子定数が異なるなるため、上方の層(エピタキシャル層30およびSiGeエピタキシャル層40)を形成するに先立ち、バッファ層20を形成した段階で、バッファ層20内には転位が多数発生する。第1のエピタキシャル層31および第2のエピタキシャル層32を順次形成する段階においても、同様に転位が発生する。発生した転位には、バッファ層20の表面20Aまで到達する転位DTAと、バッファ層20の表面20Aには到達しない転位DTBとがある。バッファ層20の表面20Aまで到達していない転位DTBは、貫通転位の伸展を抑制する領域がなければ、上方の層を形成する時にバッファ層20の表面20Aにまで伸展してしまい、この新たな伸展により表面20Aに発生した貫通転位を起点として、上方の層内に貫通転位が発生するおそれがある。ここで、バッファ層20を形成した時点で、既にバッファ層20の表面20Aにまで到達した貫通転位DTAを消失させることはできないが、バッファ層20の形成後(すなわち、転位発生後)であっても、イオン注入により、バッファ層20の表層部に微視的(ミクロ)には結晶格子が乱れたイオン注入層(結晶改質層でもあり結晶欠陥が形成された領域である)を形成することができる。この結晶改質層(結晶欠陥領域)は、バッファ層20の表面20Aまで到達していない転位DTBがバッファ層20の表面20Aに伸展することを防止するストップ層として機能し、転位DTBの伸展が結晶改質層で抑制されるため、貫通転位の発生を低減できるものと考えられる。 As shown in FIG. 4, since the lattice constants of the silicon wafer 10 and the buffer layer 20 are different, the buffer layer 20 is formed before the upper layers (the epitaxial layer 30 and the SiGe epitaxial layer 40) are formed. Many dislocations are generated in the buffer layer 20. Similarly, dislocations occur in the step of sequentially forming the first epitaxial layer 31 and the second epitaxial layer 32. The generated dislocations, and dislocations D TA reaching the surface 20A of the buffer layer 20, the surface 20A of the buffer layer 20 has a dislocation D TB does not reach. The dislocation D TB that has not reached the surface 20A of the buffer layer 20 extends to the surface 20A of the buffer layer 20 when an upper layer is formed unless there is a region that suppresses the extension of threading dislocations. Starting from threading dislocations generated on the surface 20A due to smooth extension, threading dislocations may occur in the upper layer. Here, at the time of forming the buffer layer 20, can not already be lost threading dislocations D TA that reached the surface 20A of the buffer layer 20, after forming the buffer layer 20 (i.e., after dislocation) met However, by ion implantation, an ion implantation layer (which is also a crystal modification layer and a region where crystal defects are formed) in which the crystal lattice is disordered microscopically (micro) is formed in the surface layer portion of the buffer layer 20. be able to. This crystal modification layer (crystal defect region) functions as a stop layer that prevents the dislocation D TB that has not reached the surface 20A of the buffer layer 20 from extending to the surface 20A of the buffer layer 20, and the dislocation D TB It is considered that the occurrence of threading dislocations can be reduced because extension is suppressed in the crystal modification layer.

しかしながら、本発明者の検討によると、バッファ層20に第1のイオン注入層20aを設けただけでは、上述の転位の伸展抑制効果が十分ではないことが確認された。そこで、バッファ層20上に第2のイオン注入層を有するエピタキシャル層30を設けることにより、第2のイオン注入層(31a,32a)によって領域20cよりも上方において発生した貫通転位の伸展を再度抑止して、貫通転位密度をより低減できることを知見したのである。この効果を得るためには、第2のイオン注入層を含むエピタキシャル層を1層設けるだけでも得られるが、より確実にこの効果を得るためには第2のイオン注入層を形成したエピタキシャル層を2層以上設けることが好ましい。第1のエピタキシャル層31のSiGeエピタキシャル層40側の転位に対しても、エピタキシャル層32によって転位の進展を止めることができる。   However, according to the study of the present inventors, it was confirmed that the dislocation extension suppressing effect described above is not sufficient only by providing the buffer layer 20 with the first ion implantation layer 20a. Therefore, by providing the epitaxial layer 30 having the second ion implantation layer on the buffer layer 20, the extension of threading dislocations generated above the region 20c by the second ion implantation layer (31a, 32a) is again suppressed. Thus, it has been found that the threading dislocation density can be further reduced. In order to obtain this effect, it is possible to obtain only one epitaxial layer including the second ion implantation layer, but in order to obtain this effect more reliably, the epitaxial layer in which the second ion implantation layer is formed is provided. Two or more layers are preferably provided. Even with respect to the dislocation of the first epitaxial layer 31 on the SiGe epitaxial layer 40 side, the dislocation progress can be stopped by the epitaxial layer 32.

以下で、本実施形態において注入するイオンについてより具体的に説明する。第1のイオン注入層20aの形成する際、注入するイオン種や注入条件は特に制限されず、モノマーイオンおよび分子イオンを用いることができる。ここで、第1工程S10において注入する第1のイオンと、第2工程S20において注入する第2のイオンとのいずれか一方または両方が分子イオンであることが好ましく、両工程共に分子イオンを注入することがより好ましい。なお、この場合、第1工程および第2工程のそれぞれで注入する分子イオンの注入条件は同じであっても異なっていてもよい。   Hereinafter, ions to be implanted in the present embodiment will be described more specifically. When the first ion implantation layer 20a is formed, the ion species to be implanted and the implantation conditions are not particularly limited, and monomer ions and molecular ions can be used. Here, it is preferable that one or both of the first ions implanted in the first step S10 and the second ions implanted in the second step S20 are molecular ions. In both steps, molecular ions are implanted. More preferably. In this case, the implantation conditions of the molecular ions implanted in each of the first step and the second step may be the same or different.

まず、モノマーイオンの注入については、一般的な大電流型イオン注入装置等により行うことができる。バッファ層およびエピタキシャル層の組成や厚み等の形成条件にも依存するが、例えば、モノマーイオンの加速電圧を10keV/atom以上100keV/atom以下、ドーズ量を1×1013atoms/cm以上1×1016atoms/cm以下とすることで、各層に転位の伸展を止めることのできるイオン注入層を形成することができる。 First, monomer ion implantation can be performed by a general large current ion implantation apparatus or the like. Although depending on the formation conditions such as the composition and thickness of the buffer layer and the epitaxial layer, for example, the acceleration voltage of monomer ions is 10 keV / atom to 100 keV / atom and the dose is 1 × 10 13 atoms / cm 2 to 1 × By setting it to 10 16 atoms / cm 2 or less, an ion-implanted layer that can stop dislocation extension can be formed in each layer.

また、分子イオンについて、例えば日新イオン機器社より市販のCLARIS(登録商標)などを分子イオン発生装置として用いることができるのは既述のとおりである。そして、イオン化させる分子は特に限定されないが、水素、ヘリウム、炭素、シリコンおよびゲルマニウムからなる群より選択される1以上の元素から構成されたものを用いることが好ましいのも既述のとおりである。ここで、イオン化が可能な炭素源化合物としては、エタン、メタンなどを用いることができる。例えばシクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなる分子イオンを生成することができる。また、例えばメチルシラン(CSiH)を材料ガスとすれば、炭素、シリコンおよび水素からなる分子イオンを生成することができる。シリコンゲルマニウム水素化物を材料ガスとすれば、シリコン、ゲルマニウムおよび水素からなる分子イオンを生成することができる。なお、炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズの分子イオンビームを制御し易いためである。 As described above, as molecular ions, for example, CLARIS (registered trademark) commercially available from Nissin Ion Instruments Co., Ltd. can be used as a molecular ion generator. The molecules to be ionized are not particularly limited, but as described above, it is preferable to use those composed of one or more elements selected from the group consisting of hydrogen, helium, carbon, silicon, and germanium. Here, ethane, methane, or the like can be used as the ionizable carbon source compound. For example, when cyclohexane (C 6 H 12 ) is used as a material gas, molecular ions composed of carbon and hydrogen can be generated. For example, when methylsilane (CSiH 6 ) is used as a material gas, molecular ions composed of carbon, silicon, and hydrogen can be generated. If silicon germanium hydride is used as a material gas, molecular ions composed of silicon, germanium and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) generated from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ), or the like. . This is because it is easy to control a small-sized molecular ion beam.

分子イオンをバッファ層20′に注入する場合、バッファ層20′の表層部の所定領域に、分子イオンの構成元素が局所的に固溶して存在する領域が形成され、バッファ層20が得られる。この局所的な固溶領域を形成することにより、第1のイオン注入層20aが形成されると、貫通転位密度の低減に特に有効であると本発明者は考えている。以下、バッファ層20′への分子イオン注入を例に説明するが、分子イオンを第1のエピタキシャル層31または第2のエピタキシャル層32に注入する場合も、同様の効果が得られる。   When molecular ions are implanted into the buffer layer 20 ′, a region in which constituent elements of molecular ions are locally dissolved is formed in a predetermined region of the surface layer portion of the buffer layer 20 ′, and the buffer layer 20 is obtained. . The present inventor believes that when the first ion implantation layer 20a is formed by forming this local solid solution region, it is particularly effective in reducing the threading dislocation density. Hereinafter, molecular ion implantation into the buffer layer 20 ′ will be described as an example, but the same effect can be obtained when molecular ions are implanted into the first epitaxial layer 31 or the second epitaxial layer 32.

バッファ層20の表面20Aから分子イオンを注入する場合、分子イオンの構成元素はバッファ層20の表層部に固溶する。一方、バッファ層20の表面からモノマーイオンを注入する場合、加速電圧を低くしたとしても、モノマーイオンの構成元素は、分子イオンを注入する場合に比べればバッファ層20の奥深くに侵入する。すなわち、モノマーイオン注入に比べて、分子イオン注入ではバッファ層20の表層部にイオン注入を行うことができる。その結果、注入後の分子イオンの構成元素をバッファ層20の表層部に浅く、かつ、局所的に固溶させることができる。この観点から、本実施形態において、分子イオン注入はモノマーイオン注入より好ましいのである。分子イオンの注入により第1のイオン注入層20aをバッファ層20の表面近傍に形成することができるため、SiGeエピタキシャル層40の表面に進展する貫通転位密度をより低減することができ、好ましい。   When molecular ions are implanted from the surface 20 </ b> A of the buffer layer 20, the constituent elements of the molecular ions are dissolved in the surface layer portion of the buffer layer 20. On the other hand, when monomer ions are implanted from the surface of the buffer layer 20, even if the acceleration voltage is lowered, the constituent elements of the monomer ions penetrate deeper into the buffer layer 20 than when molecular ions are implanted. That is, compared with monomer ion implantation, ion implantation can be performed on the surface layer portion of the buffer layer 20 by molecular ion implantation. As a result, the constituent elements of the molecular ions after implantation can be shallowly and locally dissolved in the surface layer portion of the buffer layer 20. From this viewpoint, in this embodiment, molecular ion implantation is preferable to monomer ion implantation. Since the first ion implantation layer 20a can be formed near the surface of the buffer layer 20 by molecular ion implantation, the threading dislocation density that propagates to the surface of the SiGe epitaxial layer 40 can be further reduced, which is preferable.

なお、二次イオン質量分析法(SIMS:Secondary Iron Mass Spectrometry)により、バッファ層20の厚み方向における濃度プロファイルを測定することができ、SIMSにより得られるプロファイルでは、分子イオンの加速電圧およびイオン種にも依存するが、モノマーイオン注入の場合に比べて極めてシャープ(即ち、半値幅が100nm以下程度に小さくなる)になり、照射された構成元素が局所的に存在する領域の厚みは、概ね500nm以下(例えば50〜400nm程度)となる。この結果、分子イオン注入により、第1のイオン注入層20aを、バッファ層20の表面から100nm以内に形成できる。   In addition, the concentration profile in the thickness direction of the buffer layer 20 can be measured by secondary ion mass spectrometry (SIMS), and in the profile obtained by SIMS, the acceleration voltage and ion species of molecular ions are However, the thickness of the region where the irradiated constituent elements are locally present is approximately 500 nm or less, which is extremely sharp compared to the case of monomer ion implantation (that is, the half-value width is reduced to about 100 nm or less). (For example, about 50 to 400 nm). As a result, the first ion implantation layer 20a can be formed within 100 nm from the surface of the buffer layer 20 by molecular ion implantation.

以上の点から、第1のイオン注入層20aをバッファ層20の表面20A近傍に形成するために、分子イオンを注入する場合には、バッファ層20の表面20Aから100nm以下の範囲内に分子イオンを注入することが本実施形態において好ましい。すなわち、分子イオンの注入飛程が100nm以内となるように、分子イオンの注入条件を設定することが好ましい。この目的のため、例えば分子イオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下とすることができる。分子イオンを第1のエピタキシャル層31′または第2のエピタキシャル層32′に注入する場合も、同様である。 From the above points, when molecular ions are implanted in order to form the first ion implantation layer 20a in the vicinity of the surface 20A of the buffer layer 20, the molecular ions are within a range of 100 nm or less from the surface 20A of the buffer layer 20. Is preferably injected in this embodiment. That is, it is preferable to set the molecular ion implantation conditions so that the molecular ion implantation range is within 100 nm. For this purpose, for example, when C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) is used as the molecular ion, the acceleration voltage per carbon atom is preferably more than 0 keV / atom and not more than 50 keV / atom, preferably Can be 40 keV / atom or less. The same applies to the case where molecular ions are implanted into the first epitaxial layer 31 'or the second epitaxial layer 32'.

ここで、分子イオンを構成する原子数は2〜50個、好ましくは20個以下、より好ましくは10個以下で適宜設定することができ、後述する実施例においては、原子数7個のCを用いた。原子数の調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、分子イオンの原子数は、四重極高周波電界による質量分析またはタイムオブフライト質量分析により求めることができる。 Here, the number of atoms constituting the molecular ion can be appropriately set to 2 to 50, preferably 20 or less, more preferably 10 or less. In the examples described later, C 2 having 7 atoms. using H 5. The number of atoms can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like. In addition, the number of atoms of molecular ions can be determined by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry.

なお、分子イオンのドーズ量は、イオン照射時間を制御することにより調整することができる。分子イオンが炭素を構成元素に含む場合、ドーズ量は、1×1013atoms/cm以上とすることができる。 The dose of molecular ions can be adjusted by controlling the ion irradiation time. When molecular ions contain carbon as a constituent element, the dose can be set to 1 × 10 13 atoms / cm 2 or more.

ここで、本実施形態に従う製造方法において、以下の工程をさらに含むことができる。   Here, the manufacturing method according to the present embodiment may further include the following steps.

図5(A)〜(D)に示すように、第1のイオンの注入に先立ち、バッファ層20の表面20Aに第1の酸化膜21を形成してもよい。第1の酸化膜21は、バッファ層20の表面20Aを熱酸化することにより形成することができる。第1の酸化膜21により、バッファ層20の表面20Aを保護することができると共に、第1のイオンの注入深さを調整することができる。第1のイオンの注入後には、所望に応じてエッチング等により第1の酸化膜21を除去してもよい。図示しないが、図4(A)〜(D)と同様に、第2のイオンの注入に先立ち、エピタキシャル層の各層の表面に第2の酸化膜を形成してもよいし、第2のイオン注入後に第2の酸化膜を除去してもよい。   As shown in FIGS. 5A to 5D, the first oxide film 21 may be formed on the surface 20A of the buffer layer 20 prior to the implantation of the first ions. The first oxide film 21 can be formed by thermally oxidizing the surface 20A of the buffer layer 20. The first oxide film 21 can protect the surface 20A of the buffer layer 20 and adjust the implantation depth of the first ions. After the implantation of the first ions, the first oxide film 21 may be removed by etching or the like as desired. Although not shown, a second oxide film may be formed on the surface of each layer of the epitaxial layer prior to the implantation of the second ions, as in FIGS. 4A to 4D. The second oxide film may be removed after the implantation.

また、図5(E)に示すように、第1のイオンを注入した後、熱処理を行ってもよく、図示しないが、図5(E)と同様に、第2のイオンを注入した後、熱処理を行ってもよい。なお、図5では上記酸化膜21を形成する工程を含めて一連の工程として図示しているが、本実施形態においては、両工程のいずれか一方のみを行ってもよいし、両工程を行わなくてもよい。   Further, as shown in FIG. 5E, heat treatment may be performed after the first ions are implanted. Although not shown, after the second ions are implanted, as shown in FIG. Heat treatment may be performed. In FIG. 5, a series of steps including the step of forming the oxide film 21 is illustrated. However, in the present embodiment, only one of both steps may be performed, or both steps are performed. It does not have to be.

(シリコンゲルマニウムエピタキシャルウェーハ)
次に、上記製造方法により得られるシリコンゲルマニウムエピタキシャルウェーハ100について説明する。前述の製造方法の実施形態と重複する構成については、同一の符号を付して説明を省略する。
(Silicon germanium epitaxial wafer)
Next, the silicon germanium epitaxial wafer 100 obtained by the above manufacturing method will be described. About the structure which overlaps with embodiment of the above-mentioned manufacturing method, the same code | symbol is attached | subjected and description is abbreviate | omitted.

SiGeエピタキシャルウェーハ100は、図3(F)に示すように、シリコンウェーハ10と、該シリコンウェーハ10表面に設けられた、第1のイオン注入層20aを含むバッファ層20と、バッファ層20上に設けられた、第2のイオン注入層(例えば既述の第2のイオン注入層31a,32a)を少なくとも1つ含むエピタキシャル層30と、該エピタキシャル層30上に設けられたシリコンゲルマニウムエピタキシャル層40と、を有する。   As shown in FIG. 3F, the SiGe epitaxial wafer 100 includes a silicon wafer 10, a buffer layer 20 including a first ion implantation layer 20a provided on the surface of the silicon wafer 10, and a buffer layer 20. An epitaxial layer 30 including at least one second ion-implanted layer (for example, the aforementioned second ion-implanted layers 31a and 32a), and a silicon germanium epitaxial layer 40 provided on the epitaxial layer 30; Have.

貫通転位の密度を低減するために、エピタキシャル層30が前記第2のイオン注入層を複数含むことがより好ましい。   In order to reduce the density of threading dislocations, it is more preferable that the epitaxial layer 30 includes a plurality of the second ion implantation layers.

ここで、前述のとおり、「イオン注入層」を「結晶改質領域」、あるいは「結晶欠陥領域」と言い換えることもできる。なお、第1および第2のイオン注入層において、結晶欠陥が形成されているか否かについては、以下の手法により確認することができる。まず、シリコンゲルマニウムエピタキシャルウェーハを斜めに研磨加工したサンプルを作成し、断面方向からCL(Cathode Luminescence;カソードルミネッセンス)法を行い、CLスペクトルを取得する。このCLスペクトルから、バッファ層20およびエピタキシャル層30内に形成した結晶欠陥の有無を測定することができる。CL法とは、試料に電子線を照射した際に放出される光を検出する手法であり、伝導帯の底付近から価電子帯の頂上付近への遷移を検出して、結晶欠陥を測定する方法である。高ドーズの注入条件で分子イオンを注入した場合には、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて結晶欠陥の観察を行うこともできる。   Here, as described above, the “ion implantation layer” can also be referred to as a “crystal modification region” or a “crystal defect region”. Note that whether or not crystal defects are formed in the first and second ion-implanted layers can be confirmed by the following method. First, a sample obtained by obliquely polishing a silicon germanium epitaxial wafer is prepared, and a CL (Cathode Luminescence) method is performed from the cross-sectional direction to acquire a CL spectrum. From this CL spectrum, the presence or absence of crystal defects formed in the buffer layer 20 and the epitaxial layer 30 can be measured. The CL method is a method for detecting light emitted when a sample is irradiated with an electron beam, and detects a crystal defect by detecting a transition from the vicinity of the bottom of the conduction band to the vicinity of the top of the valence band. Is the method. When molecular ions are implanted under high dose implantation conditions, crystal defects can be observed using a transmission electron microscope (TEM).

(発明例1)
CZ単結晶シリコンインゴットから得たi型シリコンウェーハ(直径:8インチ、厚さ:725μm、酸素濃度:1.1×1014atoms/cm)を用意した。次に、厚み方向にGe組成比xを傾斜させたSi(1−x)Ge組成傾斜バッファ層をCVD法によりエピタキシャル成長させた。エピタキシャル成長条件は以下のとおりである。キャリアガス:水素ガス、原料ガス:SiHおよびGeH、チャンバー圧力:10〜100Torr、温度:400〜550℃、厚さ:1μm。なお、Ge組成比xについては、シリコンウェーハ側をx=0.02とし、x=0.3まで増加させた。
(Invention Example 1)
An i-type silicon wafer (diameter: 8 inches, thickness: 725 μm, oxygen concentration: 1.1 × 10 14 atoms / cm 3 ) obtained from a CZ single crystal silicon ingot was prepared. Next, a Si (1-x) Ge x composition gradient buffer layer having a Ge composition ratio x inclined in the thickness direction was epitaxially grown by a CVD method. The epitaxial growth conditions are as follows. Carrier gas: hydrogen gas, source gas: SiH 4 and GeH 4 , chamber pressure: 10 to 100 Torr, temperature: 400 to 550 ° C., thickness: 1 μm. The Ge composition ratio x was increased to x = 0.3 with x = 0.02 on the silicon wafer side.

次に、日新イオン機器より市販のCLARIS(登録商標)を用いて、シクロヘキサンよりCを生成して、Si(1−x)Ge組成傾斜バッファ層の表面に注入した。注入条件は、炭素1原子当りの加速電圧を20keV/atom、ドーズ量6.0×1013atoms/cmとした。 Next, C 2 H 5 was generated from cyclohexane using a commercially available CLARIS (registered trademark) from Nissin Ion Instruments, and injected into the surface of the Si (1-x) Ge x composition gradient buffer layer. The implantation conditions were an acceleration voltage per carbon atom of 20 keV / atom and a dose of 6.0 × 10 13 atoms / cm 2 .

さらに、Si(1−x)Ge組成傾斜バッファ層上にゲルマニウム組成比が0.3の、第1のSi0.7Ge0.3エピタキシャル層をCVD法によりエピタキシャル成長させた。エピタキシャル成長条件は以下のとおりである。キャリアガス:水素ガス、原料ガス:SiHおよびGeH、チャンバー圧力:50Torr、温度:450℃、厚さ:300nm。 Further, a first Si 0.7 Ge 0.3 epitaxial layer having a germanium composition ratio of 0.3 was epitaxially grown on the Si (1-x) Ge x composition gradient buffer layer by a CVD method. The epitaxial growth conditions are as follows. Carrier gas: hydrogen gas, source gas: SiH 4 and GeH 4 , chamber pressure: 50 Torr, temperature: 450 ° C., thickness: 300 nm.

前述のSi(1−x)Ge組成傾斜バッファ層への分子イオン注入と同様に、上記第1のSi0.7Ge0.3エピタキシャル層にCを注入した。注入条件は、炭素1原子当りの加速電圧を20keV/atom、ドーズ量4.0×1013atoms/cmとした。 Similar to the molecular ion implantation into the Si (1-x) Ge x composition gradient buffer layer, C 2 H 5 was implanted into the first Si 0.7 Ge 0.3 epitaxial layer. The implantation conditions were an acceleration voltage per carbon atom of 20 keV / atom and a dose of 4.0 × 10 13 atoms / cm 2 .

次いで、第1のSi0.7Ge0.3エピタキシャル層上にゲルマニウム組成比が0.3の、第2のSi0.7Ge0.3エピタキシャル層をCVD法によりエピタキシャル成長させた。エピタキシャル成長条件は以下のとおりである。キャリアガス:水素ガス、原料ガス:SiHおよびGeH、チャンバー圧力:50Torr、温度:450℃、厚さ:400nm。 Next, a second Si 0.7 Ge 0.3 epitaxial layer having a germanium composition ratio of 0.3 was epitaxially grown on the first Si 0.7 Ge 0.3 epitaxial layer by a CVD method. The epitaxial growth conditions are as follows. Carrier gas: hydrogen gas, source gas: SiH 4 and GeH 4 , chamber pressure: 50 Torr, temperature: 450 ° C., thickness: 400 nm.

前述のSi(1−x)Ge組成傾斜バッファ層への分子イオン注入と同様に、上記第2のSi0.7Ge0.3エピタキシャル層にCを注入した。注入条件は、炭素1原子当りの加速電圧を20keV/atom、ドーズ量3.0×1013atoms/cmとした。 Similar to the molecular ion implantation into the Si (1-x) Ge x composition gradient buffer layer described above, C 2 H 5 was implanted into the second Si 0.7 Ge 0.3 epitaxial layer. The implantation conditions were an acceleration voltage per carbon atom of 20 keV / atom and a dose of 3.0 × 10 13 atoms / cm 2 .

最後に、ゲルマニウム組成比が0.3の、第3のSi0.7Ge0.3エピタキシャル層をCVD法によりエピタキシャル成長させた。エピタキシャル成長条件は以下のとおりである。キャリアガス:水素ガス、原料ガス:SiHおよびGeH、チャンバー圧力:50Torr、温度:670℃、厚さ:4μm。こうして、発明例1にかかるSiGeエピタキシャルウェーハを作製した。 Finally, a third Si 0.7 Ge 0.3 epitaxial layer having a germanium composition ratio of 0.3 was epitaxially grown by a CVD method. The epitaxial growth conditions are as follows. Carrier gas: hydrogen gas, source gas: SiH 4 and GeH 4 , chamber pressure: 50 Torr, temperature: 670 ° C., thickness: 4 μm. Thus, the SiGe epitaxial wafer according to Invention Example 1 was produced.

(発明例2,3)
発明例1と同一条件で、発明例2,3にかかるSiGeエピタキシャルウェーハを作製した。
(Invention Examples 2 and 3)
Under the same conditions as Invention Example 1, SiGe epitaxial wafers according to Invention Examples 2 and 3 were produced.

(比較例1〜3)
発明例1において、Si(1−x)Ge組成傾斜バッファ層へCの分子イオンを注入したことに代えて、水素イオンを20keV、2×1016atoms/cmの条件で注入し、さらに、第1および第2のSi0.7Ge0.3エピタキシャル層を形成しなかった以外は、発明例1と同様にSiGeエピタキシャルウェーハを作製し、それぞれ比較例1〜3とした。
(Comparative Examples 1-3)
In Invention Example 1, instead of implanting C 2 H 5 molecular ions into the Si (1-x) Ge x composition gradient buffer layer, hydrogen ions were implanted under the conditions of 20 keV and 2 × 10 16 atoms / cm 2. Further, except that the first and second Si 0.7 Ge 0.3 epitaxial layers were not formed, SiGe epitaxial wafers were produced in the same manner as in Invention Example 1, and were designated as Comparative Examples 1 to 3, respectively.

(貫通転位密度の評価)
発明例1〜3および比較例1〜3のそれぞれのSiGeエピタキシャルウェーハに対して、ライトエッチング後にSiGeエピタキシャル層表面を光学顕微鏡観察することにより、エピタキシャルウェーハ表面へ貫通した欠陥の密度を評価した。観察箇所は、SiGeエピタキシャルウェーハの(1)ウェーハ中心部、(2)ウェーハ中心とウェーハ端との中心部、(3)ウェーハ端から5mm内側部の3箇所とした。この(1)〜(3)のそれぞれの位置で観察された密度の平均値を表1に示す。
(Evaluation of threading dislocation density)
For each of the SiGe epitaxial wafers of Invention Examples 1 to 3 and Comparative Examples 1 to 3, the surface of the SiGe epitaxial layer was observed with an optical microscope after light etching, thereby evaluating the density of defects penetrating into the epitaxial wafer surface. The observation locations were (1) the wafer center of the SiGe epitaxial wafer, (2) the center between the wafer center and the wafer edge, and (3) the three locations 5 mm inside from the wafer edge. Table 1 shows the average values of the densities observed at the respective positions (1) to (3).

Figure 0006493197
Figure 0006493197

表1から明らかなように、発明例1〜3では、比較例1〜3に比べて貫通転位の密度を顕著に低減できたことが確認された。   As is apparent from Table 1, it was confirmed that the density of threading dislocations could be significantly reduced in Invention Examples 1 to 3 compared to Comparative Examples 1 to 3.

本発明によれば、貫通転位を抑制することのできるシリコンゲルマニウムエピタキシャルウェーハの製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the silicon germanium epitaxial wafer which can suppress a threading dislocation can be provided.

10 シリコンウェーハ
10A シリコンウェーハの表面
20 バッファ層
20A バッファ層の表面
20a 結晶欠陥領域
30 エピタキシャル層
31 第1のエピタキシャル層
32 第2のエピタキシャル層
40 シリコンゲルマニウムエピタキシャル層
100 シリコンゲルマニウムエピタキシャルウェーハ
TA 貫通転位
TB 貫通転位
10 silicon wafer 10A silicon wafer surface 20 buffer layer 20A buffer layer surface 20a crystal defect region 30 epitaxial layer 31 first epitaxial layer 32 second epitaxial layer 40 silicon germanium epitaxial layer 100 silicon germanium epitaxial wafer D TA threading dislocation D TB threading dislocation

Claims (14)

シリコンウェーハ表面に、バッファ層を形成した後、前記バッファ層の表層部に第1のイオンを注入して第1のイオン注入層を形成する第1工程と、
前記第1のイオン注入層が形成されたバッファ層上に1層以上のエピタキシャル層を形成し、前記エピタキシャル層のそれぞれの表層部に第2のイオンを注入して第2のイオン注入層を形成する第2工程と、
前記エピタキシャル層の最表層上に、シリコンゲルマニウムエピタキシャル層を形成する第3工程と、を含むことを特徴とするシリコンゲルマニウムエピタキシャルウェーハの製造方法。
A first step of forming a first ion implantation layer by implanting a first ion into a surface layer portion of the buffer layer after forming a buffer layer on the surface of the silicon wafer;
One or more epitaxial layers are formed on the buffer layer on which the first ion-implanted layer is formed, and second ions are implanted into each surface layer portion of the epitaxial layer to form a second ion-implanted layer. A second step of forming ;
And a third step of forming a silicon germanium epitaxial layer on the outermost layer of the epitaxial layer. A method for producing a silicon germanium epitaxial wafer, comprising:
前記第2工程において、前記エピタキシャル層を2層以上形成する、請求項1に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   2. The method for producing a silicon germanium epitaxial wafer according to claim 1, wherein in the second step, two or more epitaxial layers are formed. 前記第1のイオンおよび前記第2のイオンのいずれか一方または両方が分子イオンである、請求項1または2に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   The method for producing a silicon germanium epitaxial wafer according to claim 1 or 2, wherein one or both of the first ions and the second ions are molecular ions. 前記分子イオンが、水素、ヘリウム、炭素、シリコンおよびゲルマニウムからなる群より選択される1以上の元素から構成される、請求項3に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   The method for producing a silicon germanium epitaxial wafer according to claim 3, wherein the molecular ions are composed of one or more elements selected from the group consisting of hydrogen, helium, carbon, silicon, and germanium. 前記分子イオンは構成元素として炭素及び水素を含む、請求項3に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。  The method for producing a silicon germanium epitaxial wafer according to claim 3, wherein the molecular ions include carbon and hydrogen as constituent elements. 前記第1工程において、前記第1のイオンの注入に先立ち、前記バッファ層表面に第1の酸化膜を形成する、請求項1〜のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 In the first step, the first prior to the implantation of ions to form a first oxide film on the buffer layer surface, the manufacturing method of the silicon germanium epitaxial wafer according to any one of claims 1 to 5 . 前記第1工程において、前記第1のイオンを注入した後、熱処理を行う、請求項1〜のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 Wherein in the first step, after implanting the first ions, a heat treatment method of manufacturing a silicon-germanium epitaxial wafer according to any one of claims 1-6. 前記第2工程において、前記第2のイオンの注入に先立ち、前記エピタキシャル層表面に第2の酸化膜を形成する、請求項1〜のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 In the second step, the prior injection of the second ion, the second oxide film is formed on the epitaxial layer surface, the manufacturing method of the silicon germanium epitaxial wafer according to any one of claims 1-7 . 前記第2工程において、前記第2のイオンを注入した後、熱処理を行う、請求項1〜のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 In the second step, the after second implanting ions, a heat treatment method of the silicon germanium epitaxial wafer according to any one of claims 1-8. 前記バッファ層は、シリコンゲルマニウムからなるエピタキシャル層である、請求項1〜のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 The buffer layer is an epitaxial layer of silicon germanium, a manufacturing method of the silicon germanium epitaxial wafer according to any one of claims 1-9. 前記バッファ層は、厚み方向にGe組成比x(0<x≦0.5)を傾斜させたSi(1-x)Gex組成傾斜層である、請求項1〜9のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 10. The buffer layer according to claim 1, wherein the buffer layer is a Si (1-x) Ge x composition gradient layer in which a Ge composition ratio x (0 <x ≦ 0.5) is inclined in a thickness direction. The manufacturing method of the silicon germanium epitaxial wafer of description. 前記エピタキシャル層のそれぞれは、Ge組成比が一定のシリコンゲルマニウムからなる、請求項1〜11のいずれか1項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 Each of the epitaxial layers, Ge composition ratio consists constant of the silicon germanium, method for manufacturing a silicon-germanium epitaxial wafer according to any one of claims 1 to 11. シリコンウェーハと、
該シリコンウェーハ表面に設けられた、第1のイオン注入層を含むバッファ層と、
前記バッファ層上に設けられた、第2のイオン注入層を少なくとも1つ含むエピタキシャル層と、
前記エピタキシャル層上に設けられたシリコンゲルマニウムエピタキシャル層と、を有し、
前記エピタキシャル層が複数層設けられ、前記エピタキシャル層のそれぞれが前記第2のイオン注入層を含み、
前記第1のイオン注入層は前記バッファ層の表層部に設けられ、
前記第2のイオン注入層のそれぞれが前記複数層の前記エピタキシャル層のそれぞれの表層部に設けられることを特徴とするシリコンゲルマニウムエピタキシャルウェーハ。
Silicon wafers,
A buffer layer including a first ion implantation layer provided on the surface of the silicon wafer;
An epitaxial layer provided on the buffer layer and including at least one second ion implantation layer;
Have a, a silicon-germanium epitaxial layer provided on the epitaxial layer,
A plurality of the epitaxial layers are provided, and each of the epitaxial layers includes the second ion implantation layer,
The first ion implantation layer is provided on a surface layer of the buffer layer;
The silicon-germanium epitaxial wafer, each of the second ion implantation layer is characterized Rukoto provided in each of the surface layer portion of the epitaxial layer of the plural layers.
前記第1及び第2のイオン注入層の少なくともいずれかの厚み方向の炭素濃度プロファイルの半値幅が100nm以下である、請求項13に記載のシリコンゲルマニウムエピタキシャルウェーハ。  The silicon germanium epitaxial wafer according to claim 13, wherein a half-value width of a carbon concentration profile in a thickness direction of at least one of the first and second ion implantation layers is 100 nm or less.
JP2015247938A 2015-12-18 2015-12-18 Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer Active JP6493197B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015247938A JP6493197B2 (en) 2015-12-18 2015-12-18 Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015247938A JP6493197B2 (en) 2015-12-18 2015-12-18 Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2017112338A JP2017112338A (en) 2017-06-22
JP6493197B2 true JP6493197B2 (en) 2019-04-03

Family

ID=59081053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247938A Active JP6493197B2 (en) 2015-12-18 2015-12-18 Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer

Country Status (1)

Country Link
JP (1) JP6493197B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6801682B2 (en) * 2018-02-27 2020-12-16 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer and manufacturing method of semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3273037B2 (en) * 1999-10-12 2002-04-08 株式会社日立製作所 Method for manufacturing heterostructure semiconductor multilayer thin film
JP3933405B2 (en) * 2001-03-06 2007-06-20 シャープ株式会社 Semiconductor substrate, semiconductor device and manufacturing method thereof
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
JP2004342819A (en) * 2003-05-15 2004-12-02 Toshiba Ceramics Co Ltd Semiconductor substrate and its producing process
JP2005093797A (en) * 2003-09-18 2005-04-07 Sharp Corp Semiconductor substrate and its manufacturing method
US7030002B2 (en) * 2004-02-17 2006-04-18 Sharp Laboratories Of America, Inc. Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
US7241670B2 (en) * 2004-09-07 2007-07-10 Sharp Laboratories Of America, Inc Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
GB0424290D0 (en) * 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure

Also Published As

Publication number Publication date
JP2017112338A (en) 2017-06-22

Similar Documents

Publication Publication Date Title
US8383495B2 (en) Semiconductor layer structure and method for fabricating a semiconductor layer structure
JP4582487B2 (en) SiGe on insulator substrate material
TWI514558B (en) Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP2004363592A (en) Method of forming substantially relaxed, high-quality sige-on-insulator substrate material, substrate material, and hetero structure
US20140033981A1 (en) MOCVD for Growing III-V Compound Semiconductors on Silicon Substrates
JP2006032962A (en) METHOD OF FORMING RELAXED SiGe LAYER
JP2005528795A (en) Formation of lattice-matched semiconductor substrates
US8008181B2 (en) Propagation of misfit dislocations from buffer/Si interface into Si
JP2008519428A (en) Method for growing strained layers
US20190221481A1 (en) Methods for Splitting Semiconductor Devices and Semiconductor Device
JP6493197B2 (en) Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer
JP6229258B2 (en) Bonded wafer manufacturing method and bonded wafer
JP2007288165A (en) Method of producing strain relaxing buffer layer, and laminated product with strain relaxing buffer layer
CN111902911B (en) Method for manufacturing semiconductor epitaxial wafer and method for manufacturing semiconductor device
JP6686419B2 (en) Silicon germanium epitaxial wafer manufacturing method and silicon germanium epitaxial wafer
CN108885998B (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP2012054427A (en) Method of manufacturing compound semiconductor
JP5109912B2 (en) Semiconductor device manufacturing method, semiconductor device
JP6265291B2 (en) Bonded wafer manufacturing method and bonded wafer
JP2020025056A (en) Method for manufacturing group III nitride semiconductor and ion implantation apparatus
US6838395B1 (en) Method for fabricating a semiconductor crystal
JPH08288215A (en) Manufacture of semiconductor substrate and semiconductor substrate
JP2005093797A (en) Semiconductor substrate and its manufacturing method
JPH08288214A (en) Manufacture of semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6493197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250