JPH02234422A - Method of suppressing auto doping - Google Patents

Method of suppressing auto doping

Info

Publication number
JPH02234422A
JPH02234422A JP5556489A JP5556489A JPH02234422A JP H02234422 A JPH02234422 A JP H02234422A JP 5556489 A JP5556489 A JP 5556489A JP 5556489 A JP5556489 A JP 5556489A JP H02234422 A JPH02234422 A JP H02234422A
Authority
JP
Japan
Prior art keywords
layer
antimony
imbedded
epitaxial layer
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5556489A
Other languages
Japanese (ja)
Inventor
Masakazu Muroyama
雅和 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5556489A priority Critical patent/JPH02234422A/en
Publication of JPH02234422A publication Critical patent/JPH02234422A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To reduce auto doping to an epitaxial layer by a method wherein antimony is included in an imbedded layer containing arsenic as impurities to grow an epitaxial layer on the imbedded layer. CONSTITUTION:Arsenic (As) being n-type impurity is doped on a silicon substrate 1 to form an imbedded layer 2, and then by ion implanting antimony (Sb) on the surface of the imbedded layer 2 an antimony implantation layer 2a is formed over the imbedded layer 2. Then with annealing performed antimony is activated as well as crystals are restored to grow an epitaxial layer 3 with low impurities concentration on the imbedded layer 2 formed with the antimony implantation layer 2a. The epitaxial layer 3 thus formed is a layer having low impurities concentration but arsenic does not mix into the underlying imbedded layer 2 thereby suppressing auto doping.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、エビタキシー技術における才一トドーピング
抑制方法に関し、更に詳しくは、不純物を含有する埋込
み層上にエピタキシャル層を形成する場合のオートドー
ピング抑制方法に係るものである。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method for suppressing autodoping in epitaxy technology, and more specifically to autodoping when an epitaxial layer is formed on a buried layer containing impurities. This relates to a suppression method.

[発明の概要] 本発明は、オートドーピング抑制方法において、ヒ素(
As,)を不純物として含有する埋込み層上部にアンチ
モン(Sb)を含有させ、該埋込み層上にエピタキシャ
ル層を成長させることにより、埋込み層中の不純物の蒸
発や溶出を抑えエピタキシャル層へのオートドーピング
を防止するようにしたものである。
[Summary of the Invention] The present invention provides a method for suppressing arsenic (
By incorporating antimony (Sb) in the upper part of the buried layer containing As, ) as an impurity and growing an epitaxial layer on the buried layer, evaporation and elution of impurities in the buried layer are suppressed and auto-doping to the epitaxial layer is achieved. It is designed to prevent this.

[従来の技術] シリコンのエビタキシー技術においては、高不純物濃度
基板(例えばヒ素濃度夏018〜10”cm−3)上に
低不純物濃度のエピタキシャル層を形成する際に高不純
物濃度基板から不純物が離れて基板表面近傍に漂よい、
形成されるエピタキシャル層内に不純物がとりこまれる
というオートドーピングが問題となっている。
[Prior art] In silicon epitaxy technology, when an epitaxial layer with a low impurity concentration is formed on a substrate with a high impurity concentration (for example, arsenic concentration of 0.18 to 10" cm), impurities are separated from the substrate with a high impurity concentration. and drift near the substrate surface.
Autodoping, in which impurities are incorporated into the formed epitaxial layer, has become a problem.

そこで、従来、オートドーピングの抑制方法として、以
下のような方法が知られている。
Therefore, the following methods are conventionally known as methods for suppressing autodoping.

イ.バージガス(例えばHt)によって高不純物濃度基
板から出た不純物を流し易くすると共に、基板表面のよ
どみ層を薄くするため低圧化する。
stomach. The pressure is lowered to facilitate the flow of impurities from the highly impurity-concentrated substrate using a purge gas (for example, Ht) and to thin the stagnation layer on the surface of the substrate.

口,高不純物濃度基板から不純物が蒸発するのを低温化
によって減少させる。
The evaporation of impurities from a highly impurity-concentrated substrate is reduced by lowering the temperature.

ハ.高不純物濃度基板上にエピタキシャル成長を行なう
前に、該基板上に薄いキャッピングエピを行ない、該基
板からの不純物蒸発を抑え、その後通常のエピタキシャ
ル成長を行なう(2ステップエピ)。
C. Before performing epitaxial growth on a high impurity concentration substrate, thin capping epitaxial growth is performed on the substrate to suppress evaporation of impurities from the substrate, and then normal epitaxial growth is performed (two-step epitaxial growth).

[発明が解決しようとする課題コ しかしながら、上記したイの方法にあっては、低圧化に
限界があるという問題点がある。
[Problems to be Solved by the Invention] However, the above-mentioned method A has a problem in that there is a limit to how low the pressure can be reduced.

また、上記した口の方法にあっては、低温化に伴ない結
晶が劣化するという問題点があった。
Furthermore, the above-mentioned method has the problem that the crystal deteriorates as the temperature decreases.

さらに、上記したハの方法にあっては、実用化されてい
る簡単な方法であるが、エピタキシャル層の厚さの減少
に伴ってドーピング抑制効果が減少する問題点があった
Furthermore, although method C is a simple method that has been put into practical use, there is a problem in that the doping suppression effect decreases as the thickness of the epitaxial layer decreases.

さらに、イ,口,ハの方法にあっては、キャリアガスの
流量を増せば不純物の置換が効率よく行なわれオートド
ーピングは低減するが、パージガス量の増加に伴ってサ
セプタ温度が低下しサセプタ上での温度分布の不均一化
や最高到達温度の低下(RF出力不足)を来し、膜厚分
布が不均一となるなどの問題点があった。
Furthermore, in methods A, C, and C, increasing the flow rate of the carrier gas efficiently replaces impurities and reduces autodoping, but as the amount of purge gas increases, the susceptor temperature decreases and the susceptor There were problems such as non-uniform temperature distribution and a decrease in the maximum temperature (insufficient RF output), and non-uniform film thickness distribution.

本発明は、このような従来の問題点に着目して創案され
たものであって、エピタキシャル層の厚さを減少させた
場合においても、不純物のドーピングを充分に抑制し、
且つ結晶性を損なうことのないドーピング抑制方法を得
んとするものである。
The present invention has been devised by focusing on such conventional problems, and even when the thickness of the epitaxial layer is reduced, doping of impurities can be sufficiently suppressed.
Moreover, it is an object of the present invention to provide a method for suppressing doping without impairing crystallinity.

[課題を解決するための手段コ そこで、本発明は、ヒ素(As)を不純物として含有す
る埋込み層上部にアンチモン(Sb)を含有させ、該埋
込み層上にエピタキシャル層を成長させることを、その
解決手段としている。
[Means for Solving the Problems] Therefore, the present invention includes a method of including antimony (Sb) in the upper part of a buried layer containing arsenic (As) as an impurity and growing an epitaxial layer on the buried layer. It is used as a solution.

[作用] 埋込み層の上部に、拡散係数が小さく、蒸気圧の低く、
しかも原子半径の大きいアンチモンを含有させることに
より、アンチモンが埋込み層中のヒ素の蒸発、溶出を阻
止する。
[Function] At the top of the buried layer, there is a layer with a small diffusion coefficient and low vapor pressure.
Moreover, by containing antimony having a large atomic radius, antimony prevents evaporation and elution of arsenic in the buried layer.

[実施例] 以下、本発明に係るオートドーピング抑制方法の詳細を
図面に示す実施例に基づいて説明矛る。
[Example] Hereinafter, details of the autodoping suppression method according to the present invention will be explained based on an example shown in the drawings.

第1図A〜第l図Cは、本実施例の工程を示す断面図で
ある。
FIG. 1A to FIG. 1C are cross-sectional views showing the steps of this embodiment.

まず、第l図Aに示すように、シリコン基板1にn型の
不純物であるヒ素(As)をドーブして、例えばバイボ
ーラデバイスで用いられる埋込み層(n”層)2を形成
する。
First, as shown in FIG. 1A, a silicon substrate 1 is doped with arsenic (As), which is an n-type impurity, to form a buried layer (n'' layer) 2 used, for example, in a bibolar device.

次に、埋込み層2表面に、アンチモン(Sb)をl X
 1 0 ”cm−3以上のドーズ量でイオン注入して
、埋込み層2の上部にアンチモン注入層2aを形成する
(第I図B)。なお、アンチモンの注入深さは、デバイ
スの諸特性に影響を及ぼさない程度の深さに設定されて
いる。次に、例えば1000℃程度のアニールを施して
、アンチモンを活性化させると共に、結晶を回復させる
。なお、アニールの方法は、ハロゲン・ランプアニール
やレーザアニール等を用いることが可能である。
Next, antimony (Sb) is added to the surface of the buried layer 2 by
An antimony implantation layer 2a is formed on the top of the buried layer 2 by ion implantation at a dose of 10"cm-3 or more (Figure IB).The depth of antimony implantation depends on the characteristics of the device. The depth is set to a level that does not affect the antimony.Next, annealing is performed at, for example, about 1000°C to activate the antimony and recover the crystal.The annealing method is halogen lamp annealing. It is possible to use methods such as laser annealing and laser annealing.

次いで、第l図Cに示すように、アンチモン注人層2a
が形成された埋込み層2上に、低不純物濃度のエピタキ
シャル層(n層)3を成長させる。
Next, as shown in FIG.
An epitaxial layer (n layer) 3 with a low impurity concentration is grown on the buried layer 2 in which the .

このようにして形成されたエピタキシャル層3は、低不
純物濃度層であるが、下地の埋込み層2中のヒ素が混り
込まず、オートドーピングが抑制されている。
Although the epitaxial layer 3 thus formed is a low impurity concentration layer, arsenic in the underlying buried layer 2 is not mixed in, and autodoping is suppressed.

第2図は、エピタキシャル層3と埋込み層2の不純物濃
度を深さ方向に見たグラフでありぜ同グラフから判るよ
うにエビ界面を越え埋込み層2側に達する深さでは急峻
な濃度プロファイルとなっている。このため、エピタキ
シャル成長時に埋込み層2内の不純物Asはエピタキシ
ャル庖3側へドーピングするのが抑制されていることが
確認される。
Figure 2 is a graph of the impurity concentrations of the epitaxial layer 3 and buried layer 2 viewed in the depth direction.As can be seen from the graph, there is a steep concentration profile at the depth beyond the shrimp interface and reaching the buried layer 2 side. It has become. Therefore, it is confirmed that doping of the impurity As in the buried layer 2 toward the epitaxial layer 3 during epitaxial growth is suppressed.

ここで、埋込み層2の上部のアンチモン注入層2a中の
アンチモンは、ASと同様n型不純物であるが、その原
子半径が大きく、また、拡散係数.蒸気圧が共に小さい
ため、エピタキシャル層3形成時に、シリコン基板lか
ら蒸発しにくく、埋込みWJ2中のヒ素が蒸発するのを
阻止する、このため、エピタキシャル層3へのヒ素のオ
ートドーピングが防止出来る。
Here, antimony in the antimony implantation layer 2a above the buried layer 2 is an n-type impurity like AS, but its atomic radius is large and its diffusion coefficient is small. Since both vapor pressures are small, it is difficult to evaporate from the silicon substrate 1 during the formation of the epitaxial layer 3, and arsenic in the buried WJ 2 is prevented from evaporating. Therefore, autodoping of arsenic into the epitaxial layer 3 can be prevented.

以上、実施例について説明したが、本発明は、上記した
構成の要旨に付随する各種の変更が可能であり、例えば
、アンチモンのイオン注入量を適宜変更することも可能
である。
Although the embodiments have been described above, the present invention can be modified in various ways in accordance with the gist of the above-described configuration. For example, the amount of antimony ions implanted can be changed as appropriate.

また、本発明は、バイポーラデバイスプロセス以外の半
導体装置の製造プロセスに適用可能であることは言うま
でもない。
Furthermore, it goes without saying that the present invention is applicable to semiconductor device manufacturing processes other than bipolar device processes.

トで改良が行なえる効果がある。This has the effect of making improvements possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第l図A〜第l図Cは本発明に係るオートドーピング抑
制方法の実施例を示す断面図、第2図はエピタキシャル
層,アンチモン注入層,埋込み層の深さ方向の不純物濃
度を示すグラフである。 1・・・シリコン基板、2・・・埋込み層、2a・・ア
ンチモン注入層、3・・・エピタキンヤル層。 [発明の効果] 以上の説明から明らかなように、本発明に係る才一トド
ーピング抑制方法によれば、エピタキシャル層へのオー
トドーピングを充分に低減出来、エビ界面において急峻
な不純物濃度プロファイルを得ることが可能となる。こ
のため、良好な特性を有するデバイスの製造を可能にす
る効果がある。 また、従来の工程にアンチモンのイオン注入工程やアニ
ール工程を加えただけでよく現在行なわれているプロセ
スへの導入が容易であり、低コス2埋込と層 3エピタキシャル層 突 と 例 第1図B 工ご界面 :5iぐ 不此物膚度フ゜ロファイル 第2図 X
Figures 1A to 1C are cross-sectional views showing examples of the autodoping suppression method according to the present invention, and Figure 2 is a graph showing impurity concentrations in the depth direction of the epitaxial layer, antimony implantation layer, and buried layer. be. DESCRIPTION OF SYMBOLS 1... Silicon substrate, 2... Buried layer, 2a... Antimony implantation layer, 3... Epitaxial layer. [Effects of the Invention] As is clear from the above explanation, according to the method for suppressing doping according to the present invention, autodoping to the epitaxial layer can be sufficiently reduced, and a steep impurity concentration profile can be obtained at the shrimp interface. becomes possible. This has the effect of making it possible to manufacture devices with good characteristics. In addition, it can be easily introduced into the current process by simply adding an antimony ion implantation process and an annealing process to the conventional process. B. Work surface: 5i texture profile Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)ヒ素(As)を不純物として含有する埋込み層上
部にアンチモン(Sb)を含有させ、該埋込み層上にエ
ピタキシャル層を成長させることを特徴とするオートド
ーピング抑制方法。
(1) A method for suppressing autodoping, characterized by including antimony (Sb) in the upper part of a buried layer containing arsenic (As) as an impurity, and growing an epitaxial layer on the buried layer.
JP5556489A 1989-03-08 1989-03-08 Method of suppressing auto doping Pending JPH02234422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5556489A JPH02234422A (en) 1989-03-08 1989-03-08 Method of suppressing auto doping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5556489A JPH02234422A (en) 1989-03-08 1989-03-08 Method of suppressing auto doping

Publications (1)

Publication Number Publication Date
JPH02234422A true JPH02234422A (en) 1990-09-17

Family

ID=13002202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5556489A Pending JPH02234422A (en) 1989-03-08 1989-03-08 Method of suppressing auto doping

Country Status (1)

Country Link
JP (1) JPH02234422A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502300A (en) * 2000-06-26 2004-01-22 テレフオンアクチーボラゲツト エル エム エリクソン High frequency transistor device by antimony injection and manufacturing method
JP2006054261A (en) * 2004-08-10 2006-02-23 Sony Corp Semiconductor integrated circuit and its manufacturing method, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502300A (en) * 2000-06-26 2004-01-22 テレフオンアクチーボラゲツト エル エム エリクソン High frequency transistor device by antimony injection and manufacturing method
JP2006054261A (en) * 2004-08-10 2006-02-23 Sony Corp Semiconductor integrated circuit and its manufacturing method, and electronic apparatus

Similar Documents

Publication Publication Date Title
US5061644A (en) Method for fabricating self-aligned semiconductor devices
JPH0744189B2 (en) In-situ doped n-type silicon layer deposition method and NPN transistor
US8921979B2 (en) Method for producing a semiconductor layer
TW200525053A (en) Process for producing highly doped semiconductor wafers, and dislocation-free, highly doped semiconductor wafers
CN115692181A (en) Method of making ohmic contacts on silicon carbide (SiC) substrates
US10566198B2 (en) Doping method
US20030079677A1 (en) Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer
US5146304A (en) Self-aligned semiconductor device
JPH05121417A (en) Semiconductor device and its production
JP5109912B2 (en) Semiconductor device manufacturing method, semiconductor device
JP6327378B1 (en) Semiconductor device and manufacturing method of semiconductor device
JPH02234422A (en) Method of suppressing auto doping
JP2848404B2 (en) Method for forming group III-V compound semiconductor layer
JPS6392030A (en) Manufacture of semiconductor device
JPH03131020A (en) Manufacture of semiconductor device
JPH0645271A (en) Control method of diffusion of aluminum in silicon
JPH0196923A (en) Epitaxial growth method
WO2023007781A1 (en) Nitride semiconductor device, nitride semiconductor substrate, and method for manufacturing nitride semiconductor device
JPS62128563A (en) Semiconductor device and manufacture of the same
JPS63261833A (en) Manufacture of semiconductor substrate
JPH03235326A (en) Manufacture of semiconductor device
JP2561321B2 (en) Method of manufacturing light emitting device
JPH0597596A (en) Gaas crystal and gaas device using the same
JPH03138927A (en) Manufacture of semiconductor device
JPS58199537A (en) Manufacture of high resistance semiconductor layer