JP4329166B2 - Iii nitride semiconductor optical device - Google Patents

Iii nitride semiconductor optical device Download PDF

Info

Publication number
JP4329166B2
JP4329166B2 JP17639999A JP17639999A JP4329166B2 JP 4329166 B2 JP4329166 B2 JP 4329166B2 JP 17639999 A JP17639999 A JP 17639999A JP 17639999 A JP17639999 A JP 17639999A JP 4329166 B2 JP4329166 B2 JP 4329166B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
layer
si
nitride semiconductor
crystal
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17639999A
Other languages
Japanese (ja)
Other versions
JP2001007396A (en )
Inventor
隆 宇田川
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
珪素(Si)単結晶基板上に、含硼素III−V族化合物半導体から成る緩衝層を介して、III族窒化物半導体発光部を備えた、III族窒化物半導体光デバイスに関する。 Silicon (Si) single crystal substrate through a buffer layer consisting of boron-containing group III-V compound semiconductor, comprising a group III nitride semiconductor light-emitting unit, to a group III nitride semiconductor optical device.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来より、窒化アルミニウム・ガリウム(Al a Ga b N:0≦a≦1、0≦b≦1、a+b=1)等のIII族窒化物半導体結晶層を備えた積層構造体は、同じくIII族窒化物半導体結晶層からなる緩衝層を介して絶縁性のサファイア(Al 23単結晶)等の基板上に形成されている。 Conventionally, aluminum gallium nitride (Al a Ga b N: 0 ≦ a ≦ 1,0 ≦ b ≦ 1, a + b = 1) layered structure including a Group III nitride semiconductor crystal layer such as, like the Group III via a buffer layer made of a nitride semiconductor crystal layer insulating sapphire is formed on a substrate (Al 2 O 3 single crystal) and the like. この積層構造体からは、発光ダイオード(LED)、フォトダイオード(PD)やレーザーダイオード(LD)などの光デバイスが製造されている(例えば、Mat.Res.Soc.Symp.Proc.,Vol.468(1977)、481〜486頁参照)。 From this layered structure, a light emitting diode (LED), an optical device such as a photodiode (PD) and laser diodes (LD) have been produced (e.g., Mat.Res.Soc.Symp.Proc., Vol.468 (1977), pp. 481-486).
【0003】 [0003]
一方、Siはダイヤモンド(diamond)結晶型の半導体結晶として周知である。 Meanwhile, Si is known as a semiconductor crystal of diamond (diamond) crystal form. Siを基板として光デバイス用途の積層構造体を構成すれば、(a)[011]結晶方向の明瞭な劈開を利用して個別素子(チップ)に裁断できる、(b)半導体レーザー素子において、劈開により簡便に光共振面を形成できる等、ウルツ鉱(wurtzite)結晶型のサファイアを基板とする場合には得られ難い利点がある。 By forming the laminated structure of an optical device applications the Si as a substrate, in (a) [011] can be cut into individual devices (chips) by using a clear crystal cleavage direction, (b) a semiconductor laser element, the cleavage conveniently the like can form an optical resonant surface, there is obtained hardly advantage in the case of a wurtzite (wurtzite) crystal form of the sapphire substrate by. 加えて、導電性のSi単結晶を基板とすれば、都合良くオーミック電極が形成できるという利点がある(Electron.Lett.,33(23)(1997)、1986〜1987頁参照)。 In addition, if a conductive Si single crystal substrate, is advantageous in that conveniently ohmic electrode may be formed (Electron.Lett., 33 (23) (1997), pp. 1986-1987).
【0004】 [0004]
このため、最近では、Si単結晶を基板とする積層構造体から短波長発光素子を構成する技術が開示されている(Appl.Phys.Lett.,72(4)(1998)、415〜417頁参照)。 Therefore, recently, a technique for constituting a short-wavelength light emitting element Si single crystal from the laminated structure to a substrate is disclosed (Appl.Phys.Lett., 72 (4) (1998), pp. 415-417 reference). 活性層(発光層或いは井戸層)は、短波長可視光を出射するに都合の良い禁止帯幅を有する、窒化ガリウム・インジウム(Ga C In 1-C N:0≦C≦1)からもっぱら構成されている(特公昭55−3834号参照)。 Active layer (light emitting layer or the well layer) has a convenient band gap to emit short-wavelength visible light, gallium indium nitride (Ga C In 1-C N : 0 ≦ C ≦ 1) exclusively consist are (see JP-B-55-3834). 上・下クラッド層及び活性層から構成される発光部は、高強度の発光が得られるダブルヘテロ(DH)接合構造とするのが一般的である。 Emitting portion composed of the upper and lower clad layers and the active layer, to a double hetero (DH) junction structure light emission with high intensity can be obtained in general. しかし、Si結晶と、発光部の構成要素である、例えば、窒化ガリウム(GaN)等のIII族窒化物半導体結晶では、10%を越える大きさの格子の不整合性が存在する。 However, a Si crystal, which is a component of the light-emitting portion, for example, in the group III nitride semiconductor crystal such as gallium nitride (GaN), there is inconsistency in the size of the grid exceed 10%. このため、Siを基板としてIII族窒化物半導体層からなる積層構造体を構築するにあたって、リン化硼素(BP)結晶から成る緩衝層を介してIII族窒化物半導体結晶層が積層されている(特開平2−275682号公報参照)。 Therefore, when constructing a laminated structure composed of a group III nitride semiconductor layer of Si as a substrate, a group III nitride semiconductor crystal layer through a buffer layer consisting of boron phosphide (BP) crystal are laminated ( see Japanese Patent Application Laid-Open No. 2-275682). 従来よりこのBP緩衝層の成膜に利用される温度は、概して850℃から1150℃の高温となっている(特開平2−288371号及び特開平2−288388号各公報参照)。 Temperature utilized in forming the conventionally the BP buffer layer is generally made from 850 ° C. with hot 1150 ° C. (see the JP-A-2-288371 Patent and Hei 2-288388 Publication).
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかし、Si(格子定数(a)=5.431オングストローム)とBP(a=4.538オングストローム)との格子ミスマッチ度は、そもそも約16.5%と大きい(J.Crystal Growth,13/14(1972)、346〜349頁参照)。 However, degree of lattice mismatch between Si (lattice constant (a) = 5.431 Å) and BP (a = 4.538 Å) is originally large as about 16.5% (J.Crystal Growth, 13/14 ( 1972), pp. 346-349). このため、従来技術に於いては、Si単結晶表面に直接、高温でBP結晶層の成長を行っても、四角錐状のBP成長島が散在した不連続なBP結晶層が得られ(渋澤 直哉、寺嶋 一高、「日本結晶成長学会誌」、Vol.24(No.2)(1997)、150頁参照)、平坦な連続性のあるBP結晶層が成膜できないのが問題となっている。 Therefore, at the prior art, directly to the Si single crystal surface, even if the growth of the BP crystal layer at a high temperature, discontinuous BP crystal layer pyramidal BP growth island interspersed obtain (Shibusawa Naoya, First high Terashima, "Journal of Japan crystal growth Society", Vol.24 (No.2) (1997), see page 150), can not film formation BP crystal layer having a flat continuity becomes a problem there.
【0006】 [0006]
基板上にBP結晶層を介してIII族窒化物半導体結晶層を成膜する場合、BP結晶層の不連続性はそのままIII族窒化物半導体結晶層に引き継がれ、III族窒化物半導体結晶層は連続性に欠如したものとなる。 When forming a group III nitride semiconductor crystal layer via the BP crystal layer on a substrate, discontinuity of BP crystal layer is directly taken over by the Group III nitride semiconductor crystal layer, the group III nitride semiconductor crystal layer the thing that was lacking in continuity. 連続性に欠けるIII族窒化物半導体結晶層から成る発光部を備えたLEDでは、その不連続性のために均一なpn接合界面が形成されずに、正常な整流特性が具現出来ない。 In the LED having a light emitting portion composed of a group III nitride semiconductor crystal layer lacks continuity, that without uniform pn junction interface is formed for the discontinuity, can not realize the normal rectification characteristics. 従って、良品の素子を製造するためには、連続性のあるIII族窒化物半導体結晶層を与える連続膜から成る緩衝層を構成することが必要である。 Therefore, in order to produce the elements of the non-defective, it is necessary to construct a buffer layer made of a continuous film to provide a group III nitride semiconductor crystal layer with continuity.
【0007】 [0007]
【課題を解決するための手段】 In order to solve the problems]
本発明者は上記の課題を解決すべく鋭意努力検討した結果、本発明に到達した。 The present inventors have result of intensive efforts studies to solve the above problems, and have reached the present invention. 即ち、本発明は、 That is, the present invention is,
[1]Si単結晶基板上に、発光部として一般式Al a Ga b In cq1-q (0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1、Mは窒素以外の第V族元素を表し、0<q≦1)で表記される層を含むIII族窒化物半導体光デバイスにおいて、Si単結晶基板と発光部との間に、多結晶Siから成る障壁層と、含硼素III−V族化合物半導体結晶からなる緩衝層を有することを特徴とするIII族窒化物半導体光デバイス、 [1] Si on a single crystal substrate, the general formula Al a Ga b In c N q M 1-q (0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ c ≦ 1, a + b + c = 1 as the light emitting portion, M represents a group V element other than nitrogen, 0 <the III-nitride semiconductor optical device comprising a layer which is denoted by q ≦ 1), between the Si single crystal substrate and the light emitting portion, polycrystalline Si and a barrier layer made of, III-nitride semiconductor optical device characterized by having a buffer layer composed of boron-containing group III-V compound semiconductor crystal,
[2]障壁層が、非晶質(アモルファス)Siから成ることを特徴とする[1]に記載のIII族窒化物半導体光デバイス、 [2] barrier layer, III-nitride semiconductor optical device according to, characterized in that it consists of amorphous (amorphous) Si [1],
[3]障壁層の層厚が、2nm以上で100nm以下であることを特徴とする[1]または[2]に記載のIII族窒化物半導体光デバイス、 [3] the layer thickness of the barrier layer, characterized in that at 100nm or less 2nm or more [1] or according to [2] III-nitride semiconductor optical device,
[4]緩衝層の発光部側の表層部を、BP 1-QQ (0<Q<1)から構成することを特徴とする[1]〜[3]のいずれか1項に記載のIII族窒化物半導体光デバイス、 [4] The surface layer of the light emitting portion side of the buffer layer, BP 1-Q N Q ( 0 <Q <1) , characterized in that consist [1] to of any one of [3] III-nitride semiconductor optical device,
[5]緩衝層の発光部側の表層部を、BAs 1-RR (0<R<1)から構成することを特徴とする[1]〜[3]のいずれか1項に記載のIII族窒化物半導体光デバイス、に関する。 [5] The surface layer of the light emitting portion side of the buffer layer, BAs 1-R N R ( 0 <R <1) , characterized in that consist [1] to of any one of [3] III-nitride semiconductor optical device relates.
【0008】 [0008]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本発明の実施形態に係わる積層構造体は、Si基板と含硼素III−V族化合物半導体から成る緩衝層との間に、多結晶Siから成る障壁層が配置された構成から成っていることに特徴がある。 Laminated structure according to an embodiment of the present invention, between the buffer layer made of Si substrate and the boron-containing group III-V compound semiconductor, that the barrier layer of polycrystalline Si is made from the arrangement configurations there is a feature. 緩衝層を構成する含硼素III−V族化合物半導体材料の例には、単量体のBP、組成式B 6 PやB 132で表せる多量体のB αβ (一般にα≧6でβ=1または2)、単量体或いは多量体の砒化硼素(BAs)から構成できる。 Examples of boron-containing group III-V compound semiconductor material of the buffer layer, of monomeric BP, in B α P β (typically alpha ≧ 6 multimer represented by the composition formula B 6 P or B 13 P 2 beta = 1 or 2), can consist arsenide boron monomer or multimer (BAs). また砒化リン化硼素(BAs 1-XX :0<X<1)等の多元混晶から構成しても支障はない。 The arsenide phosphide boron (BAs 1-X P X: 0 <X <1) there is no harm consists multiple mixed crystal or the like. これらの含硼素緩衝層は、例えば、トリアルキル(tri−alkyl)硼素化合物を硼素源とする一般的な有機金属熱分解気相成長(MOCVD)法、分子線エピタキシャル(MBE)法や、三塩化硼素(BCl 3 )、三塩化砒素(AsCl 3 )及び三塩化リン(PCl 3 )のハロゲン化物を利用するハロゲン(halogen)VPE、若しくはハイドライド(hydride)VPE法等の気相成長法により一般に成膜できる。 These boron-containing buffer layer, for example, trialkyl (tri-alkyl) boron compounds generally organometallic pyrolysis vapor deposition and boron source (MOCVD) method, a molecular beam epitaxy (MBE) method, trichloride boron (BCl 3), arsenic trichloride (AsCl 3) and trihalides (halogen) VPE utilizing halides of phosphorus chloride (PCl 3), or generally formed by hydride (hydride) vapor deposition method such as VPE method it can.
【0009】 [0009]
Si基板表面に多結晶Si層を存在させることにより、その上に堆積する緩衝層を構成する元素がSi基板の内部へ浸透するのを抑制して、正常に成膜を進行させる作用が得られる。 The presence of the polycrystalline Si layer on the Si substrate surface, the elements constituting the buffer layer to be deposited thereon is suppressed from permeating into the interior of the Si substrate, the resulting action to proceed successfully deposited . 即ち、多結晶Si層は、緩衝層の構成元素のSi基板内部への拡散を抑制するに有効な拡散の障壁層と成り得るものである。 That is, the polycrystalline Si layer are those that can be a barrier layer of effective diffusion to suppress the diffusion into the Si substrate interior of the constituent elements of the buffer layer. この様な障壁作用を有する表面層を介在させずに、その上に緩衝層を直接、積層した場合にあっては、構成元素のSi基板内への拡散、浸透を充分に防止するには至らず、緩衝層の構成元素の基板内への浸透により、成膜時間の増加に略比例して層厚が増加する正常な堆積が進行しない。 Without interposing a surface layer having such barrier effect, a buffer layer directly thereon, in the case of stacking, diffusion into the Si substrate of the constituent elements, lead to sufficiently prevent penetration not by penetration into the substrate of the constituent elements of the buffer layer, the normal deposition layer thickness substantially in proportion to the increase of the deposition time is increased does not proceed.
【0010】 [0010]
多結晶Si層は、一般的な化学的気相堆積法(CVD)法やスパッタリング法等の物理成膜法を利用すれば、Si基板表面上に成膜できる。 Polycrystalline Si layer, the general chemical vapor deposition by utilizing a physical deposition (CVD) method such as a method or a sputtering method, deposited on a Si substrate surface. 障壁層を多結晶Si層から構成するのに好適な層厚は2ナノメータ(nm)以上で約100nm以下である。 Suitable thickness for constituting the barrier layer polycrystalline Si layer is about 100nm or less 2 nanometers (nm) or more. 形成する多結晶Si層の層厚が2nm未満と極端に薄い場合は、Si基板表面の全面を充分に被覆するに至らず、このため、緩衝層とSi基板表面とが直接、接触する余地が与えられ、緩衝層の構成元素がSi基板の内部に拡散する不都合を招く。 If the layer thickness of the formed polycrystalline Si layer is extremely thin as less than 2nm is not enough to sufficiently cover the whole surface of the Si substrate surface, Thus, the buffer layer and the Si substrate surface directly, is room for contact given, leading to inconvenience that constituent elements of the buffer layer is diffused into the Si substrate. 多結晶Siから成る障壁層が逆に過度に厚いと良好な導電性が得られ難くなる。 Too thick a good conductive barrier layer is reversed of polycrystalline Si is difficult to obtain. 発光部とSi基板の間に導電性を欠く結晶層を配置するのは、導電性のSi基板の裏面側にオーミック(Ohmic)電極を敷設することによってLED等の光デバイスを簡便に形成するには支障を来す。 To place the crystal layers that lack electrical conductivity between the light emitting portion and the Si substrate, to easily form the optical devices such as LED by laying the ohmic (Ohmic) electrode on the back side of the conductive Si substrate It is hindered.
【0011】 [0011]
また本発明では、障壁層を非晶質(amorphous)のSi層から構成することもできる。 In the present invention, it is also possible to configure the barrier layer from the Si layer of amorphous (Amorphous). 非晶質Siは多結晶Siと同様に含硼素III−V族化合物半導体から成る緩衝層を構成する元素の拡散を防止できるからである。 Amorphous Si is because the diffusion of the elements constituting the buffer layer of polycrystalline Si as well as boron-containing group III-V compound semiconductor can be prevented.
【0012】 [0012]
非晶質から成る障壁層は、上記の化学的或いは物理的堆積手段をもって構成できる。 Barrier layer made of amorphous, can be configured with the chemical or physical deposition means. 非晶質層の好ましい厚さは概ね、2nm以上で約100nm以下である。 The preferred thickness of the amorphous layer is generally at about 100nm or less 2nm or more.
【0013】 [0013]
緩衝層上には発光部を積層する。 The stacked light emitting portion on the buffer layer. 本発明では、短波長の可視光を出射するLED等の光デバイスを構成すること意図としていることから、発光部はIII族窒化物半導体結晶層から構成する。 In the present invention, since it is the intention to constitute an optical device such as an LED that emits visible light of short wavelength, the light emitting unit is composed of a group III nitride semiconductor crystal layer. この際、緩衝層の表層部を硼素並びに窒素を構成元素とするIII−V族化合物半導体結晶から構成すると、主要なIII族窒化物半導体結晶と良好な格子整合性を有する緩衝層を構成できる。 In this case, to constitute a surface layer portion of the buffer layer of a Group III-V compound semiconductor crystal as constituent elements boron and nitrogen, constituting the buffer layer having a major III nitride semiconductor crystal and good lattice matching. 特に、窒化リン化硼素(BP 1-QQ :0<Q<1)混晶は、窒素組成比(=Q)如何に依って3.615〜4.538オングストロームの格子定数(a)を取り得るため、立方晶(cubic)の窒化ガリウム(a=4.510オングストローム)、窒化アルミニウム(AlN)(a=4.380オングストローム)及びその混晶である窒化アルミニウム・ガリウム(a=4.380〜4.510オングストローム)と格子整合する緩衝層が構成できる。 In particular, boron phosphide nitride (BP 1-Q N Q: 0 <Q <1) mixed crystal, the nitrogen composition ratio (= Q) whether the depending and 3.615 to 4.538 angstroms of lattice constant (a) to obtain taken, cubic (cubic) gallium nitride (a = 4.510 Å) of aluminum nitride (AlN) (a = 4.380 Å) and aluminum nitride gallium its mixed crystal (a = 4.380 ~4.510 Å) and a buffer layer for lattice matching can be configured. また、窒化砒化硼素(BAs 1-RR :0<R<1)の取り得る格子定数の範囲は3.615〜4.777オングストロームであるため、窒化アルミニウム・ガリウム混晶(Al X Ga 1-X N:0≦X≦1)に加え、インジウム組成比を約0.57以下とする立方晶の窒化ガリウム・インジウム混晶(Ga Y In 1-Y N:0≦Y≦0.57)に格子整合する緩衝層とすることができる。 Further, nitride arsenide boron (BAs 1-R N R: 0 <R <1) for the range of possible lattice constant is 3.615 to 4.777 angstroms, the aluminum gallium nitride mixed crystal (Al X Ga 1 -X N: 0 ≦ X ≦ 1 ) was added, cubic gallium indium nitride mixed crystal of the indium composition ratio of about 0.57 or less (Ga Y in 1-Y N : 0 ≦ Y ≦ 0.57) can be a buffer layer lattice-matched to.
【0014】 [0014]
表面層を窒化リン化硼素(BP 1-QQ :0<Q<1)或いは窒化砒化硼素(BAs 1-RR :0<R<1)とする緩衝層は、緩衝層の構成材料である含硼素III族窒化物半導体層の表面に例えば、BP 1-QQ或いはBAs 1-RR層を重層して構成できる。 The surface layer of boron phosphide nitride (BP 1-Q N Q: 0 <Q <1) or nitride arsenide boron (BAs 1-R N R: 0 <R <1) to the buffer layer, the buffer layer component for example, the surface of the boron-containing group III nitride semiconductor layer is, can be configured and overlaid with BP 1-Q N Q or BAs 1-R N R layer. また、含硼素III−V族化合物半導体層に窒素イオンを注入するイオン注入法を利用しても、BP 1-QQ層或いはBAs 1-RR層を形成出来る。 Furthermore, even using the ion implantation method of implanting nitrogen ions in boron-containing group III-V compound semiconductor layer, BP 1-Q N Q layer or BAs 1-R N R layer can be formed. 特に、緩衝層をBPから構成すれば、BP緩衝層の堆積時に経時的に堆積反応系に供給するリン源と窒素源の供給比率に変化を与える堆積操作により、表面部をBP 1-QQと成す緩衝層が構成出来る。 In particular, by forming the buffer layer from BP, the deposition operation that changes the feed ratio of the temporally phosphorous and nitrogen sources to be supplied to the deposition reaction system during the deposition of the BP buffer layer, the surface portion BP 1-Q N the buffer layer can be configured to form a Q. 同様に、BAsから緩衝層を構成すれば、砒素源と窒素源との供給比率に適宣、経時的な変化を与えれば表面層をBAs 1-RRとする緩衝層が簡便に構成できる。 Similarly, by forming the buffer layer from the BAs, it can buffer layer easily configured to BAs 1-R N R Tekisen, the surface layer if you give a temporal change in the supply ratio of arsenic and nitrogen sources . 表面層をBP 1-QQ或いはBAs 1-RRとするための窒素組成比(QまたはR)の勾配は、リン源或いは砒素源に対する窒素源の経時的な供給比率を直線的、曲線的、若しくは段階的に変化させれば付与できる。 Gradient of nitrogen composition ratio for the surface layer and the BP 1-Q N Q or BAs 1-R N R (Q or R) linearly over time supply ratio of nitrogen source to phosphorus source or arsenic source, rounded, or can be imparted if ask stepwise changed.
【0015】 [0015]
表面層をBP 1-QQ或いはBAs 1-RRとする緩衝層は例えば、トリメチル硼素((CH 33 B)、ホスフィン(PH 3 )、アンモニア(NH 3 )或いはジメチルヒドラジン等を原料とするMOCVD法やVPE法等の気相成長法により形成できる。 Buffer layer to the surface layer and the BP 1-Q N Q or BAs 1-R N R, for example, trimethyl boron ((CH 3) 3 B) , phosphine (PH 3), ammonia (NH 3), or dimethylhydrazine etc. It can be formed by the MOCVD method or the VPE method, or the like vapor-phase growth method as a raw material. 緩衝層の全体の層厚には特段の規定はないが、窒素組成比に勾配を付して表面層を窒化物層とするに際しては、組成の変化率を精緻かつ安定して制御するのが肝要であることからすれば、表面層の層厚は約50nm以上とするのが望ましい。 No particular provisions in the layer thickness of the whole of the buffer layer, but the surface layer subjected to gradient in nitrogen composition ratio when the nitride layer is to control the rate of change of composition elaboration and stably it follows from what is important, the layer thickness of the surface layer is desirably set to about 50nm or more. 一例として、厚さ2μmのBP層上に、窒素組成比が0からQとなるように勾配を付した厚さ0.4μmの層を形成し、更に窒素組成比がQである厚さ0.1μmのBP 1-QQ層とから成る、合計の層厚を2.5μmとする緩衝層が挙げられる。 As an example, on the BP layer having a thickness of 2 [mu] m, the nitrogen composition ratio is formed a thick layer 0.4μm marked with gradient so that Q 0, the thickness is more nitrogen composition ratio Q is zero. consisting of 1μm BP 1-Q N Q layer, the buffer layer and the like to 2.5μm the layer thickness of the total.
【0016】 [0016]
本発明に係わる発光素子は、含硼素III−V族化合物半導体から成る緩衝層上に設けた発光部を備えた積層構造体に電極を形成すれば構成できる。 Emitting element according to the present invention may be constructed by forming the electrodes on the laminated structure in which a light-emitting portion provided in the buffer layer made of boron-containing group III-V compound semiconductor. 正・負オーミック電極の何れか一方は、導電性のSi単結晶を基板とすれば、その裏面側に電極を敷設できて利便である。 It is one of the positive and negative ohmic electrode, when a conductive Si single crystal substrate, it is convenient to be laid electrode on the back surface side. Siについてのオーミック電極材料としては、アルミニウム(Al)、アルミニウム・アンチモン(Al・Sb)合金、金(Au)などが知られている。 The ohmic electrode material for Si, aluminum (Al), aluminum antimonide (Al-Sb) alloy, gold (Au) is known. 一方のオーミック電極は、発光部を構成する上部クラッド層若しくは積層構造体の最表層を成すコンタクト(contact)層上に形成出来る。 One of the ohmic electrodes can be formed on the contact (contact) layer constituting the outermost layer of the upper cladding layer or a stacked structure constituting the light emitting portion.
【0017】 [0017]
【実施例】 【Example】
(実施例1) (Example 1)
以下、Si単結晶基板上に多結晶Si層を形成し、その上に単量体のBPを主体とする緩衝層を備えた積層構造体からLEDを構成する場合を例にして本発明を具体的に説明する。 Hereinafter, Si polycrystalline Si layer is formed on a single crystal substrate, specifically the present invention as an example a case in which an LED of a laminated structure comprising a buffer layer composed mainly of monomeric BP thereon It will be described.
【0018】 [0018]
図1は本実施例に係わるLED10の概略の構成を示す断面模式図である。 Figure 1 is a schematic sectional view showing a schematic configuration of LED10 according to this embodiment. 短波長可視LED10は、Si単結晶を基板101とする積層構造体20を母体材料として構成されている。 Short wavelength visible LED10 is forming the laminated structure 20 of the Si single crystal substrate 101 as a base material.
【0019】 [0019]
アンチモン(Sb)をドーピングしたn形の{001}−Si基板101の表面には、層厚を約0.1μmとする多結晶Si層101aが形成されている。 The antimony (Sb) doped n-type {001} surface of the -Si substrate 101, a polycrystalline Si layer 101a to approximately 0.1μm layer thickness is formed. 多結晶Si層101aは、モノシラン(SiH 4 )を原料とする一般的なプラズマCVD法により形成した。 Polycrystalline Si layer 101a is monosilane (SiH 4) was formed by a general plasma CVD method as a raw material. 多結晶Si層101aの成膜時には、Si基板101の温度を約550℃に保持した。 During deposition of the polycrystalline Si layer 101a, the temperature was maintained in the Si substrate 101 to about 550 ° C..
【0020】 [0020]
温度を1030℃に維持しながら、多結晶Si層101a上に、ハロゲンVPE法を利用して、単量体のBPを主体とし、層厚を3μmとするBP緩衝層102を積層した。 While maintaining the temperature at 1030 ° C., on the polycrystalline Si layer 101a, the using the Halogen VPE method, the BP of the monomer as a main component, a laminate of BP buffer layer 102 to a thickness between 3 [mu] m.
【0021】 [0021]
n形のアンドープBP緩衝層102の成膜を終了した後、Si基板101の温度を890℃に低下させた。 After completion of the deposition of undoped BP buffer layer 102 of n-type, it reduced the temperature of the Si substrate 101 to 890 ° C.. 緩衝層102の表面上にIII族窒化物半導体層を積層するに先立ち、同緩衝層102の表面をアンモニア(NH3)−窒素(N2)混合気流中に5分間さらした。 Prior to stacking the Group III nitride semiconductor layer on the surface of the buffer layer 102, ammonia surface of the buffer layer 102 (NH3) - were exposed 5 minutes to nitrogen (N2) mixed flow. これより、その表面部102aを窒素組成比を3%とするBP 0.970.03層102aに変換した。 From this was converted to BP 0.97 N 0.03 layer 102a to the surface portion 102a and 3% nitrogen composition ratio. BP 0.970.03層102aの厚さは約0.1μmとなった。 The thickness of the BP 0.97 N 0.03 layer 102a was about 0.1 [mu] m.
【0022】 [0022]
次に、890℃でBP 0.970.03層102aの表面上に、ジメチルヒドラジン窒素源として、また、ジシラン(5体積ppm)−水素混合ガスを珪素(Si)のドーピング源として、Siドープn形窒化ガリウム層を下部クラッド層103として積層した。 Next, on the surface of the BP 0.97 N 0.03 layer 102a at 890 ° C., as dimethylhydrazine nitrogen source, addition, disilane (5 vol ppm) - hydrogen mixed gas as a doping source of silicon (Si), Si-doped n-type nitride gallium layer was laminated as a lower clad layer 103. 立方晶のGaNを主体として成る下部クラッド層103の層厚は3μmとし、キャリア濃度は約2×10 18 cm -3とした。 The thickness of the lower clad layer 103 composed of a cubic GaN mainly is a 3 [mu] m, the carrier concentration was about 2 × 10 18 cm -3. 下部クラッド層103上には、平均的なインジウム組成比を約0.12とする、インジウム組成比(濃度)を相違する複数の相(phase)から成る多相構造のn形Ga 0.88 In 0.12 N発光層104を積層した。 On the lower clad layer 103, the average indium composition ratio is about 0.12, n-type Ga 0.88 an In 0.12 multiphase structure composed of a plurality of phases (phase) of different indium composition ratio (concentration) N It was laminated luminescent layer 104. 発光層104上には、アルミニウム組成比を0.20から表面に向けて0と勾配させたマグネシウム(Mg)ドープp形窒化アルミニウム・ガリウム混晶(Al X Ga 1-X N:X=0.20〜0)から成る上部クラッド層105を積層させた。 On the light-emitting layer 104, magnesium aluminum composition ratio is 0 and the gradient toward the surface from 0.20 (Mg) doped p-type aluminum gallium nitride mixed crystal (Al X Ga 1-X N : X = 0. an upper clad layer 105 consisting of 20-0) were laminated. 以上の、n形並びにp形クラッド層103,104及び発光層104からpn接合型のダブルヘテロ(DH)構造の発光部106を構成した。 Above, from the n-type well p type cladding layers 103 and 104 and the light-emitting layer 104 constitute a light emitting portion 106 of the double hetero (DH) structure of the pn junction.
【0023】 [0023]
n形Si基板101の裏面側には、アルミニウム・アンチモン(Al・Sb)合金から成るn形オーミック電極107を配置し、上部クラッド層105上には、金(Au)から成るp形オーミック電極108を形成した。 On the back side of the n-type Si substrate 101, an n-type ohmic electrode 107 composed of aluminum-antimony (Al-Sb) alloy was placed, on the upper cladding layer 105, p-type ohmic electrode 108 made of gold (Au) It was formed. スクライブ法を利用して[110]結晶方位に沿って劈開して個別のチップとし、III族窒化物半導体LED10を構成した。 Utilizing the scribing method and cleaved along the [110] crystal orientation as individual chips, to constitute a group III nitride semiconductor LED 10. 双方のオーミック電極107、108間の電流−電圧(I−V)特性は正常なpn接合構成に基づく良好な整流性が得られた。 Both current between ohmic electrodes 107 and 108 - voltage (I-V) characteristic is yielded good rectifying properties based on normal pn junction structure. 順方向電圧は約3V(@20mA)で、逆方向電圧は15V(@10μA)を越えるものとなった。 Forward voltage is about 3V (@ 20mA), the reverse voltage was as exceeding 15V (@ 10μA). 順方向に20mAの動作電流を流して、LED10を発光させた。 Forward by passing an operating current of 20 mA, it was driven to emit light LED 10. LED10からは、発光中心波長を約460nmとし、半値幅を約21nmとするスペクトルを有する青色光が出射された。 From LED 10, the emission center wavelength of about 460 nm, blue light having a spectrum of about 21nm half width it was emitted. 一般的な積分球を利用して測定されるチップ状態での発光強度は約14マイクロワット(μW)となり、高強度のIII族窒化物半導体光デバイスが提供された。 Light emission intensity of a chip state to be measured by using a general integrating sphere was about 14 microwatts (.mu.W) next, III-nitride semiconductor optical device of a high strength is provided.
【0024】 [0024]
(実施例2) (Example 2)
MOCVD法で形成したBAs緩衝層を備えた積層構造体40から図2に示すLED30を構成する場合を例にして、本発明の内容を具体的に説明する。 A case constituting the LED30 shown in FIG. 2 of a laminated structure 40 having the BAs buffer layer formed by the MOCVD method as an example, describing the contents of the present invention in detail.
【0025】 [0025]
本実施例では、リン(P)ドープn形{111}−Si単結晶を基板201とした。 In this embodiment, phosphorus (P) doped n-type {111} -Si single crystal as the substrate 201. 基板201の表層部201aは、非晶質Siを主体とする層を形成した。 Surface portion 201a of the substrate 201, to form a layer mainly composed of amorphous Si. 非晶質Si層201aは、一般的な高周波アルゴン(Ar)スパッタリング法により二酸化珪素ターゲット材を利用して形成した。 Amorphous Si layer 201a was formed using a silicon dioxide target material by a common radio frequency argon (Ar) sputtering. 形成時には、Si基板201の温度を約250℃に維持した。 In the formation, maintaining the temperature of the Si substrate 201 to about 250 ° C.. スパッタリング時の圧力は約1×10 -3トール(Torr)とした。 The pressure during the sputtering was about 1 × 10 -3 Torr (Torr). アルゴンスパッタリングガスの流量は毎分約1ccとした。 The flow rate of the argon sputtering gas was per minute 1 cc. 非晶質Si層201aの厚さは約20nmとなった。 The thickness of the amorphous Si layer 201a was about 20 nm.
【0026】 [0026]
201a上には、850℃に於いて先ず、Siドープn形BAs層202a、Siドープn形BAs 0.120.88 202b、及びSiドープn形BAs 0.230.77 202cを順次、積層させて緩衝層202を構成した。 On 201a, first at the 850 ° C., Si-doped n-type BAs layer 202a, Si-doped n-type BAs 0.12 N 0.88 202b, and Si-doped n-type BAs 0.23 N 0.77 sequentially 202c, a buffer layer 202 by stacking configuration was. 緩衝層202を構成する各結晶層202a〜202cは、Si単結晶基板表面から剥離することのない連続膜となった。 Each crystal layer 202a~202c constituting the buffer layer 202 has a continuous film not to peel from the Si single-crystal substrate surface. また、断面TEM法に依る分析に依れば、表面層をBAs 0.230.77 202cとする緩衝層202の成膜を終了した時点で、Si基板201の表層部201aの非晶質Siの大部分は多結晶のSiに変換されていた。 Further, according to the analysis due to the cross-sectional TEM method, the surface layer after completing the formation of the buffer layer 202 to BAs 0.23 N 0.77 202c, most of amorphous Si in the surface layer portion 201a of the Si substrate 201 It had been converted into Si polycrystalline.
【0027】 [0027]
立方晶のGaNの{100}結晶面の面間隔或いは六方晶GaNのa軸の格子定数に合致する面間隔を有するBAs 0.230.77層202c上には、SiドープGaN(層厚=3μm、キャリア濃度=2×10 18 cm -3 )から成る下部クラッド層203を積層した。 Cubic The crystal of GaN of {100} BAs 0.23 N 0.77 layer on 202c having a surface interval that matches the lattice constant of a-axis of the spacing of the crystal surface or hexagonal GaN, Si-doped GaN (thickness = 3 [mu] m, the carrier the lower cladding layer 203 made of concentration = 2 × 10 18 cm -3) was laminated. 下部クラッド層203を構成するGaN層は、格子の整合性に優れるBAs 0.230.77層202c上に積層されているため、格子のミスフィット(misfit)に起因する転位の少ない良好な結晶性を有することが断面TEM法により観察された。 GaN layer constituting the lower clad layer 203, because it is stacked on BAs 0.23 N 0.77 layer 202c having excellent consistency of the lattice, has less good crystallinity dislocation caused by misfit of the lattice (misfit) it was observed by cross-sectional TEM method. 下部クラッド層203上には、アンドープでn形の窒化ガリウム・インジウム(Ga 0.9 In 0.1 N)から成る層厚が約6nmの井戸層204aと、アンドープでn形の窒化ガリウムから成る層厚が約25nmの障壁層204bとを重層させた積層系を2周期分積層させた後、井戸層204aを重層させて多重量子井戸構造から成る発光層204を構成した。 On the lower clad layer 203 has a layer thickness of about 6nm in the well layer 204a made of n-type gallium indium nitride (Ga 0.9 In 0.1 N) undoped, thickness of n-type gallium nitride undoped about after the laminated system is overlaid with a 25nm barrier layer 204b are stacked two periods, to constitute a light-emitting layer 204 made of multiple quantum well structure by layering the well layer 204a.
【0028】 [0028]
発光層204上には、層厚を約30nmとするアンドープのAl 0.15 Ga 0.85 N層を上部クラッド層205として積層した。 On the light-emitting layer 204 were laminated Al 0.15 Ga 0.85 N layer undoped to about 30nm layer thickness as the upper cladding layer 205. 上・下クラッド層203、205及び発光層204からpn接合型のDH構造の発光部206を構成した。 From the upper and lower clad layers 203, 205 and the light-emitting layer 204 to constitute a light emitting portion 206 of the DH structure of the pn junction. 上部クラッド層205上には、アルミニウム組成比(=X)を0.15から0に減じたMgドープのp形Al X Ga 1-X N組成勾配層(X=0.15〜0)209を積層して、LED用途の積層構造体40を形成した。 On the upper cladding layer 205, an aluminum composition ratio (= X) p-type Mg-doped by subtracting 0 from 0.15 Al X Ga 1-X N compositional gradient layer (X = 0.15~0) 209 laminated, to form a laminated structure 40 of LED applications. p形Al X Ga 1-X N層(X=0.15〜0)209の層厚は約0.1μmとし、表面近傍でのキャリア濃度は約6×10 17 cm -3とした。 The thickness of the p-type Al X Ga 1-X N layer (X = 0.15~0) 209 was about 0.1 [mu] m, the carrier concentration near the surface was about 6 × 10 17 cm -3.
【0029】 [0029]
Si基板201の裏面側及び積層構造体40の表面にオーミック電極207、208を形成してLED30を構成した。 LED30 to constitute a form ohmic electrodes 207 and 208 on the back side and the surface of the laminated structure 40 of the Si substrate 201. 良好なpn接合特性に基づく正常な整流特性が顕現されたのに加え、順方向に20mAの電流を通流した際に、このLEDからは、中心波長を約480nmとする青(青緑)色光が発せられた。 In addition to the normal rectifying characteristics based on good pn junction property it is manifest, when flowed through the 20mA of forward current from the LED, blue (blue green) to about 480nm center wavelength color light It has been issued. 発光スペクトルの半値幅は約15nmと実施例1のLEDに比較し更に狭帯化された。 The half-value width of the emission spectrum is compared to the LED of Example 1 and about 15nm were further narrowed. また、一般的な積分球を使用して測定される発光強度は約16μWであり、高強度のIII族窒化物半導体光デバイスが提供された。 Further, the light emission intensity measured by using a general integrating sphere was about 16MyuW, III-nitride semiconductor optical device of a high strength is provided.
【0030】 [0030]
【発明の効果】 【Effect of the invention】
本発明によれば、Si基板上に連続性のある緩衝層、発光層が形成でき、良好な整流特性で高発光強度のIII族窒化物半導体光デバイスが提供できる。 According to the present invention, a buffer layer on a Si substrate with a continuous, light-emitting layer can be formed, III-nitride semiconductor optical device having high light emission intensity with good rectifying characteristics can be provided.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】実施例1に記載の本発明のIII族窒化物半導体光デバイス(LED)の一例を示す断面図である。 1 is a cross-sectional view showing an example of a Group III nitride semiconductor optical device of the present invention described in Example 1 (LED).
【図2】実施例2に記載の本発明のIII族窒化物半導体光デバイス(LED)の一例を示す断面図である。 2 is a sectional view showing an example of a Group III nitride semiconductor optical device of the present invention described in Example 2 (LED).
【符号の説明】 DESCRIPTION OF SYMBOLS
10 光デバイス(LED) 10 optical device (LED)
20 積層構造体30 LED 20 stacked structure 30 LED
40 積層構造体101 Si単結晶基板101a 多結晶Si層102 含硼素III−V族化合物半導体緩衝層102a 緩衝層表面部103 下部クラッド層104 発光層105 上部クラッド層106 発光部107 n形オーミック電極108 p形オーミック電極201 Si単結晶基板201a 非晶質Si層202 含硼素III−V族化合物半導体緩衝層202a 緩衝層構成層202b 緩衝層構成層202c 緩衝層構成層203 下部クラッド層204 発光層204a 井戸層204b 障壁層205 上部クラッド層206 発光部207 n形オーミック電極208 p形オーミック電極209 AlGaN組成勾配層 40 stacked structure 101 Si single crystal substrate 101a polycrystalline Si layer 102 boron-containing group III-V compound semiconductor buffer layer 102a buffer layer surface 103 lower cladding layer 104 light-emitting layer 105 upper cladding layer 106 emitting portion 107 n-type ohmic electrode 108 p-type ohmic electrode 201 Si single crystal substrate 201a amorphous Si layer 202 boron-containing group III-V compound semiconductor buffer layer 202a buffer layer structure layer 202b buffer layer structure layer 202c buffer layer structure layer 203 lower cladding layer 204 emitting layer 204a well layer 204b barrier layer 205 upper cladding layer 206 emitting portion 207 n-type ohmic electrode 208 p-type ohmic electrode 209 AlGaN composition gradient layer

Claims (4)

  1. Si単結晶基板上に、発光部として一般式Al Ga In 1−q (0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1、Mは窒素以外の第V族元素を表し、0<q≦1)で表記される層を含むIII族窒化物半導体光デバイスにおいて、Si単結晶基板と緩衝層との間に、多結晶Siからなる障壁層と、含硼素III−V族化合物半導体結晶からなる緩衝層を有し、 緩衝層が表層部をBP 1−Q (0<Q<1)としたBPからなることを特徴とするIII族窒化物半導体光デバイス。 Si on a single crystal substrate, the general formula Al a Ga b In c N q M 1-q (0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ c ≦ 1, a + b + c = 1, M as a light emitting portion of the nitrogen represents a group V element other than, 0 <the III-nitride semiconductor optical device comprising a layer which is denoted by q ≦ 1), between the Si single crystal substrate and the buffer layer, a barrier layer made of polycrystalline Si When, III group, characterized in that it consists have a buffer layer composed of boron-containing group III-V compound semiconductor crystal, the buffer layer has a surface layer portion BP 1-Q N Q a (0 <Q <1) BP nitride semiconductor optical device.
  2. Si単結晶基板上に、発光部として一般式Al Ga In 1−q (0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1、Mは窒素以外の第V族元素を表し、0<q≦1)で表記される層を含むIII族窒化物半導体光デバイスにおいて、Si単結晶基板と緩衝層との間に、多結晶Siからなる障壁層と、含硼素III−V族化合物半導体結晶からなる緩衝層を有し、緩衝層が窒素組成比を相違する複数のBAs 1−R (0≦R<1)から構成されていることを特徴とするIII族窒化物半導体光デバイス。 Si on a single crystal substrate, the general formula Al a Ga b In c N q M 1-q (0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ c ≦ 1, a + b + c = 1, M as a light emitting portion of the nitrogen represents a group V element other than, 0 <the III-nitride semiconductor optical device comprising a layer which is denoted by q ≦ 1), between the Si single crystal substrate and the buffer layer, a barrier layer made of polycrystalline Si When, having a buffer layer composed of boron-containing group III-V compound semiconductor crystal, by being composed of a plurality of BAs 1-R N R of the buffer layer is different nitrogen composition ratio (0 ≦ R <1) III-nitride semiconductor optical device according to claim.
  3. 緩衝層の発光部側の表層部が、立方晶のGaNの{100}結晶面の面間隔或いは六方晶のa軸格子定数に合致するBAs 0.23 0.77 )から構成されていることを特徴とする請求項2に記載のIII族窒化物半導体光デバイス。 The surface portion of the light emitting portion side of the buffer layer is composed of BAs 0.23 N 0.77) matching the a-axis lattice constant of the lattice spacing or hexagonal {100} crystal faces of the cubic GaN III-nitride semiconductor optical device according to claim 2, wherein.
  4. III族窒化物半導体デバイスが正・負の極性のオーミック電極を有し、 Si単結晶基板の裏面に設ける、そのどちらかの一方の極性のオーミック電極が、 Al、Al・Sb、Auからなる群から選ばれた何れか1つを含むことを特徴とする請求項1〜 のいずれか1項に記載のIII族窒化物半導体光デバイス。 Group III nitride semiconductor device has a positive and negative polarity ohmic electrode is provided on the bottom surface of the Si single crystal substrate, either one of the one polarity ohmic electrode is, Al, Al-Sb, the group consisting of Au III-nitride semiconductor optical device according to any one of claims 1 to 3, characterized in that it comprises any one selected from.
JP17639999A 1999-06-23 1999-06-23 Iii nitride semiconductor optical device Expired - Fee Related JP4329166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17639999A JP4329166B2 (en) 1999-06-23 1999-06-23 Iii nitride semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17639999A JP4329166B2 (en) 1999-06-23 1999-06-23 Iii nitride semiconductor optical device

Publications (2)

Publication Number Publication Date
JP2001007396A true JP2001007396A (en) 2001-01-12
JP4329166B2 true JP4329166B2 (en) 2009-09-09

Family

ID=16013001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17639999A Expired - Fee Related JP4329166B2 (en) 1999-06-23 1999-06-23 Iii nitride semiconductor optical device

Country Status (1)

Country Link
JP (1) JP4329166B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742395B2 (en) 2012-01-13 2014-06-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023095A1 (en) * 2001-09-06 2003-03-20 Toshiba Ceramics Co., Ltd. Semiconductor wafer and its manufacturing method
JP4766642B2 (en) * 2001-09-06 2011-09-07 コバレントマテリアル株式会社 SiC semiconductor and SiC epitaxial growth method
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
KR100992960B1 (en) * 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Non-polar A-plane Gallium Nitride Thin Films Grown by Metalorganic Chemical Vapor Deposition
JP2005244201A (en) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd Semiconductor luminous element and manufacturing method of the same
KR101319512B1 (en) 2005-05-02 2013-10-21 니치아 카가쿠 고교 가부시키가이샤 Nitride based semiconductor element and method for fabricating the same
KR100750932B1 (en) * 2005-07-31 2007-08-22 삼성전자주식회사 Growth of Single Nitride-based Semiconductors Using Substrate Decomposition Prevention Layer And Manufacturing of High-quality Nitride-based Light Emitting Devices
JPWO2010001607A1 (en) * 2008-07-03 2011-12-15 パナソニック株式会社 The nitride semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742395B2 (en) 2012-01-13 2014-06-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Also Published As

Publication number Publication date Type
JP2001007396A (en) 2001-01-12 application

Similar Documents

Publication Publication Date Title
US5880486A (en) Light-emitting gallium nitride-based compound semiconductor device
US5005057A (en) Semiconductor light-emitting diode and method of manufacturing the same
US6423984B1 (en) Light-emitting semiconductor device using gallium nitride compound semiconductor
US5523589A (en) Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6388275B1 (en) Compound semiconductor device based on gallium nitride
US6525335B1 (en) Light emitting semiconductor devices including wafer bonded heterostructures
US20090095973A1 (en) Semiconductor light emitting device
US6194744B1 (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
US6221684B1 (en) GaN based optoelectronic device and method for manufacturing the same
US6635901B2 (en) Semiconductor device including an InGaAIN layer
US20090072262A1 (en) (Al,In,Ga,B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
US6459100B1 (en) Vertical geometry ingan LED
US20080191191A1 (en) Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
US6787814B2 (en) Group-III nitride semiconductor light-emitting device and production method thereof
US20090278144A1 (en) Nitride Semiconductor Light Emitting Device
US7176480B2 (en) Light-emitting semiconductor device having a quantum well active layer, and method of fabrication
JP3209096B2 (en) Group III nitride compound semiconductor light-emitting device
JP2004349387A (en) Semiconductor substrate and its manufacturing method
JPH09153645A (en) Group-iii nitride semiconductor light-emitting device
JP2003347585A (en) Semiconductor light emitting element and method of manufacturing the same
US20040079959A1 (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
JPH11354846A (en) Gallium nitride type compound semiconductor light emitting element and manufacture of gallium nitride type compound semiconductor
JPH09266326A (en) Iii group nitride compound semiconductor light emitting device
JP2002217115A (en) Crystal film, crystal substrate, and semiconductor device
GB2323210A (en) Light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150626

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees