JP2000012896A - Group iii nitride semiconductor element - Google Patents

Group iii nitride semiconductor element

Info

Publication number
JP2000012896A
JP2000012896A JP17326398A JP17326398A JP2000012896A JP 2000012896 A JP2000012896 A JP 2000012896A JP 17326398 A JP17326398 A JP 17326398A JP 17326398 A JP17326398 A JP 17326398A JP 2000012896 A JP2000012896 A JP 2000012896A
Authority
JP
Japan
Prior art keywords
layer
crystal
buffer layer
group iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17326398A
Other languages
Japanese (ja)
Inventor
Kazutaka Terajima
一高 寺嶋
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP17326398A priority Critical patent/JP2000012896A/en
Publication of JP2000012896A publication Critical patent/JP2000012896A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a base laminate layer by constituting a III-V compd. semiconductor single crystal substrate from GaAs, a buffer layer on the substrate surface from specified B phosphide-based III-V compd. semiconductor single crystal and a III compd. semiconductor crystal layer making a junction with the buffer layer from specified BP nitride ternary mixed crystal. SOLUTION: On a BP-based buffer layer 102, a III compd. semiconductor crystal layer advantageously acting to make the lattice-matching with an Al nitride Ga-In mixed crystal (AlxGayInzN: 0<=x, y, z<=1, x+y+z=1) is bonded and constituted from a BP nitride ternary mixed crystal 106 (BP1-xNx: 0<x<1), because BP1-xNx ca be lattice matching the AlxGayInzN mixed crystal. A base laminate layer system composed of a bond structure of the BP-based buffer layer 102 and BP1-xNx 106 which can lattice match the BP-based buffer layer 102 with the AlxGayInzN.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、立方晶のIII 族窒
化物半導体結晶からなる積層構造体から、III 族窒化物
半導体素子を構成するための技術に関する。特に、連続
性のある立方晶のIII 族窒化物半導体結晶層をもたらす
に好適な緩衝層を備えた積層構造体からIII 族窒化物半
導体素子を構成する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for forming a group III nitride semiconductor device from a laminated structure comprising a cubic group III nitride semiconductor crystal. In particular, the present invention relates to a technique for forming a group III nitride semiconductor device from a laminated structure including a buffer layer suitable for providing a continuous cubic group III nitride semiconductor crystal layer.

【0002】[0002]

【従来の技術】一般にIII 族窒化物半導体素子と呼称さ
れるデバイス(device)には、青色などの短波長
可視光発光ダイオード(英略称:LED)やレーザダイ
オード(英略称:LD)などの発光素子がある(Ma
t.Res.Soc.Symp.Proc.、Vol.
449(1997)、509〜518頁照)。また、例
えば、ショットキ(Schottky)接合電界効果型
トランジスタ(英略称:MESFET)などの電子デバ
イスがある(Proc.OF THE TOPICAL
WORKSHOP ON III −V NITRIDE
S(21〜23.Sept.1995)(PERGAM
ON PRESS)、97〜100頁参照)。
2. Description of the Related Art In general, a device called a group III nitride semiconductor device includes a light emitting diode such as a short wavelength visible light emitting diode (abbreviation: LED) such as blue or a laser diode (abbreviation: LD) such as a laser diode. There is an element (Ma
t. Res. Soc. Symp. Proc. Vol.
449 (1997), pp. 509-518). Further, for example, there is an electronic device such as a Schottky junction field effect transistor (abbreviation: MESFET) (Proc. OF THE TOPICAL).
WORKSHOP ON III -V NITRIDE
S (21-23. Sept. 1995) (PERGAM
ON PRESS), pages 97-100).

【0003】バルク(bulk)デバイスではなく、薄
膜デバイスの範疇に属するこれらのIII 族窒化物半導体
素子は、組成式AlA GaB InC1-ZZ (0≦
A,B,C≦1、A+B+C=1、0<Z≦1、記号M
は窒素以外の第V族元素を表す。)で表記される結晶か
らなる層を備えた積層構造体を材料として構成されてい
る。例えば、電界効果型トランジスタ(英略称:FE
T)は、窒化アルミニウム・ガリウム混晶(AlA Ga
B N:0≦A≦1、A+B=1)を活性層(チャネル
層)として備えた積層構造体から構成されている。ま
た、短波長可視LEDやLDは、窒化ガリウム・インジ
ウム混晶(GaB InC N:0≦B≦1、B+C=1)
を発光層(活性層)として備えた積層構造体から構成さ
れている。
[0003] These group III nitride semiconductor devices, which are not bulk devices but belong to the category of thin film devices, have a composition formula of Al A Ga B In C M 1 -Z N Z (0 ≦
A, B, C ≦ 1, A + B + C = 1, 0 <Z ≦ 1, symbol M
Represents a Group V element other than nitrogen. ) Is used as a material. For example, a field effect transistor (English abbreviation: FE)
T) is a mixed crystal of aluminum nitride and gallium (Al A Ga
B N: 0 ≦ A ≦ 1 , A + B = 1) the active layer (and a layered structure comprising a channel layer). In addition, short-wavelength visible LEDs and LDs are made of gallium nitride-indium mixed crystal (Ga B In C N: 0 ≦ B ≦ 1, B + C = 1).
As a light emitting layer (active layer).

【0004】実用に至っているIII 族窒化物半導体デバ
イス用途の従来の積層構造体は、サファイア(α−Al
23 単結晶)や炭化珪素(6H−SiC)等の絶縁性
の六方晶の単結晶を基板として構成されるのが通例であ
る。しかし例えば、サファイア基板とIII 族窒化物半導
体である窒化ガリウム(GaN)との格子のミスマッチ
(mismatch)度は、配向性を考慮しても13.
8%の大きさに達する(「日本結晶成長学会誌」、Vo
l.15,No.3&4(1988)、74〜82頁参
照)。このため、この格子ミスマッチを緩和するため
に、サファイア基板表面上に緩衝層を配置するのが、従
来から一般的となっている(特開平2−229476号
公報明細書参照)。緩衝層は、AlA GaB N(0≦A
≦1、A+B=1)混晶から構成するのが一般的な従来
技術である(特開平2−229476号及び特開平
4−297023号公報明細書参照)。また緩衝層は、
実用上約400℃〜約600℃と比較的低温で成膜され
るため、低温緩衝層と呼称されている(赤崎 勇編著、
「III −V族化合物半導体」(1994年5月20日初
版、(株)培風館発行)、334頁参照)。
[0004] Conventional laminated structures for practical use in Group III nitride semiconductor devices include sapphire (α-Al).
Usually, an insulating hexagonal single crystal such as 2 O 3 single crystal or silicon carbide (6H—SiC) is used as a substrate. However, for example, the degree of lattice mismatch between the sapphire substrate and gallium nitride (GaN), which is a group III nitride semiconductor, is 13.
8% size ("Journal of Japan Society for Crystal Growth", Vo
l. 15, No. 3 & 4 (1988), pp. 74-82). Therefore, in order to alleviate the lattice mismatch, it has conventionally been general to arrange a buffer layer on the surface of the sapphire substrate (see JP-A-2-229476). Buffer layer, Al A Ga B N (0 ≦ A
.Ltoreq.1, A + B = 1) It is a general prior art to comprise a mixed crystal (see JP-A-2-229476 and JP-A-4-297923). The buffer layer is
Since it is formed at a relatively low temperature of about 400 ° C. to about 600 ° C. in practical use, it is called a low-temperature buffer layer (edited by Isamu Akasaki,
"III-V Group Compound Semiconductor" (May 20, 1994, first edition, published by Baifukan Co., Ltd.), page 334).

【0005】しかし、サファイア或いは六方晶の炭化珪
素(6H−SiC)を基板とした従来の積層構造体に
は、III 族窒化物半導体素子を構成する上で幾多の問題
点がある。例えば、(1)基板が明瞭な劈開性を呈しな
いことに因る、平滑な鏡面のレーザ光共振面の形成の問
題である。また、(2)電気的な絶縁性に因るオーミッ
ク電極の配置場所が制約を被ることである(Elect
ron.Lett.,33(23)(1997)、19
86〜1987頁参照)。また、ウルツ鉱(wurzi
te)型の六方晶の低温緩衝層(特開平2−22947
6号公報明細書参照)に積層される六方晶のIII 族窒化
物半導体結晶層からなる積層構造体では、ピエゾ(pi
ezo)効果(圧電効果)が発現する。FETなどのキ
ャリア(特に、電子)の高速走行性を利用するデバイス
にあっては、圧電散乱(上記の「III −V族化合物半導
体」、178頁参照)等の影響により電子の移動度特性
の向上が阻害される欠点がある。
[0005] However, the conventional laminated structure using sapphire or hexagonal silicon carbide (6H-SiC) as a substrate has a number of problems in constituting a group III nitride semiconductor device. For example, (1) there is a problem of forming a smooth mirror-surface laser light resonance surface due to the substrate not exhibiting a clear cleavage. Also, (2) the location of the ohmic electrode is restricted due to electrical insulation (Elect).
ron. Lett. , 33 (23) (1997), 19
86-1987). Also, wurtzite (urzi)
te) type hexagonal low-temperature buffer layer (JP-A-2-22947)
No. 6 (see Japanese Patent Application Laid-open No. 6-316), a laminated structure composed of hexagonal group III nitride semiconductor crystal layers is formed by piezo (pi).
Ezo) effect (piezoelectric effect) appears. In a device such as an FET that utilizes the high-speed traveling property of carriers (particularly, electrons), the mobility of electrons is affected by the effects of piezoelectric scattering (see “III-V compound semiconductor” described above, page 178). There is a disadvantage that the improvement is hindered.

【0006】このため、サファイア等の六方晶基板に代
替して、III −V族化合物半導体結晶或いはダイヤモン
ド構造型の珪素(シリコン)などの立方晶基板を用いて
III族窒化物半導体結晶を積層する試みもなされている
(J.Electrochem.Soc.,120(1
2)(1973)、1783〜1785頁参照)。この
ような従来技術の例にあっては、砒化ガリウム(GaA
s)やリン化ガリウム(GaP)などの閃亜鉛鉱型の立
方晶結晶が基板材料として利用されている(上記の文献
J.Electrochem.Soc.,参照)。
For this reason, instead of a hexagonal substrate such as sapphire, a cubic substrate such as a III-V compound semiconductor crystal or diamond-structured silicon (silicon) is used.
Attempts have also been made to stack group III nitride semiconductor crystals (J. Electrochem. Soc., 120 (1)
2) (1973), pages 1783-1785). In such prior art examples, gallium arsenide (GaAs)
s) and zinc blende-type cubic crystals such as gallium phosphide (GaP) are used as a substrate material (see the above-mentioned document J. Electrochem. Soc.).

【0007】最近では、珪素(Si)単結晶基板上のリ
ン化ガリウム(GaP)中間層に接合させて窒化ガリウ
ム(GaN)が成膜されている(「Blue Lase
rand Light Emitting Diode
s」(Ohmsya,Ltd.、1996)、526〜
529頁参照)。また、Si基板の表面に設けた六方晶
の窒化アルミニウム(AlN)緩衝層を介して、LED
用途の積層構造体が構成されている(Appl.Phy
s.Lett.、72(4)(1998)、415〜4
17頁参照)。この積層系にあっては、AlN緩衝層に
GaN層が直接、接合される構成となっている。
[0007] Recently, gallium nitride (GaN) has been formed by bonding to a gallium phosphide (GaP) intermediate layer on a silicon (Si) single crystal substrate ("Blue Laser").
rand Light Emitting Diode
s "(Ohmsya, Ltd., 1996), 526-
See page 529). In addition, an LED is provided via a hexagonal aluminum nitride (AlN) buffer layer provided on the surface of the Si substrate.
A laminated structure for use is configured (Appl. Phy
s. Lett. , 72 (4) (1998), 415-4
See page 17). In this stacked system, the GaN layer is directly joined to the AlN buffer layer.

【0008】更に、基板材料を含めて積層構造体全体を
立方晶結晶から構築することを意図した技術も開示され
ている(特開平2−275682号、特開平2−2
88371号、及び特開平2−288388号各公報
明細書参照)。この従来技術にあっては、基板材料に
は、珪素(シリコン)、リン化ガリウム(GaP)ある
いは炭化珪素(3C−SiC)が立方晶単結晶材料とし
て提示されている(特開平2−275682号公報明細
書参照)。これらの立方晶単結晶基板上には、立方晶の
III 族窒化物半導体結晶層を成膜するために、閃亜鉛鉱
型のリン化硼素(BP)からなる緩衝層を配備する技術
も開示されている(特開平2−275682号公報明細
書など参照)。
Further, there is disclosed a technique intended to construct the entire laminated structure including a substrate material from a cubic crystal (Japanese Patent Application Laid-Open Nos. 2-275682 and 2-2).
88371 and JP-A-2-288388. In this prior art, as a substrate material, silicon (silicon), gallium phosphide (GaP) or silicon carbide (3C-SiC) is proposed as a cubic single crystal material (Japanese Patent Laid-Open No. 2-275682). Gazette). On these cubic single-crystal substrates, cubic
A technique of disposing a buffer layer made of zinc blende-type boron phosphide (BP) to form a group III nitride semiconductor crystal layer is also disclosed (see Japanese Patent Application Laid-Open No. 2-275682 and the like). ).

【0009】BPは、立方晶のIII 族窒化物半導体結晶
層の成育をもたらす緩衝層を構成するに優位な立方晶材
料であると判断される。BP緩衝層とIII 族窒化物半導
体結晶層とのヘテロ接合を備えた積層構造体も開示され
ている(特開平2−275682号公報明細書)。しか
しながら、リン化ガリウム(GaP)等の立方晶基板に
BPを緩衝層として単純に成膜しただけでは、連続性の
ある結晶層を定常的に得られないのが実際である。例え
ば、Si基板上に硼素モノフォスファイド(boron
monophosphide:BP)からなる緩衝層
を構成する場合を実例として挙げる。Siの格子定数は
5.431Åであり、BPの格子定数は4.538Åで
ある(上記の「III −V族化合物半導体」、148頁参
照)。従って、両者の格子のミスマッチ度は、Siを基
準にして16.4%に達する。この大きなミスマッチの
ために、Si基板上に単に成育させたBP膜は、角錐状
の成長島が散在する連続性の欠ける膜となるのが実状で
ある(上記の「日本結晶成長学会誌」、第24巻、第2
号(1997)、150頁参照)。この様な不連続なB
P膜の表面上には、当然の事ながら、連続性のあるIII
族窒化半導体結晶層を成膜するのは困難である。
BP is considered to be an excellent cubic material for forming a buffer layer for growing a cubic group III nitride semiconductor crystal layer. A laminated structure having a heterojunction between a BP buffer layer and a group III nitride semiconductor crystal layer is also disclosed (JP-A-2-275682). However, simply forming a film of BP as a buffer layer on a cubic crystal substrate of gallium phosphide (GaP) or the like does not always provide a continuous crystal layer. For example, a boron monophosphide (boron) is formed on a Si substrate.
The case where a buffer layer composed of monophosphide (BP) is formed will be described as an example. The lattice constant of Si is 5.431 ° and the lattice constant of BP is 4.538 ° (see the above “III-V compound semiconductor”, p. 148). Therefore, the degree of mismatch between the two lattices reaches 16.4% based on Si. Due to this large mismatch, a BP film simply grown on a Si substrate is actually a film lacking continuity in which pyramid-shaped growth islands are scattered (see the above-mentioned “Journal of the Japan Society for Crystal Growth”, Vol. 24, No. 2
No. (1997), p. 150). Such a discontinuous B
On the surface of the P film, of course, there is a continuity III
It is difficult to form a group III nitride semiconductor crystal layer.

【0010】また、例えBPからなる緩衝層を単に配備
しても、その上に積層された上層である例えばIII 族窒
化物半導体結晶層等は、必ずしも立方晶を主体として構
成されるとは限らないという上層の結晶形態の不統一に
関する問題もある。例えば、Si単結晶基板上のBP結
晶層に接合させて成膜したGaN膜は、立方晶と六方晶
が混在したものとなるのが実際である(Inst.Ph
ys.Conf.Ser.、No.129(Inst.
of Phys.(IOP)Publishing L
td.(London、1993)、157〜162頁
参照)。即ち、従来のBP緩衝層は、上層の結晶系の画
一化を確実に果たすものとはなっていないのが現状であ
る。
Even if a buffer layer made of BP is simply provided, an upper layer, for example, a group III nitride semiconductor crystal layer, which is laminated thereon, is not always constituted mainly of cubic crystals. There is also a problem related to inconsistency in the upper layer crystal morphology. For example, a GaN film formed by bonding to a BP crystal layer on a Si single crystal substrate is actually a mixture of cubic and hexagonal crystals (Inst. Ph.
ys. Conf. Ser. , No. 129 (Inst.
of Phys. (IOP) Publishing L
td. (London, 1993), pp. 157-162). That is, at present, the conventional BP buffer layer does not reliably achieve the uniformity of the upper crystal system.

【0011】[0011]

【発明が解決しようとする課題】六方晶系の積層構造体
に付随する問題点の回避を目的として、立方晶のIII 族
窒化物半導体結晶層から積層構造体を構築する従来の技
術にも、上述の如く、克服すべき問題点がある。立方晶
の単結晶基板上にリン化硼素(BP)等を緩衝層として
用いて積層構造体を構築する技術に限れば、先ず、連続
性を有するIII 族窒化物半導体結晶などからなる上層を
与えるに好適なBP緩衝層の構成要件が不明確である。
For the purpose of avoiding the problems associated with the hexagonal system laminated structure, the prior art for constructing a laminated structure from a cubic group III nitride semiconductor crystal layer has also been proposed. As described above, there are problems to be overcome. If the technique is limited to a technique of forming a laminated structure using a boron phosphide (BP) or the like as a buffer layer on a cubic single crystal substrate, first, an upper layer made of a group III nitride semiconductor crystal having continuity is provided. The constitutional requirements of a suitable BP buffer layer are unclear.

【0012】本発明では、連続性を有する立方晶のIII
−V族化合物半導体結晶層の成長をもたらすためにBP
系緩衝層が備えるべき要件を明示することを課題とす
る。特に、好適な構成要素を内部結晶組織から明らかに
するものである。
According to the present invention, a cubic III
-BP to bring about growth of group V compound semiconductor crystal layer
The purpose is to specify the requirements that the system buffer layer should have. In particular, preferred components are clarified from the internal crystal structure.

【0013】また、リン化硼素(BP)は、格子定数を
4.510Åとする立方晶のGaNとは格子のミスマッ
チ度も約0.6%と僅かである。しかし、格子定数を
4.380Åとする立方晶の窒化アルミニウム(化学
式:AlN)との格子ミスマッチ度は、BPを基準にし
て約3.6%となる。また、格子定数を4.980Åと
する立方晶の窒化インジウム(化学式:InN)との格
子のミスマッチ度は、BPを基準にして約9.7%に達
する。従って、格子の不整合に起源する結晶欠陥の密度
を小とするIII 族窒化物半導体活性層を構成するために
は、III 族窒化物半導体活性層とBP系緩衝層との間に
格子不整合性を緩和できるIII 族窒化物半導体結晶層を
挿入し、下地積層系を構成するのが得策となる。
[0013] Boron phosphide (BP) also has a lattice mismatch of about 0.6% with cubic GaN having a lattice constant of 4.510 °. However, the degree of lattice mismatch with cubic aluminum nitride (chemical formula: AlN) having a lattice constant of 4.380 ° is about 3.6% based on BP. The degree of lattice mismatch with cubic indium nitride (chemical formula: InN) having a lattice constant of 4.980 ° reaches about 9.7% based on BP. Therefore, in order to form a group III nitride semiconductor active layer that reduces the density of crystal defects caused by lattice mismatch, it is necessary to provide a lattice mismatch between the group III nitride semiconductor active layer and the BP-based buffer layer. It is advisable to insert a group III nitride semiconductor crystal layer capable of alleviating the property and form a base laminate system.

【0014】そこで本発明では、III −V族化合物半導
体単結晶基板の表面に設けた緩衝層に接合するIII 族窒
化物半導体結晶層を備えてなる積層構造体に於いて、従
来の様にBP結晶層に直接、AlA GaB N(0≦A、
B≦1、A+B=1)等のIII 族窒化物半導体結晶層を
接合させる積層系とは異なる系を提示する。そして、連
続性のある立方晶の上層を与える構成の緩衝層と結晶欠
陥密度の少ないIII 族窒化物半導体活性層に対して良好
な格子整合性をもたらすIII 族窒化物半導体結晶層との
接合構造からなる下地積層系を提供することも本発明の
課題である。
Therefore, the present invention relates to a laminated structure including a group III nitride semiconductor crystal layer joined to a buffer layer provided on the surface of a group III-V compound semiconductor single crystal substrate, as in the prior art. directly on the crystal layer, Al a Ga B N (0 ≦ a,
A system different from a stacked system for joining a group III nitride semiconductor crystal layer, such as B ≦ 1, A + B = 1), is presented. And a junction structure between a buffer layer having a cubic upper layer having continuity and a group III nitride semiconductor crystal layer which provides good lattice matching to a group III nitride semiconductor active layer having a low crystal defect density. It is also an object of the present invention to provide a base laminate system comprising:

【0015】[0015]

【課題を解決するための手段】即ち、本発明は、上記し
た従来技術の問題点を背景としてなされたものであっ
て、請求項1に記載の発明は、III −V族化合物半導体
単結晶基板と、該基板の表面に設けた緩衝層と、該緩衝
層に接合するIII 族窒化物半導体結晶層とを備えた積層
構造体から構成されるIII 族窒化物半導体素子に於い
て、III −V族化合物半導体単結晶基板が砒化ガリウム
(化学式:GaAs)からなり、該基板の表面に設けら
れた緩衝層が、リン化硼素多量体結晶(Bij :i>
1、j≧1)の含有率を5%以下とするリン化硼素(B
P)系III −V族化合物半導体結晶から構成され、該緩
衝層と接合をなすIII 族窒化物半導体結晶層が、窒化リ
ン化硼素3元混晶(BP1-XX :0<X<1)または
窒化砒化硼素3元混晶(BAs1-YY :0<Y<1)
から構成されることを特徴とするIII 族窒化物半導体素
子を提供するものである。
That is, the present invention has been made on the background of the above-mentioned problems of the prior art, and the invention of claim 1 is directed to a III-V compound semiconductor single crystal substrate. And a buffer layer provided on the surface of the substrate, and a group III nitride semiconductor device having a stacked structure including a group III nitride semiconductor crystal layer bonded to the buffer layer. The group-III compound semiconductor single crystal substrate is made of gallium arsenide (chemical formula: GaAs), and the buffer layer provided on the surface of the substrate is made of a boron phosphide polymer crystal (B i P j : i>
1, j ≧ 1) boron phosphide (B
P) A group III nitride semiconductor crystal layer composed of a III-V group compound semiconductor crystal and forming a junction with the buffer layer is formed of a ternary mixed crystal of boron phosphide (BP 1 -XN X : 0 <X < 1) or ternary mixed crystal of boron arsenide (BAs 1-Y N Y : 0 <Y <1)
And a group III nitride semiconductor device characterized by comprising:

【0016】本発明では更に、請求項1に記載の構成に
加えて、GaAsに良好な格子整合性を有し、低温緩衝
層を構成するに都合の良い結晶材料を提供するものであ
る。即ち、請求項2の発明は、上記緩衝層が、リン化硼
素・インジウム混晶(BU InW P:0<U<0.3
2、U+W=1)から構成されることを特徴とする。
The present invention further provides, in addition to the structure described in claim 1, a crystalline material which has good lattice matching with GaAs and is convenient for forming a low-temperature buffer layer. That is, the invention of claim 2, said buffer layer, boron indium phosphide mixed crystal (B U In W P: 0 <U <0.3
2, U + W = 1).

【0017】[0017]

【発明の実施の形態】立方晶結晶には、酸化マグネシウ
ム(化学式:MgO)、酸化マンガン(化学式:Mn
O)、酸化ニッケル(化学式:NiO)や酸化コバルト
(化学式:CoO)等の岩塩構造型の酸化物がある。ペ
ロブスカイト型のニオブ酸リチウム(化学式:LiNb
3 )やタンタル酸リチウム(化学式:LiTaO3
などの酸化物結晶も立方晶である。LiGaO2 やLi
AlO2 なども立方晶結晶である。ニッケル(元素記
号:Ni)等の等軸立方格子の金属もある。本発明で
は、立方晶結晶として特に、閃亜鉛鉱構造型のIII −V
族化合物半導体である砒化ガリウム(GaAs)単結晶
から基板を構成する。導電性のGaAsは、オーミック
(Ohmic)電極の配置に関する優位性から、LED
やLDなどの発光素子を構成する際の基板材料として好
適である。FET等の活性層と基板との電気的な絶縁を
要するIII 族窒化物半導体素子にあっては、高抵抗の半
絶縁性のGaAs単結晶を基板として利用できる。ま
た、閃亜鉛鉱結晶型のGaAsは、[011]結晶方位
に明瞭な劈開性を呈する。従って、例えば、GaAsを
基板とするLDにあっては、{011}面からなるレー
ザ光の共振面が容易に形成され得る利点がある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Cubic crystals include magnesium oxide (chemical formula: MgO) and manganese oxide (chemical formula: Mn).
O), nickel oxide (chemical formula: NiO), and cobalt oxide (chemical formula: CoO). Perovskite-type lithium niobate (chemical formula: LiNb
O 3 ) and lithium tantalate (chemical formula: LiTaO 3 )
Are also cubic. LiGaO 2 or Li
AlO 2 and the like are also cubic crystals. There are also metals with an equiaxed cubic lattice such as nickel (element symbol: Ni). In the present invention, a cubic crystal is particularly preferably a zinc-blende structure type III-V
A substrate is composed of gallium arsenide (GaAs) single crystal, which is a group III compound semiconductor. The conductive GaAs is used for the LED because of its superiority in the arrangement of the ohmic electrode.
It is suitable as a substrate material when constituting a light emitting element such as a laser diode and an LD. In a group III nitride semiconductor device requiring electrical insulation between an active layer such as an FET and a substrate, a high-resistance semi-insulating GaAs single crystal can be used as the substrate. In addition, sphalerite crystal-type GaAs exhibits a clear cleavage property in the [011] crystal orientation. Therefore, for example, in the case of an LD using GaAs as a substrate, there is an advantage that a laser light resonance surface having a {011} plane can be easily formed.

【0018】本発明のBP系緩衝層は、上記のGaAs
単結晶基板表面上に、従来のエピタキシャル成長法を利
用して設ける。本発明に係わる緩衝層を成膜するには、
液相エピタキシャル成長法(LPE法)よりも気相成長
法(VPE法)が適する。三塩化硼素(BCl3 )など
の塩化物を原料とするハロゲン(halogen)VP
E法で本発明に係わるBP系緩衝層を構成する場合、成
膜温度としては、300℃以上600℃以下の温度が適
する。また本発明の緩衝層は、構成元素としてリン(元
素記号:P)を含むことから、特に有機金属熱分解気相
成長法(MOCVD法)も好適な成膜方法である。MO
CVD法で本発明の緩衝層を得る場合、250℃以上で
500℃以下の範囲の温度での成膜が適する。好適な成
膜温度の範囲は、成長方法や成長条件などに依って変化
するが、総じて250℃から600℃の範囲にある。
The BP-based buffer layer of the present invention comprises the above GaAs
It is provided on the surface of the single crystal substrate by using a conventional epitaxial growth method. To form the buffer layer according to the present invention,
The vapor phase growth method (VPE method) is more suitable than the liquid phase epitaxial growth method (LPE method). Halogen VP made from chloride such as boron trichloride (BCl 3 )
When the BP-based buffer layer according to the present invention is formed by the E method, a film formation temperature of 300 ° C. or more and 600 ° C. or less is suitable. In addition, since the buffer layer of the present invention contains phosphorus (element symbol: P) as a constituent element, a metalorganic thermal decomposition chemical vapor deposition (MOCVD) method is also particularly preferable. MO
When the buffer layer of the present invention is obtained by the CVD method, film formation at a temperature in the range of 250 ° C. or more and 500 ° C. or less is suitable. The preferable range of the film forming temperature varies depending on the growth method and the growth conditions, but is generally in the range of 250 ° C. to 600 ° C.

【0019】この様な比較的低温で成膜したBP系結晶
層は、立方晶基板との接合界面近傍の領域が主に単結晶
から構成され、その上方の領域は非晶質を主体として構
成されるのが特徴である。緩衝層とするBP系結晶層の
成膜温度が大凡、200℃以下であると、ほぼ全体が非
晶質体となる。約650℃から700℃を越える高温で
は、逆にほぼ全体が単結晶から構成されるものとなる。
本発明の云うBP系緩衝層の成膜に適する温度とは、略
全体が単結晶或いは非晶質から構成される緩衝層が得ら
れる温度ではなく、上記の様に、基板との接合界面から
層厚方向に主たる構成要素を単結晶から非晶質へと変貌
してなる構成の緩衝層が帰結できる温度である。
In such a BP-based crystal layer formed at a relatively low temperature, the region near the junction interface with the cubic substrate is mainly composed of a single crystal, and the region above it is mainly composed of amorphous. The feature is that it is done. When the film forming temperature of the BP-based crystal layer serving as the buffer layer is approximately 200 ° C. or lower, almost the whole becomes an amorphous body. At a high temperature of about 650 ° C. to over 700 ° C., on the contrary, almost the whole is composed of a single crystal.
The temperature suitable for forming the BP-based buffer layer according to the present invention is not a temperature at which a buffer layer substantially entirely composed of single crystal or amorphous is obtained, but as described above, from the bonding interface with the substrate. This is a temperature at which a buffer layer having a configuration in which a main component is changed from single crystal to amorphous in the layer thickness direction can result.

【0020】本発明のBP系低温緩衝層の構成を説明す
るために、図1に緩衝層の断面構造を模式的に示す。図
1に例示するのは、砒化ガリウム(GaAs)単結晶基
板101上に成膜したリン化硼素(BP)からなる低温
緩衝層102の内部結晶組織である。図1において、低
温緩衝層102内の基板101との接合界面103の近
傍は、主に単結晶体(単結晶層或いは単結晶粒など)が
配置された領域104となっている。その上方は、非晶
質体を主体としてなる領域105である。接合界面近傍
の領域を構成する単結晶層或いは単結晶体は、低温緩衝
層表面上に成膜される結晶層を連続膜とするように作用
する。特に、単結晶層が基板表面の略全面を被覆するが
如く配置されてなる低温緩衝層は、上層として連続性の
ある結晶層を得るに格段の効果を奏する。層状単結晶の
存在により2次元的な(平面的な)結晶層の成長が促進
されるからである。単結晶体(層)を主体としてなる領
域104の厚さ(図1に記号“d”で示す。)は、低温
緩衝層102の全体の層厚(記号“D”で表す。)の約
1/2未満である。即ち、一般には、d<0.5・Dの
関係にある。成膜温度が高い程、dは大となる傾向にあ
る。非晶質体を主体としてなる領域105は、低温緩衝
層の上層として堆積される結晶層の配向性を統一化する
作用を有する。
In order to explain the structure of the BP-based low-temperature buffer layer of the present invention, FIG. 1 schematically shows a cross-sectional structure of the buffer layer. FIG. 1 illustrates an internal crystal structure of a low-temperature buffer layer 102 made of boron phosphide (BP) formed on a gallium arsenide (GaAs) single crystal substrate 101. In FIG. 1, the vicinity of a bonding interface 103 with the substrate 101 in the low-temperature buffer layer 102 is a region 104 in which a single crystal (single crystal layer or single crystal grain) is mainly arranged. Above that is a region 105 mainly composed of an amorphous body. The single crystal layer or the single crystal constituting the region near the bonding interface acts so that the crystal layer formed on the surface of the low-temperature buffer layer becomes a continuous film. In particular, a low-temperature buffer layer in which a single crystal layer covers almost the entire surface of a substrate has a remarkable effect in obtaining a continuous crystal layer as an upper layer. This is because the presence of the layered single crystal promotes the growth of a two-dimensional (planar) crystal layer. The thickness (indicated by the symbol “d” in FIG. 1) of the region 104 mainly composed of a single crystal (layer) is about 1 of the entire layer thickness (indicated by the symbol “D”) of the low-temperature buffer layer 102. / 2. That is, generally, d <0.5 · D. As the film formation temperature is higher, d tends to be larger. The region 105 mainly composed of an amorphous body has the function of unifying the orientation of the crystal layer deposited as the upper layer of the low-temperature buffer layer.

【0021】また、本発明では、低温緩衝層を構成する
結晶物質を量的関係をもって規制する。特に、本発明で
は、硼素(元素記号:B)及びリン(元素記号:P)各
原子からなるリン化硼素(硼素モノフォスファイド:b
oron monophosphide(BP))を主
体として低温緩衝層を構成するものとする。BPの一変
態結晶には、複数の硼素原子を含む、所謂、リン化硼素
多量体結晶(Bij :i>1、j≧1)がある。リン
化硼素多量体結晶の代表的なものには、硼素原子数
(i)を6若しくは13とするB6 PやB132 がある
(Acta.Cryst.,14(1961)、93頁
参照)。これらの多量体結晶は、菱面体(rhombo
hedral)結晶構造を有する六方晶(hexago
nal)結晶である(J.Amer.Cer.So
c.,47(1964)、44〜47頁参照)。従っ
て、緩衝層内にこの様な六方晶の結晶体が多量に存在す
ると、これらの結晶体を成長核として六方晶の結晶形態
を持つ成長層が育成され易い。このため、立方晶を主体
とする成長層を得る本発明の趣旨には、不都合となる。
立方晶の結晶体により占有される体積が90%を越える
立方晶を主体としてなる成長層を得るには、Bij
(一般には、i>6でj=1または2)多量体結晶の含
有率を10%以下とする。好ましくは5%以下とする。
Further, according to the present invention, the crystalline substances constituting the low-temperature buffer layer are regulated in a quantitative relationship. Particularly, in the present invention, boron phosphide (boron monophosphide: b) composed of boron (element symbol: B) and phosphorus (element symbol: P) atoms
The low-temperature buffer layer is mainly composed of oron monophosphide (BP). A so-called boron phosphide polymer crystal (B i P j : i> 1, j ≧ 1) containing a plurality of boron atoms is a modified BP crystal. Representative examples of the boron phosphide multimeric crystal include B 6 P and B 13 P 2 having a boron atom number (i) of 6 or 13 (see Acta. Cryst., 14 (1961), p. 93). ). These multimeric crystals are rhombohedral (rhombo)
Hexagonal crystal having a hexadral crystal structure
nal) crystal (J. Amer. Cer. So
c. , 47 (1964), pp. 44-47). Therefore, when a large amount of such hexagonal crystals are present in the buffer layer, a growth layer having a hexagonal crystal morphology is likely to be grown using these crystals as growth nuclei. For this reason, it is inconvenient for the purpose of the present invention to obtain a growth layer mainly composed of cubic crystals.
To obtain a growth layer mainly composed of cubic crystals in which the volume occupied by the cubic crystals exceeds 90%, it is necessary to use B i P j
(Generally, i> 6 and j = 1 or 2) The content of the multimeric crystal is set to 10% or less. Preferably, it is 5% or less.

【0022】リン化硼素多量体結晶(Bij )の含有
量が低く抑制されたBP系緩衝層は、成膜温度を低く設
定すれば得られる。成膜温度は、250℃以上で約70
0℃以下が適する。BPは、高温環境下で次の化学反応
式(1)に従いB132 に変化する(J.Amer.C
hem.Soc.、82(1960)、1330〜13
32頁参照)。 52 BP → 4 B132 + 11 P4 ・・・・ 反応式(1) 従って、リン化硼素多量体結晶の含有量を低減するに
は、緩衝層の成膜温度を低温するのが有利となる。リン
化硼素多量体結晶の含有量を安定して5%以下とするに
は、成膜温度の範囲を、前述の単結晶体と非晶質体とか
ら構成される緩衝層を得るために適する成膜温度の範囲
と同じ250℃以上600℃以下とするのがやはり好都
合である。リン化硼素多量体結晶の含有量を5%以下と
することにより、立方晶を主体とする成長層が構成でき
る。
The BP-based buffer layer in which the content of the boron phosphide multimeric crystal (B i P j ) is suppressed to a low level can be obtained by setting the film forming temperature low. The film formation temperature is about 70 at 250 ° C. or more.
0 ° C or less is suitable. BP changes to B 13 P 2 in a high-temperature environment according to the following chemical reaction formula (1) (J. Amer. C.
hem. Soc. , 82 (1960), 1330-13
See page 32). 52 BP → 4 B 13 P 2 +11 P 4 ... Reaction formula (1) Accordingly, in order to reduce the content of the boron phosphide multimeric crystal, it is advantageous to lower the film forming temperature of the buffer layer. Becomes In order to stably keep the content of the boron phosphide multimer crystal at 5% or less, the range of the film formation temperature is suitable for obtaining the buffer layer composed of the above-mentioned single crystal body and amorphous body. It is again convenient to set the temperature to 250 ° C. or higher and 600 ° C. or lower, which is the same as the range of the film forming temperature. By setting the content of the boron phosphide multimeric crystal to 5% or less, a growth layer mainly composed of cubic crystals can be formed.

【0023】低温緩衝層を構成する結晶体、例えば、B
PとB132 との量的関係は、X線回折法で取得される
特定の結晶面からのX線回折強度の比較をもって測り知
れる。BPとB132 の標準試料からの定量に好都合な
特定の結晶面からの回折強度を予め知っておけば、BP
とB132 とを分別定量するに便利となる。
Crystals constituting the low-temperature buffer layer, for example, B
The quantitative relationship between P and B 13 P 2 can be measured by comparing the X-ray diffraction intensity from a specific crystal plane obtained by the X-ray diffraction method. Knowing in advance the diffraction intensity from a specific crystal plane that is convenient for quantification of BP and B 13 P 2 from a standard sample, BP
And B 13 P 2 are conveniently separated and quantified.

【0024】本発明に則り、(1)単結晶体と非晶質体
とから構成され、且つ(2)B132 のようなリン化硼
素多量体結晶の含有量を5%以下として構成されるBP
系緩衝層上には、連続性に優れる、立方晶を主体として
構成される成長層を接合させて積層することができる。
According to the present invention, (1) it is composed of a single crystal and an amorphous substance, and (2) the content of the boron phosphide multimer crystal such as B 13 P 2 is 5% or less. BP
On the system buffer layer, a growth layer composed mainly of cubic crystal and having excellent continuity can be joined and laminated.

【0025】この優位性を活用して本発明では、BP系
緩衝層上に、窒化アルミニウム・ガリウム・インジウム
混晶(AlX GaY InZ N:0≦X,Y,Z≦1、X
+Y+Z=1)と格子整合を果たすために都合良く作用
するIII 族窒化物半導体結晶層を接合させる。本発明で
は、緩衝層に接合させるIII 族窒化物半導体結晶層を窒
化リン化硼素3元混晶(BP1-XX :0<X<1)か
ら構成する。または、窒化砒化硼素3元混晶(BAs
1-YY :0<Y<1)から構成する。BP1-XX
たはBAs1-YY は、窒素組成比(=X,Y)の如何
に依ってAlX GaY InZ N混晶に格子整合できるか
らである。即ち、本発明では、上述のBP系緩衝層と、
AlX GaY InZ Nとの格子整合が果たせるBP1-X
X またはBAs1-YYとの接合構造からなる下地積
層系を提供する。
Taking advantage of this advantage, in the present invention, an aluminum-gallium-indium mixed crystal (Al X Ga Y In Z N: 0 ≦ X, Y, Z ≦ 1, X
+ Y + Z = 1) is bonded to a group III nitride semiconductor crystal layer which works well for achieving lattice matching. In the present invention, the group III nitride semiconductor crystal layer to be bonded to the buffer layer is composed of a ternary mixed crystal of boron nitride phosphide (BP 1 -XN X : 0 <X <1). Alternatively, a ternary mixed crystal of boron arsenide (BAs
1-Y NY : 0 <Y <1). This is because BP 1-X N X or BAs 1-Y N Y can be lattice-matched to Al X Ga Y In Z N mixed crystal depending on the nitrogen composition ratio (= X, Y). That is, in the present invention, the BP-based buffer layer described above,
BP 1-X that can achieve lattice matching with Al X Ga Y In Z N
Providing a base laminate system comprising a joining structure of the N X or BAs 1-Y N Y.

【0026】例えば、窒素組成比を0.03(3%)と
するBP0.970.03からは、格子定数を4.510Åと
する立方晶の窒化ガリウム(GaN)に格子整合を果た
す結晶層が構成できる。また、BP0.830.17からは、
立方晶の窒化アルミニウム(AlN;格子定数=4.3
80Å)と格子整合を果たす結晶層が構成できる。BA
1-YY は、比較的インジウム組成比の高い立方晶窒
化インジウム系混晶と格子整合を果たすに優位な結晶層
として利用できる。例えば、BAs0.970.03は、イン
ジウム組成比が0.50の立方晶Ga0.50In0.50Nと
格子整合をなす結晶層となる。
For example, from BP 0.97 N 0.03 having a nitrogen composition ratio of 0.03 (3%), a crystal layer which performs lattice matching with cubic gallium nitride (GaN) having a lattice constant of 4.510 ° is formed. it can. Also, from BP 0.83 N 0.17 ,
Cubic aluminum nitride (AlN; lattice constant = 4.3)
80 °) and a crystal layer that performs lattice matching can be formed. BA
s 1 -YN Y can be used as a crystal layer that is superior in performing lattice matching with a cubic indium nitride-based mixed crystal having a relatively high indium composition ratio. For example, BAs 0.97 N 0.03 becomes a crystal layer that lattice-matches with cubic Ga 0.50 In 0.50 N having an indium composition ratio of 0.50.

【0027】上記のBP1-XX またはBAs1-YY
結晶層は、本発明の構成による緩衝層に接合させて堆積
されているため、連続性が付与され、立方晶を主体とし
て構成できる上に、AlX GaY InZ Nに格子整合す
る。従って、本発明の接合構成からなる下地積層系の上
には、格子の不整合性或いは膜の不連続性などに起因す
る結晶欠陥の密度が低減されたAlX GaY InZ N結
晶層を積層することができる。
The above-mentioned BP 1-X N X or BAs 1-Y N Y
Since the crystal layer is deposited so as to be bonded to the buffer layer according to the configuration of the present invention, continuity is provided, the crystal layer can be mainly composed of cubic crystals, and lattice matching with Al X Ga Y In Z N is achieved. Therefore, an Al X Ga Y In Z N crystal layer in which the density of crystal defects caused by lattice mismatch or film discontinuity is reduced is formed on the underlying laminated system having the junction structure of the present invention. Can be laminated.

【0028】本発明では更に、III −V族化合物半導体
単結晶基板との良好な格子整合性をもたらし、かつ立方
晶を主体とする連続性のある上層をもたらすために好都
合な低温緩衝層の構成材料を提供できる。GaAs単結
晶については、BU InW P混晶(0<U<1、U+W
=1)に於いて硼素組成比(=U)を0.16とするB
0.16In0.84Pから格子整合した緩衝層を構成できる。
基板結晶との格子整合を果たす混晶の組成比は、ベガー
ド(Vegard)の法則(永井 治男他著、「III −
V族化合物混晶」(1993年7月30日初版第2刷、
(株)コロナ社発行)、27頁参照)を適用して求めら
れる。BU InW P混晶から低温緩衝層を構成する場
合、連続性のある上層を得るに許容される硼素組成比
は、0.16を基準にして大凡、±50%の範囲内であ
る。好ましくは、0.16±30%である。即ち、好ま
しい硼素組成比は、0.11以上0.21以下の範囲に
ある。
The present invention further provides a low-temperature buffer layer which is favorable for providing good lattice matching with a III-V compound semiconductor single crystal substrate and providing a continuous upper layer mainly composed of cubic crystals. Material can be provided. For GaAs single crystal, B U In W P mixed crystal (0 <U <1, U + W
= 1) with boron composition ratio (= U) of 0.16 B
A lattice-matched buffer layer can be formed from 0.16 In 0.84 P.
The composition ratio of the mixed crystal that achieves lattice matching with the substrate crystal is determined by Vegard's law (by Haruo Nagai et al., “III−
Group V Compound Mixed Crystal "(First Edition, Second Edition, July 30, 1993,
(Corona Co., Ltd.), page 27). When configuring the low-temperature buffer layer from B U In W P mixed crystal, boron compositional ratio assigned to the obtained upper layer with continuity, approximately based on the 0.16, in the range of ± 50%. Preferably, it is 0.16 ± 30%. That is, a preferable boron composition ratio is in a range of 0.11 or more and 0.21 or less.

【0029】基板との良好な格子整合性をもたらす低温
緩衝層は、単一の結晶層から構成できる。また、組成比
を相違する複数の結晶層を重層させて構成することも出
来る。例えば、歪超格子構造(straind lay
er super lattice)を構成して重層構
成の緩衝層となす手法がある。歪超格子構造から緩衝層
を構成する場合、重層するn個の結晶層の各組成比(例
えば、上記のBU InW P混晶の硼素組成比)は、基板
を構成する結晶と同一の格子定数をもたらす上記の組成
比を基準として、増減方向に等量の格子定数の変化を与
える様に設計するのが好適である。例えば上記のBU
W P混晶から歪超格子構造の緩衝層を構成する場合、
GaAsに格子整合を果たす硼素組成比である0.16
を基準にして、組成比を増減方向に±0.08(8%)
ずつ変化させた、B0.08In0.92PとB0.24In0.76
とを交互に重層した歪超格子構造の格子整合系緩衝層が
構成できる。硼素組成比をそれぞれ0.08及び0.2
4とする2層のBInP結晶層からなる2層重層構造を
1組とした超格子構造体の平均的な硼素組成比が0.1
6となるからである。歪超格子構造から緩衝層を構成す
る場合、同構造を構成するBU InW P混晶(0<U<
1、U+W=1)層が取り得る硼素組成比(=U)の最
大の変動幅は、±0.16であることから、硼素組成比
の取り得る範囲は、0<U<0.32となる。
The low-temperature buffer layer that provides good lattice matching with the substrate can be composed of a single crystal layer. In addition, a plurality of crystal layers having different composition ratios may be stacked. For example, a strained superlattice structure (strained layer structure)
There is a method of forming a buffer layer having a multi-layer structure by forming an upper layer. When constituting the buffer layer from the strained superlattice structure, the composition ratio of n-crystal layer overlaying (e.g., boron composition ratio of the above B U In W P mixed crystal) are crystalline and identical constituting the substrate It is preferable to design so as to give the same amount of change in the lattice constant in the increase / decrease direction based on the above composition ratio that provides the lattice constant. Such as the above-mentioned B U I
When forming a buffer layer having a strained superlattice structure from n W P mixed crystal,
0.16 which is a boron composition ratio that achieves lattice matching with GaAs.
± 0.08 (8%)
B 0.08 In 0.92 P and B 0.24 In 0.76 P
Are alternately layered to form a lattice-matched buffer layer having a strained superlattice structure. The boron composition ratio was 0.08 and 0.2, respectively.
The average boron composition ratio of the superlattice structure having a two-layered multilayer structure composed of two BInP crystal layers as a set of 4 is 0.1.
This is because it becomes 6. When constituting the buffer layer from the strained superlattice structure, B U In W P mixed crystal constituting the same structure (0 <U <
1, U + W = 1) Since the maximum fluctuation range of the boron composition ratio (= U) that the layer can take is ± 0.16, the possible range of the boron composition ratio is 0 <U <0.32. Become.

【0030】この様なGaAs基板材料と格子整合する
緩衝層は、格子不整合に起因する結晶欠陥密度の小さ
い、更に結晶品質に優れるBP1-XX またはBAs
1-YY結晶層をもたらすに貢献する。結晶品質に優れ
るBP1-XX またはBAs1-YY 結晶層上には、結
晶性に優れるAlX GaY InZ N結晶層が堆積でき
る。品質に優れるAlX GaY InZ N結晶層からは、
強度的に優れる発光をもたらすに都合の良い発光層や電
子移動度に優れるチャネル層などの活性層が構成でき
る。これらの品質的に優れる活性層は、しいては、発光
強度や雑音指数等の特性に優れるIII 族窒化物半導体素
子をもたらすに貢献する。
The buffer layer is smaller crystal defect density due to lattice mismatch, BP 1-X N X or BAs excellent further crystal quality consistent with such a GaAs substrate material lattice
Contributes to providing a 1-YN Y crystal layer. BP 1-X N in the X or BAs 1-Y N Y-crystal layer excellent in crystal quality, Al X Ga Y In Z N crystal layer excellent in crystallinity can be deposited. From the high quality Al X Ga Y In Z N crystal layer,
An active layer such as a light-emitting layer which is convenient for providing light emission excellent in intensity and a channel layer which is excellent in electron mobility can be formed. These active layers having excellent quality contribute to providing a group III nitride semiconductor device having excellent characteristics such as emission intensity and noise figure.

【0031】緩衝層を構成する結晶層、並びに緩衝層に
接合させるBP1-XX またはBAs1-YY 結晶層の
層厚については、特に厳密な規定はない。数μm程度の
比較的厚い結晶層も利用され得る。結晶層の厚さの上限
は大凡、約10μm未満程度となる。立方晶の割合が体
積比率にして大凡90%を越える、立方晶を主体として
なる連続性を有する成長層を成膜するには、緩衝層は数
Å程度の単原子層でも差し支えはない。
The thickness of the crystal layer constituting the buffer layer and the thickness of the BP 1-X N X or BAs 1-Y N Y crystal layer bonded to the buffer layer are not particularly strictly specified. Relatively thick crystalline layers of the order of a few μm can also be used. The upper limit of the thickness of the crystal layer is generally less than about 10 μm. In order to form a growth layer having continuity mainly composed of cubic crystals in which the proportion of cubic crystals exceeds approximately 90% in volume ratio, the buffer layer may be a monoatomic layer of about several Å.

【0032】緩衝層に接合させるBP1-XX またはB
As1-YY 結晶層は、緩衝層の場合と同じくハライド
(halide)VPE法(ハロゲンVPE法)やMO
CVD法などを利用して成膜できる。発光素子に用いる
積層構造体のように、基板材料の裏面側にオーミック電
極を敷設することを意図して導電性結晶を基板とする場
合は、緩衝層並びに緩衝層に接合させるBP1-XX
たはBAs1-YY 結晶層を導電性層とするのが常套で
ある。結晶層の導電性については特に規定はなく、例え
ば、導電性基板の伝導形に鑑み決定できる。ドナー性不
純物或いはアクセプター性不純物をドーピングしたn形
伝導性或いはp形伝導性を有する結晶層が、緩衝層並び
に緩衝層に接合させるBP1-XXまたはBAs1-YY
結晶層として利用できる。n形導電性の結晶層は、例
えば、珪素(Si)や錫(元素記号:Sn)などの第IV
族不純物やセレン(元素記号:Se)、硫黄(元素記
号:S)等の第VI族不純物をドーピングすれば得られ
る。また、p形の結晶層は、例えば、第II族不純物の亜
鉛(元素記号:Zn)やマグネシウム(元素記号:M
g)或いは第IV族の炭素(元素記号:C)をドーピング
しても得られる。
BP 1-X N X or B bonded to the buffer layer
The As 1 -YN Y crystal layer is formed by a halide VPE method (halogen VPE method) or MO as in the case of the buffer layer.
A film can be formed using a CVD method or the like. When a conductive crystal is used as a substrate for the purpose of laying an ohmic electrode on the back surface side of a substrate material such as a laminated structure used for a light emitting element, a buffer layer and a BP 1 -XN bonded to the buffer layer are used. It is customary to use an X or BAs 1-Y NY crystal layer as the conductive layer. The conductivity of the crystal layer is not particularly limited, and can be determined in consideration of, for example, the conductivity type of the conductive substrate. N-type conductive doped donor impurities or acceptor impurities or crystal layer having a p-type conductivity, BP 1-X N X or BAs 1-Y N Y which is bonded to the buffer layer and the buffer layer
It can be used as a crystal layer. The n-type conductive crystal layer is made of, for example, a fourth IV material such as silicon (Si) or tin (element symbol: Sn).
It can be obtained by doping a group VI impurity such as a group VI impurity or a group VI impurity such as selenium (element symbol: Se) and sulfur (element symbol: S). The p-type crystal layer is made of, for example, a group II impurity such as zinc (element symbol: Zn) or magnesium (element symbol: M
g) or by doping with Group IV carbon (element symbol: C).

【0033】[0033]

【作用】本発明の請求項1に記載の温度範囲で成膜され
たBP系緩衝層は、上層を構成する結晶層を連続膜とす
る作用を有する。また、リン化硼素多量体結晶の含有量
が低減されたBP系緩衝層は、上層を構成する結晶層を
立方晶を主体としてなす作用を有する。
The BP-based buffer layer formed in the temperature range according to the first aspect of the present invention has the function of using the crystal layer constituting the upper layer as a continuous film. Further, the BP-based buffer layer in which the content of the boron phosphide multimeric crystal is reduced has an effect of mainly forming a cubic crystal in the crystal layer constituting the upper layer.

【0034】また、請求項1に記載のBP系緩衝層に接
合して設けられたBAsNまたはBPN混晶結晶層は、
活性層を構成するAlGaInN結晶層との格子整合性
をもたらす作用を有する。
Further, the BAsN or BPN mixed crystal layer provided by bonding to the BP-based buffer layer according to claim 1 is
It has an effect of providing lattice matching with the AlGaInN crystal layer constituting the active layer.

【0035】また、請求項2の発明に記載の緩衝層は、
GaAs基板材料との格子整合性を良好なものとする作
用を有する。
Further, the buffer layer according to the second aspect of the present invention,
This has the effect of improving the lattice matching with the GaAs substrate material.

【0036】[0036]

【実施例】(第1の実施例)以下、実施例をもって本発
明を詳細に説明する。第1の実施例では、n形GaAs
を基板とした積層構造体1から図2に示す発光素子(L
ED)3を構成する例を挙げて本発明を具体的に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) The present invention will be described in detail below with reference to embodiments. In the first embodiment, n-type GaAs
The light emitting device (L) shown in FIG.
The present invention will be specifically described with reference to examples constituting ED) 3.

【0037】基板101は、珪素(Si)をドーピング
(doping)したn形砒化ガリウム(GaAs)と
した。アンドープ(undope)のn形リン化硼素
(BP)からなる緩衝層102は、三塩化硼素(BCl
3 )/三塩化リン(PCl3 )/水素(H2 )系ハライ
ドVPE法により成膜した。GaAs基板101との接
合界面103の近傍領域を立方晶のリン化硼素(BP)
単結晶体(層)を主体として構成される領域104と
し、その上方を非晶質体を主体とする領域105から構
成するために、成膜温度は350℃に設定した。全体の
厚さ(以下、記号“D”で表す)を約20ナノメータ
(単位:nm)とする緩衝層102にあって、BP単結
晶層を主体として構成される領域104の領域の厚さ
(以下、記号“d”で表す)は、約3nmとした。ま
た、成膜温度を350℃とすることによって、緩衝層1
02に含有されるB132 に代表されるリン化硼素多量
体結晶の濃度を、緩衝層102の主体を構成するBP
(boron monophosphide)の2%未
満とした。
The substrate 101 was made of n-type gallium arsenide (GaAs) doped with silicon (Si). The buffer layer 102 made of undoped n-type boron phosphide (BP) is made of boron trichloride (BCl 3).
3 ) / phosphorus trichloride (PCl 3 ) / hydrogen (H 2 ) based halide VPE method. The region near the junction interface 103 with the GaAs substrate 101 is cubic boron phosphide (BP).
The film forming temperature was set to 350 ° C. in order to form the region 104 mainly composed of a single crystal (layer) and the region 104 mainly composed of the amorphous body above the region 104. In the buffer layer 102 having an overall thickness (hereinafter, represented by the symbol “D”) of about 20 nanometers (unit: nm), the thickness of the region 104 (mainly a BP single crystal layer) Hereinafter, the symbol “d”) is about 3 nm. Further, by setting the film forming temperature to 350 ° C., the buffer layer 1 is formed.
The concentration of the boron phosphide multimer crystal typified by B 13 P 2 contained in
(Boron monophosphide) of less than 2%.

【0038】緩衝層102上には、上記のハロゲンVP
E法を利用し、930℃でSiをドーピングしたn形B
0.970.03からなる結晶層106を積層し、緩衝層1
02と接合させた。n形BP0.970.03結晶層106の
層厚は約0.2μmであり、キャリア濃度は約8×10
18cm-3とした。
On the buffer layer 102, the above halogen VP
N-type B doped with Si at 930 ° C using the E method
The crystal layer 106 made of P 0.97 N 0.03 is laminated, and the buffer layer 1
02. The thickness of the n-type BP 0.97 N 0.03 crystal layer 106 is about 0.2 μm, and the carrier concentration is about 8 × 10
18 cm -3 .

【0039】n形BP0.970.03結晶層106上には、
Siドープn形窒化ガリウム(GaN)からなる下部ク
ラッド層107(層厚(t)=1.5μm、キャリア濃
度(n)=1.0×1018cm-3)、アンドープのn形
窒化ガリウム・インジウム混晶(Ga0.88In0.12N)
からなる発光層108(t=0.1μm、n=2.1×
1018cm-3)、及びマグネシウム(Mg)ドープp形
窒化アルミニウム・ガリウム混晶(Al0.10Ga
0.90N)からなる上部クラッド層109(t=0.1μ
m、キャリア濃度(p)=4.1×1017cm-3)を順
次積層して、pn接合型ダブルヘテロ構造の発光部2を
構成した。立方晶のn形BP0.970.03結晶層106上
に堆積した発光部2を構成する各層107〜109は、
立方晶から構成した。また、発光層108を構成するG
0.88In0.12Nは、インジウム濃度を相違する複数の
相(phase)からなる多相構造の結晶層とした。p
形Al0.10Ga0.90N層109上には、Mgドープp形
GaN層(t=0.1μm、p=1.0×1018
-3)をコンタクト(contact)層110として
積層して、LED用途の積層構造体1となした。
On the n-type BP 0.97 N 0.03 crystal layer 106,
A lower cladding layer 107 (layer thickness (t) = 1.5 μm, carrier concentration (n) = 1.0 × 10 18 cm −3 ) made of Si-doped n-type gallium nitride (GaN), undoped n-type gallium nitride Indium mixed crystal (Ga 0.88 In 0.12 N)
Light-emitting layer 108 (t = 0.1 μm, n = 2.1 ×
10 18 cm -3 ) and magnesium (Mg) -doped p-type aluminum-gallium nitride mixed crystal (Al 0.10 Ga
0.90 N) upper cladding layer 109 (t = 0.1 μm)
m and a carrier concentration (p) of 4.1 × 10 17 cm −3 ) were sequentially laminated to form a light emitting section 2 having a pn junction type double hetero structure. Each of the layers 107 to 109 constituting the light-emitting portion 2 deposited on the cubic n-type BP 0.97 N 0.03 crystal layer 106 includes:
It was composed of cubic crystals. Further, G constituting the light emitting layer 108
a 0.88 In 0.12 N was used as a crystal layer having a multiphase structure composed of a plurality of phases having different indium concentrations. p
On the Al 0.10 Ga 0.90 N layer 109, a Mg-doped p-type GaN layer (t = 0.1 μm, p = 1.0 × 10 18 c
m −3 ) was laminated as a contact layer 110 to obtain a laminated structure 1 for LED use.

【0040】積層構造体1の最表層をなすコンタクト層
110上には、金(Au)蒸着膜から構成したp形のオ
ーミック電極111を配置した。一方、n形のオーミッ
ク電極112は、n形GaAs基板101の裏面側に
“べた”全面電極として設けた。その後、以上の積層構
造体1をGaAs基板の互いに直交する[011]結晶
方向に劈開し、一辺を約300μmとする正方形のチッ
プ(chip)として、図2に示すIII 族窒化物半導体
LED3を構成した。GaAsが元来、[011]結晶
方向に劈開性を有するために容易に且つチッピング(欠
け)も少なくチップとなせた。
On the contact layer 110, which is the outermost layer of the multilayer structure 1, a p-type ohmic electrode 111 made of a gold (Au) vapor deposited film was arranged. On the other hand, the n-type ohmic electrode 112 was provided on the back surface of the n-type GaAs substrate 101 as a "solid" full-surface electrode. Thereafter, the above laminated structure 1 is cleaved in the [011] crystal direction of the GaAs substrate orthogonal to each other to form a group III nitride semiconductor LED 3 shown in FIG. 2 as a square chip having a side of about 300 μm. did. Originally, GaAs had a cleavage property in the [011] crystal direction, so that it could be formed into a chip easily and with little chipping.

【0041】LED3の上下に設けたオーミック電極1
11、112の間に順方向に動作電流を通流して、青色
帯の発光を得た。順方向電流を20ミリアンペア(m
A)に設定した際の発光の中心波長は約430nmであ
った。主たる発光スペクトルの半値幅は約20nmであ
り、単色性に優れる発光であることが示された。また、
順方向電圧(所謂、Vf)は、20mA通電時に約2.
8ボルト(V)となった。本実施例の構成によるLED
は、サファイアを基板とする従来の短波長LEDとは異
なり、n側電極を敷設するために発光面の一部を切り欠
く必要が無く、発光面積を広く維持できた。これを反映
して、集光レンズを冠した樹脂モールド(mold)ラ
ンプの発光出力は、約1.2カンデラ(cd)と発光強
度に優れたLEDが提供されるものとなった。
Ohmic electrodes 1 provided above and below LED 3
An operating current was passed in the forward direction between 11 and 112, and light emission in a blue band was obtained. A forward current of 20 mA (m
The center wavelength of light emission when set in A) was about 430 nm. The half-width of the main emission spectrum was about 20 nm, which indicated that the emission was excellent in monochromaticity. Also,
The forward voltage (so-called Vf) is about 2.
8 volts (V). LED according to the configuration of the present embodiment
Unlike conventional short-wavelength LEDs using sapphire as a substrate, there was no need to cut out a part of the light-emitting surface in order to lay the n-side electrode, and a wide light-emitting area could be maintained. Reflecting this, the light emission output of the resin mold (mold) lamp covered with the condenser lens is about 1.2 candela (cd), and an LED excellent in light emission intensity is provided.

【0042】(第2の実施例)本第2の実施例では、第
1の実施例に記載の結晶層106を、n形BP0.97
0.03から窒化砒化硼素混晶(BAs1-YY :0<Y<
1)に変更して、図3に示す積層構造体4を構成した。
立方晶のBAs1-YY からなる結晶層106の窒素組
成比(=Y)は、0.19(19%)に設定した。
(Second Embodiment) In the second embodiment, the crystal layer 106 described in the first embodiment is replaced with an n-type BP 0.97 N
0.03 to boron arsenide mixed crystal (BAs 1-Y N Y : 0 <Y <
The laminated structure 4 shown in FIG. 3 was configured by changing to 1).
Nitrogen composition ratio of the crystal layer 106 made of BAs 1-Y N Y cubic (= Y) was set to 0.19 (19%).

【0043】図3において、緩衝層102を積層するま
での手順は、第1の実施例と同様である。緩衝層102
に接合させる結晶層106は、上記のように窒化砒化硼
素混晶(BAs1-YY 、但しY=0.19)に変更し
た。Siドープn形BAs0.810.19結晶層106上に
は、BAs0.810.19(格子定数=4.557Å)と格
子整合する立方晶を主体とするn形窒化ガリウム・イン
ジウム混晶(Ga0.90In0.10N)からなる下部クラッ
ド層107(t=0.5μm、n=2.0×1018cm
-3)、亜鉛(Zn)及びSiをドーピングした立方晶を
主体とするn形Ga0.82In0.18Nからなる発光層10
8、及びMgドープp形GaNからなる上部クラッド層
109を、順次積層してpn接合型ダブルヘテロ構造か
らなる発光部5となした。
In FIG. 3, the procedure up to laminating the buffer layer 102 is the same as in the first embodiment. Buffer layer 102
Was changed to a mixed crystal of boron arsenide (BAs 1 -Y N Y , where Y = 0.19) as described above. On the Si-doped n-type BAs 0.81 N 0.19 crystal layer 106, an n-type gallium-indium nitride mixed crystal (Ga 0.90 In 0.10 ) mainly composed of a cubic crystal lattice-matching with BAs 0.81 N 0.19 (lattice constant = 4.557 °) N) of the lower cladding layer 107 (t = 0.5 μm, n = 2.0 × 10 18 cm)
-3 ), a luminescent layer 10 composed of n-type Ga 0.82 In 0.18 N mainly composed of cubic crystals doped with zinc (Zn) and Si.
8, and an upper cladding layer 109 made of Mg-doped p-type GaN were sequentially laminated to form a light emitting section 5 having a pn junction double hetero structure.

【0044】立方晶を主体とするp形GaNからなる上
部クラッド層109を最表層とする積層構造体4に、第
1の実施例と同様のp形オーミック電極111、n形オ
ーミック電極112を形成してLED6となした(図3
参照)。LED6に動作電流を順方向に通流して、青色
帯の発光を得た。順方向電流を20ミリアンペア(m
A)に設定した際の発光の中心波長は約450nmであ
った。主たる発光スペクトルの半値幅は約40nmとな
った。また、順方向電圧(所謂、Vf)は、20mA通
電時に約2.6ボルト(V)となった。本実施例2の構
成によるLED6は、サファイアを基板とする従来の短
波長LEDとは異なり、n側電極を敷設するために発光
面の一部を切り欠く必要が無く、発光面積を広く維持で
きたため、集光レンズを冠した樹脂モールド(mol
d)ランプの発光出力は、約1.0カンデラ(cd)と
発光強度に優れたLEDが提供されるものとなった。
A p-type ohmic electrode 111 and an n-type ohmic electrode 112 similar to those of the first embodiment are formed on the laminated structure 4 having the upper cladding layer 109 made of p-type GaN mainly composed of cubic crystals as the outermost layer. LED6 (Fig. 3
reference). An operating current was passed through the LED 6 in the forward direction, and blue light emission was obtained. A forward current of 20 mA (m
The center wavelength of light emission when set in A) was about 450 nm. The half width of the main emission spectrum was about 40 nm. Further, the forward voltage (so-called Vf) became about 2.6 volts (V) when 20 mA was applied. Unlike the conventional short-wavelength LED using sapphire as a substrate, the LED 6 according to the configuration of the second embodiment does not need to cut out a part of the light emitting surface for laying the n-side electrode, and can maintain a wide light emitting area. Therefore, a resin mold (mol
d) The luminous output of the lamp was about 1.0 candela (cd), and an LED having excellent luminous intensity was provided.

【0045】(第3の実施例)第3の実施例で作製した
積層構造体を図4に示す。第3の実施例では、まず、ト
リメチル硼素((CH33 B)を硼素(B)源、シク
ロペンタジエニルインジウム(I)(C55 In
(I))をインジウム(In)源、及びホスフィン(P
3 )をリン(P)源とする通常の常圧MOCVD法に
より、リン化硼素・インジウム混晶(BU InW P)か
らなる緩衝層102をZnドープp形GaAs単結晶基
板101上に設けた。緩衝層102には、硼素組成比を
0.16とするZnドープのp形B0.16In0.84P混晶
を用いた。GaAs基板101との接合界面103近傍
の領域104を立方晶のB0.16In0.84Pからなる単結
晶体(層)を主体として構成し、その上部の領域105
をBとInとPからなる非晶質体を主体として構成する
ために、緩衝層102は420℃で成長した。また同時
に、この成長温度は、B132或いはB6 Pのようなリ
ン化硼素多量体結晶の含有量を緩衝層102の全体の5
%未満とするために設定されたものである。全体の層厚
(以下、記号“D”で記載)を約15nmとする緩衝層
102にあって、上記の単結晶体(層)が主に占有する
領域104の厚さ(以下、記号“d”で記載)は約1.
5nmとした。即ち、d/D=0.10の関係とした。
(Third Embodiment) FIG. 4 shows the laminated structure manufactured in the third embodiment. In the third embodiment, first, trimethyl boron ((CH 3 ) 3 B) is converted from a boron (B) source to cyclopentadienyl indium (I) (C 5 H 5 In).
(I)) is converted to an indium (In) source and phosphine (P
The H 3) normal atmospheric pressure MOCVD method using a phosphorus (P) source, a buffer layer 102 composed of boron indium phosphide mixed crystal (B U In W P) on Zn-doped p-type GaAs single crystal substrate 101 Provided. For the buffer layer 102, a Zn-doped p-type B 0.16 In 0.84 P mixed crystal having a boron composition ratio of 0.16 was used. A region 104 in the vicinity of a junction interface 103 with the GaAs substrate 101 is mainly composed of a single crystal (layer) made of cubic B 0.16 In 0.84 P, and an upper region 105
The buffer layer 102 was grown at 420 ° C. in order to mainly form the amorphous body composed of B, In and P. At the same time, the growth temperature increases the content of the boron phosphide multimer crystal such as B 13 P 2 or B 6 P by 5% in the entire buffer layer 102.
% Is set. In the buffer layer 102 having an overall layer thickness (hereinafter, referred to as a symbol “D”) of about 15 nm, the thickness of the region 104 mainly occupied by the single crystal body (layer) (hereinafter, the symbol “d”) ") Is about 1.
5 nm. That is, d / D = 0.10.

【0046】上記のB0.16In0.84Pからなる緩衝層1
02の表面上には、Znをドーピングしたp形BP0.95
0.05混晶層106(t=3.0μm、p=2.5×1
18cm-3)を、アンモニア(NH3 )を窒素(N)源
とする常圧MOCVD法により、930℃で成膜した。
X線回折スペクトルから、同層106は立方晶を主体と
してなる結晶であるのが示された。
Buffer layer 1 of B 0.16 In 0.84 P described above
02 on the surface of Zn-doped p-type BP 0.95
N 0.05 mixed crystal layer 106 (t = 3.0 μm, p = 2.5 × 1
0 18 cm −3 ) was formed at 930 ° C. by a normal pressure MOCVD method using ammonia (NH 3 ) as a nitrogen (N) source.
The X-ray diffraction spectrum showed that the layer 106 was mainly composed of cubic crystals.

【0047】p形BP0.950.05混晶層106上には、
同層106に一致する格子定数(=4.491Å)のM
gドープの立方晶を主体とするp形Al0.15Ga0.85
混晶層(t=0.1μm、p=5.0×1017cm-3
を下部クラッド層107として積層した。下部クラッド
層107上には、立方晶を主体とするアンドープのn形
Ga0.90In0.10N混晶層(t=9nm、n〜5×10
17cm-3)を発光層108として積層した。発光層10
8上には、Siをドーピングした立方晶を主体とするn
形GaN層(t=3.3μm、2.3×1018cm-3
を上部クラッド層109として積層して、pn接合型の
ダブルヘテロ構造からなる発光部8を擁する図4に示す
如くのLED用途の積層構造体7を構築した。
On the p-type BP 0.95 N 0.05 mixed crystal layer 106,
M of lattice constant (= 4.491 °) corresponding to the same layer 106
p-type Al 0.15 Ga 0.85 N mainly composed of g-doped cubic crystal
Mixed crystal layer (t = 0.1 μm, p = 5.0 × 10 17 cm −3 )
As the lower cladding layer 107. On the lower cladding layer 107, an undoped n-type Ga 0.90 In 0.10 N mixed crystal layer (t = 9 nm, n to 5 × 10
17 cm -3 ) was laminated as the light emitting layer 108. Light emitting layer 10
On top of n is a cubic crystal doped with Si.
GaN layer (t = 3.3 μm, 2.3 × 10 18 cm −3 )
Was laminated as an upper cladding layer 109 to construct a laminated structure 7 for an LED as shown in FIG. 4 having a light emitting portion 8 having a pn junction type double hetero structure.

【0048】上部クラッド層109の表面上にアルミニ
ウム(Al)蒸着膜からなるn形オーミック電極112
を形成した。p形GaAs基板101の裏面側には、金
(Au)−Zn合金を真空蒸着してp形オーミック電極
111を形成してLED9を構成した(図4参照)。オ
ーミック電極111、112の間に、20ミリアンペア
(mA)の順方向電流を流通した際の発光の中心波長は
約460nmであった。主たる発光スペクトルの半値幅
は約25nmとなった。また、順方向電圧(所謂、V
f)は、20mA通電時に約2.8ボルト(V)となっ
た。本実施例の構成によるLED9は、サファイアを基
板とする従来の短波長LEDとは異なり、p側電極を敷
設するために発光面の一部を切り欠く必要が無く、発光
面積を広く維持できたため、集光レンズを冠した樹脂モ
ールド(mold)ランプの発光出力は、約1.4カン
デラ(cd)と発光強度に優れたLEDが提供されるも
のとなった。
On the surface of the upper cladding layer 109, an n-type ohmic electrode 112 made of an aluminum (Al) vapor-deposited film
Was formed. On the back side of the p-type GaAs substrate 101, a gold (Au) -Zn alloy was vacuum-deposited to form a p-type ohmic electrode 111 to constitute the LED 9 (see FIG. 4). The center wavelength of light emission when a forward current of 20 mA (mA) was passed between the ohmic electrodes 111 and 112 was about 460 nm. The half width of the main emission spectrum was about 25 nm. In addition, a forward voltage (so-called V
f) became about 2.8 volts (V) when a current of 20 mA was supplied. Unlike the conventional short-wavelength LED using sapphire as a substrate, the LED 9 according to the configuration of the present embodiment does not have to cut out a part of the light emitting surface to lay the p-side electrode, and can maintain a wide light emitting area. The light emission output of the resin mold (mold) lamp covered with the condenser lens was about 1.4 candela (cd), and an LED having excellent light emission intensity was provided.

【0049】透過型電子顕微鏡(英略称:TEM)を利
用した断面TEM技法により、発光部8の内部結晶構造
を観察した。本実施例3の発光部8は、GaAs基板1
01と格子整合するB0.16In0.84Pから構成される緩
衝層102と、該緩衝層102と接合する、下部クラッ
ド層107に格子整合するBP0.950.05混晶層106
とからなる下地積層系上に積層したが故に、特に基板と
緩衝層の界面103近傍の領域を起点として発光層領域
に貫通する転位は明らかに少なく、結晶性に優れるIII
族窒化物半導体結晶層から構成されるものとなった。本
実施例3に係わる積層構造体9の発光部8において、断
面TEM像に撮像された直線状の黒色コントラストを転
位に因るものと単純に帰属して求められる転位密度は、
約103 から約104 cm-2程度となった。この密度
は、従来のサファイア基板上に設けた格子不整合系の発
光部内の転位密度が約1010cm-2程度であるのに比べ
れば(Appl.Phys.Lett.、66(199
5)、1249.参照)格段に減少しているものとなっ
ていた。即ち、本発明の構成に依る緩衝層上には、転位
等の結晶欠陥の少ない結晶性に優れる発光部が積層され
るのが示された。
The internal crystal structure of the light emitting section 8 was observed by a cross-sectional TEM technique using a transmission electron microscope (abbreviation: TEM). The light emitting unit 8 of the third embodiment is the GaAs substrate 1
A buffer layer 102 composed of B 0.16 In 0.84 P lattice-matched with 01, and a BP 0.95 N 0.05 mixed crystal layer 106 bonded to the buffer layer 102 and lattice-matched to the lower cladding layer 107
Since the lamination is performed on the underlying lamination system composed of the following, the dislocation penetrating into the light emitting layer region from the region near the interface 103 between the substrate and the buffer layer is clearly small, and the crystallinity is excellent.
It was composed of a group III nitride semiconductor crystal layer. In the light-emitting portion 8 of the laminated structure 9 according to the third embodiment, the dislocation density obtained by simply belonging to the linear black contrast imaged in the cross-sectional TEM image as being caused by the dislocation is:
It was about 10 3 to about 10 4 cm -2 . This density is higher than the dislocation density in the lattice-mismatched light emitting portion provided on the conventional sapphire substrate, which is about 10 10 cm -2 (Appl. Phys. Lett., 66 (199).
5), 1249. (See Reference). That is, it was shown that a light emitting portion having few crystal defects such as dislocations and excellent in crystallinity was laminated on the buffer layer according to the structure of the present invention.

【0050】(第4の実施例)第4の実施例では、上記
の第3の実施例に記載したB0.16In0.84P混晶の単一
層からなる緩衝層102に代替して、Znドープp形B
0.01In0.99P混晶からなる第1の結晶層113とZn
ドープp形B0.31In0.69P混晶からなる第2の結晶層
114とを交互に積層してなした歪超格子構造の緩衝層
102を構成した。本第4の実施例に係わる積層構造体
10を図5に示す。歪超格子構造の緩衝層102をなす
第1及び第2の結晶層113、114の硼素組成比は、
それぞれGaAsに格子整合する硼素組成比である0.
16を基準にして±0.15の等量に増減した。組成を
基準値より等量に増減させるのは、B0.01In0.99P混
晶からなる第1の結晶層113とZnドープp形B0.31
In0.69P混晶からなる第2の結晶層114との組み合
わせからなる2層重層構成に於ける平均組成を0.16
とするためである。
[0050] (Fourth Embodiment) A fourth embodiment, in alternative to the buffer layer 102 composed of a single layer of B 0.16 In 0.84 P mixed crystal according to a third embodiment of the, Zn-doped p Type B
First crystal layer 113 composed of 0.01 In 0.99 P mixed crystal and Zn
The buffer layer 102 having a strained superlattice structure was formed by alternately stacking the second crystal layers 114 made of a doped p-type B 0.31 In 0.69 P mixed crystal. FIG. 5 shows a laminated structure 10 according to the fourth embodiment. The boron composition ratio of the first and second crystal layers 113 and 114 forming the buffer layer 102 having the strained superlattice structure is as follows:
Each is a boron composition ratio of 0.1, which is lattice-matched to GaAs.
The value was increased / decreased to an equivalent of ± 0.15 based on 16. The composition of increase or decrease to an equal amount from the reference value is, B 0.01 In 0.99 the first crystal layer 113 made of P mixed crystal and a Zn-doped p-type B 0.31
The average composition in a two-layer structure composed of a combination with the second crystal layer 114 composed of In 0.69 P mixed crystal is 0.16.
This is because

【0051】上記の第1及び第2の結晶層113、11
4は、ともに第3の実施例に記載した常圧MOCVD法
で成膜した。何れの結晶層113、114も、立方晶を
主体として構成するため、また、B132 に代表される
リン化硼素多量体結晶の含有量を3%未満となすために
380℃で成膜した。尚、第1及び第2の結晶層11
3、114の層厚は、ともに約8nmに設定した。
The above-mentioned first and second crystal layers 113 and 11
No. 4 was formed by the atmospheric pressure MOCVD method described in the third embodiment. Each of the crystal layers 113 and 114 is formed at 380 ° C. in order to mainly include a cubic crystal and to make the content of a boron phosphide polymer crystal represented by B 13 P 2 less than 3%. did. The first and second crystal layers 11
The thicknesses of the layers 3 and 114 were both set to about 8 nm.

【0052】歪超格子構造の緩衝層102上には、第3
の実施例に記載の積層構造体と同一の構成を有する、p
形BP0.950.05混晶層106および下部クラッド層1
07、発光層108、上部クラッド層109からなる発
光部11を重層させ、図5に示すLED用途の積層構造
体10を構成した。積層構造体10の最表層を構成する
上部クラッド層109の表面並びにp形GaAs基板1
01の裏面に第3の実施例と同様のオーミック電極11
1、112を設けLED12を構成した(図5参照)。
透過型電子顕微鏡(英略称:TEM)を利用した断面T
EM技法による観察に依れば、本実施例の発光部11
は、平均的な硼素組成比を0.16とするGaAs基板
101と格子整合するBInP混晶からなる歪超格子構
造の緩衝層102上に、下部クラッド層107に格子整
合するBP0.950.05混晶層106を介して積層されて
いるが故に、特に基板と緩衝層の界面103近傍の領域
を起点として発光層領域に貫通する転位は明らかに少な
く、結晶性に優れるIII 族窒化物半導体結晶層から構成
されるものとなった。断面TEM像に撮像された直線状
の黒色コントラストを転位に因るものと単純に帰属して
求められる転位密度は、約103 から約104 cm-2
度となった。
On the buffer layer 102 having a strained superlattice structure, a third
P having the same configuration as the laminated structure described in the embodiment of
BP 0.95 N 0.05 mixed crystal layer 106 and lower cladding layer 1
07, a light emitting layer 108 and an upper cladding layer 109 were laminated to form a laminated structure 10 for LED use shown in FIG. Surface of upper cladding layer 109 constituting the outermost layer of laminated structure 10 and p-type GaAs substrate 1
Ohmic electrode 11 similar to the third embodiment
1 and 112 were provided to form the LED 12 (see FIG. 5).
Cross section T using transmission electron microscope (abbreviation: TEM)
According to the observation by the EM technique, the light emitting unit 11 of this embodiment is
Is a BP 0.95 N 0.05 mixed lattice-matched with the lower cladding layer 107 on a buffer layer 102 having a strained superlattice structure made of a BInP mixed crystal lattice-matched with a GaAs substrate 101 having an average boron composition ratio of 0.16. Since the layers are stacked with the crystal layer 106 interposed therebetween, the dislocation penetrating into the light emitting layer region starting from the region near the interface 103 between the substrate and the buffer layer is clearly small, and the group III nitride semiconductor crystal layer excellent in crystallinity is obtained. It was composed of The dislocation density obtained by simply assigning the linear black contrast captured in the cross-sectional TEM image to the dislocation due to the dislocation was about 10 3 to about 10 4 cm −2 .

【0053】[0053]

【発明の効果】請求項1に記載の発明に依れば、導電性
のGaAs基板上に設けたBP系低温緩衝層が連続性に
優れる上層(III 族窒化物半導体結晶層)をもたらす作
用を利用して、立方晶を主体とする結晶欠陥密度の小さ
いIII 族窒化物半導体結晶層からなる発光部が構成でき
る。このため、光学的にも電気的にも特性に優れる短波
長可視光を発するIII 族窒化物半導体発光素子を提供す
る効果がある。
According to the first aspect of the present invention, the BP-based low-temperature buffer layer provided on the conductive GaAs substrate has an effect of providing an upper layer (group III nitride semiconductor crystal layer) having excellent continuity. By utilizing this, a light-emitting portion composed of a group III nitride semiconductor crystal layer mainly composed of cubic crystals and having a low crystal defect density can be formed. For this reason, there is an effect of providing a group III nitride semiconductor light emitting device that emits short-wavelength visible light having excellent characteristics both optically and electrically.

【0054】また、請求項1に記載の発明に係るBP系
緩衝層とそれに接合させた連続性に優れるBPN混晶或
いはBAsN混晶層とからなる下地積層系は、これらの
混晶がクラッド層等を構成するAlGaInN結晶層と
格子整合するために、良好な結晶性からなる発光部を構
成するに効果を奏する。
Further, in the base laminate system comprising the BP-based buffer layer according to the first aspect of the present invention and a BPN mixed crystal or BAsN mixed crystal layer having excellent continuity bonded thereto, these mixed crystals are formed of a cladding layer. This is effective in forming a light emitting portion having good crystallinity in order to lattice-match with the AlGaInN crystal layer constituting the structure.

【0055】特に、請求項2に記載の発明によれば、G
aAs基板に格子整合する材料からなる低温緩衝層と、
発光部を構成するIII 族窒化物半導体結晶層と格子整合
できる層とからなる下地積層系を提供できる。この下地
積層系は、良好な結晶性からなる発光部を積層するため
に効果を奏し、発光特性に優れるIII 族窒化物半導体発
光素子を提供するに特に効果を奏するものである。
In particular, according to the invention described in claim 2, G
a low-temperature buffer layer made of a material lattice-matched to the aAs substrate;
It is possible to provide a base laminated system including a group III nitride semiconductor crystal layer constituting a light emitting portion and a layer capable of lattice matching. The underlying laminate system is effective for laminating a light emitting portion having good crystallinity, and is particularly effective for providing a group III nitride semiconductor light emitting device having excellent light emitting characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】砒化ガリウム(GaAs)基板上のリン化硼素
(BP)からなる低温緩衝層の内部の結晶組織を説明す
るための模式図である。
FIG. 1 is a schematic diagram for explaining a crystal structure inside a low-temperature buffer layer made of boron phosphide (BP) on a gallium arsenide (GaAs) substrate.

【図2】第1の実施例に記載のLEDの構成を模式的に
示す断面図である。
FIG. 2 is a cross-sectional view schematically showing a configuration of the LED described in the first embodiment.

【図3】第2の実施例に記載のLEDの構成を模式的に
示す断面図である。
FIG. 3 is a cross-sectional view schematically illustrating a configuration of an LED according to a second embodiment.

【図4】第3の実施例に記載のLEDの構成を模式的に
示す断面図である。
FIG. 4 is a cross-sectional view schematically showing a configuration of an LED described in a third embodiment.

【図5】第4の実施例に記載のLEDの構成を模式的に
示す断面図である。
FIG. 5 is a cross-sectional view schematically illustrating a configuration of an LED described in a fourth embodiment.

【符号の説明】[Explanation of symbols]

1 積層構造体 2 発光部 3 発光ダイオード(LED) 4 積層構造体 5 発光部 6 発光ダイオード(LED) 7 積層構造体 8 発光部 9 発光ダイオード(LED) 10 積層構造体 11 発光部 12 発光ダイオード(LED) 101 砒化ガリウム(GaAs)単結晶基板 102 低温緩衝層 103 GaAs基板と低温緩衝層との接合界面 104 単結晶体(層)を主体としてなる領域 105 非晶質体を主体としてなる領域 106 BPN混晶層またはBAsN混晶層 107 下部クラッド層 108 発光層 109 上部クラッド層 110 コンタクト層 111 p形オーミック電極 112 n形オーミック電極 113 超格子構造を構成する第1の結晶層 114 超格子構造を構成する第2の結晶層 Reference Signs List 1 laminated structure 2 light emitting unit 3 light emitting diode (LED) 4 laminated structure 5 light emitting unit 6 light emitting diode (LED) 7 laminated structure 8 light emitting unit 9 light emitting diode (LED) 10 laminated structure 11 light emitting unit 12 light emitting diode (LED) LED) 101 Gallium arsenide (GaAs) single crystal substrate 102 Low temperature buffer layer 103 Junction interface between GaAs substrate and low temperature buffer layer 104 Region mainly composed of single crystal (layer) 105 Region mainly composed of amorphous material 106 BPN Mixed crystal layer or BAsN mixed crystal layer 107 Lower cladding layer 108 Light emitting layer 109 Upper cladding layer 110 Contact layer 111 p-type ohmic electrode 112 n-type ohmic electrode 113 First crystal layer constituting superlattice structure 114 Superlattice structure Second crystal layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 III −V族化合物半導体単結晶基板と、
該基板の表面に設けた緩衝層と、該緩衝層に接合するII
I 族窒化物半導体結晶層とを備えた積層構造体から構成
されるIII 族窒化物半導体素子に於いて、 III −V族化合物半導体単結晶基板が砒化ガリウム(化
学式:GaAs)からなり、 該基板の表面に設けられた緩衝層が、リン化硼素多量体
結晶(Bij :i>1、j≧1)の含有率を5%以下
とするリン化硼素(BP)系III −V族化合物半導体結
晶から構成され、 該緩衝層と接合をなすIII 族窒化物半導体結晶層が、窒
化リン化硼素3元混晶(BP1-XX :0<X<1)ま
たは窒化砒化硼素3元混晶(BAs1-YY :0<Y<
1)から構成されることを特徴とするIII 族窒化物半導
体素子。
A group III-V compound semiconductor single crystal substrate;
A buffer layer provided on the surface of the substrate; and II joined to the buffer layer.
In a group III nitride semiconductor device comprising a laminated structure having a group I nitride semiconductor crystal layer, a group III-V compound semiconductor single crystal substrate is made of gallium arsenide (chemical formula: GaAs); buffer layer provided on the surface of, boron phosphide multimeric crystals (B i P j: i> 1, j ≧ 1) a boron phosphide (BP) based III -V group to 5% or less content of A group III nitride semiconductor crystal layer formed of a compound semiconductor crystal and forming a junction with the buffer layer is formed of a ternary mixed crystal of boron phosphide (BP 1 -XN x : 0 <X <1) or a boron arsenide nitride. Original mixed crystal (BAs 1-Y N Y : 0 <Y <
A group III nitride semiconductor device comprising: 1).
【請求項2】 上記緩衝層が、リン化硼素・インジウム
混晶(BU InW P:0<U<0.32、U+W=1)
から構成されることを特徴とする請求項1に記載のIII
族窒化物半導体素子。
Wherein said buffer layer, boron indium phosphide mixed crystal (B U In W P: 0 <U <0.32, U + W = 1)
3. The method of claim 1, further comprising:
Group III nitride semiconductor device.
JP17326398A 1998-06-19 1998-06-19 Group iii nitride semiconductor element Pending JP2000012896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17326398A JP2000012896A (en) 1998-06-19 1998-06-19 Group iii nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17326398A JP2000012896A (en) 1998-06-19 1998-06-19 Group iii nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2000012896A true JP2000012896A (en) 2000-01-14

Family

ID=15957216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17326398A Pending JP2000012896A (en) 1998-06-19 1998-06-19 Group iii nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2000012896A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084001A (en) * 2000-06-21 2002-03-22 Showa Denko Kk Group iii nitride semiconductor light emitting diode, light emitting diode lamp, light source, electrode for group iii nitride semiconductor light emitting diode and its manufacturing method
WO2003017387A1 (en) * 2001-08-20 2003-02-27 Showa Denko K.K. Multicolor light-emitting lamp and light source
US6831293B2 (en) * 2002-03-19 2004-12-14 Showa Denko Kabushiki Kaisha P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
JP2005354047A (en) * 2004-05-12 2005-12-22 Showa Denko Kk Chemical compound semiconductor laminate structure, method of forming the same and light-emitting device using the same
US7211836B2 (en) 2000-06-22 2007-05-01 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device and production method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084001A (en) * 2000-06-21 2002-03-22 Showa Denko Kk Group iii nitride semiconductor light emitting diode, light emitting diode lamp, light source, electrode for group iii nitride semiconductor light emitting diode and its manufacturing method
US7211836B2 (en) 2000-06-22 2007-05-01 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device and production method thereof
WO2003017387A1 (en) * 2001-08-20 2003-02-27 Showa Denko K.K. Multicolor light-emitting lamp and light source
CN100344002C (en) * 2001-08-20 2007-10-17 昭和电工株式会社 Multicolor light-emitting lamp and light source
US7479731B2 (en) 2001-08-20 2009-01-20 Showa Denko K.K. Multicolor light-emitting lamp and light source
US6831293B2 (en) * 2002-03-19 2004-12-14 Showa Denko Kabushiki Kaisha P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
JP2005354047A (en) * 2004-05-12 2005-12-22 Showa Denko Kk Chemical compound semiconductor laminate structure, method of forming the same and light-emitting device using the same

Similar Documents

Publication Publication Date Title
US6787814B2 (en) Group-III nitride semiconductor light-emitting device and production method thereof
US8084781B2 (en) Compound semiconductor device
JP3752810B2 (en) Epitaxial wafer, manufacturing method thereof, and semiconductor device
JP3646655B2 (en) Group III nitride semiconductor light emitting diode
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
US7034330B2 (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
JP3779255B2 (en) Group III nitride semiconductor device, manufacturing method thereof, and light-emitting diode
JP2000349336A (en) Iii-family nitride semiconductor light-emitting device
JP4238385B2 (en) Compound semiconductor device and manufacturing method thereof
JP2000012896A (en) Group iii nitride semiconductor element
JP3496521B2 (en) Group III nitride semiconductor device
JP3372483B2 (en) Group III nitride semiconductor light emitting device
JP4122871B2 (en) Method for producing boron phosphide layer and boron phosphide-based semiconductor device
JP2007073732A (en) Compound semiconductor element
JP3659174B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
JP3592616B2 (en) Group III nitride semiconductor light emitting device
JP2000022211A (en) Iii group nitride semiconductor light emitting element substrate
JP3982070B2 (en) Group III nitride semiconductor FET and manufacturing method thereof
JP4174910B2 (en) Group III nitride semiconductor device
JP2002305322A (en) Group iii nitride semiconductor light emitting device and its manufacturing method
US20070200114A1 (en) Compound Semiconductor Device, Production Method Of Compound Semiconductor Device And Diode
JP4680431B2 (en) Boron phosphide-based semiconductor device and manufacturing method thereof
JP2006024582A (en) Semiconductor device, semiconductor layer and its production process
JP5005902B2 (en) Compound semiconductor device
TW575968B (en) Stacked structure, light emitting element, lamp, and light source