JP2007087992A - Semiconductor device and its fabrication process - Google Patents

Semiconductor device and its fabrication process Download PDF

Info

Publication number
JP2007087992A
JP2007087992A JP2005271396A JP2005271396A JP2007087992A JP 2007087992 A JP2007087992 A JP 2007087992A JP 2005271396 A JP2005271396 A JP 2005271396A JP 2005271396 A JP2005271396 A JP 2005271396A JP 2007087992 A JP2007087992 A JP 2007087992A
Authority
JP
Japan
Prior art keywords
layer
substrate
group iii
silicon
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005271396A
Other languages
Japanese (ja)
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2005271396A priority Critical patent/JP2007087992A/en
Priority to US12/067,407 priority patent/US7989926B2/en
Priority to PCT/JP2006/318455 priority patent/WO2007034761A1/en
Publication of JP2007087992A publication Critical patent/JP2007087992A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a III nitride semiconductor layer excellent in crystallinity with few crystal defects on an SiC buffer layer formed on a single crystal substrate, and to enhance light emission characteristics and high frequency characteristics. <P>SOLUTION: A semiconductor device 10 includes a substrate 101 of single crystal, a silicon carbide layer 102 provided on the surface of the single crystal substrate 101, and an intervention layer 103 of III nitride semiconductor provided on the surface of the silicon carbide layer 102 wherein the silicon carbide layer 102 comprises cubic crystal rich in silicon stoichiometrically and has a surface of rearrangement structure of (3×3). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子および半導体素子製造方法に関する。   The present invention provides a semiconductor comprising a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer The present invention relates to an element and a semiconductor element manufacturing method.

窒化ガリウム(GaN)や窒化アルミニウム(AlN)などのIII−V族化合物は、従来から、III族窒化物半導体として知られている。これらのIII族窒化物半導体材料は、青色或いは緑色等の短波長の可視光を発する発光ダイオード(英略称:LED)やレーザーダイオード(英略称:LD)等の半導体発光素子を構成するために利用されている(下記の特許文献1参照)。また、高周波帯域で動作するショットキー接合型電界効果トランジスタ(英略称:MESFET)等の電子デバイスを構成するために利用されている(下記の非特許文献1参照)。
特公昭54−3834号公報 エム・エー・カーン(M.A.Khan)他、アプライド フィジクス レターズ(Appl.Phys.Lett.)、(アメリカ合衆国)、1993年、第62巻、1786頁。
Group III-V compounds such as gallium nitride (GaN) and aluminum nitride (AlN) are conventionally known as group III nitride semiconductors. These group III nitride semiconductor materials are used to construct semiconductor light emitting devices such as light emitting diodes (English abbreviation: LED) and laser diodes (abbreviation: LD) that emit visible light of short wavelengths such as blue or green. (See Patent Document 1 below). Further, it is used to construct electronic devices such as Schottky junction field effect transistors (English abbreviation: MESFET) that operate in a high frequency band (see Non-Patent Document 1 below).
Japanese Patent Publication No.54-3834 M.A. Khan et al., Applied Physics Letters (Appl. Phys. Lett.), (USA), 1993, 62, 1786.

この様なIII族窒化物半導体材料からなる半導体素子は、サファイア(α−Al23)バルク単結晶(下記の特許文献3参照)或いは立方晶(cubic)の炭化珪素(SiC)バルク(bulk)単結晶を基板として構成されている(下記の特許文献4参照)。例えば、サファイア基板上にIII族窒化物半導体材料からなるクラッド(clad)層及び発光層等を備えた積層構造体を利用して短波長可視LEDが製造されるに至っている(下記の特許文献5参照)。
特開平6−151963号公報 特開平6−326416号公報 特開平6−151966号公報
A semiconductor element made of such a group III nitride semiconductor material includes a sapphire (α-Al 2 O 3 ) bulk single crystal (see Patent Document 3 below) or a cubic silicon carbide (SiC) bulk (bulk). ) A single crystal is used as a substrate (see Patent Document 4 below). For example, short wavelength visible LEDs have been manufactured using a laminated structure including a clad layer made of a group III nitride semiconductor material and a light emitting layer on a sapphire substrate (Patent Document 5 below) reference).
JP-A-6-151963 JP-A-6-326416 JP-A-6-151966

しかしながら、III族窒化物半導体素子用の基板として常用されるサファイアは、GaNなどのIII族窒化物半導体材料との格子上の整合性が充分に良好ではない。このため、サファイアを基板としても、転位等の結晶欠陥の少ない結晶性に優れるIII族窒化物半導体層を安定して得られない問題がある。また、熱伝導性に優れる炭化珪素バルク単結晶を基板とすれば、例えば、静電気等に対して耐電圧性に優れるLEDや放熱性に優れるMESFETを構成するのに利便となる。しかし、基板として利用するために適度に大きな口径の炭化珪素バルク単結晶は高価であり、低価格な汎用III族窒化物半導体素子を製造する際に不利となっている。   However, sapphire commonly used as a substrate for a group III nitride semiconductor device does not have sufficiently good lattice matching with a group III nitride semiconductor material such as GaN. For this reason, even if sapphire is used as a substrate, there is a problem that a group III nitride semiconductor layer excellent in crystallinity with few crystal defects such as dislocations cannot be obtained stably. Further, if a silicon carbide bulk single crystal having excellent thermal conductivity is used as a substrate, it is convenient to construct, for example, an LED having excellent voltage resistance against static electricity or the like and an MESFET having excellent heat dissipation. However, a silicon carbide bulk single crystal having a moderately large diameter for use as a substrate is expensive, which is disadvantageous when manufacturing a low-cost general-purpose group III nitride semiconductor device.

一方、珪素単結晶(シリコン)は、元来、熱伝導性に優れる上に、良導性の大口径単結晶が既に量産されるに至っている。従って、良導性で大口径のシリコンを基板として利用すれば、例えば、静電気等に対して耐電圧性が高い、廉価な汎用LEDを実用化できると期待される。また、高抵抗でありながら、熱伝導率の高いシリコンを基板とすれば、低損失の高周波帯域通信用MESFETを実現できると期待される。しかしながら、珪素単結晶の格子定数(a)は0.543nmであり、III族窒化物半導体、例えば、六方晶GaN(a軸格子定数=0.319nm)とには大きな格子ミスマッチ(lattice mismatch)がある。また、立方晶のGaN(a=0.451nm)に対しても、シリコンとのミスマッチは大きい。このため、シリコン基板上には、結晶欠陥の少ない良質なIII族窒化物半導体層を安定して形成するのが難しい欠点があった。   On the other hand, silicon single crystals (silicon) are originally excellent in thermal conductivity and well-developed large-diameter single crystals have already been mass-produced. Therefore, it is expected that if a highly conductive and large-diameter silicon is used as a substrate, an inexpensive general-purpose LED having high withstand voltage against static electricity or the like can be put into practical use. Moreover, if silicon having high resistance and high thermal conductivity is used as a substrate, it is expected that a MESFET for high-frequency band communication with low loss can be realized. However, the lattice constant (a) of silicon single crystal is 0.543 nm, and there is a large lattice mismatch with a group III nitride semiconductor such as hexagonal GaN (a-axis lattice constant = 0.319 nm). is there. Also, the mismatch with silicon is large even for cubic GaN (a = 0.451 nm). Therefore, it has been difficult to stably form a high-quality group III nitride semiconductor layer with few crystal defects on the silicon substrate.

この欠点を克服すべく、格子ミスマッチの大きな単結晶基板上に、III族窒化物半導体層を設ける際に、双方の格子のミスマッチを緩和するための緩衝(buffer)層を設けるのが従来からの一般的な手段となっている。シリコン基板上に、III族窒化物半導体層を形成するのに際しては、立方晶3C型の炭化珪素(3C−SiC)の薄膜層を介して、III族窒化物半導体層を形成する従来技術が知られている(下記の非特許文献2参照)。しかしながら、3C−SiC薄膜層の性質によって、その上層のIII族窒化物半導体層の結晶性などが顕著に変化するため、良質のIII族窒化物半導体層を安定して形成できない難点がある。また、SiCから成る緩衝層を用いても、その上に形成したIII族窒化物半導体層は、必ずしも表面の平坦性に優れるものとはなり難い問題があった。
ティー・キクチ(T.Kikuchi)他、ジャーナルオブ クリスタル グロース(J.Crystal Growth)、(オランダ)、2005年、第275巻、第1−2号、e1215頁〜e1221頁。
In order to overcome this drawback, when providing a group III nitride semiconductor layer on a single crystal substrate having a large lattice mismatch, a buffer layer for relaxing the mismatch between both lattices is conventionally provided. It has become a general means. When forming a group III nitride semiconductor layer on a silicon substrate, a conventional technique for forming a group III nitride semiconductor layer through a thin film layer of cubic 3C-type silicon carbide (3C-SiC) is known. (See Non-Patent Document 2 below). However, since the crystallinity and the like of the upper group III nitride semiconductor layer are remarkably changed depending on the properties of the 3C—SiC thin film layer, there is a difficulty in stably forming a high-quality group III nitride semiconductor layer. Further, even when a buffer layer made of SiC is used, the group III nitride semiconductor layer formed thereon has a problem that the surface flatness is not necessarily excellent.
T. Kikuchi et al., J. Crystal Growth, (Netherlands), 2005, Vol. 275, No. 1-2, pages e1215 to e1221.

導電性及び放熱性に優れしかも大口径の単結晶が既に量産されている、シリコンを基板とした光学的及び電気的特性に優れる半導体素子を得るには、シリコン基板との格子ミスマッチを好適に緩和して、良質のIII族窒化物半導体層をもたらせる構成から成る緩衝層が必要である。縦しんば、シリコン基板上にIII族窒化物半導体層を形成するのに際し、立方晶のSiC層を緩衝層として用いる場合にあっても、双方の材料間の格子ミスマッチを好適に緩和して、結晶欠陥の密度が小さく結晶性に優れ、尚且つ、表面の平坦性等に優れるIII族窒化物半導体層を上層としてもたらすことを可能とする構成からなるSiC緩衝層が必要である。   In order to obtain a semiconductor device with excellent optical and electrical characteristics using silicon as a substrate, which has already been mass-produced with a single crystal with excellent conductivity and heat dissipation, it is preferable to relax the lattice mismatch with the silicon substrate. Thus, there is a need for a buffer layer having a configuration that can provide a good Group III nitride semiconductor layer. Longitudinal slabs, when forming a group III nitride semiconductor layer on a silicon substrate, even when a cubic SiC layer is used as a buffer layer, the lattice mismatch between the two materials is preferably alleviated and crystal defects Therefore, a SiC buffer layer having a configuration that enables the formation of a group III nitride semiconductor layer having a low density and excellent crystallinity and excellent surface flatness as an upper layer is required.

本発明は、上記従来技術の問題点を克服すべくなされたもので、単結晶基板上のSiC緩衝層を用いてその上に結晶欠陥の少ない結晶性に優れるIII族窒化物半導体層を形成することができ、発光特性や高周波特性を向上させることができる半導体素子および半導体素子製造方法を提供することを目的とする。   The present invention has been made to overcome the above-mentioned problems of the prior art, and uses a SiC buffer layer on a single crystal substrate to form a group III nitride semiconductor layer having excellent crystallinity with few crystal defects thereon. It is an object of the present invention to provide a semiconductor element and a method for manufacturing a semiconductor element that can improve light emission characteristics and high-frequency characteristics.

1)上記目的を達成するために、第1の発明は、単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子において、上記炭化珪素層は、化学量論的に珪素を富裕に含む立方晶からなり、表面が(3×3)構造の再配列構造を有するものである。   1) In order to achieve the above object, a first invention provides a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and a group III provided on the surface of the silicon carbide layer. In a semiconductor device including an intervening layer made of a nitride semiconductor, the silicon carbide layer is made of a cubic crystal containing a stoichiometrically rich silicon and has a rearranged structure with a (3 × 3) structure on the surface. Is.

2)第2の発明は、上記した1)項に記載の発明の構成において、上記基板は珪素単結晶からなるものである。   2) According to a second invention, in the structure of the invention described in the above item 1), the substrate is made of a silicon single crystal.

3)第3の発明は、上記した1)項または2)項に記載の発明の構成において、上記基板は{111}結晶面を表面とする{111}珪素単結晶からなるものである。   3) According to a third invention, in the structure of the invention described in the above item 1) or 2), the substrate is made of a {111} silicon single crystal having a {111} crystal plane as a surface.

4)第4の発明は、上記した1)項から3)項の何れか1項に記載の発明の構成において、上記基板は表面が(7×7)再配列構造を有するものである。   4) A fourth aspect of the present invention is the structure according to any one of the above items 1) to 3), wherein the surface of the substrate has a (7 × 7) rearrangement structure.

5)第5の発明は、上記した1)項から4)項の何れか1項に記載の発明の構成において、上記介在層はIII族元素としてアルミニウムを含むものである。   5) A fifth aspect of the present invention is the structure according to any one of the above items 1) to 4), wherein the intervening layer contains aluminum as a group III element.

6)第6の発明は、上記した5)項に記載の発明の構成において、上記介在層を六方晶のウルツ鉱結晶型窒化アルミニウム・ガリウム(組成式AlXGa1-XN:0≦X≦1)からなる層とするものである。 6) A sixth aspect of the present invention is the structure of the invention described in the above item 5), wherein the intervening layer is formed of hexagonal wurtzite crystal type aluminum gallium nitride (compositional formula Al x Ga 1-x N: 0 ≦ X ≦ 1).

7)第7の発明は、上記した1)項から6)項の何れか1項に記載の発明の構成において、上記介在層上にIII族窒化物半導体層が設けられているものである。   7) A seventh invention is the above-described structure according to any one of items 1) to 6), wherein a group III nitride semiconductor layer is provided on the intervening layer.

8)第8の発明は、単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子を製造する半導体素子製造方法において、上記基板の表面に炭化水素ガスを吹き付けて炭化水素を吸着させる第1の工程と、上記炭化水素を吸着させた基板の表面に電子を照射しつつ、炭化水素を吸着させた温度以上の温度に基板を加熱して、化学量論的に珪素を富裕に含む立方晶からなり表面が(3×3)再配列構造を有する炭化珪素層を形成する第2の工程と、上記炭化珪素層の表面に、窒素を含む気体原料と、第III族元素を含む気体原料とを供給して、III族窒化物半導体からなる上記介在層を形成する第3の工程とを含むものである。   8) According to an eighth invention, a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer, In a semiconductor device manufacturing method for manufacturing a semiconductor device comprising: a first step of spraying a hydrocarbon gas onto the surface of the substrate to adsorb hydrocarbons, and irradiating the surface of the substrate on which the hydrocarbons are adsorbed with electrons However, by heating the substrate to a temperature equal to or higher than the temperature at which the hydrocarbons were adsorbed, a silicon carbide layer having a (3 × 3) rearrangement structure made of cubic crystals that are stoichiometrically rich in silicon is formed. A second step of forming, and a gas source containing nitrogen and a gas source containing a group III element are supplied to the surface of the silicon carbide layer to form the intervening layer made of a group III nitride semiconductor. And a third step.

9)第9の発明は、上記した8)項に記載の発明の構成において、上記第3の工程において、第III族元素を含む気体原料を、窒素を含む気体原料よりも時間的に先に供給して上記介在層を形成するものである。   9) According to a ninth invention, in the configuration of the invention described in the above item 8), in the third step, the gaseous raw material containing the Group III element is temporally preceded by the gaseous raw material containing nitrogen. It supplies and forms the said intervening layer.

10)第10の発明は、上記した8)項に記載の発明の構成において、上記第3の工程において、アルミニウムを含む気体原料を時間的に最初に供給し、次にアルミニウム以外のIII族元素を含む気体原料を供給し、その次に窒素を含む気体原料を供給して、アルミニウムを含むIII族窒化物半導体層からなる上記介在層を形成するものである。   10) The tenth invention is the structure of the invention described in the above item 8), wherein in the third step, a gaseous raw material containing aluminum is first supplied temporally, and then a group III element other than aluminum Then, a gas material containing nitrogen is supplied, and then a gas material containing nitrogen is supplied to form the intervening layer made of a group III nitride semiconductor layer containing aluminum.

11)第11の発明は、上記した8)項から10)項の何れか1項に記載の発明の構成において、上記第1の工程において、上記基板の表面に炭化水素ガスを吹き付けるとともに電子を照射しつつ、基板の表面に炭化水素を吸着させるものである。   11) The eleventh aspect of the invention is the structure of the invention according to any one of paragraphs 8) to 10), wherein, in the first step, a hydrocarbon gas is blown onto the surface of the substrate and electrons are emitted. While irradiating, the hydrocarbon is adsorbed on the surface of the substrate.

本発明によれば、単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子において、炭化珪素層が、化学量論的に珪素を富裕に含む立方晶からなり、表面が(3×3)構造の再配列構造を有するようにしたので、その炭化珪素層上に結晶欠陥の少ない結晶性に優れるIII族窒化物半導体からなる介在層を形成することができ、従って、その良質な介在層を利用して、半導体素子としての発光特性や高周波特性を向上させることができる。   According to the present invention, a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer are provided. In the semiconductor device, since the silicon carbide layer is made of a cubic crystal containing a stoichiometrically rich silicon and the surface has a rearranged structure of (3 × 3) structure, the silicon carbide layer is formed on the silicon carbide layer. An intervening layer made of a group III nitride semiconductor having few crystal defects and excellent crystallinity can be formed. Therefore, the high-quality intervening layer can be used to improve the light emission characteristics and high-frequency characteristics as a semiconductor element. it can.

本発明によれば、基板を{111}結晶面を表面とする{111}珪素単結晶から構成し、その上に炭化珪素層とIII族窒化物半導体からなる介在層を設けたので、双晶粒界の少ない、特に結晶性に優れる良質な介在層をもたらすことができる。   According to the present invention, the substrate is composed of {111} silicon single crystal having the {111} crystal plane as the surface, and the intervening layer composed of the silicon carbide layer and the group III nitride semiconductor is provided thereon. A good quality intervening layer having few grain boundaries and particularly excellent crystallinity can be provided.

本発明によれば、基板の表面を(7×7)再配列構造としたので、その上に(3×3)再配列構造を有する立方晶の炭化珪素層を効率的に安定して形成することができる。   According to the present invention, since the surface of the substrate has a (7 × 7) rearrangement structure, a cubic silicon carbide layer having a (3 × 3) rearrangement structure is efficiently and stably formed thereon. be able to.

本発明によれば、介在層を構成するIII族窒化物半導体にIII族元素としてのアルミニウムを含むようにしたので、炭化珪素層による、基板とIII族窒化物半導体との格子ミスマッチの緩衝作用と相俟って、結晶欠陥の少ない結晶性に優れるIII族窒化物半導体からなる介在層を形成することができ、従って、その良質な介在層を利用して、光学的、電気的特性に優れるLEDなどの半導体素子をもたらすのに効果を上げられる。   According to the present invention, since the group III nitride semiconductor constituting the intervening layer contains aluminum as a group III element, the silicon carbide layer provides a buffering action for lattice mismatch between the substrate and the group III nitride semiconductor. Together, it is possible to form an interstitial layer made of a group III nitride semiconductor having few crystal defects and excellent crystallinity. Therefore, an LED having excellent optical and electrical characteristics by using the good interstitial layer. It is effective to bring about semiconductor elements such as.

本発明によれば、介在層を構成するIII族窒化物半導体を、特に六方晶のウルツ鉱結晶型の窒化アルミニウム・ガリウム(組成式AlXGa1-XN:0≦X≦1)層から構成することとしたので、介在層を炭化珪素上に双晶粒界の少ない結晶性に優れる良質なものとすることができる。 According to the present invention, a group III nitride semiconductor constituting an intervening layer is formed from a hexagonal wurtzite crystal type aluminum gallium nitride (compositional formula Al x Ga 1-x N: 0 ≦ X ≦ 1) layer. Since it is constituted, the intervening layer can be made of silicon carbide having a high quality with few twin crystal grain boundaries and excellent crystallinity.

本発明によれば、介在層上にIII族窒化物半導体層を設けるようにしたので、そのIII族窒化物半導体層をも結晶欠陥の少ない結晶性に優れたものとすることができ、その良質なIII族窒化物半導体層を利用して、高輝度でしかも逆方向電圧等の電気的特性に優れる化合物半導体発光素子を提供できる。またその六方晶のIII族窒化物半導体層を電子走行層(チャネル層)として利用すれば、ショットキー(Schottky)接合型の電界効果トランジスタ(FET)を構成でき、高い電子移動度を発現できるため、高周波特性に優れるFETを得ることができる。   According to the present invention, since the group III nitride semiconductor layer is provided on the intervening layer, the group III nitride semiconductor layer can be excellent in crystallinity with few crystal defects, and its high quality. By using such a group III nitride semiconductor layer, it is possible to provide a compound semiconductor light emitting device having high luminance and excellent electrical characteristics such as reverse voltage. Moreover, if the hexagonal group III nitride semiconductor layer is used as an electron transit layer (channel layer), a Schottky junction field effect transistor (FET) can be formed, and high electron mobility can be expressed. An FET having excellent high frequency characteristics can be obtained.

本発明によれば、単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子を製造する半導体素子製造方法において、基板の表面に炭化水素ガスを吹き付けて炭化水素を吸着させる第1の工程と、その炭化水素を吸着させた基板の表面に電子を照射しつつ、炭化水素を吸着させた温度以上の温度に基板を加熱して、化学量論的に珪素を富裕に含む立方晶からなり表面が(3×3)再配列構造を有する炭化珪素層を形成する第2の工程と、その炭化珪素層の表面に、窒素を含む気体原料と、第III族元素を含む気体原料とを供給して、III族窒化物半導体からなる介在層を形成する第3の工程とを含むようにしたので、(3×3)再配列構造の表面を有する立方晶の炭化珪素層を簡便に安定して形成することができ、その炭化珪素層上に結晶欠陥の少ない結晶性に優れるIII族窒化物半導体からなる介在層を形成することができ、従って、その良質な介在層を利用して、半導体素子としての発光特性や高周波特性を向上させることができる。   According to the present invention, a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer are provided. In the semiconductor device manufacturing method for manufacturing a semiconductor device, a first step of adsorbing hydrocarbons by blowing a hydrocarbon gas onto the surface of the substrate, and irradiating the surface of the substrate on which the hydrocarbons are adsorbed with electrons, First, the substrate is heated to a temperature equal to or higher than the temperature at which the hydrocarbon is adsorbed to form a silicon carbide layer having a (3 × 3) rearrangement structure composed of cubically rich silicon stoichiometrically. And a third step of forming an intervening layer made of a group III nitride semiconductor by supplying a gas source containing nitrogen and a gas source containing a group III element to the surface of the silicon carbide layer. (3x3) rearrangement structure It is possible to easily and stably form a cubic silicon carbide layer having a surface, and to form an intervening layer made of a group III nitride semiconductor having few crystal defects and excellent crystallinity on the silicon carbide layer. Therefore, it is possible to improve the light emission characteristics and the high frequency characteristics as a semiconductor element by using the high-quality intervening layer.

本発明によれば、第3の工程において介在層を形成する際に、第III族元素を含む気体原料を、窒素を含む気体原料よりも時間的に先に供給して介在層を形成することとしたので、炭化珪素層の表面に形成された(3×3)構造の再配列構造を消滅させることなく、結晶性に優れるIII族窒化物半導体からなる介在層を形成するのに効果を奏する。   According to the present invention, when the intervening layer is formed in the third step, the intervening layer is formed by supplying the gas raw material containing the Group III element earlier than the gaseous raw material containing nitrogen. Therefore, it is effective to form an intervening layer made of a group III nitride semiconductor having excellent crystallinity without eliminating the rearrangement structure of the (3 × 3) structure formed on the surface of the silicon carbide layer. .

本発明によれば、第3の工程において介在層を形成する際に、アルミニウムを含む気体原料を時間的に最初に供給し、次にアルミニウム以外のIII族元素を含む気体原料を供給し、その次に窒素を含む気体原料を供給して、アルミニウムを含むIII族窒化物半導体層からなる介在層を形成するようにしたので、炭化珪素層の表面に形成された(3×3)構造の再配列構造を消滅させることなく、結晶性に優れるアルミニウムを含むIII族窒化物半導体からなる介在層を形成することができる。   According to the present invention, when forming the intervening layer in the third step, the gaseous raw material containing aluminum is first supplied temporally, and then the gaseous raw material containing a group III element other than aluminum is supplied, Next, a gaseous material containing nitrogen was supplied to form an intervening layer made of a group III nitride semiconductor layer containing aluminum, so that the (3 × 3) structure formed on the surface of the silicon carbide layer was regenerated. An intervening layer made of a group III nitride semiconductor containing aluminum having excellent crystallinity can be formed without eliminating the array structure.

本発明によれば、第1の工程において、基板の表面に炭化水素ガスを吹き付けるとともに電子を照射しつつ、基板の表面に炭化水素を吸着させることとしたので、単結晶基板の表面に炭化水素を万遍に均一に吸着させることができ、従って、単結晶基板の表面に、均質な(3×3)構造の再配列構造を有する、化学量論的に珪素を富裕に含む炭化珪素層を均一に形成するのに貢献できる。   According to the present invention, in the first step, hydrocarbon gas is blown onto the surface of the substrate and electrons are irradiated while adsorbing hydrocarbons on the surface of the substrate. Therefore, a silicon carbide layer stoichiometrically rich in silicon having a homogeneous (3 × 3) rearrangement structure on the surface of the single crystal substrate can be adsorbed on the surface of the single crystal substrate. Contributes to uniform formation.

本発明は、単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子において、炭化珪素層が、化学量論的に珪素を富裕に含む立方晶からなり、その表面を(3×3)構造の再配列構造を有するようにしたものである。   The present invention provides a semiconductor comprising a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer In the device, the silicon carbide layer is made of a cubic crystal containing a stoichiometrically rich silicon, and the surface thereof has a rearranged structure of (3 × 3) structure.

本発明に係る、(3×3)構造の再配列構造の表面を有する、化学量論的に珪素を富裕に含む炭化珪素層を形成するために用いる基板としては、{111}結晶面を表面とする{111}シリコン単結晶が好適である。{111}結晶面から角度にして数度傾斜した結晶面を表面とするシリコンも基板として充分に利用できる。基板として用いるシリコンの伝導形は不問である。p形或いはn形の何れの伝導形であっても基板として利用できる。特に、抵抗率(比抵抗)の小さい良導性のシリコンは、LEDやLD等の半導体発光素子を作製するのに好適な基板として利用できる。また、高抵抗のシリコンは、素子を動作させるための電流(素子動作電流)の基板側への漏洩(leak)を低減する必要があるMESFET等の電子デバイスを作製するための基板として好適に利用できる。   As a substrate used for forming a silicon carbide layer having a (3 × 3) structure rearrangement structure and containing a stoichiometrically rich silicon according to the present invention, a {111} crystal plane is the surface. A {111} silicon single crystal is preferred. Silicon having a crystal plane inclined by several degrees from the {111} crystal plane as a surface can also be sufficiently used as a substrate. The conductivity type of silicon used as the substrate is not limited. Either the p-type or n-type conductivity type can be used as the substrate. In particular, highly conductive silicon having a low resistivity (specific resistance) can be used as a substrate suitable for manufacturing semiconductor light emitting devices such as LEDs and LDs. In addition, high-resistance silicon is suitably used as a substrate for manufacturing electronic devices such as MESFETs that need to reduce leakage to the substrate side of current for operating the element (element operating current). it can.

(3×3)構造の再配列構造の表面を有する、化学量論的に珪素を富裕に含む炭化珪素層は、3C型の結晶構造(日本学術振興会高温セラミック材料第124委員会編著、「SiC系セラミック新材料―最近の展開―」、2001年2月28日、(株)内田老鶴圃発行、第1版、13〜16頁参照)を有する立方晶の結晶層であるのが好ましい。3C型の炭化珪素(3C−SiC)層は、例えば、シリコン基板の表面に吸着させた炭化水素分子を利用して形成する。3C−SiC層を形成するために吸着させる炭化水素分子としては、メタン(分子式CH3)、エタン(分子式C26)及びプロパン(分子式C38)等の飽和脂肪族炭化水素の分子や、アセチレン(分子式C22)等の不飽和炭化水素の分子を例示できる。その他、芳香族炭化水素類または脂環式炭化水素類の分子もあるが、分解して珪素(Si)と反応し易いアセチレンが最も好ましく利用できる。 The silicon carbide layer having a (3 × 3) rearranged structure and containing a stoichiometrically rich silicon has a 3C crystal structure (edited by the Japan Society for the Promotion of Science High Temperature Ceramic Materials No. 124, “ It is preferably a cubic crystal layer having a new SiC-based ceramic material-recent developments ", February 28, 2001, published by Uchida Otsukuru, 1st edition, pages 13-16. . The 3C-type silicon carbide (3C—SiC) layer is formed using, for example, hydrocarbon molecules adsorbed on the surface of a silicon substrate. Hydrocarbon molecules adsorbed to form a 3C-SiC layer include saturated aliphatic hydrocarbon molecules such as methane (molecular formula CH 3 ), ethane (molecular formula C 2 H 6 ), and propane (molecular formula C 3 H 8 ). And an unsaturated hydrocarbon molecule such as acetylene (molecular formula C 2 H 2 ). In addition, although there are molecules of aromatic hydrocarbons or alicyclic hydrocarbons, acetylene which is easily decomposed and reacts with silicon (Si) is most preferably used.

例えば、{111}シリコンの表面をなす{111}結晶面に、アセチレン分子を吸着させる温度は400℃〜600℃とするのが好ましい。シリコン基板の表面をなす結晶面に炭化水素を吸着させた後、シリコン基板を加熱することにより、吸着させた炭化水素とシリコン基板結晶をなす珪素(Si)原子とを反応させ、3C−SiC層を形成する。この際、500℃〜700℃にシリコン基板を加熱すると、化学量論的に珪素を富裕に含む3C−SiC層を形成するのに好都合となる。炭化水素を吸着させたシリコン基板を加熱する温度を高温とする程、短時間で、化学量論的に珪素をより富裕に含む3C−SiC層を形成できる。   For example, the temperature at which acetylene molecules are adsorbed on the {111} crystal plane forming the surface of {111} silicon is preferably 400 ° C. to 600 ° C. After the hydrocarbon is adsorbed on the crystal surface forming the surface of the silicon substrate, the adsorbed hydrocarbon reacts with the silicon (Si) atoms forming the silicon substrate crystal by heating the silicon substrate, and the 3C-SiC layer Form. At this time, heating the silicon substrate to 500 ° C. to 700 ° C. is convenient for forming a 3C—SiC layer stoichiometrically rich in silicon. The higher the temperature at which the silicon substrate on which the hydrocarbons are adsorbed is heated, the shorter the time can be, the shorter the stoichiometric 3C-SiC layer can be formed.

非化学量論的な組成の3C−SiC層にあって、珪素(Si)を炭素(C)に比べ富裕に含む度合いは、3C−SiC層の格子定数に反映される。非化学量論的な組成の3C−SiCでは、珪素の組成が富裕になるに従い、格子定数は大きくなる。化学当量的な組成の3C−SiCの格子定数が0.436nmであるのに対し(上記の「SiC系セラミック新材料―最近の展開―」、340頁、表5.1.1.参照)、本発明では、格子定数を0.436nmを超え、例えば、0.450nmとする3C−SiC層を用いる。用いるSiC層が3C型の結晶であることの確認、及びその格子定数の確認は、例えば、電子回折分析を利用して行うことができる。   In the 3C-SiC layer having a non-stoichiometric composition, the degree of richness of silicon (Si) compared to carbon (C) is reflected in the lattice constant of the 3C-SiC layer. In 3C-SiC having a non-stoichiometric composition, the lattice constant increases as the silicon composition becomes richer. While the lattice constant of 3C-SiC having a chemical equivalent composition is 0.436 nm (see "SiC-based ceramic new material-recent development" above, page 340, Table 5.1.1.), In the present invention, a 3C—SiC layer having a lattice constant exceeding 0.436 nm, for example, 0.450 nm is used. Confirmation that the SiC layer to be used is a 3C-type crystal and confirmation of its lattice constant can be performed using, for example, electron diffraction analysis.

上記の様な珪素を富裕に含む非化学量論的な組成を有しつつ、尚且つ、表面に(3×3)の再配列構造を有する3C−SiC層は、シリコン基板の表面に、珪素原子の再配列構造を創出した後、アセチレン等の炭化水素分子を吸着させる手段によると簡便に形成できる。例えば、{111}シリコン基板の{111}結晶面からなる表面に、(7×7)再配列構造を出現させた後、炭化水素分子を吸着させると簡便に(3×3)再配列構造を有する3C−SiC層を形成できる。   A 3C-SiC layer having a non-stoichiometric composition containing abundant silicon as described above and having a (3 × 3) rearrangement structure on the surface is formed on the surface of the silicon substrate. After creating an atomic rearrangement structure, it can be easily formed by means of adsorbing hydrocarbon molecules such as acetylene. For example, after a (7 × 7) rearrangement structure appears on the surface of {111} silicon substrate consisting of {111} crystal planes, a hydrocarbon molecule is adsorbed and a (3 × 3) rearrangement structure is simply formed. The 3C-SiC layer can be formed.

シリコンの(7×7)再配列構造は、例えば、{111}シリコン基板の表面をなす{111}結晶面を、10-6パスカル(圧力単位:Pa)程度の高真空環境下、例えば、分子線エピタキシャル(英略称:MBE)成長用チャンバー(chamber)内で750℃〜850℃で熱処理を施すと形成できる。シリコンの(7×7)再配列構造の出現は、高速反射電子回折(英略称:RHEED)などの電子回折分析手段により確認できる。 The (7 × 7) rearrangement structure of silicon is, for example, that the {111} crystal plane forming the surface of a {111} silicon substrate is formed in a high vacuum environment of about 10 −6 Pascal (pressure unit: Pa), It can be formed by performing a heat treatment at 750 ° C. to 850 ° C. in a chamber for line epitaxial (abbreviation: MBE) growth. The appearance of the (7 × 7) rearrangement structure of silicon can be confirmed by electron diffraction analysis means such as high-speed reflection electron diffraction (abbreviation: RHEED).

シリコン基板の表面に炭化珪素層を形成するのに際し、基板の表面に、電子を照射しつつ、炭化水素分子を吹き付けると、炭化水素をシリコン基板の表面に均一に吸着させられる。照射する電子は、例えば、真空中において電熱された金属から放出される熱電子を利用する。単結晶基板の表面に炭化水素分子を均一に吸着させるのには、電子を基板の表面の均等な密度で照射するのが好ましい。電子は、単結晶基板の表面に対し、炭化水素分子を吹き付ける角度より低角度で照射するのが好ましい。電子を低角度で入射させることにより、単結晶基板の表面近傍の領域に在る単結晶を構成する原子にとって炭化水素分子を捕獲し易い様に活性化し、併せて、単結晶基板の表面からその内部へ電子が深く進入するのを防ぎ、単結晶基板の深部での結晶欠陥の発生を抑止するためである。例えば、単結晶基板の表面の略垂直方向から、炭化水素分子を吹き付けるのに対し、電子はそれよりも低角度である、基板表面を基準とした仰角で例えば、30°の方向から照射する。   When the silicon carbide layer is formed on the surface of the silicon substrate, when hydrocarbon molecules are sprayed on the surface of the substrate while irradiating electrons, the hydrocarbon can be uniformly adsorbed on the surface of the silicon substrate. As the electrons to be irradiated, for example, thermal electrons emitted from a metal heated in a vacuum are used. In order to uniformly adsorb hydrocarbon molecules on the surface of the single crystal substrate, it is preferable to irradiate electrons with a uniform density on the surface of the substrate. The electrons are preferably irradiated at a lower angle than the angle at which the hydrocarbon molecules are sprayed onto the surface of the single crystal substrate. By making the electrons incident at a low angle, the atoms constituting the single crystal in the region near the surface of the single crystal substrate are activated so that the hydrocarbon molecules can be easily trapped. This is to prevent electrons from entering deeply into the interior and suppress the occurrence of crystal defects in the deep portion of the single crystal substrate. For example, while hydrocarbon molecules are sprayed from a substantially vertical direction of the surface of the single crystal substrate, electrons are irradiated from an angle of 30 °, for example, at an elevation angle with respect to the substrate surface, which is a lower angle than that.

電子の照射密度としては、1×1012〜5×1013cm-2が適する。照射する電子の加速エネルギーが約100エレクトロンボルト(単位:eV)未満であると、炭化水素分子を単結晶基板の表面に均一に吸着させるのに至らず、不都合である。500eVを超える加速エネルギーの電子を照射させると、却って、炭化水素分子の分解や脱着が促進され、基板の表面に炭化水素分子を一様に吸着させるに至らず不都合である。従って、電子発生源、例えば、タングステン(W)フィラメントと被照射体である単結晶基板との間の電位差は、100ボルト(V)以上で500V以下とするのが好ましい。 As the electron irradiation density, 1 × 10 12 to 5 × 10 13 cm −2 is suitable. If the acceleration energy of the irradiated electrons is less than about 100 electron volts (unit: eV), hydrocarbon molecules cannot be uniformly adsorbed on the surface of the single crystal substrate, which is inconvenient. Irradiation with electrons having acceleration energy exceeding 500 eV is disadvantageous because decomposition and desorption of hydrocarbon molecules are promoted, and the hydrocarbon molecules are not uniformly adsorbed on the surface of the substrate. Therefore, the potential difference between an electron generation source, for example, a tungsten (W) filament and a single crystal substrate which is an object to be irradiated is preferably 100 volts (V) or more and 500 V or less.

また、表面に炭化水素を吸着させたシリコン基板を加熱して、その基板の表面に3C−SiC層を形成する際にも、基板の表面に向けて電子を照射すると、(3×3)の再配列構造を有する3C−SiC層を安定して形成できる。それは照射する電子がその再配列構造を誘起するに好都合なエネルギーをシリコン基板の表面をなす珪素原子に与えるためと考えられる。電子の照射密度としては、1×1012〜5×1013cm-2が適する。また、照射する電子の加速エネルギーは、100eV〜500eVが適する。この様な好適な条件下での電子の照射により、双晶や積層欠陥等の結晶欠陥密度の小さい結晶性に優れる3C−SiC層を形成できる。 In addition, when a silicon substrate having hydrocarbons adsorbed on the surface is heated to form a 3C-SiC layer on the surface of the substrate, when electrons are irradiated toward the surface of the substrate, (3 × 3) A 3C-SiC layer having a rearranged structure can be stably formed. This is presumably because the irradiating electrons give the silicon atoms forming the surface of the silicon substrate favorable energy for inducing the rearrangement structure. As the electron irradiation density, 1 × 10 12 to 5 × 10 13 cm −2 is suitable. Further, the acceleration energy of the irradiated electrons is suitably 100 eV to 500 eV. By irradiation with electrons under such a suitable condition, a 3C—SiC layer having excellent crystallinity with a small crystal defect density such as twins and stacking faults can be formed.

非化学量論的な組成の3C−SiC層の(3×3)再配列構造を有する表面には、III族窒化物半導体からなる介在層を設ける。このIII族窒化物半導体としては、例えばAlXGaYInZ1-αα(0≦X,Y,Z≦1,X+Y+Z=1。記号Mは窒素(N)以外の第V族元素を表し、0≦α<1である。)である。この介在層をなすAlXGaYInZ1-ααは、例えば、窒化アルミニウム・ガリウム(AlXGaYN:0≦X,Y≦1,X+Y=1),窒化ガリウム・インジウム(GaYInZN:0≦Y,Z≦1,Y+Z=1)、窒化リン化アルミニウム(AlN1-αα:0≦α<1)から構成できる。 An intervening layer made of a group III nitride semiconductor is provided on the surface having a (3 × 3) rearrangement structure of the 3C—SiC layer having a non-stoichiometric composition. As this group III nitride semiconductor, for example, Al X Ga Y In Z N 1-α M α (0 ≦ X, Y, Z ≦ 1, X + Y + Z = 1. Symbol M is a group V element other than nitrogen (N) And 0 ≦ α <1.) Al X Ga Y In Z N 1-α M α forming this intervening layer is, for example, aluminum nitride / gallium (Al X Ga Y N: 0 ≦ X, Y ≦ 1, X + Y = 1), gallium nitride / indium ( Ga Y In Z N: 0 ≦ Y, Z ≦ 1, Y + Z = 1), aluminum nitride phosphide (AlN 1-α P α : 0 ≦ α <1).

特に、介在層は、3C−SiC層との格子ミスマッチ度が少ないIII族窒化物半導体材料から構成するのが好適である。例えば、格子定数を0.451nmとする非化学量論的な組成の3C−SiC層には、立方晶で閃亜鉛鉱結晶型のGaN(格子定数=0.451nm)からなる層を接合させて設けるのが好適である。また、例えば、格子定数を0.438nmとする非化学量論的な組成の3C−SiC層には、立方晶で閃亜鉛鉱結晶型のAlN(格子定数=0.438nm)からなる層を接合させて設けるのが好適である。   In particular, the intervening layer is preferably made of a group III nitride semiconductor material having a low degree of lattice mismatch with the 3C—SiC layer. For example, a 3C-SiC layer having a non-stoichiometric composition with a lattice constant of 0.451 nm is joined with a cubic and zinc blende-type GaN layer (lattice constant = 0.451 nm). It is preferable to provide it. Further, for example, a 3C-SiC layer having a non-stoichiometric composition with a lattice constant of 0.438 nm is joined with a layer of cubic and zinc blende-type AlN (lattice constant = 0.438 nm). It is preferable to provide them.

また、非化学量論的な組成の3C−SiC層の(110)結晶面の間隔に合致するa軸格子定数を有するウルツ鉱結晶型の六方晶のIII族窒化物半導体からなる層を介在層として設けるのが好都合である。例えば、(110)結晶面の間隔を0.308nm〜0.325nmの範囲とする非化学量論的な組成の3C−SiC層には、その範囲にあるa軸格子定数を有する六方晶ウルツ鉱結晶型のAlN(a=0.311nm)やGaN(a=0.319nm)を好適に接合させて設けることができる。   In addition, a layer formed of a wurtzite crystal type hexagonal group III nitride semiconductor having an a-axis lattice constant that matches the spacing of the (110) crystal plane of the 3C-SiC layer of a non-stoichiometric composition is an intervening layer. It is convenient to provide as. For example, a 3C-SiC layer having a non-stoichiometric composition in which the spacing of (110) crystal planes is in the range of 0.308 nm to 0.325 nm may include hexagonal wurtzite having an a-axis lattice constant in that range. Crystalline AlN (a = 0.111 nm) or GaN (a = 0.319 nm) can be suitably bonded and provided.

非化学量論的な組成の3C−SiC層の格子定数は、その層を形成するために単結晶基板の表面に炭化水素分子を吸着させる際の温度によっても変化させられる。炭化水素分子を吸着させる際の温度をより高温とするほど、珪素(Si)をより富裕に含む3C−SiC層とすることができ、従って、格子定数のより大きな3C−SiC層を形成できる。また、単結晶基板に炭化水素分子を吸着させた後、単結晶基板を加熱する際に、珪素(Si)を含む気体を供給しつつ、加熱すると珪素(Si)を富裕に含む3C−SiC層を形成することができる。上記の立方晶或いは六方晶のIII族窒化物半導体からなる介在層を形成するのに好適に利用できるのは、格子定数を0.436nmを超え、0.460nm以下とする珪素(Si)を富裕に含む非化学量論的な組成の3C−SiC層である。   The lattice constant of the 3C—SiC layer having a non-stoichiometric composition is also changed by the temperature at which hydrocarbon molecules are adsorbed on the surface of the single crystal substrate to form the layer. The higher the temperature at which the hydrocarbon molecules are adsorbed, the more the 3C—SiC layer containing silicon (Si) can be made richer. Therefore, the 3C—SiC layer having a larger lattice constant can be formed. Further, after the hydrocarbon molecules are adsorbed on the single crystal substrate, when the single crystal substrate is heated, a 3C-SiC layer containing silicon (Si) richly when heated while supplying a gas containing silicon (Si). Can be formed. A silicon (Si) rich in lattice constant exceeding 0.436 nm and 0.460 nm or less can be suitably used to form the intervening layer made of the above cubic or hexagonal group III nitride semiconductor. 3C-SiC layer having a non-stoichiometric composition.

III族窒化物半導体からなる介在層を、非化学量論的な組成の3C−SiC層上に形成するのに際しては、その介在層を構成するV族構成元素の原料を供給する以前に、III族構成元素の原料を供給する手法によれば、配向(orientation)が画一的に揃った介在層を効率的に形成できる。例えば、(3×3)再配列構造を有する3C−SiC層の{111}結晶面からなる表面に六方晶のGaN層を介在層として形成するのに際し、ガリウム(Ga)の原料を窒素の原料よりも時間的に先に供給すれば、配向関係を<110>−3C−SiC‖a軸―GaNと画一的にするIII族窒化物半導体層を形成できる。なお、ここで記号“‖”は双方の結晶面が互いに平行であることを意味している。   In forming an intervening layer made of a group III nitride semiconductor on a 3C-SiC layer having a non-stoichiometric composition, before supplying a raw material of a group V constituent element constituting the intervening layer, III According to the method of supplying the group constituent element raw material, an intervening layer having a uniform orientation can be efficiently formed. For example, when forming a hexagonal GaN layer as an intervening layer on the surface of the {111} crystal plane of a 3C-SiC layer having a (3 × 3) rearrangement structure, a gallium (Ga) source material is used as a nitrogen source material. If it is supplied earlier in time, a group III nitride semiconductor layer can be formed in which the orientation relationship is uniform with <110> -3C—SiC‖a-axis—GaN. Here, the symbol “‖” means that both crystal planes are parallel to each other.

また、非化学量論的な組成の3C−SiC層に、アルミニウム(Al)を含むIII族窒化物半導体材料からなる介在層を設ける場合にあっては、時間的に先ず、アルミニウム(Al)の原料を供給し始め、次に、Al以外のIII族構成元素の原料を供給し、その次に、窒素等のV族構成元素の原料を供給して形成するのが好ましい。Alの原料を時間的に最初に供給することにより、配向関係共々、結晶系が画一的に統一された介在層を形成できる。   In the case where an interstitial layer made of a group III nitride semiconductor material containing aluminum (Al) is provided on a 3C-SiC layer having a non-stoichiometric composition, first, in terms of time, the aluminum (Al) It is preferable to start supplying the raw material, then supply a raw material of a group III constituent element other than Al, and then supply a raw material of a group V constituent element such as nitrogen. By supplying the Al raw material first in time, an intervening layer in which the crystal system is uniformly unified can be formed in both orientation relations.

III族窒化物半導体からなる介在層は、例えば、有機金属化学的気相堆積法(英略称:MOCVD)、ハロゲン(hologen)またはハイドライド(hydride)化学的気相堆積(CVD)法、MBE法、ケミカルビーム成長法(英略称:CBE)などの成長手段を利用して形成できる。この様な成長手段にあって、(a)シリコン基板の表面を清浄化して(7×7)再配列構造を出現させる、(b)その清浄化されたシリコン基板の表面へ炭化水素分子を吸着させる、(c)吸着させた炭化水素分子を利用して3C−SiC層を形成する、及び、(d)3C−SiC層上へ介在層を形成する各工程を、列記したこの順序で、一貫して同一の手段で実施すると、簡易に半導体素子を製造する上で得策となる。   The intervening layer made of a group III nitride semiconductor is, for example, a metal organic chemical vapor deposition method (English abbreviation: MOCVD), a halogen or hydride chemical vapor deposition (CVD) method, an MBE method, It can be formed using a growth means such as a chemical beam growth method (English abbreviation: CBE). In such a growth means, (a) the surface of the silicon substrate is cleaned and (7 × 7) a rearranged structure appears, and (b) hydrocarbon molecules are adsorbed on the cleaned surface of the silicon substrate. (C) using the adsorbed hydrocarbon molecules to form a 3C-SiC layer, and (d) forming the intervening layer on the 3C-SiC layer in the order listed. If the same means is used, it is advantageous to manufacture a semiconductor device easily.

MBE法やCBE法等の高真空な環境下で成長を行う手段によれば、(111)シリコン基板の(111)結晶面からなる表面に(7×7)再配列構造を簡易に出現させられ、その再配列構造を保持するのに好都合な高真空環境を保持しつつシリコン基板の表面へ炭化水素分子を吸着させられ、その吸着させた炭化水素分子を利用して3C−SiC層を形成した後、3C−SiC層の(3×3)再配列構造を有する表面上へIII族窒化物半導体からなる介在層を形成する工程を一貫して、連続して実施することができ、簡易に半導体素子を製造できる。   By means of growing under a high vacuum environment such as MBE method or CBE method, a (7 × 7) rearrangement structure can easily appear on the surface of the (111) silicon substrate made of the (111) crystal plane. The hydrocarbon molecules were adsorbed on the surface of the silicon substrate while maintaining a high vacuum environment convenient for maintaining the rearrangement structure, and a 3C-SiC layer was formed using the adsorbed hydrocarbon molecules. After that, the process of forming an intervening layer made of a group III nitride semiconductor on the surface having the (3 × 3) rearrangement structure of the 3C—SiC layer can be carried out consistently and continuously, and the semiconductor can be simplified. An element can be manufactured.

また、高真空な環境を利用して成長を行う手段を利用すれば、炭化水素分子をシリコン基板の表面に吸着させる際に、シリコン基板の表面に向けて、電子を照射することも容易に行える。また、吸着させた炭化水素分子を利用して(3×3)再配列構造を有する3C−SiC層を形成する際に、シリコン基板の表面に向けて電子を照射することも、高真空な環境を利用する成長手段であるが故に簡易に行える利点がある。   In addition, if a means for performing growth using a high vacuum environment is used, when hydrocarbon molecules are adsorbed on the surface of the silicon substrate, electrons can be easily irradiated toward the surface of the silicon substrate. . In addition, when a 3C-SiC layer having a (3 × 3) rearrangement structure is formed using adsorbed hydrocarbon molecules, it is also possible to irradiate electrons toward the surface of the silicon substrate in a high vacuum environment. There is an advantage that it can be easily performed because it is a growth means utilizing the above.

(3×3)再配列構造を有する3C−SiC層の表面に接合させて設けたIII族窒化物半導体からなる介在層は、表面の平坦性に優れる成長層となる。また、この表面を平坦とする介在層を下地として形成した例えば、III族窒化物半導体層も、下地の表面の平坦性を受け継ぎ表面の平坦性に優れものとなる。従って、その様な平坦性に優れるIII族窒化物半導体層或いはそれを下地として形成した成長層を活性層(能動層)として利用すれば、光学的或いは電気的特性に優れる半導体素子を構成できる。   The intervening layer made of a group III nitride semiconductor provided bonded to the surface of the 3C—SiC layer having the (3 × 3) rearrangement structure is a growth layer having excellent surface flatness. In addition, for example, a group III nitride semiconductor layer formed using an intervening layer having a flat surface as a base also inherits the flatness of the surface of the base and has excellent flatness of the surface. Therefore, if such a group III nitride semiconductor layer having excellent flatness or a growth layer formed using it as an underlayer is used as an active layer (active layer), a semiconductor element having excellent optical or electrical characteristics can be configured.

3C−SiCの(3×3)再配列構造の表面に形成された、表面が平坦な六方晶のIII族窒化物半導体からなる介在層、または、その介在層を下地として形成された表面が平坦な高純度のIII族窒化物半導体層を、例えば、電子走行層(チャネル(channel)層)や電子供給層として利用すれば、2次元電子の高速な走行、移動に優位に作用する平坦なヘテロ接合界面を形成でき、高移動度III族窒化物半導体FETを作製するのに優位となる。即ち、六方晶のIII族窒化物半導体材料によるピエゾ(piezo)効果の発現と相俟って、高移動度の2次元電子を効率的に蓄積できる平坦な接合界面を備えた高速動作が可能なMESFETを安定して作製できる。   An intervening layer made of a hexagonal group III nitride semiconductor with a flat surface formed on the surface of a (3 × 3) rearrangement structure of 3C—SiC, or a flat surface formed using the intervening layer as a base If a high-purity group III nitride semiconductor layer is used as, for example, an electron transit layer (channel layer) or an electron supply layer, a flat heterojunction that has an advantage in high-speed travel and movement of two-dimensional electrons. A junction interface can be formed, which is advantageous for manufacturing a high mobility group III nitride semiconductor FET. That is, coupled with the expression of the piezo effect by the hexagonal group III nitride semiconductor material, high-speed operation with a flat junction interface capable of efficiently storing high-mobility two-dimensional electrons is possible. MESFET can be produced stably.

また、3C−SiCの(3×3)最配列構造の表面に形成された、表面が平坦な六方晶のIII族窒化物半導体からなる介在層、または、それを下地として形成された表面が平坦な高純度のIII族窒化物半導体層を、例えば、発光素子用途のクラッド(clad)層等の障壁層や発光層として利用すれば、高輝度のLED等の発光素子を形成できる。特に、(3×3)最配列構造を有する3C−SiCの表面上には、画一的な配向(orientation)を有するIII族窒化物半導体層を形成でき、この様な画一的な配向を有するIII族窒化物半導体層は、配向の違いに因る結晶粒界の密度が少ないため、高強度の発光をもたらすための発光層として有用である。   In addition, an intervening layer made of a hexagonal group III nitride semiconductor having a flat surface formed on the surface of a 3C-SiC (3 × 3) most aligned structure, or a surface formed using it as a base is flat. If such a high-purity group III nitride semiconductor layer is used as, for example, a barrier layer such as a clad layer for a light-emitting device or a light-emitting layer, a light-emitting device such as a high-intensity LED can be formed. In particular, a group III nitride semiconductor layer having a uniform orientation can be formed on the surface of 3C-SiC having a (3 × 3) top-aligned structure. Since the group III nitride semiconductor layer has a low density of crystal grain boundaries due to the difference in orientation, it is useful as a light-emitting layer for providing high-intensity light emission.

(実施例1) 本実施例1では、(111)結晶面を表面とする(111)シリコン基板に設けた非化学量論的な組成の立方晶の炭化珪素層を介して形成した六方晶のIII族窒化物半導体からなる介在層を備えた積層構造体からIII族窒化物半導体LEDを作製する場合を例にして、本発明を具体的に説明する。   (Example 1) In Example 1, a hexagonal crystal formed via a non-stoichiometric cubic silicon carbide layer provided on a (111) silicon substrate having a (111) crystal plane as a surface. The present invention will be specifically described by taking as an example the case of producing a group III nitride semiconductor LED from a laminated structure having an intervening layer made of a group III nitride semiconductor.

本実施例1で作製したLED10の縦断面構造を図1に模式的に示す。また、図2には、図1に示したLED10の平面構造を模式的に示す。   A vertical cross-sectional structure of the LED 10 produced in Example 1 is schematically shown in FIG. FIG. 2 schematically shows a planar structure of the LED 10 shown in FIG.

LED10の作製には、(111)結晶面を表面とする、硼素(元素記号:B)を添加したp形のシリコンを基板101として用いた。先ず、基板101を、MBE成長用の成長チャンバー内に搬送した後、約5×10-7パスカル(Pa)の高真空中で、基板101を850℃に加熱した。シリコン基板101を加熱する際には、併せて、基板101の表面に向けて電子を照射した。照射する電子の密度は、1×1012cm-2とし、加速電圧は100Vとした。RHEEDパターンを監視しつつ、基板101の表面をなす(111)結晶面に(7×7)再配列構造が出現する迄、同温度で継続して電子を照射しつつ、加熱した。 For manufacturing the LED 10, p-type silicon having a (111) crystal plane as a surface and doped with boron (element symbol: B) was used as the substrate 101. First, after the substrate 101 was transferred into a growth chamber for MBE growth, the substrate 101 was heated to 850 ° C. in a high vacuum of about 5 × 10 −7 Pascal (Pa). When heating the silicon substrate 101, electrons were also irradiated toward the surface of the substrate 101. The density of the irradiated electrons was 1 × 10 12 cm −2 and the acceleration voltage was 100V. While monitoring the RHEED pattern, heating was performed while irradiating electrons continuously at the same temperature until a (7 × 7) rearrangement structure appeared on the (111) crystal plane forming the surface of the substrate 101.

(7×7)再配列構造が出現したのをRHEEDパターン上で確認した後、基板101をMBE成長チャンバー内に収納したままで、600℃に降温した。次に、基板101の表面に、電子を照射するのに併せて、アセチレンガスを吹き付け、アセチレン分子をその表面に吸着させた。照射する電子の密度は、1×1013cm-2とし、加速電圧は300Vとした。アセチレンガスは、RHEEDパターン上で、基板101の表面の(7×7)再配列構造に起因する電子回折斑点(spot)が略消滅する迄、継続して吹き付けた。(7×7)再配列構造が出現した時点で、高真空中でのアセチレンガスの吹き付けを終了するのに合わせて、電子のシリコン基板101へ向けての照射も停止した。 After confirming the appearance of the (7 × 7) rearrangement structure on the RHEED pattern, the temperature was lowered to 600 ° C. while the substrate 101 was housed in the MBE growth chamber. Next, acetylene gas was sprayed to irradiate the surface of the substrate 101 with electrons, and acetylene molecules were adsorbed on the surface. The density of the irradiated electrons was 1 × 10 13 cm −2 and the acceleration voltage was 300V. The acetylene gas was continuously blown on the RHEED pattern until the electron diffraction spots caused by the (7 × 7) rearrangement structure on the surface of the substrate 101 almost disappeared. When the (7 × 7) rearrangement structure appeared, the irradiation of electrons toward the silicon substrate 101 was stopped as the acetylene gas blowing in the high vacuum was finished.

基板101の表面へのアセチレンガスの吹き付け及び電子の照射を停止した後、基板101を700℃に昇温した。改めて、アセチレン分子を吸着させたシリコン基板101の表面へ向けて、電子の照射を開始した。照射する電子の密度は、5×1013cm-2とし、加速電圧は350Vとした。RHEEDパターンに、ストリーク(光条)が現れ、吸着したアセチレン分子とシリコン基板101の表面近傍の珪素(Si)原子との反応により、立方晶3C型の炭化珪素(3C−SiC)層102が形成されたと認められる迄、700℃にシリコン基板101を保持しつつ、電子の照射を継続した。 After stopping the blowing of acetylene gas to the surface of the substrate 101 and electron irradiation, the substrate 101 was heated to 700 ° C. Again, irradiation of electrons was started toward the surface of the silicon substrate 101 on which acetylene molecules were adsorbed. The density of the irradiated electrons was 5 × 10 13 cm −2 and the acceleration voltage was 350V. Streaks (light stripes) appear in the RHEED pattern, and a cubic 3C-type silicon carbide (3C-SiC) layer 102 is formed by a reaction between the adsorbed acetylene molecules and silicon (Si) atoms near the surface of the silicon substrate 101. The electron irradiation was continued while the silicon substrate 101 was held at 700 ° C. until it was recognized that this was done.

シリコン基板101の表面に3C−SiC層102を形成した温度における(111)シリコンの格子定数を基にして、3C−SiC層102の格子定数は、0.450nmと計算された。この3C−SiC層102の格子定数は、シリコン基板101の影響を受けた歪に因るものではなく、珪素を化学当量的に富裕に含むことに因るものと判断された。また、表面は(111)結晶面であった。しかも、その表面には(3×3)再配列構造が出現しているのがRHEEDパターンから確かであった。   Based on the lattice constant of (111) silicon at the temperature at which the 3C-SiC layer 102 was formed on the surface of the silicon substrate 101, the lattice constant of the 3C-SiC layer 102 was calculated to be 0.450 nm. The lattice constant of the 3C—SiC layer 102 was determined not to be due to strain affected by the silicon substrate 101 but to be rich in chemical equivalents of silicon. The surface was a (111) crystal plane. Moreover, it was certain from the RHEED pattern that a (3 × 3) rearrangement structure appeared on the surface.

RHEEDパターンを得るために3C−SiC層102の表面に入射させる電子ビームの入射位置を変更させても、3C−SiC層102の表面からは、一様に(3×3)再配列構造の形成を示すRHEEDパターンが取得された。このことから、電子を照射しつつ、3C−SiC層を形成することとすれば、シリコン基板101の全面に一様に(3×3)再配列構造を形成するのに効果を上げられることが示された。3C−SiC層102の層厚は、シリコン基板101の略全面において、約2nmであった。   Even if the incident position of the electron beam incident on the surface of the 3C-SiC layer 102 is changed in order to obtain the RHEED pattern, the (3 × 3) rearrangement structure is uniformly formed from the surface of the 3C-SiC layer 102. An RHEED pattern showing was obtained. Therefore, if the 3C-SiC layer is formed while irradiating electrons, it can be effective to form a (3 × 3) rearrangement structure uniformly on the entire surface of the silicon substrate 101. Indicated. The layer thickness of the 3C—SiC layer 102 was about 2 nm over substantially the entire surface of the silicon substrate 101.

珪素を富裕に含む非化学量論的な組成の3C−SiC層102の(3×3)再配列構造を有する表面には、窒素プラズマを窒素源とする高周波プラズマMBE法により、ウルツ鉱結晶型の六方晶窒化アルミニウム・ガリウム混晶(Al0.75Ga0.25N)層103を、III族窒化物半導体からなる介在層として形成した。Al0.75Ga0.25N層103は、シリコン基板101の温度を720℃として形成した。 On the surface having a (3 × 3) rearrangement structure of the 3C-SiC layer 102 having a non-stoichiometric composition rich in silicon, a wurtzite crystal type is formed by a high frequency plasma MBE method using nitrogen plasma as a nitrogen source. The hexagonal aluminum nitride / gallium mixed crystal (Al 0.75 Ga 0.25 N) layer 103 was formed as an intervening layer made of a group III nitride semiconductor. The Al 0.75 Ga 0.25 N layer 103 was formed at a temperature of the silicon substrate 101 of 720 ° C.

Al0.75Ga0.25N層103を形成する際には、上記の窒素源より、時間的に先に、アルミニウム(Al)のビーム(beam)を、3C−SiC層102の(3×3)再配列構造の表面に照射した。窒素源は、アルミニウムのビームの照射を開始してから、遅れること5秒後に、(3×3)再配列構造の表面に照射し始めた。 When the Al 0.75 Ga 0.25 N layer 103 is formed, the aluminum (Al) beam is rearranged (3 × 3) of the 3C—SiC layer 102 in time before the nitrogen source. The surface of the structure was irradiated. The nitrogen source started to irradiate the surface of the (3 × 3) rearranged structure 5 seconds after the start of irradiation with the aluminum beam.

n形Al0.75Ga0.25N層103の層厚は約50nmであり、表面は、{0001}結晶面であった。また、Al0.75Ga0.25N層103は、一様に形成された(3×3)再配列構造の3C−SiC層102を下地として形成したために、特に、配向性に優れた層となった。電子回折パターンより求められた配向関係は、<110>−3C−SiC‖<1.−2.1.0.>(a軸)−Al0.75Ga0.25Nであった。また、一般的な原子間力顕微鏡(英略称:AFM)を使用した表面の観察によれば、Al0.75Ga0.25N層103の表面の高低差は、最大で約1nmであり、平坦性に優れるものであるのが示された。 The layer thickness of the n-type Al 0.75 Ga 0.25 N layer 103 was about 50 nm, and the surface was a {0001} crystal plane. In addition, the Al 0.75 Ga 0.25 N layer 103 was formed with a uniform (3 × 3) rearranged 3C—SiC layer 102 as an underlayer, and thus became a layer particularly excellent in orientation. The orientation relationship obtained from the electron diffraction pattern is <110> -3C-SiC‖ <1. -2.1.0. It was> (a-axis) -Al 0.75 Ga 0.25 N. Further, according to observation of the surface using a general atomic force microscope (abbreviation: AFM), the height difference of the surface of the Al 0.75 Ga 0.25 N layer 103 is about 1 nm at the maximum, and the flatness is excellent. It was shown to be a thing.

六方晶(hexagonal)のウルツ鉱結晶型のAl0.75Ga0.25N層103上には、上記と同じく高周波プラズマMBE法により、720℃で、六方晶のn形窒化ガリウム(GaN)層104を形成した。n形GaN層104の層厚は、約3200nmとした。n形GaN層104を成長させる際には、ガリウム(Ga)のビームと窒素源とを、Al0.75Ga0.25N層103の表面に向けて時期的に同時に照射して形成した。 A hexagonal n-type gallium nitride (GaN) layer 104 was formed on a hexagonal wurtzite crystal Al 0.75 Ga 0.25 N layer 103 by a high-frequency plasma MBE method at 720 ° C. as described above. . The layer thickness of the n-type GaN layer 104 was about 3200 nm. When growing the n-type GaN layer 104, a gallium (Ga) beam and a nitrogen source were simultaneously irradiated onto the surface of the Al 0.75 Ga 0.25 N layer 103 at the same time.

n形GaN層104は、画一的な配向性のAl0.75Ga0.25N層103を下地として形成したために、配向性の揃った、結晶性に優れる単結晶層となったため、このGaN層104を下部クラッド層として利用した。 Since the n-type GaN layer 104 is formed with the uniform orientation Al 0.75 Ga 0.25 N layer 103 as a base, it becomes a single crystal layer with uniform orientation and excellent crystallinity. Used as the lower cladding layer.

下部クラッド層104上には、上記と同一の高周波MBE法により、n形GaNからなる障壁層と、n形窒化ガリウム・インジウム混晶(Ga0.85In0.15N)からなる井戸層とを1周期としそれを5周期に亘り積層させて構成した多重量子井戸(英略称:MQW)構造の発光層105を形成した。発光層105には、p形Al0.10Ga0.90N(層厚約45nm)からなる上部クラッド層106を形成した。これより、n形クラッド層104と、n形発光層105と、及びp形上部クラッド層106とからpn接合型ダブルヘテロ(DH)接合構造の発光部を構成した。発光部をなすp形上部クラッド層106上には、更に、p形GaN(層厚約90nm)からなるコンタクト層107を設けて、LED10用途の積層構造体100を形成した。 On the lower cladding layer 104, one cycle of a barrier layer made of n-type GaN and a well layer made of n-type gallium nitride / indium mixed crystal (Ga 0.85 In 0.15 N) is formed by the same high frequency MBE method as described above. A light emitting layer 105 having a multiple quantum well (English abbreviation: MQW) structure formed by stacking them over 5 periods was formed. An upper cladding layer 106 made of p-type Al 0.10 Ga 0.90 N (layer thickness: about 45 nm) was formed on the light emitting layer 105. Thus, a light emitting portion having a pn junction type double hetero (DH) junction structure was constituted by the n type clad layer 104, the n type light emitting layer 105, and the p type upper clad layer 106. A contact layer 107 made of p-type GaN (layer thickness: about 90 nm) was further provided on the p-type upper clad layer 106 forming the light emitting portion to form a laminated structure 100 for LED 10 use.

積層構造体100の最表層をなすp形コンタクト層107の表面には、金(Au)とニッケル(Ni)酸化物とからなるp形のオーミック(Ohmic)電極108を形成した。一方のn形オーミック電極109は、その電極109を設ける領域にある下部クラッド層104、発光層105、上部クラッド層106、及びコンタクト層107を一般的なドライエッチング手段で除去して露出させたn形Al0.75Ga0.25N層103の表面上に設けた。n形オーミック電極109は、一般的な電子ビーム蒸着法で形成したチタン(Ti)膜から構成した。 A p-type ohmic electrode 108 made of gold (Au) and nickel (Ni) oxide was formed on the surface of the p-type contact layer 107 that is the outermost layer of the multilayer structure 100. One n-type ohmic electrode 109 is exposed by removing the lower cladding layer 104, the light emitting layer 105, the upper cladding layer 106, and the contact layer 107 in the region where the electrode 109 is provided by a general dry etching means. The Al 0.75 Ga 0.25 N layer 103 was provided on the surface. The n-type ohmic electrode 109 was composed of a titanium (Ti) film formed by a general electron beam evaporation method.

上記の如く作製したLEDチップ10のp形及びn形オーミック電極108,109間に素子動作電流を通流し、光学的及び電気的特性を調査した。LED10に順方向に電流を通流したところ、主波長を460nmとする青色光が出射された。順方向電流を20mAとした際の発光出力は、約2.3ミリワット(mW)の高値となった。順方向に20mAの電流を通流した際の順方向電圧(Vf)は、約3.6Vであった。   The device operating current was passed between the p-type and n-type ohmic electrodes 108 and 109 of the LED chip 10 manufactured as described above, and the optical and electrical characteristics were investigated. When a current was passed through the LED 10 in the forward direction, blue light having a dominant wavelength of 460 nm was emitted. The light emission output when the forward current was 20 mA was a high value of about 2.3 milliwatts (mW). The forward voltage (Vf) when a current of 20 mA was passed in the forward direction was about 3.6V.

また、珪素(Si)を炭素(C)に比較して、富裕に含む非化学量論的な組成の3C−SiC層102の(3×3)再配列構造の表面上には、画一的な配向を有し、結晶性に優れるIII族窒化物半導体からなる介在層を介して形成した結晶性に優れるIII族窒化物半導体層から発光部を構成できたため、逆方向電流を10μAとした際の逆方向電圧は、15Vとなった。また、局所的な耐圧不良(local breakdown)の殆どない逆方向の耐電圧性に優れるLEDをもたらせた。   In addition, the surface of the (3 × 3) rearrangement structure of the 3C—SiC layer 102 of the non-stoichiometric composition containing abundant silicon (Si) and carbon (C) is uniform. When the reverse current was set to 10 μA, the light emitting part was composed of a group III nitride semiconductor layer having excellent crystallinity and an excellent crystallinity formed through an intervening layer made of a group III nitride semiconductor having excellent crystallinity. The reverse voltage was 15V. Moreover, the LED which was excellent in the reverse withstand voltage property with almost no local withstand voltage breakdown (local breakdown) was brought about.

(実施例2) 本実施例2では、(111)結晶面を表面とする(111)シリコン基板に設けた非化学量論的な組成の立方晶の炭化珪素層を介して形成した六方晶のIII族窒化物半導体からなる介在層を備えた積層構造体からIII族窒化物半導体MESFETを作製する場合を例にして、本発明を具体的に説明する。   (Example 2) In this Example 2, hexagonal crystal formed through a cubic silicon carbide layer having a non-stoichiometric composition provided on a (111) silicon substrate having a (111) crystal plane as a surface. The present invention will be specifically described by taking as an example the case of producing a group III nitride semiconductor MESFET from a laminated structure having an intervening layer made of a group III nitride semiconductor.

本実施例2に係るMESFET20の縦断面構造を図3に模式的に示す。   FIG. 3 schematically shows a longitudinal sectional structure of the MESFET 20 according to the second embodiment.

MESFET20の作製には、(111)結晶面を表面とする、燐(元素記号:P)を添加した高抵抗のシリコンを基板201として用いた。シリコン基板201を、MBE成長用の成長チャンバー内に搬送した後、約5×10-7パスカル(Pa)の高真空中で、基板201を800℃に加熱した。RHEEDパターンを監視しつつ、シリコン基板201の表面をなす(111)結晶面に(7×7)再配列構造が出現する迄、同温度で継続して加熱した。 For manufacturing the MESFET 20, high resistance silicon having a (111) crystal plane as a surface and added with phosphorus (element symbol: P) was used as the substrate 201. After the silicon substrate 201 was transferred into a growth chamber for MBE growth, the substrate 201 was heated to 800 ° C. in a high vacuum of about 5 × 10 −7 Pascal (Pa). While monitoring the RHEED pattern, heating was continued at the same temperature until a (7 × 7) rearranged structure appeared on the (111) crystal plane forming the surface of the silicon substrate 201.

(7×7)再配列構造が出現したのを確認した後、MBE成長チャンバー内に、シリコン基板201を収納したままで、400℃に降温した。次に、シリコン基板201の表面にアセチレンガスを吹き付けて、アセチレン分子をその表面に吸着させた。アセチレンガスは、RHEEDパターン上で、基板201の表面の(7×7)再配列構造に由来する電子回折斑点が略消滅する迄、継続して供給した。   After confirming the appearance of the (7 × 7) rearrangement structure, the temperature was lowered to 400 ° C. while the silicon substrate 201 was housed in the MBE growth chamber. Next, acetylene gas was sprayed on the surface of the silicon substrate 201 to adsorb acetylene molecules on the surface. Acetylene gas was continuously supplied on the RHEED pattern until the electron diffraction spots derived from the (7 × 7) rearrangement structure on the surface of the substrate 201 almost disappeared.

その後、シリコン基板201を500℃に昇温した。基板201の温度が500℃に安定した時点で、シリコン基板201の表面に向けて、電子を照射し始めた。電子は、高真空に保たれた成長チャンバー内に配置したタングステン(元素記号:W)フィラメントを通電加熱して発生させた。電子を照射する際の加速電圧は、500Vとし、照射密度は5×1013cm-2とした。RHEEDパターンに3C−SiCの(3×3)再配列構造に起因するストリークが出現する迄、基板201の表面に電子を照射し続けた。 Thereafter, the temperature of the silicon substrate 201 was raised to 500 ° C. When the temperature of the substrate 201 was stabilized at 500 ° C., irradiation of electrons toward the surface of the silicon substrate 201 began. Electrons were generated by energizing and heating a tungsten (element symbol: W) filament disposed in a growth chamber maintained in a high vacuum. The acceleration voltage for electron irradiation was 500 V, and the irradiation density was 5 × 10 13 cm −2 . The surface of the substrate 201 was continuously irradiated with electrons until a streak due to the (3 × 3) rearrangement structure of 3C—SiC appeared in the RHEED pattern.

500℃において、(111)シリコンのRHEEDパターンから求めたシリコンの格子定数を基にして、形成した3C−SiC層202の格子定数を計算した。3C−SiC層202の格子定数は、0.438nmと計算された。上記の実施例1に記載した3C−SiC層102より、格子定数が小さいのは、アセチレン分子を吸着させた後に、シリコン基板を加熱する温度を上記の実施例1の場合に比べて低温としたためと解釈された。また、3C−SiC層202のRHEEDパターンには、双晶及び積層欠陥に起因する異常回折は認められなかった。また、3C−SiC層202の層厚は約2nmであった。   At 500 ° C., the lattice constant of the formed 3C—SiC layer 202 was calculated based on the lattice constant of silicon obtained from the RHEED pattern of (111) silicon. The lattice constant of the 3C—SiC layer 202 was calculated to be 0.438 nm. The reason why the lattice constant is smaller than that of the 3C-SiC layer 102 described in Example 1 is that the temperature for heating the silicon substrate after adsorbing acetylene molecules is lower than that in Example 1 above. It was interpreted. Further, in the RHEED pattern of the 3C—SiC layer 202, abnormal diffraction due to twins and stacking faults was not observed. The layer thickness of the 3C—SiC layer 202 was about 2 nm.

珪素を炭素に比べ富裕に含む非化学量論的な組成の3C−SiC層202上には、窒素プラズマを窒素源とするMBE法により、六方晶ウルツ鉱結晶型の窒化アルミニウム(AlN)層203を、介在層として形成した。介在層をなすアンドープ(undope)のAlN層203は、MBE成長チャンバー内の圧力を約1×10-6Paの高真空に保持しつつ、シリコン基板201の温度を780℃として形成した。窒素プラズマは、高純度窒素ガスに、周波数13.56MHzの高周波と磁界とを印加する電子サイクトロトロン共鳴(ECR)型装置を用いて発生させた。 A hexagonal wurtzite crystal-type aluminum nitride (AlN) layer 203 is formed on the 3C-SiC layer 202 having a non-stoichiometric composition rich in silicon as compared with carbon by MBE using nitrogen plasma as a nitrogen source. Was formed as an intervening layer. The undoped AlN layer 203 forming the intervening layer was formed at a temperature of 780 ° C. while maintaining the pressure in the MBE growth chamber at a high vacuum of about 1 × 10 −6 Pa. The nitrogen plasma was generated using an electron cyclotron resonance (ECR) type apparatus that applies a high frequency of 13.56 MHz and a magnetic field to high purity nitrogen gas.

介在層をなすAlN層203を成長させる際には、アルミニウム(Al)のビームを、3C−SiC層202の(3×3)再配列構造の表面へ、時間的に先に供給した。窒素プラズマは、そのアルミニウムのビームを照射し始めた時点から、3秒後に、3C−SiC層202の表面に向けて照射した。   When the AlN layer 203 forming the intervening layer was grown, an aluminum (Al) beam was first supplied to the surface of the (3 × 3) rearranged structure of the 3C—SiC layer 202 in time. Nitrogen plasma was irradiated toward the surface of the 3C—SiC layer 202 3 seconds after the start of irradiation with the aluminum beam.

AlN層203は、(3×3)再配列構造を有する3C−SiC層202の表面に接合させて設けたため、画一的な配向を有する単結晶層となった。電子回折パターンより求められた配向関係は、<110>−3C−SiC‖<1.−2.1.0.>(a軸)−AlNであった。AlN層203は高抵抗層であり、その層厚は約8nmであった。また、一般的な原子間力顕微鏡を使用した表面の観察により、AlN層203の表面は、最大の高低差を約1nmとする平坦性に優れたものであるのが示された。   Since the AlN layer 203 was provided by being bonded to the surface of the 3C—SiC layer 202 having the (3 × 3) rearrangement structure, it became a single crystal layer having a uniform orientation. The orientation relationship obtained from the electron diffraction pattern is <110> -3C-SiC‖ <1. -2.1.0. > (A-axis) -AlN. The AlN layer 203 was a high resistance layer, and the layer thickness was about 8 nm. In addition, observation of the surface using a general atomic force microscope showed that the surface of the AlN layer 203 was excellent in flatness with a maximum height difference of about 1 nm.

AlN層203の表面の{0.0.0.1.}結晶面上には、上記したのと同一のMBE法により、750℃で、アンドープでn形の窒化ガリウム(GaN)層を電子走行層204として形成した。電子走行層204をなすn形GaN層204のキャリア濃度は1×1017cm-3であり、また、層厚は約25nmであった。電子走行層204上には、キャリア濃度を1×1018cm-3とし、層厚を約25nmとするn形の六方晶Al0.25Ga0.75N混晶からなる電子供給層205を形成した。電子供給層205上には、更に、キャリア濃度を3×1018cm-3とし、層厚を約50nmとする六方晶でn形のGaNからなるコンタクト層206で設けて、MESFET20用途の積層構造体200を形成した。 {0.0.0.1. Of the surface of the AlN layer 203. } On the crystal plane, an undoped n-type gallium nitride (GaN) layer was formed as an electron transit layer 204 at 750 ° C. by the same MBE method as described above. The n-type GaN layer 204 forming the electron transit layer 204 has a carrier concentration of 1 × 10 17 cm −3 and a layer thickness of about 25 nm. On the electron transit layer 204, an electron supply layer 205 made of an n-type hexagonal Al 0.25 Ga 0.75 N mixed crystal having a carrier concentration of 1 × 10 18 cm −3 and a layer thickness of about 25 nm was formed. On the electron supply layer 205, there is further provided a contact layer 206 made of hexagonal n-type GaN having a carrier concentration of 3 × 10 18 cm −3 and a layer thickness of about 50 nm. A body 200 was formed.

電子走行層204をなすn形GaN層は、上記の様に、(3×3)再配列構造を有する3C−SiC層202の表面上に形成したIII族窒化物半導体からなる介在層(AlN層203)を介して設けたために、表面の平坦性に優れた層となった。このため、電子供給層205とで、平坦な接合界面を有するヘテロ接合が形成されていることが、高分解能透過型電子顕微鏡(英略称:HRTEM)を使用した格子像の観察から確かめられた。   As described above, the n-type GaN layer constituting the electron transit layer 204 is an intervening layer made of a group III nitride semiconductor (AlN layer) formed on the surface of the 3C—SiC layer 202 having a (3 × 3) rearrangement structure. 203), a layer having excellent surface flatness was obtained. Therefore, it was confirmed from observation of a lattice image using a high-resolution transmission electron microscope (English abbreviation: HRTEM) that a heterojunction having a flat junction interface was formed with the electron supply layer 205.

また、電子走行層204と電子供給層205とで、平坦性に優れるヘテロ接合界面が形成されたため、本発明の構成からなる積層構造体200では、室温で約1500cm2/V・sの高いホール(Hall)移動度が顕現された。この高い電子移動度を利用して高い相互コンダクタンス(gm)を発現できるMESFET20を作製した。 In addition, since a heterojunction interface having excellent flatness is formed by the electron transit layer 204 and the electron supply layer 205, the stacked structure 200 having the structure of the present invention has a high hole of about 1500 cm 2 / V · s at room temperature. (Hall) Mobility was revealed. Using this high electron mobility, MESFET 20 capable of expressing high mutual conductance (gm) was produced.

MESFET20を作製するにあたり、ショットキー(Schottky)接触性のゲート(gate)電極207を設ける領域およびその近傍に在るコンタクト層206を、一般的なドライエッチング法で除去した。次に、そのエッチングにより形成されたリセス(recess)領域に露出した電子供給層205の表面に、金属ゲート電極207を形成した。リセス領域の両側に対向させて残存させたコンタクト層206の表面には、ソース電極208及びドレイン(drain)電極209を設けることにより、高いgmを発現できるMESFET20を構成した。   In manufacturing the MESFET 20, the region where the Schottky contact gate electrode 207 is provided and the contact layer 206 in the vicinity thereof were removed by a general dry etching method. Next, a metal gate electrode 207 was formed on the surface of the electron supply layer 205 exposed in the recess region formed by the etching. By providing the source electrode 208 and the drain electrode 209 on the surface of the contact layer 206 left facing both sides of the recess region, the MESFET 20 capable of expressing high gm was configured.

また、MESFET20は、電子走行層204の下地として、(3×3)再配列構造の3C−SiC層202に接合させて設けた、配向性と結晶性とに優れるIII族窒化物半導体層(高抵抗AlN層)203を配置して構成したので、ソース−ドレイン電流(所謂、Ids)のピンチオフ(pinch off)特性に優れるものとなった。   In addition, the MESFET 20 is provided as a base of the electron transit layer 204 by being bonded to the 3C-SiC layer 202 having a (3 × 3) rearrangement structure, and is a group III nitride semiconductor layer (highly oriented and excellent in crystallinity). Since the resistor AlN layer 203 is arranged, the pin-off characteristic of the source-drain current (so-called Ids) is excellent.

本発明の実施例1に記載のLEDの縦断面模式図である。It is a longitudinal cross-sectional schematic diagram of LED as described in Example 1 of this invention. 図1に記載したLEDの平面模式図である。It is a plane schematic diagram of LED described in FIG. 本発明の実施例2に記載のMESFETの縦断面模式図である。It is a longitudinal cross-sectional schematic diagram of MESFET as described in Example 2 of this invention.

符号の説明Explanation of symbols

10 LED
100 LED用途積層構造体
101 (111)シリコン基板
102 非化学量論的な組成の立方晶3C型炭化珪素層
103 介在層(n形AlGaN層)
104 III族窒化物半導体下部クラッド層
105 III族窒化物半導体発光層
106 III族窒化物半導体上部クラッド層
107 III族窒化物半導体p形コンタクト層
108 p形オーミック電極
109 n形オーミック電極
20 MESFET
200 MESFET用途積層構造体
201 (111)シリコン基板
202 非化学量論的な組成の立方晶3C型炭化珪素層
203 介在層(高抵抗AlN層)
204 III族窒化物半導体電子走行層
205 III族窒化物半導体電子供給層
206 III族窒化物半導体n形コンタクト層
207 ゲート電極
208 ソース電極
209 ドレイン電極
10 LED
DESCRIPTION OF SYMBOLS 100 LED use laminated structure 101 (111) Silicon substrate 102 Cubic 3C type silicon carbide layer 103 of non-stoichiometric composition 103 Interposition layer (n-type AlGaN layer)
104 Group III nitride semiconductor lower cladding layer 105 Group III nitride semiconductor light emitting layer 106 Group III nitride semiconductor upper cladding layer 107 Group III nitride semiconductor p-type contact layer 108 p-type ohmic electrode 109 n-type ohmic electrode 20 MESFET
200 MESFET Use Laminated Structure 201 (111) Silicon Substrate 202 Non-stoichiometric Cubic 3C Type Silicon Carbide Layer 203 Intervening Layer (High Resistance AlN Layer)
204 Group III nitride semiconductor electron transit layer 205 Group III nitride semiconductor electron supply layer 206 Group III nitride semiconductor n-type contact layer 207 Gate electrode 208 Source electrode 209 Drain electrode

Claims (11)

単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子において、
上記炭化珪素層は、化学量論的に珪素を富裕に含む立方晶からなり、表面が(3×3)構造の再配列構造を有する、
ことを特徴とする半導体素子。
In a semiconductor element comprising a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer,
The silicon carbide layer is made of a cubic crystal containing a stoichiometrically rich silicon, and the surface has a rearranged structure having a (3 × 3) structure.
The semiconductor element characterized by the above-mentioned.
上記基板は珪素単結晶からなる、請求項1に記載の半導体素子。   The semiconductor element according to claim 1, wherein the substrate is made of a silicon single crystal. 上記基板は{111}結晶面を表面とする{111}珪素単結晶からなる、請求項1または2に記載の半導体素子。   The semiconductor element according to claim 1, wherein the substrate is made of a {111} silicon single crystal having a {111} crystal plane as a surface. 上記基板は表面が(7×7)再配列構造を有する、請求項3に記載の半導体素子。   The semiconductor element according to claim 3, wherein a surface of the substrate has a (7 × 7) rearrangement structure. 上記介在層はIII族元素としてアルミニウムを含む、請求項1から4の何れか1項に記載の半導体素子。   5. The semiconductor element according to claim 1, wherein the intervening layer contains aluminum as a group III element. 上記介在層は六方晶のウルツ鉱結晶型窒化アルミニウム・ガリウム(組成式AlXGa1-XN:0≦X≦1)からなる層である、請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the intervening layer is a layer made of hexagonal wurtzite crystal type aluminum nitride gallium (compositional formula Al X Ga 1 -X N: 0 ≦ X ≦ 1). 上記介在層上にIII族窒化物半導体層が設けられている、請求項1から6の何れか1項に記載の半導体素子。   The semiconductor element according to claim 1, wherein a group III nitride semiconductor layer is provided on the intervening layer. 単結晶からなる基板と、その単結晶基板の表面に設けられた炭化珪素層と、その炭化珪素層の表面に設けられたIII族窒化物半導体からなる介在層とを備えた半導体素子を製造する半導体素子製造方法において、
上記基板の表面に炭化水素ガスを吹き付けて炭化水素を吸着させる第1の工程と、
上記炭化水素を吸着させた基板の表面に電子を照射しつつ、炭化水素を吸着させた温度以上の温度に基板を加熱して、化学量論的に珪素を富裕に含む立方晶からなり表面が(3×3)再配列構造を有する炭化珪素層を形成する第2の工程と、
上記炭化珪素層の表面に、窒素を含む気体原料と、第III族元素を含む気体原料とを供給して、III族窒化物半導体からなる上記介在層を形成する第3の工程とを含む、
ことを特徴とする半導体素子製造方法。
Manufacturing a semiconductor element comprising a substrate made of a single crystal, a silicon carbide layer provided on the surface of the single crystal substrate, and an intervening layer made of a group III nitride semiconductor provided on the surface of the silicon carbide layer In the semiconductor element manufacturing method,
A first step of spraying hydrocarbon gas on the surface of the substrate to adsorb hydrocarbons;
While irradiating electrons onto the surface of the substrate on which the hydrocarbon is adsorbed, the substrate is heated to a temperature equal to or higher than the temperature on which the hydrocarbon is adsorbed, and the surface is made of a cubic crystal that is stoichiometrically rich in silicon. A second step of forming a silicon carbide layer having a (3 × 3) rearrangement structure;
Including a third step of forming a gas source containing nitrogen and a gas source containing a Group III element on the surface of the silicon carbide layer to form the intermediate layer made of a Group III nitride semiconductor.
A method of manufacturing a semiconductor device.
上記第3の工程において、第III族元素を含む気体原料を、窒素を含む気体原料よりも時間的に先に供給して上記介在層を形成する、請求項8に記載の半導体素子製造方法。   The semiconductor element manufacturing method according to claim 8, wherein in the third step, the intervening layer is formed by supplying a gas source containing a Group III element earlier in time than a gas source containing nitrogen. 上記第3の工程において、アルミニウムを含む気体原料を時間的に最初に供給し、次にアルミニウム以外のIII族元素を含む気体原料を供給し、その次に窒素を含む気体原料を供給して、アルミニウムを含むIII族窒化物半導体層からなる上記介在層を形成する、請求項8に記載の半導体素子の製造方法。   In the third step, the gaseous raw material containing aluminum is first supplied temporally, then the gaseous raw material containing a group III element other than aluminum is supplied, and then the gaseous raw material containing nitrogen is supplied, 9. The method of manufacturing a semiconductor element according to claim 8, wherein the intervening layer made of a group III nitride semiconductor layer containing aluminum is formed. 上記第1の工程において、上記基板の表面に炭化水素ガスを吹き付けるとともに電子を照射しつつ、基板の表面に炭化水素を吸着させる、請求項8から10の何れか1項に記載の半導体素子製造方法。   11. The semiconductor element manufacturing according to claim 8, wherein in the first step, hydrocarbon gas is sprayed onto the surface of the substrate and hydrocarbons are adsorbed on the surface of the substrate while irradiating electrons. Method.
JP2005271396A 2005-09-20 2005-09-20 Semiconductor device and its fabrication process Pending JP2007087992A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005271396A JP2007087992A (en) 2005-09-20 2005-09-20 Semiconductor device and its fabrication process
US12/067,407 US7989926B2 (en) 2005-09-20 2006-09-12 Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
PCT/JP2006/318455 WO2007034761A1 (en) 2005-09-20 2006-09-12 Semiconductor device and method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005271396A JP2007087992A (en) 2005-09-20 2005-09-20 Semiconductor device and its fabrication process

Publications (1)

Publication Number Publication Date
JP2007087992A true JP2007087992A (en) 2007-04-05

Family

ID=37974715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271396A Pending JP2007087992A (en) 2005-09-20 2005-09-20 Semiconductor device and its fabrication process

Country Status (1)

Country Link
JP (1) JP2007087992A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009069286A1 (en) * 2007-11-27 2011-04-07 学校法人上智学院 Group III nitride structure and method for producing group III nitride structure
JP2016031997A (en) * 2014-07-28 2016-03-07 エア・ウォーター株式会社 Semiconductor device
JP2016092169A (en) * 2014-11-04 2016-05-23 エア・ウォーター株式会社 Semiconductor device and manufacturing method of the same
WO2020090870A1 (en) * 2018-11-01 2020-05-07 エア・ウォーター株式会社 Compound semiconductor device, compound semiconductor substrate, and method for manufacturing compound semiconductor device
WO2022181163A1 (en) * 2021-02-26 2022-09-01 信越半導体株式会社 Nitride semiconductor substrate and manufacturing method therefor
JPWO2023063278A1 (en) * 2021-10-15 2023-04-20

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02191318A (en) * 1988-04-27 1990-07-27 Fujitsu Ltd Method for growing compound semiconductor layer on single-constituent semiconductor substrate and such semiconductor structure
JPH04223330A (en) * 1990-12-25 1992-08-13 Univ Nagoya Method of growing compound semiconductor single crystal on a single crystal silicon substrate
JPH0856015A (en) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd Formation of semiconductor thin film
JP2002025349A (en) * 2000-07-06 2002-01-25 Japan Science & Technology Corp Super flat transparent conductive film and manufacturing method of the same
JP2002075879A (en) * 2000-09-01 2002-03-15 Inst Of Physical & Chemical Res Method and device for doping semiconductor, and semiconductor material
JP2007048817A (en) * 2005-08-08 2007-02-22 Showa Denko Kk Semiconductor device and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02191318A (en) * 1988-04-27 1990-07-27 Fujitsu Ltd Method for growing compound semiconductor layer on single-constituent semiconductor substrate and such semiconductor structure
JPH04223330A (en) * 1990-12-25 1992-08-13 Univ Nagoya Method of growing compound semiconductor single crystal on a single crystal silicon substrate
JPH0856015A (en) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd Formation of semiconductor thin film
JP2002025349A (en) * 2000-07-06 2002-01-25 Japan Science & Technology Corp Super flat transparent conductive film and manufacturing method of the same
JP2002075879A (en) * 2000-09-01 2002-03-15 Inst Of Physical & Chemical Res Method and device for doping semiconductor, and semiconductor material
JP2007048817A (en) * 2005-08-08 2007-02-22 Showa Denko Kk Semiconductor device and its manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012045962; Kikuchi, T., et al.: '"3C-SiC/Si template growth and atomic layer epitaxy of cubic GaN by RF-MBE"' Journal of Crystal Growth Vol. 275, No. 1-2, 20050118, pp. e1215-e1221 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009069286A1 (en) * 2007-11-27 2011-04-07 学校法人上智学院 Group III nitride structure and method for producing group III nitride structure
JP5515079B2 (en) * 2007-11-27 2014-06-11 学校法人上智学院 Group III nitride structure and method for producing group III nitride structure
US9680058B2 (en) 2007-11-27 2017-06-13 Sophia School Corporation Group-III nitride structure including a fine wall-shaped structure containing a group-III nitridesemiconductor crystal and method for producing a group-III nitride structure including a fine wall-shaped structure containing a group-III nitride semiconductor crystal
JP2016031997A (en) * 2014-07-28 2016-03-07 エア・ウォーター株式会社 Semiconductor device
JP2016092169A (en) * 2014-11-04 2016-05-23 エア・ウォーター株式会社 Semiconductor device and manufacturing method of the same
JP2020072216A (en) * 2018-11-01 2020-05-07 エア・ウォーター株式会社 Compound semiconductor device, compound semiconductor substrate, and manufacturing method of compound semiconductor device
WO2020090870A1 (en) * 2018-11-01 2020-05-07 エア・ウォーター株式会社 Compound semiconductor device, compound semiconductor substrate, and method for manufacturing compound semiconductor device
CN112997283A (en) * 2018-11-01 2021-06-18 爱沃特株式会社 Compound semiconductor device, compound semiconductor substrate, and method for manufacturing compound semiconductor device
JP7248410B2 (en) 2018-11-01 2023-03-29 エア・ウォーター株式会社 Compound semiconductor device, compound semiconductor substrate, and method for manufacturing compound semiconductor device
US12087852B2 (en) 2018-11-01 2024-09-10 Air Water Inc. Compound semiconductor device, compound semiconductor substrate, and method for manufacturing compound semiconductor device
WO2022181163A1 (en) * 2021-02-26 2022-09-01 信越半導体株式会社 Nitride semiconductor substrate and manufacturing method therefor
JPWO2023063278A1 (en) * 2021-10-15 2023-04-20
WO2023063278A1 (en) * 2021-10-15 2023-04-20 信越半導体株式会社 Nitride semiconductor substrate and method for producing same
JP7533794B2 (en) 2021-10-15 2024-08-14 信越半導体株式会社 Method for manufacturing nitride semiconductor substrate

Similar Documents

Publication Publication Date Title
JP4913375B2 (en) Manufacturing method of semiconductor device
JP5679494B2 (en) Nitride semiconductor structure and manufacturing method thereof
JP4189386B2 (en) Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
EP1995786A1 (en) GaN substrate, and epitaxial substrate and semiconductor light-emitting device employing the substrate
US8445938B2 (en) Nitride semi-conductive light emitting device
WO2014073139A1 (en) Ultraviolet semiconductor light emitting element and method for manufacturing same
JP2016145144A (en) Diamond laminated structure, substrate for forming diamond semiconductor, diamond semiconductor device, and production method of diamond laminated structure
JP2007087992A (en) Semiconductor device and its fabrication process
US7989926B2 (en) Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
TWI305935B (en) Method for production of silicon carbide layer, gallium nitride semiconductor device and silicon substrate
JP2007073873A (en) Semiconductor element
JP5286396B2 (en) Semiconductor element
JP3772816B2 (en) Gallium nitride crystal substrate, method for manufacturing the same, gallium nitride semiconductor device, and light emitting diode
JPH10290051A (en) Semiconductor device and manufacture thereof
JP2004115305A (en) Gallium nitride single crystal substrate, method of manufacturing the same, gallium nitride-based semiconductor device and light emitting diode
JP4122871B2 (en) Method for producing boron phosphide layer and boron phosphide-based semiconductor device
JP4960621B2 (en) Nitride semiconductor growth substrate and manufacturing method thereof
JP2004307253A (en) Method for manufacturing semiconductor substrate
JP2007103955A (en) Nitride semiconductor and method for growing nitride semiconductor crystal layer
JPH11354458A (en) P-type iii-v nitride semiconductor, and its manufacture
JP4890818B2 (en) Semiconductor layer forming method and light emitting diode
JP3985312B2 (en) Method for manufacturing group III nitride semiconductor layer
JP2007201151A (en) Method for manufacturing gallium nitride compound semiconductor
JP4770060B2 (en) Method for fabricating nitride-based semiconductor optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507