JP3895266B2 - BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE - Google Patents

BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE Download PDF

Info

Publication number
JP3895266B2
JP3895266B2 JP2002349425A JP2002349425A JP3895266B2 JP 3895266 B2 JP3895266 B2 JP 3895266B2 JP 2002349425 A JP2002349425 A JP 2002349425A JP 2002349425 A JP2002349425 A JP 2002349425A JP 3895266 B2 JP3895266 B2 JP 3895266B2
Authority
JP
Japan
Prior art keywords
layer
boron phosphide
compound semiconductor
based compound
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002349425A
Other languages
Japanese (ja)
Other versions
JP2004186291A (en
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2002349425A priority Critical patent/JP3895266B2/en
Priority to TW92133604A priority patent/TWI270123B/en
Priority to US10/536,410 priority patent/US7508010B2/en
Priority to AU2003288550A priority patent/AU2003288550A1/en
Priority to KR1020057009734A priority patent/KR20050092365A/en
Priority to CNB2003801044473A priority patent/CN100413086C/en
Priority to PCT/JP2003/015349 priority patent/WO2004051752A2/en
Publication of JP2004186291A publication Critical patent/JP2004186291A/en
Application granted granted Critical
Publication of JP3895266B2 publication Critical patent/JP3895266B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、室温で広禁止帯幅を有するリン化硼素系化合物半導体層を備えたリン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオードに関するものである。
【0002】
【従来の技術】
従来より、窒化ガリウム(GaN)等のIII族窒化物半導体は、発光ダイオード(LED)或いはレーザダイオード(LD)等の窒化物半導体素子を構成するために利用されている(非特許文献1等)。III族窒化物半導体は室温で比較的広い禁止帯幅を有することが知られており、例えば、六方晶ウルツ鉱結晶型の窒化ガリウム、窒化アルミニウム(AlN)の室温での禁止帯幅は、各々3.4eV、5.9eVと大きいものとなっている(非特許文献2等)。このため、III族窒化物半導体層は、発光素子のクラッド(clad)層や発光層等の機能層として利用されている。そして、この様にバンドギャップの大きなIII族窒化物半導体層は、障壁の高い接合構造を構成するに好適である。例えば、禁止帯幅が3.4ev以上の窒化アルミニウム・ガリウム混晶(AlGa1−XN:0<X≦1)層を利用して、電子供給層と電子走行層とのヘテロ(異種)接合を構成した高移動度トランジスタが開示されている(非特許文献3等)。
【0003】
ところで、単量体のリン化硼素(BP)等のリン化硼素系化合物半導体は、間接遷移型のIII−V族化合物半導体として知られている。
窒化ガリウム(GaN)等のIII族窒化物半導体とは異なり、リン化硼素系化合物半導体では、不純物を故意に添加(ドーピング)すれば、p形導電層が比較的簡易に得られる。例えば、p形不純物としてマグネシウム(Mg)をドーピングしてp形導電層を得る技術が開示されている(特許文献1等)。従って、広禁止帯幅のリン化硼素系化合物半導体層とIII族窒化物半導体層との接合により、障壁差のあるpn接合が簡易に得られると想到される。
ここで、例えばリン化硼素の室温での禁止帯幅は従来2.0eVであるとされていたが(非特許文献2等)、近年、気相成長条件の最適化等により、室温での禁止帯幅を2.8〜3.4eVと広くする技術が開発されている。しかしながら、リン化硼素系化合物半導体層と窒化ガリウム層等のIII族窒化物半導体層とで、障壁のあるヘテロ(異種)接合を構成するにはこれでは不充分であり、より広い禁止帯幅のリン化硼素系化合物半導体層が必要である。そして、従来は、III族窒化物半導体等のワイドバンドギャップ(wide bandgap)半導体とのヘテロ接合を構成するに好適な広禁止帯幅のリン化硼素系化合物半導体層については一切報告されていない。
【0004】
【特許文献1】
特開平2−288388号公報
【非特許文献1】
赤崎 勇編著、「III族窒化物半導体」、初版、(株)培風館、1999年12月8日、13章及び14章
【非特許文献2】
赤崎 勇編著、「III−V族化合物半導体」、初版、(株)培風館、1994年5月20日、p.150
【非特許文献3】
赤崎 勇編著、「III族窒化物半導体」、初版、(株)培風館、1999年12月8日、6−8章
【0005】
【発明が解決しようとする課題】
本発明は上記事情に鑑みてなされたものであり、窒化ガリウム(GaN)等のIII族窒化物半導体と適度な障壁差を有するヘテロ接合を構成するに好適な禁止帯幅を有するリン化硼素系化合物半導体層の構成を明らかとし、これによって、広禁止帯幅を有するリン化硼素系化合物半導体層を備え、素子特性に優れたリン化硼素系化合物半導体素子を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明者は上記課題を解決するべく検討を行った結果、以下のリン化硼素系化合物半導体素子及びその製造方法、並びに発光ダイオードを発明した。
【0007】
すなわち、本発明は、
(1)非晶質層と該層に接合して設けられた多結晶層とからなるリン化硼素系化合物半導体層を備えてなり、該リン化硼素系化合物半導体層の室温での禁止帯幅が3.0eV以上4.2eV未満であることを特徴とするリン化硼素系化合物半導体素子、
(2)前記多結晶層の室温での禁止帯幅が、前記非晶質層の室温での禁止帯幅より小さいことを特徴とする(1)に記載のリン化硼素系化合物半導体素子、
(3)前記非晶質層の上方に前記多結晶層が配置されていることを特徴とする(1)又は(2)に記載のリン化硼素系化合物半導体素子、
(4)前記非晶質層及び前記多結晶層がいずれも、不純物を故意に添加していないアンドープ層であることを特徴とする(1)から(3)までのいずれか1項に記載のリン化硼素系化合物半導体素子、
(5) 前記リン化硼素系化合物半導体層に接合して、III族窒化物半導体層が設けられていることを特徴とする(1)から(4)までのいずれか1項に記載のリン化硼素系化合物半導体素子、
(6)前記III族窒化物半導体層が、組成式AlαGaβInγN(但し、0≦α,β,γ≦1、α+β+γ=1)、或いは組成式AlαGaβInγδ1−δ(但し、0≦α,β,γ≦1、α+β+γ=1、0<δ≦1、Mは窒素とは異なる第V族元素)で表記される化合物からなることを特徴とする(5)に記載のリン化硼素系化合物半導体素子、
(7)前記リン化硼素系化合物半導体層がリン化硼素からなり、前記III族窒化物半導体層が窒化ガリウムからなることを特徴とする(6)に記載のリン化硼素系化合物半導体素子、
(8)前記リン化硼素系化合物半導体層がp形導電層であり、前記III族窒化物半導体層がn形導電層であり、前記リン化硼素系化合物半導体層と前記III族窒化物半導体層との接合によるpn接合構造を備えたことを特徴とする(5)から(7)までのいずれか1項に記載のリン化硼素系化合物半導体素子、
(9)前記リン化硼素系化合物半導体層に接合してオーミック接触性または整流性の電極が設けられていることを特徴とする(1)から(8)までのいずれか1項に記載のリン化硼素系化合物半導体素子、である。
【0008】
なお、本明細書において、「多結晶層」とは、非晶質と単結晶の部位が混在している層、或いは配向する結晶方向を異にする複数の柱状単結晶の集合体からなる層を意味するものとする。
リン化硼素系化合物半導体層の禁止帯幅は、例えば、屈折率をn、同一波長における消衰係数をkとした時、2・n・kで表される複素誘電率の虚数部の光子エネルギー依存性から求められる。薄膜の屈折率n及び消衰係数kは、例えば、エリプソメトリー法等により求められるものである。
また、「非晶質層の上方に多結晶層が配置されている」とは、非晶質層を形成した後、これを下地として多結晶層が形成されたものであることを意味する。
【0009】
また、本発明は、
(10)(1)から(4)までのいずれか1項に記載のリン化硼素系化合物半導体素子の製造方法であって、250℃以上1200℃以下の温度で、前記非晶質層を気相成長させる工程と、750℃以上1200℃以下の温度で、前記多結晶層を気相成長させる工程とを有することを特徴とするリン化硼素系化合物半導体素子の製造方法、
(11)前記非晶質層と前記多結晶層とを同一温度で気相成長させると共に、前記非晶質層の気相成長時のV/III比率を0.2以上50以下とし、前記多結晶層の気相成長時のV/III比率を100以上500以下とすることを特徴とする(10)に記載のリン化硼素系化合物半導体素子の製造方法、
(12)前記非晶質層の気相成長速度を50〜80nm/分とし、前記多結晶層の気相成長速度を20〜40nm/分とすることを特徴とする(10)又は(11)に記載のリン化硼素系化合物半導体素子の製造方法、である。
なお、本明細書において、「V/III比率」は、気相成長領域に供給する硼素等の第III族原子の濃度に対する、リン等の第V族原子の濃度の比率を意味しているものとする。
【0010】
また、本発明は、
(13)下部クラッド層と、発光層と、上部クラッド層とを順次積層してなる積層構造を備えた発光ダイオードにおいて、前記発光層がIII族窒化物半導体層であり、前記上部クラッド層が、非晶質層と該層に接合して設けられた多結晶層とからなる室温での禁止帯幅を3.0eV以上4.2eV未満とするリン化硼素系化合物半導体層であることを特徴とする発光ダイオード、である。
【0011】
【発明の実施の形態】
以下、本発明について詳細に説明する。
[リン化硼素系化合物半導体素子]
本発明のリン化硼素系化合物半導体素子は、リン化硼素系化合物半導体層を備えてなり、該リン化硼素系化合物半導体層が、非晶質(amorphous)層と該層に接合して設けられた多結晶層とからなるものである。かかる構成を採用することによって、室温での禁止帯幅が3.0eV以上4.2eV未満の広禁止帯幅のリン化硼素系化合物半導体層を有するリン化硼素系化合物半導体素子を提供することができる。
【0012】
本発明において、「リン化硼素系化合物半導体」とは、硼素(B)とリン(P)とを含む立方晶閃亜鉛鉱結晶型のIII−V族化合物半導体であり、例えば、組成式BαAlβGaγIn1−α−β−γ1−δAsδ(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0≦δ<1)、組成式BαAlβGaγIn1−α−β−γ1−δδ(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0≦δ<1)で表される化合物が挙げられる。具体的には、単量体のリン化硼素(BP)や、リン化硼素・ガリウム・インジウム(組成式BαGaγIn1−α−γP:0<α≦1、0≦γ<1)、窒化リン化硼素(組成式BP1−δδ:0≦δ<1)、砒化リン化硼素(組成式Bα1−δAsδ:0<α≦1、0≦δ<1)等の複数のV族元素を含む混晶を例示できる。特に、単量体のリン化硼素は、リン化硼素系化合物半導体の基本構成であるため、好適に用いられる。また、広禁止帯幅のリン化硼素を基材とすれば、広禁止帯幅のリン化硼素系混晶を得ることができる。
【0013】
リン化硼素系化合物半導体層は、珪素(Si)結晶、サファイア(α−Al単結晶)、六方晶または立方晶の炭化珪素(SiC)や窒化ガリウム(GaN)等の結晶基板、あるいはこれら結晶基板上に形成されたIII族窒化物半導体層等を下地として形成することができる。
その形成方法としては、例えば、ハロゲン(halogen)法(「日本結晶成長学会誌」、Vol.24,No.2(1997), p.150参照)、ハイドライド法(J. Crystal Growth,24/25(1974), p.193-196参照)、分子線エピタキシャル法(J. Solid State Chem.,133(1997), p.269-272参照)、有機金属化学的気相堆積(MOCVD)法(Inst.Phys.Conf.Ser.,No.129 (IOP Publishing Ltd.(UK,1993), p.157-162参照)等の気相成長法が好適である。中でも、MOCVD法は、トリエチル硼素((CB)等の易分解性物質を硼素源としているため、比較的低温で非晶質層を気相成長させることができ、好適である。
【0014】
本発明において、リン化硼素系化合物半導体層を構成する非晶質層と多結晶層の形成順序については限定されない。但し、結晶基板等の下地の構成材料とリン化硼素系化合物半導体との格子ミスマッチが大きい場合、非晶質層を形成してから、その上方に多結晶層を接合させて設ける構成とすると、亀裂(crack)のない多結晶層が得られ、好適である。これは、リン化硼素系化合物半導体の非晶質層には、格子ミスマッチを緩和する作用があるためである。
非晶質層上に多結晶層を配置する場合、非晶質層の厚さは2nm以上とすることが好ましい。非晶質層の厚さが2nm未満では、被堆積層となる下地の表面を均一に被覆するように、均等に非晶質層を下地の表面の全体に渡って成長させることができないことがある。また、本発明のリン化硼素系化合物半導体素子にあっては、非晶質層の層厚が大きい程、リン化硼素系化合物半導体層全体としての禁止帯幅が広くなり、好適である。例えば、厚さ50nmの非晶質層を有するリン化硼素系化合物半導体層の室温での禁止帯幅は、4.2eV程度となる。
なお、非晶質層或いは多結晶層の層厚は、例えば、測長用の高分解能走査型電子顕微鏡(SEM)や透過型電子顕微鏡(TEM)を用いて実測できる。
【0015】
本発明のリン化硼素系化合物半導体においては、リン化硼素系化合物半導体層に接合して、III族窒化物半導体層が設けられていることが好ましい。ここで、III族窒化物半導体としては、窒化ガリウム等の組成式AlαGaβInγN(0≦α,β,γ≦1、α+β+γ=1)で表記される化合物や、組成式AlαGaβInγδ1−δ(0≦α,β,γ≦1、α+β+γ=1、0<δ≦1、Mは窒素とは異なる第V族元素)で表記される化合物等が挙げられる。
単量体のリン化硼素(BP)等のリン化硼素系化合物半導体では、III族窒化物半導体とは異なり、as−grown状態で簡易に低抵抗のp形導電層が得られる。一方、III族窒化物半導体では、n形導電層を容易に気相成長できる。従って、p形リン化硼素系化合物半導体層に接合して、n形III族窒化物半導体層を設けることにより、適度の障壁差を有するpn接合型ヘテロ構造を簡便に構成できることになる。例えば、室温での禁止帯幅が約2.7eVのn形窒化ガリウム・インジウム(GaβInγN:0≦β、γ≦1)からなる発光層と、禁止帯幅が約3.0eVのp形リン化硼素層とにより、障壁差が約0.3eVのpn接合型異種構造の発光部を構成できる。また、広禁止帯幅のリン化硼素層を備えたこの様なpn接合構造は、高耐圧のpn接合型ダイオードを構成するに好適に利用できる。
【0016】
特に、リン化硼素系化合物半導体層がリン化硼素からなり、III族窒化物半導体層が窒化ガリウム(GaN)からなる場合には、良質のリン化硼素系化合物半導体層を形成することができ、好適である。
立方晶閃亜鉛鉱結晶型のリン化硼素(BP)のa軸格子定数は0.454nmであるから、リン化硼素の{111}−結晶面の格子面間隔は0.319nmである。一方、ウルツ鉱結晶型の窒化ガリウム(GaN)のa軸格子定数は0.318nm、立方晶の窒化ガリウムのa軸格子定数は0.451nmである。このように、リン化硼素の{111}−結晶面の格子面間隔は、ウルツ鉱結晶型或いは立方晶の窒化ガリウムのa軸格子定数とほぼ一致する。従って、六方晶或いは立方晶の窒化ガリウム単結晶層上には、格子ミスマッチ(mismatch)が殆ど無いが故に、ミスフィット転位等の結晶欠陥密度の小さな良質のリン化硼素層を成長させることができる。そのため、リン化硼素層と六方晶または立方晶の窒化ガリウム層とにより、局所的な耐圧不良(local breakdown)の発生を抑制できる異種接合構造を構成することができ、LED或いはLD等の用途に好適に利用できる。
【0017】
III族窒化物半導体層等の下地に、不純物を故意に添加(ドーピング)したリン化硼素系化合物半導体層を接合させると、リン化硼素系化合物半導体層内の不純物が下地に拡散及び侵入して、下地の電気的特性を悪化させる場合がある。例えば、n形窒化ガリウム単結晶からなるIII族窒化物半導体層上に、マグネシウム(Mg)を添加してp形導電層としたリン化硼素層を形成すると、添加したマグネシウムがn形窒化ガリウム単結晶層内へ拡散して、n形キャリアを電気的に補償し、窒化ガリウム層を高抵抗化させてしまう。
従って、本発明においては、リン化硼素系化合物半導体層を構成する非晶質層及び多結晶層をいずれも、不純物を故意に添加しない、所謂アンドープ層により構成することが好ましい。リン化硼素系化合物半導体層をアンドープ層により構成すると、それと接合をなすIII族窒化物半導体層等の下地に不都合な変化を与えることなく、pn接合構造を構成することができ、好適である。
アンドープでp形リン化硼素系化合物半導体層を形成するには、気相成長温度等を制御すれば良い。例えば、(0.0.0.1.)−窒化ガリウム単結晶表面上に、アンドープの(111)−リン化硼素を気相成長させる場合、気相成長温度を大凡1000℃超とすればp形導電層が得られ易く、大凡1000℃以下とするとn形導電層が得られ易い。
【0018】
アンドープ状態であっても、リン化硼素系化合物半導体では、キャリア濃度1×1019cm−3以上の低抵抗のp形或いはn形導電層を得ることができる。例えば、室温でのキャリア濃度が約2×1019cm−3、抵抗率(比抵抗)が約5×10−2Ω・cmの低抵抗のp形導電層を得ることができる。特に、非晶質層を1000℃超の高温で気相成長させると、全体として低抵抗のリン化硼素系化合物半導体層が効果的に得られる。そして、このように低抵抗のp形或いはn形のリン化硼素系化合物半導体層上には、良好な接触性のオーミック性電極(オーミック接触性電極)或いは整流性電極を形成することができ、好適である。オーミック性電極材料としては、砒化ガリウム(GaAs)等のIII−V族化合物半導体層上に形成されるオーミック性電極に一般に用いられる材料を用いることができる。例えば、p形リン化硼素層上には、金・亜鉛(Zn)、金・ベリリウム(Be)等の金合金等からなるp形オーミック性電極を形成でき、n形リン化硼素層上には、金(Au)・ゲルマニウム(Ge)、金・錫(Sn)、金・インジウム(In)等の金合金等からなるn形オーミック性電極を形成できる。リン化硼素系化合物半導体層上に、接触性に優れるオーミック性電極を形成すれば、例えば、順方向電圧(V)の低い、或いは閾値電圧(Vth)の低いLED或いはLDを得ることができ、好適である。また、オーミック性電極は、非晶質層を下方に配置し、多結晶層をその上方に配置した構成のリン化硼素系化合物半導体層上に、特に良好に形成され得る。これは、非晶質層に比べて多結晶層の室温での禁止帯幅が小さく、接触性の良好なオーミック性電極が得られやすいからである。例えば、ソース(source)或いはドレイン(drain)のオーミック性電極を、禁止帯幅のより小さな多結晶層に接触させて配置した構成は、高電子移動度型MESFETを構成するに好適に利用できる。
【0019】
非晶質層を下方に配置し、多結晶層をその上方に配置してリン化硼素系化合物半導体層を構成することが好ましいことを述べたが、逆の構成としても良い。多結晶層上に、より禁止帯幅が大きい非晶質層を設けてなるリン化硼素系化合物半導体層は、非整流性の電極(例えば、ショットキー(Schottky)接触型の電極等)を形成するに好適である。ショットキー接触性電極材料としては、III−V族化合物半導体層上に形成されるショットキー接触性電極に一般に用いられる材料、例えば、アルミニウム(Al)、金(Au)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)等を用いることができる。
高抵抗の非晶質層上にシッョトキー接触性電極を設け、非晶質層の下方に配置された多結晶層を電子供給層とした構成は、例えば電界効果型トランジスタ(MESFET)を構成するに好適に利用できる。
【0020】
[リン化硼素系化合物半導体層の形成方法]
以下、本発明のリン化硼素系化合物半導体素子を構成するリン化硼素系化合物半導体層の形成方法について詳細に説明する。
リン化硼素系化合物半導体層を構成する非晶質層と多結晶層は、異なる気相成長装置を用いて形成することもできるし、同一の気相成長装置を用いて形成することもできる。但し、同一の気相成長装置を用い、これらの層を連続的に気相成長させることが、生産性の観点から好ましい。
例えば、同一の気相成長装置を用い、250℃以上1200℃以下の範囲内の一定温度で非晶質層を形成した後、続いて、750℃以上1200℃以下の温度で多結晶層を気相成長させることができる。なお、非晶質層と多結晶層の成膜順序は逆であっても良い。非晶質層の成膜にあたっては、気相成長温度を、非晶質層を構成する元素の原料を気相成長領域で充分に熱分解でき、成膜を進行させられる250℃以上とするのが適する。一方、多結晶層の成膜にあたっては、気相成長温度を、結晶化を促進するために、750℃以上とするのが適する。なお、いずれの層の成膜においても、B13等の硼素多量体の発生により、単量体のリン化硼素(BP)やこれを基材とするリン化硼素系化合物半導体からなるリン化硼素系化合物半導体層の成長が阻害されるのを回避するため、気相成長温度は1200℃以下の温度が適する。
【0021】
同一の気相成長装置を用い、非晶質層と多結晶層を同一温度で連続して気相成長させることもできる。この場合には、リン化硼素系化合物半導体の構成元素の原料の供給比率(V/III比率)を連続的または段階的に変化させれば良い。V/III比率を変化させることによって、非晶質層と多結晶層とを区別して形成することができる。例えば、三塩化硼素(BCl)と三塩化リン(PCl)とを原料とするハロゲン気相成長法では、V/III比率は、気相成長領域に供給するBClに対するPClの流量を制御すれば調整することができる。
非晶質層を形成してから、その上方に多結晶層を形成する場合、非晶質層を比較的低いV/III比率で成長させた後、それより高いV/III比率で多結晶層を気相成長させれば良い。逆に、多結晶層を形成してから、その上方に非晶質層を形成する場合には、V/III比率を高比率より低比率へ変化させれば良い。さらに、V/III比率を周期的に変化させれば、非晶質層と多結晶層とを交互に周期的に形成することも可能である。非晶質層を気相成長させるに好適なV/III比率は0.2以上50以下であり、多結晶層を形成するに好適なV/III比率は100以上500以下である。
形成された層が非晶質層であるか多結晶層であるかは、例えば、X線回折法や電子線回折法等による回折パターン(diffraction pattern)から判別できる。
【0022】
非晶質層及び多結晶層の気相成長速度は特に限定されないが、非晶質層の成長速度を、多結晶層の成長速度以上とすると、全体として広い禁止帯幅のリン化硼素系化合物半導体層を形成することができ、好適である。具体的には、非晶質層の成長速度を50〜80nm/分とし、多結晶層の成長速度を、非晶質層を気相成長させる場合より小さい20〜40nm/分とすることが好ましい。
非晶質層及び多結晶層を気相成長させる際の成長速度は、主に、気相成長領域に供給する硼素等の第III族構成元素の単位時間あたりの供給量で調整できる。但し、1000℃を超える温度での気相成長では、気相成長領域でのリン原料の濃度に依存して成長速度が変動する場合もあるため、高温での気相成長において成長速度を微調整するには、第III族構成元素と第V族構成元素の双方の気相成長領域への供給量を精密に調整することが好ましい。
例えば、トリエチル硼素((CB)/ホスフィン(PH)/H反応系MOCVD法によるリン化硼素の非晶質層の気相成長にあっては、硼素源の供給量を約2.5×10−4モル/分とし、リン源の供給量を約5.1×10−3モル/分とすることにより、1025℃において約60nm/分の成長速度を得ることができる。
【0023】
本発明では、リン化硼素系化合物半導体層を、非晶質層と該層に接合して設けられた多結晶層とにより構成したので、上述したように、室温での禁止帯幅が3.0eV以上4.2eV未満の広禁止帯幅のリン化硼素系化合物半導体層を有するリン化硼素系化合物半導体素子を提供することができる。本発明では、リン化硼素系化合物半導体層を構成する非晶質層が、禁止帯幅の大きなリン化硼素系化合物半導体層をもたらす作用を奏する。
そして、この様な広禁止帯幅のリン化硼素系化合物半導体層を備えた本発明のリン化硼素系化合物半導体素子は、障壁差の大きなヘテロ接合構造を備えた、素子特性に優れたLEDやLD等として好適に利用できる。例えば、室温での禁止帯幅が3.0eV以上4.2eV未満の広禁止帯幅のリン化硼素系化合物半導体層は、LEDやLDにおいて、発光層にキャリアを閉じ込めるに充分な0.3eVを超える障壁差を有するクラッド(clad)層等として好適に利用できる。また、LEDにあって、近紫外光または短波長可視光の発光を外部へ充分に透過させる窓(window)層として好適に利用できる。
【0024】
【実施例】
次に、本発明に係る実施例について説明する。
(実施例)
本発明のリン化硼素系化合物半導体素子として、Si単結晶基板上に気相成長された非晶質層と多結晶層とからなるリン化硼素系化合物半導体層を備えた、pn接合型ダブルヘテロ(DH)接合構造の発光ダイオード(LED)を製造した。製造したLEDの断面構造を図1に模式的に示す。
【0025】
基板101として、リン(P)ドープn形(111)−Si単結晶基板を用いた。
はじめに、基板101の(111)−表面上に、常圧(略大気圧)有機金属気相エピタキシー(MOVPE)法により、アンドープでリン化硼素(BP)非晶質層102を堆積させた。リン化硼素非晶質層102は、トリエチル硼素((CB)を硼素源とし、ホスフィン(PH)をリン源として、450℃で堆積した。硼素源に対するリン源のMOVPE反応系への単位時間あたりの供給濃度の比率(PH/(CB;V/III比率)は、16とした。また、リン化硼素非晶質層102の層厚は10nmとした。
【0026】
上記の硼素源の供給を停止して、リン化硼素非晶質層102の気相成長を終了した後、リン源(PH)と水素(H)の混合雰囲気中で、基板101の温度を925℃まで上昇させた。然る後、硼素源を再び流通させて、リン化硼素非晶質層102上にアンドープでn形{111}−リン化硼素単結晶層103を925℃で堆積した。気相成長時のV/III比率は1300とした。リン化硼素単結晶層103の層厚は120nmとした。
【0027】
次いで、リン化硼素単結晶層103上に、ガリウム(Ga)/アンモニア(NH)/水素(H)反応系ハイドライドVPE法により、窒化ガリウム(GaN)単結晶からなる下部クラッド層104を1050℃で堆積した。下部クラッド層104の層厚は3μmとした。
さらに、下部クラッド層104上に、トリメチルガリウム((CHGa)/トリメチルインジウム((CHIn)/H反応系常圧MOCVD法により、n形窒化ガリウム・インジウム(Ga0.90In0.10N)からなるn形発光層105を850℃で気相成長させた。n形発光層105のキャリア濃度は7×1017cm−3、層厚は50nmとした。
【0028】
次に、n形発光層105上に、(CB/PH/H反応系常圧MOCVD法により、1025℃でリン化硼素非晶質層106aの気相成長を開始した。リン化硼素非晶質層106aを気相成長させる際のV/III比率(=PH/(CB)は16とした。また、リン化硼素非晶質層106aは50nm/分の成長速度で成長させた。正確に30秒間に亘り気相成長を継続して、層厚25nmのリン化硼素非晶質層106aを形成した後、直ちに気相成長領域に供給するPHの流量を増加させて、V/III比率を120とした。これにより、リン化硼素非晶質層106a上に引き続き、リン化硼素多結晶層106bを堆積した。リン化硼素多結晶層106bは成長速度を30nm/分として気相成長させた。また、リン化硼素多結晶層106bの層厚は380nmとした。このようにして、アンドープのリン化硼素非晶質層106aとアンドープのリン化硼素多結晶層106bの2層構造からなる層厚405nmのp形リン化硼素層106を形成した。
【0029】
得られたp形リン化硼素層106のキャリア濃度は、一般のホール(Hall)効果測定法により約1×1019cm−3と計測された。
また、一般のエリプソメータを用いて測定した屈折率(n)と消衰係数(k)との積値(=2・n・k)の光子エネルギー依存性から、得られたp形リン化硼素層106の室温での禁止帯幅は約3.6eVと求められ、p形リン化硼素層106は、発光層105に対する上部クラッド層及び発光層105からの発光を外部へ透過するに充分な窓層として好適に利用できるものであることが判明した。また、得られたp形リン化硼素層106の一般的な断面TEM技法により測定される転位密度は平均して1×10/cm未満であり、転位密度1×10/cm以下の領域も部分的に存在していた。
【0030】
p形リン化硼素層106を上部クラッド層とし、その中央部に、下層をAu・Be合金(Au99質量%・Be1質量%)とし上層をAuとする重層構造のp形オーミック電極107を設けた。結線用の台座(pad)電極を兼ねるp形オーミック電極107は、直径約120μmの円形状とした。一方、基板101の裏面略全面には、アルミニウム(Al)・アンチモン(Sb)合金からなるn形オーミック電極108を配置した。
【0031】
以上のようにして、n形発光層105を、n形窒化ガリウム層からなる下部クラッド層104と、p形リン化硼素層106からなる上部クラッド層で挟持したpn接合型DH構造のLEDを製造した。
【0032】
得られたLEDのp形及びn形オーミック電極107、108間に順方向に20mAの動作電流を通流したところ、波長約430nmの青色帯光が発せられ、一般的な積分球を利用して測定されるチップ(chip)状態での輝度は7mcdであった。また、近視野発光パターンから、発光強度は発光層105の略全面で均一であることが判明した。これは、オーミック電極107を転位密度が小さいp形リン化硼素層106に接触させて設ける構成としたため、従来技術に見られるような転位を介した素子駆動電流の発光層105への短絡的な流通に因る微小な発光輝点の発生が抑制されたためである。
発光波長から発光層105の禁止帯幅は約2.9eVと算出され、上部クラッド層をなすp形リン化硼素層106との禁止帯幅の差異は約0.7eVの大きさに達することが判明した。また、低転位密度のp形リン化硼素層106に接触させてオーミック電極107を設ける構成としたため、局所的な耐圧不良(local breakdown)も認められなかった。このため、順方向電流を20mAとした際の順方向電圧(V)が約3V、逆方向電流を10μAとした際の逆方向電圧(V)が8V以上の良好な整流特性のLEDが提供された。
このように本実施例では、整流特性に優れると共に、発光強度の均一性に優れたLEDが提供された。
【0033】
【発明の効果】
本発明によれば、非晶質層と該層に接合して設けられた多結晶層とからなるリン化硼素系化合物半導体層を備える構成としたので、室温での禁止帯幅が3.0eV以上4.2eV未満の広禁止帯幅のリン化硼素系化合物半導体層を有する、素子特性に優れたリン化硼素系化合物半導体素子を提供することができる。
【図面の簡単な説明】
【図1】 本発明に係る実施例において製造したpn接合型LEDの断面構造を示す模式図である。
【符号の説明】
101 基板
102 リン化硼素非晶質層
103 リン化硼素単結晶層
104 下部クラッド層(窒化ガリウム結晶層)
105 n形発光層(窒化ガリウム・インジウム層)
106 リン化硼素層(上部クラッド層)
106a リン化硼素非晶質層
106b リン化硼素多結晶層
107 p形オーミック電極
108 n形オーミック電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a boron phosphide compound semiconductor device including a boron phosphide compound semiconductor layer having a wide band gap at room temperature, a method for manufacturing the same, and a light emitting diode.
[0002]
[Prior art]
Hitherto, group III nitride semiconductors such as gallium nitride (GaN) have been used to construct nitride semiconductor elements such as light emitting diodes (LEDs) or laser diodes (LDs) (Non-patent Document 1, etc.) . Group III nitride semiconductors are known to have a relatively wide band gap at room temperature. For example, the band gaps of hexagonal wurtzite crystal type gallium nitride and aluminum nitride (AlN) at room temperature are respectively It is as large as 3.4 eV and 5.9 eV (Non-Patent Document 2, etc.). For this reason, the group III nitride semiconductor layer is used as a functional layer such as a clad layer or a light emitting layer of the light emitting element. A group III nitride semiconductor layer having such a large band gap is suitable for forming a junction structure with a high barrier. For example, an aluminum nitride / gallium mixed crystal (Al X Ga 1-X A high mobility transistor in which a hetero (heterogeneous) junction of an electron supply layer and an electron transit layer is configured using an N: 0 <X ≦ 1) layer is disclosed (Non-patent Document 3, etc.).
[0003]
By the way, boron phosphide-based compound semiconductors such as monomeric boron phosphide (BP) are known as indirect transition group III-V compound semiconductors.
Unlike a group III nitride semiconductor such as gallium nitride (GaN), in a boron phosphide-based compound semiconductor, a p-type conductive layer can be obtained relatively easily if an impurity is intentionally added (doping). For example, a technique for obtaining a p-type conductive layer by doping magnesium (Mg) as a p-type impurity is disclosed (Patent Document 1, etc.). Therefore, it is conceivable that a pn junction having a barrier difference can be easily obtained by joining the boron phosphide-based compound semiconductor layer having a wide forbidden band and the group III nitride semiconductor layer.
Here, for example, the forbidden band width of boron phosphide at room temperature has been conventionally 2.0 eV (Non-patent Document 2, etc.). A technique for widening the band width to 2.8 to 3.4 eV has been developed. However, this is not sufficient to form a heterojunction with a barrier between a boron phosphide-based compound semiconductor layer and a group III nitride semiconductor layer such as a gallium nitride layer. A boron phosphide-based compound semiconductor layer is required. Conventionally, no boron phosphide compound semiconductor layer having a wide forbidden band suitable for forming a heterojunction with a wide band gap semiconductor such as a group III nitride semiconductor has been reported.
[0004]
[Patent Document 1]
JP-A-2-288388
[Non-Patent Document 1]
Takeaki Akasaki, “Group III Nitride Semiconductor”, first edition, Bafukan Co., Ltd., December 8, 1999, Chapters 13 and 14
[Non-Patent Document 2]
Akazaki Isao, “III-V compound semiconductor”, first edition, Baifukan Co., Ltd., May 20, 1994, p. 150
[Non-Patent Document 3]
Akazaki Isao, “Group III Nitride Semiconductor”, First Edition, Bafukan Co., Ltd., December 8, 1999, Chapters 6-8
[0005]
[Problems to be solved by the invention]
The present invention has been made in view of the above circumstances, and a boron phosphide system having a forbidden bandwidth suitable for forming a heterojunction having a moderate barrier difference with a group III nitride semiconductor such as gallium nitride (GaN). An object of the present invention is to provide a boron phosphide-based compound semiconductor element having a boron phosphide-based compound semiconductor layer having a wide forbidden band and having excellent device characteristics.
[0006]
[Means for Solving the Problems]
As a result of investigations to solve the above problems, the present inventors have invented the following boron phosphide-based compound semiconductor element, a method for manufacturing the same, and a light emitting diode.
[0007]
That is, the present invention
(1) A boron phosphide-based compound semiconductor layer comprising an amorphous layer and a polycrystalline layer bonded to the layer is provided, and the forbidden band width of the boron phosphide-based compound semiconductor layer at room temperature Is a boron phosphide-based compound semiconductor device, characterized by being 3.0 eV or more and less than 4.2 eV,
(2) The boron phosphide-based compound semiconductor device according to (1), wherein a forbidden band width at room temperature of the polycrystalline layer is smaller than a forbidden band width at room temperature of the amorphous layer,
(3) The boron phosphide-based compound semiconductor device according to (1) or (2), wherein the polycrystalline layer is disposed above the amorphous layer,
(4) The amorphous layer and the polycrystalline layer are both undoped layers in which no impurity is intentionally added, (1) to (3), Boron phosphide compound semiconductor element,
(5) The phosphation according to any one of (1) to (4), wherein a group III nitride semiconductor layer is provided in contact with the boron phosphide compound semiconductor layer. Boron compound semiconductor devices,
(6) The group III nitride semiconductor layer has a composition formula Al α Ga β In γ N (where 0 ≦ α, β, γ ≦ 1, α + β + γ = 1), or compositional Al α Ga β In γ N δ M 1-δ (5) characterized in that it is made of a compound represented by (0 ≦ α, β, γ ≦ 1, α + β + γ = 1, 0 <δ ≦ 1, M is a Group V element different from nitrogen). The boron phosphide-based compound semiconductor device described,
(7) The boron phosphide-based compound semiconductor element according to (6), wherein the boron phosphide-based compound semiconductor layer is made of boron phosphide, and the group III nitride semiconductor layer is made of gallium nitride.
(8) The boron phosphide-based compound semiconductor layer is a p-type conductive layer, the group III nitride semiconductor layer is an n-type conductive layer, the boron phosphide-based compound semiconductor layer and the group III nitride semiconductor layer A boron phosphide-based compound semiconductor device according to any one of (5) to (7), comprising a pn junction structure formed by bonding with
(9) The phosphorus according to any one of (1) to (8), characterized in that an ohmic contact or rectifying electrode is provided bonded to the boron phosphide compound semiconductor layer. Boron compound semiconductor device.
[0008]
In this specification, the term “polycrystalline layer” refers to a layer in which portions of amorphous and single crystals are mixed, or a layer composed of an assembly of a plurality of columnar single crystals having different orientation crystal directions. Means.
The forbidden bandwidth of the boron phosphide-based compound semiconductor layer is, for example, the photon energy of the imaginary part of the complex dielectric constant represented by 2 · n · k, where n is the refractive index and k is the extinction coefficient at the same wavelength. Required from dependency. The refractive index n and extinction coefficient k of the thin film are determined by, for example, ellipsometry.
Further, “the polycrystalline layer is disposed above the amorphous layer” means that after the amorphous layer is formed, the polycrystalline layer is formed using this as a base.
[0009]
The present invention also provides:
(10) The method for producing a boron phosphide-based compound semiconductor device according to any one of (1) to (4), wherein the amorphous layer is gasified at a temperature of 250 ° C. or higher and 1200 ° C. or lower. A method for producing a boron phosphide-based compound semiconductor device, comprising: a step of phase growth; and a step of vapor-phase-growing the polycrystalline layer at a temperature of 750 ° C. to 1200 ° C.
(11) The amorphous layer and the polycrystalline layer are vapor-phase grown at the same temperature, and the V / III ratio during the vapor-phase growth of the amorphous layer is set to 0.2 to 50, The method for producing a boron phosphide-based compound semiconductor device according to (10), wherein the V / III ratio during vapor phase growth of the crystal layer is 100 or more and 500 or less,
(12) The vapor phase growth rate of the amorphous layer is 50 to 80 nm / min, and the vapor phase growth rate of the polycrystalline layer is 20 to 40 nm / min. (10) or (11) A method for producing a boron phosphide-based compound semiconductor device described in 1.
In this specification, “V / III ratio” means the ratio of the concentration of a group V atom such as phosphorus to the concentration of a group III atom such as boron supplied to the vapor phase growth region. And
[0010]
The present invention also provides:
(13) In a light emitting diode having a stacked structure in which a lower cladding layer, a light emitting layer, and an upper cladding layer are sequentially stacked, the light emitting layer is a group III nitride semiconductor layer, and the upper cladding layer is A boron phosphide-based compound semiconductor layer having a forbidden band width at room temperature of 3.0 eV or more and less than 4.2 eV comprising an amorphous layer and a polycrystalline layer bonded to the layer. A light emitting diode.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail.
[Boron phosphide compound semiconductor element]
The boron phosphide-based compound semiconductor element of the present invention includes a boron phosphide-based compound semiconductor layer, and the boron phosphide-based compound semiconductor layer is provided so as to be bonded to the amorphous layer and the layer. And a polycrystalline layer. By adopting such a configuration, it is possible to provide a boron phosphide-based compound semiconductor element having a boron phosphide-based compound semiconductor layer having a wide forbidden band width of 3.0 eV or more and less than 4.2 eV at room temperature. it can.
[0012]
In the present invention, the “boron phosphide-based compound semiconductor” is a cubic zinc blende crystal type III-V compound semiconductor containing boron (B) and phosphorus (P). α Al β Ga γ In 1-α-β-γ P 1-δ As δ (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 ≦ δ <1), composition formula B α Al β Ga γ In 1-α-β-γ P 1-δ N δ And compounds represented by (0 <α ≦ 1, 0 ≦ β <1, 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 ≦ δ <1). Specifically, monomeric boron phosphide (BP), boron phosphide / gallium / indium (composition formula B α Ga γ In 1-α-γ P: 0 <α ≦ 1, 0 ≦ γ <1), boron nitride phosphide (composition formula BP 1-δ N δ : 0 ≦ δ <1), boron arsenide phosphide (composition formula B α P 1-δ As δ : Mixed crystals containing a plurality of group V elements such as 0 <α ≦ 1, 0 ≦ δ <1). In particular, monomeric boron phosphide is preferably used because it is a basic component of a boron phosphide-based compound semiconductor. If boron phosphide having a wide forbidden band is used as a base material, a boron phosphide mixed crystal having a wide forbidden band can be obtained.
[0013]
The boron phosphide-based compound semiconductor layer is made of silicon (Si) crystal, sapphire (α-Al 2 O 3 Single crystal), hexagonal or cubic silicon carbide (SiC), gallium nitride (GaN) crystal substrate, or a group III nitride semiconductor layer formed on these crystal substrates can be formed as a base. .
As the formation method, for example, a halogen method (see “Journal of Japanese Society for Crystal Growth”, Vol. 24, No. 2 (1997), p. 150), a hydride method (J. Crystal Growth, 24/25 (1974), p.193-196), molecular beam epitaxy (see J. Solid State Chem., 133 (1997), p.269-272), metal organic chemical vapor deposition (MOCVD) (Inst) Phys. Conf. Ser., No. 129 (see IOP Publishing Ltd. (UK, 1993), p. 157-162), etc. Vapor phase epitaxy is preferred, among which MOCVD is triethyl boron (( C 2 H 5 ) 3 Since an easily decomposable substance such as B) is used as a boron source, the amorphous layer can be vapor-grown at a relatively low temperature, which is preferable.
[0014]
In the present invention, the order of forming the amorphous layer and the polycrystalline layer constituting the boron phosphide-based compound semiconductor layer is not limited. However, when the lattice mismatch between the underlying constituent material such as a crystal substrate and the boron phosphide compound semiconductor is large, an amorphous layer is formed, and then a polycrystalline layer is bonded to the upper layer. A polycrystalline layer free of cracks is obtained and is preferred. This is because the boron phosphide-based compound semiconductor amorphous layer has an action of relaxing lattice mismatch.
When a polycrystalline layer is disposed on an amorphous layer, the thickness of the amorphous layer is preferably 2 nm or more. If the thickness of the amorphous layer is less than 2 nm, the amorphous layer cannot be uniformly grown over the entire surface of the base so as to uniformly cover the surface of the base to be deposited. is there. Further, in the boron phosphide-based compound semiconductor element of the present invention, the larger the thickness of the amorphous layer, the wider the forbidden band width of the entire boron phosphide-based compound semiconductor layer, which is preferable. For example, the forbidden band width at room temperature of a boron phosphide-based compound semiconductor layer having an amorphous layer with a thickness of 50 nm is about 4.2 eV.
The thickness of the amorphous layer or the polycrystalline layer can be measured using, for example, a high-resolution scanning electron microscope (SEM) or a transmission electron microscope (TEM) for length measurement.
[0015]
In the boron phosphide-based compound semiconductor of the present invention, a group III nitride semiconductor layer is preferably provided so as to be bonded to the boron phosphide-based compound semiconductor layer. Here, as a group III nitride semiconductor, composition formula Al such as gallium nitride is used. α Ga β In γ A compound represented by N (0 ≦ α, β, γ ≦ 1, α + β + γ = 1) or a compositional formula Al α Ga β In γ N δ M 1-δ (0 ≦ α, β, γ ≦ 1, α + β + γ = 1, 0 <δ ≦ 1, M is a Group V element different from nitrogen), and the like.
Unlike boron phosphide-based compound semiconductors such as monomeric boron phosphide (BP), unlike a group III nitride semiconductor, a low-resistance p-type conductive layer can be easily obtained in an as-grown state. On the other hand, in the group III nitride semiconductor, the n-type conductive layer can be easily vapor-phase grown. Therefore, by providing an n-type group III nitride semiconductor layer bonded to the p-type boron phosphide compound semiconductor layer, a pn-junction heterostructure having an appropriate barrier difference can be easily configured. For example, n-type gallium nitride indium (Ga) having a forbidden band width of about 2.7 eV at room temperature. β In γ N: 0 ≦ β, γ ≦ 1) and a p-type boron phosphide layer having a forbidden band width of about 3.0 eV, and a light emitting portion of a pn junction type heterostructure having a barrier difference of about 0.3 eV Can be configured. Further, such a pn junction structure provided with a boron phosphide layer having a wide forbidden band width can be suitably used to construct a high breakdown voltage pn junction diode.
[0016]
In particular, when the boron phosphide compound semiconductor layer is made of boron phosphide and the group III nitride semiconductor layer is made of gallium nitride (GaN), a high-quality boron phosphide compound semiconductor layer can be formed, Is preferred.
Since the a-axis lattice constant of cubic zinc blende crystal type boron phosphide (BP) is 0.454 nm, the lattice spacing of {111} -crystal planes of boron phosphide is 0.319 nm. On the other hand, the a-axis lattice constant of wurtzite crystal type gallium nitride (GaN) is 0.318 nm, and the a-axis lattice constant of cubic gallium nitride is 0.451 nm. As described above, the lattice spacing of {111} -crystal planes of boron phosphide substantially coincides with the a-axis lattice constant of wurtzite crystal type or cubic gallium nitride. Accordingly, since there is almost no lattice mismatch on the hexagonal or cubic gallium nitride single crystal layer, a high-quality boron phosphide layer having a small crystal defect density such as misfit dislocation can be grown. . For this reason, the boron phosphide layer and the hexagonal or cubic gallium nitride layer can form a heterojunction structure that can suppress the occurrence of local breakdown (local breakdown), and can be used for applications such as LEDs or LDs. It can be suitably used.
[0017]
When a boron phosphide-based compound semiconductor layer to which impurities are intentionally added (doped) is bonded to a base such as a group III nitride semiconductor layer, the impurities in the boron phosphide-based compound semiconductor layer diffuse and penetrate into the base. In some cases, the electrical characteristics of the substrate are deteriorated. For example, when a boron phosphide layer is formed as a p-type conductive layer by adding magnesium (Mg) on a group III nitride semiconductor layer made of an n-type gallium nitride single crystal, the added magnesium is converted into a single n-type gallium nitride single layer. It diffuses into the crystal layer, electrically compensates for n-type carriers, and increases the resistance of the gallium nitride layer.
Therefore, in the present invention, it is preferable that both the amorphous layer and the polycrystalline layer constituting the boron phosphide-based compound semiconductor layer are constituted by so-called undoped layers to which impurities are not intentionally added. When the boron phosphide-based compound semiconductor layer is formed of an undoped layer, a pn junction structure can be formed without adversely changing the underlying layer such as a group III nitride semiconductor layer that forms a junction with the boron phosphide compound semiconductor layer.
In order to form an undoped p-type boron phosphide-based compound semiconductor layer, the vapor phase growth temperature or the like may be controlled. For example, when vapor-phase-growing undoped (111) -boron phosphide on the surface of (0.0.0.1.)-Gallium nitride single crystal, if the vapor-phase growth temperature is higher than about 1000 ° C., p An n-type conductive layer is easily obtained, and if it is about 1000 ° C. or less, an n-type conductive layer is easily obtained.
[0018]
Even in the undoped state, the carrier concentration of boron phosphide-based compound semiconductor is 1 × 10 19 cm -3 A p-type or n-type conductive layer having a low resistance as described above can be obtained. For example, the carrier concentration at room temperature is about 2 × 10 19 cm -3 The resistivity (specific resistance) is about 5 × 10 -2 A p-type conductive layer having a low resistance of Ω · cm can be obtained. In particular, when the amorphous layer is vapor-phase grown at a high temperature exceeding 1000 ° C., a boron phosphide compound semiconductor layer having a low resistance as a whole can be effectively obtained. And, on such a low resistance p-type or n-type boron phosphide compound semiconductor layer, an ohmic electrode (ohmic contact electrode) or a rectifying electrode with good contact can be formed, Is preferred. As the ohmic electrode material, a material generally used for an ohmic electrode formed on a group III-V compound semiconductor layer such as gallium arsenide (GaAs) can be used. For example, a p-type ohmic electrode made of a gold alloy such as gold / zinc (Zn) or gold / beryllium (Be) can be formed on the p-type boron phosphide layer, and on the n-type boron phosphide layer. An n-type ohmic electrode made of gold alloy such as gold (Au) / germanium (Ge), gold / tin (Sn), gold / indium (In) or the like can be formed. If an ohmic electrode having excellent contact properties is formed on the boron phosphide compound semiconductor layer, for example, a forward voltage (V f ) Or threshold voltage (V th LED) or LD with low) can be obtained, which is preferable. The ohmic electrode can be particularly well formed on a boron phosphide compound semiconductor layer having a structure in which an amorphous layer is disposed below and a polycrystalline layer is disposed above. This is because the forbidden band width of the polycrystalline layer at room temperature is smaller than that of the amorphous layer, and an ohmic electrode with good contactability is easily obtained. For example, a configuration in which a source or drain ohmic electrode is placed in contact with a polycrystalline layer having a smaller forbidden band width can be suitably used to construct a high electron mobility MESFET.
[0019]
Although it has been described that it is preferable to configure the boron phosphide-based compound semiconductor layer by disposing the amorphous layer below and the polycrystalline layer above, it may be reversed. A boron phosphide-based compound semiconductor layer in which an amorphous layer having a larger forbidden band is provided on a polycrystalline layer forms a non-rectifying electrode (for example, a Schottky contact type electrode). It is suitable for. Schottky contact electrode materials include materials generally used for Schottky contact electrodes formed on III-V compound semiconductor layers, such as aluminum (Al), gold (Au), titanium (Ti), and tantalum. (Ta), niobium (Nb), or the like can be used.
A structure in which a Schottky contact electrode is provided on a high-resistance amorphous layer and a polycrystalline layer disposed below the amorphous layer is used as an electron supply layer is, for example, a field effect transistor (MESFET). It can be suitably used.
[0020]
[Method of forming boron phosphide-based compound semiconductor layer]
Hereinafter, a method for forming a boron phosphide-based compound semiconductor layer constituting the boron phosphide-based compound semiconductor device of the present invention will be described in detail.
The amorphous layer and the polycrystalline layer constituting the boron phosphide-based compound semiconductor layer can be formed using different vapor phase growth apparatuses, or can be formed using the same vapor phase growth apparatus. However, it is preferable from the viewpoint of productivity that these layers are continuously vapor-grown using the same vapor-phase growth apparatus.
For example, after forming an amorphous layer at a constant temperature within the range of 250 ° C. or higher and 1200 ° C. or lower using the same vapor phase growth apparatus, the polycrystalline layer is subsequently removed at a temperature of 750 ° C. or higher and 1200 ° C. or lower. Phase growth is possible. Note that the order of forming the amorphous layer and the polycrystalline layer may be reversed. In the formation of the amorphous layer, the vapor phase growth temperature is set to 250 ° C. or higher so that the raw material of the element constituting the amorphous layer can be sufficiently thermally decomposed in the vapor phase growth region and the film formation can proceed. Is suitable. On the other hand, in forming the polycrystalline layer, it is suitable that the vapor phase growth temperature is 750 ° C. or higher in order to promote crystallization. In any film formation, B 13 P 2 Generation of boron multimers such as boron phosphide (BP) and the growth of boron phosphide compound semiconductor layers composed of boron phosphide compound semiconductors based on this are avoided Therefore, the vapor phase growth temperature is preferably 1200 ° C. or lower.
[0021]
Using the same vapor phase growth apparatus, the amorphous layer and the polycrystalline layer can be continuously vapor grown at the same temperature. In this case, the supply ratio (V / III ratio) of the constituent elements of the boron phosphide-based compound semiconductor may be changed continuously or stepwise. By changing the V / III ratio, the amorphous layer and the polycrystalline layer can be distinguished from each other. For example, boron trichloride (BCl 3 ) And phosphorus trichloride (PCl) 3 ) As a raw material, the V / III ratio is BCl supplied to the vapor phase growth region. 3 PCl against 3 It can be adjusted by controlling the flow rate.
When an amorphous layer is formed and then a polycrystalline layer is formed thereon, after the amorphous layer is grown at a relatively low V / III ratio, the polycrystalline layer is grown at a higher V / III ratio. May be vapor-phase grown. Conversely, when the amorphous layer is formed above the polycrystalline layer, the V / III ratio may be changed from a high ratio to a low ratio. Furthermore, if the V / III ratio is periodically changed, it is also possible to periodically form amorphous layers and polycrystalline layers alternately. A V / III ratio suitable for vapor phase growth of the amorphous layer is 0.2 or more and 50 or less, and a V / III ratio suitable for forming a polycrystalline layer is 100 or more and 500 or less.
Whether the formed layer is an amorphous layer or a polycrystalline layer can be determined from, for example, a diffraction pattern by an X-ray diffraction method or an electron beam diffraction method.
[0022]
The vapor growth rate of the amorphous layer and the polycrystalline layer is not particularly limited. However, when the growth rate of the amorphous layer is set to be equal to or higher than the growth rate of the polycrystalline layer, the boron phosphide compound having a wide band gap as a whole. A semiconductor layer can be formed, which is preferable. Specifically, the growth rate of the amorphous layer is preferably 50 to 80 nm / min, and the growth rate of the polycrystalline layer is preferably 20 to 40 nm / min, which is smaller than that in the case of vapor phase growth of the amorphous layer. .
The growth rate when vapor-phase-growing the amorphous layer and the polycrystalline layer can be adjusted mainly by the supply amount per unit time of a Group III constituent element such as boron supplied to the vapor-phase growth region. However, in vapor phase growth at temperatures exceeding 1000 ° C, the growth rate may vary depending on the concentration of the phosphorus raw material in the vapor phase growth region, so the growth rate is finely adjusted in vapor phase growth at high temperatures. For this purpose, it is preferable to precisely adjust the supply amounts of both the Group III constituent element and the Group V constituent element to the vapor phase growth region.
For example, triethyl boron ((C 2 H 5 ) 3 B) / phosphine (PH 3 ) / H 2 In vapor phase growth of an amorphous layer of boron phosphide by the reactive MOCVD method, the supply amount of the boron source is about 2.5 × 10 -4 Mol / min, and the supply amount of the phosphorus source is about 5.1 × 10 -3 By setting it as mol / min, a growth rate of about 60 nm / min at 1025 ° C. can be obtained.
[0023]
In the present invention, the boron phosphide-based compound semiconductor layer is composed of an amorphous layer and a polycrystalline layer provided bonded to the layer, so that the forbidden band width at room temperature is 3. A boron phosphide-based compound semiconductor element having a boron phosphide-based compound semiconductor layer with a wide forbidden band of 0 eV or more and less than 4.2 eV can be provided. In the present invention, the amorphous layer constituting the boron phosphide-based compound semiconductor layer has an effect of providing a boron phosphide-based compound semiconductor layer having a large forbidden band width.
The boron phosphide compound semiconductor element of the present invention having such a boron phosphide compound semiconductor layer having a wide forbidden band is an LED having a heterojunction structure with a large barrier difference and excellent device characteristics. It can be suitably used as an LD or the like. For example, a boron phosphide-based compound semiconductor layer having a wide forbidden band width of 3.0 eV or more and less than 4.2 eV at room temperature has 0.3 eV sufficient to confine carriers in the light emitting layer in an LED or LD. It can be suitably used as a clad layer having a barrier difference exceeding. Further, in an LED, it can be suitably used as a window layer that sufficiently transmits near-ultraviolet light or short-wavelength visible light to the outside.
[0024]
【Example】
Next, examples according to the present invention will be described.
(Example)
As a boron phosphide-based compound semiconductor element of the present invention, a pn-junction type double hetero provided with a boron phosphide-based compound semiconductor layer composed of an amorphous layer and a polycrystalline layer grown on a Si single crystal substrate. A light emitting diode (LED) having a (DH) junction structure was manufactured. A cross-sectional structure of the manufactured LED is schematically shown in FIG.
[0025]
As the substrate 101, a phosphorus (P) -doped n-type (111) -Si single crystal substrate was used.
First, an undoped boron phosphide (BP) amorphous layer 102 was deposited on the (111) -surface of the substrate 101 by an atmospheric pressure (substantially atmospheric pressure) metal organic vapor phase epitaxy (MOVPE) method. The boron phosphide amorphous layer 102 is formed of triethyl boron ((C 2 H 5 ) 3 B) as a boron source and phosphine (PH 3 ) As a phosphorus source. Ratio of supply concentration per unit time to the MOVPE reaction system of phosphorus source to boron source (PH 3 / (C 2 H 5 ) 3 B; V / III ratio) was 16. The layer thickness of the boron phosphide amorphous layer 102 was 10 nm.
[0026]
After the supply of the boron source is stopped and the vapor phase growth of the boron phosphide amorphous layer 102 is completed, the phosphorus source (PH 3 ) And hydrogen (H 2 ) In the mixed atmosphere, the temperature of the substrate 101 was raised to 925 ° C. Thereafter, the boron source was again passed, and an undoped n-type {111} -boron phosphide single crystal layer 103 was deposited at 925 ° C. on the boron phosphide amorphous layer 102. The V / III ratio during vapor phase growth was 1300. The layer thickness of the boron phosphide single crystal layer 103 was 120 nm.
[0027]
Next, on the boron phosphide single crystal layer 103, gallium (Ga) / ammonia (NH 3 ) / Hydrogen (H 2 ) A lower cladding layer 104 made of gallium nitride (GaN) single crystal was deposited at 1050 ° C. by a reactive hydride VPE method. The thickness of the lower cladding layer 104 was 3 μm.
Furthermore, trimethylgallium ((CH 3 ) 3 Ga) / trimethylindium ((CH 3 ) 3 In) / H 2 N-type gallium nitride indium (Ga 0.90 In 0.10 The n-type light emitting layer 105 made of N) was vapor grown at 850 ° C. The carrier concentration of the n-type light emitting layer 105 is 7 × 10. 17 cm -3 The layer thickness was 50 nm.
[0028]
Next, on the n-type light emitting layer 105, (C 2 H 5 ) 3 B / PH 3 / H 2 Vapor phase growth of the boron phosphide amorphous layer 106a was started at 1025 ° C. by the reaction atmospheric pressure MOCVD method. V / III ratio (= PH) in vapor phase growth of boron phosphide amorphous layer 106a 3 / (C 2 H 5 ) 3 B) was 16. The boron phosphide amorphous layer 106a was grown at a growth rate of 50 nm / min. After the vapor phase growth is continued for exactly 30 seconds to form the boron phosphide amorphous layer 106a having a layer thickness of 25 nm, the PH supplied immediately to the vapor phase growth region is formed. 3 The V / III ratio was 120. As a result, a boron phosphide polycrystalline layer 106b was subsequently deposited on the boron phosphide amorphous layer 106a. The boron phosphide polycrystalline layer 106b was vapor-phase grown at a growth rate of 30 nm / min. The layer thickness of the boron phosphide polycrystalline layer 106b was 380 nm. In this manner, a p-type boron phosphide layer 106 having a layer thickness of 405 nm composed of a two-layer structure of an undoped boron phosphide amorphous layer 106a and an undoped boron phosphide polycrystalline layer 106b was formed.
[0029]
The carrier concentration of the obtained p-type boron phosphide layer 106 is about 1 × 10 4 by a general Hall effect measurement method. 19 cm -3 It was measured.
Further, the p-type boron phosphide layer obtained from the photon energy dependence of the product value (= 2 · n · k) of the refractive index (n) and the extinction coefficient (k) measured using a general ellipsometer The forbidden band width at room temperature of 106 is determined to be about 3.6 eV, and the p-type boron phosphide layer 106 is a window layer sufficient to transmit light emitted from the upper cladding layer and the light emitting layer 105 to the light emitting layer 105 to the outside. It was found that it can be suitably used as. The p-type boron phosphide layer 106 obtained has an average dislocation density of 1 × 10 4 measured by a general cross-sectional TEM technique. 3 / Cm 2 Less than, dislocation density 1 × 10 2 / Cm 2 The following areas also existed partially.
[0030]
A p-type ohmic electrode 107 having a multilayer structure in which the p-type boron phosphide layer 106 is an upper clad layer and the lower layer is an Au / Be alloy (Au 99 mass% / Be 1 mass%) and the upper layer is Au is provided at the center. . The p-type ohmic electrode 107 that also serves as a pedestal (pad) electrode for connection has a circular shape with a diameter of about 120 μm. On the other hand, an n-type ohmic electrode 108 made of an aluminum (Al) / antimony (Sb) alloy was disposed on substantially the entire back surface of the substrate 101.
[0031]
As described above, an LED having a pn junction type DH structure in which the n-type light emitting layer 105 is sandwiched between the lower clad layer 104 made of the n-type gallium nitride layer and the upper clad layer made of the p-type boron phosphide layer 106 is manufactured. did.
[0032]
When an operating current of 20 mA was passed in the forward direction between the p-type and n-type ohmic electrodes 107 and 108 of the obtained LED, blue band light having a wavelength of about 430 nm was emitted, and a general integrating sphere was used. The luminance in the measured chip state was 7 mcd. Further, from the near-field light emission pattern, it was found that the light emission intensity was uniform over substantially the entire surface of the light emitting layer 105. This is because the ohmic electrode 107 is provided in contact with the p-type boron phosphide layer 106 having a low dislocation density, so that the element driving current via the dislocation as seen in the prior art is short-circuited to the light-emitting layer 105. This is because the generation of minute emission luminescent spots due to distribution is suppressed.
From the emission wavelength, the forbidden band width of the light emitting layer 105 is calculated to be about 2.9 eV, and the difference in the forbidden band width from the p-type boron phosphide layer 106 forming the upper cladding layer reaches about 0.7 eV. found. In addition, since the ohmic electrode 107 was provided in contact with the p-type boron phosphide layer 106 having a low dislocation density, no local breakdown was observed. For this reason, the forward voltage when the forward current is 20 mA (V f ) Is about 3 V, and the reverse voltage (V) when the reverse current is 10 μA. r LED with good rectification characteristics of 8V or more was provided.
As described above, in this example, an LED having excellent rectification characteristics and excellent uniformity of light emission intensity was provided.
[0033]
【The invention's effect】
According to the present invention, the boron phosphide-based compound semiconductor layer including the amorphous layer and the polycrystalline layer bonded to the layer is provided, so that the forbidden band width at room temperature is 3.0 eV. As described above, a boron phosphide-based compound semiconductor element having a boron phosphide-based compound semiconductor layer having a wide forbidden band of less than 4.2 eV and excellent in device characteristics can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a cross-sectional structure of a pn junction type LED manufactured in an example according to the present invention.
[Explanation of symbols]
101 substrate
102 Boron phosphide amorphous layer
103 Boron phosphide single crystal layer
104 Lower cladding layer (gallium nitride crystal layer)
105 n-type light emitting layer (gallium nitride / indium layer)
106 Boron phosphide layer (upper cladding layer)
106a Amorphous layer of boron phosphide
106b Boron phosphide polycrystalline layer
107 p-type ohmic electrode
108 n-type ohmic electrode

Claims (13)

非晶質層と該層に接合して設けられた多結晶層とからなるリン化硼素系化合物半導体層を備えてなり、該リン化硼素系化合物半導体層の室温での禁止帯幅が3.0eV以上4.2eV未満であることを特徴とするリン化硼素系化合物半導体素子。2. A boron phosphide-based compound semiconductor layer comprising an amorphous layer and a polycrystalline layer bonded to the layer is provided, and the boron phosphide-based compound semiconductor layer has a forbidden band width at room temperature of 3. A boron phosphide-based compound semiconductor device characterized by being 0 eV or more and less than 4.2 eV. 前記多結晶層の室温での禁止帯幅が、前記非晶質層の室温での禁止帯幅より小さいことを特徴とする請求項1に記載のリン化硼素系化合物半導体素子。2. The boron phosphide-based compound semiconductor device according to claim 1, wherein a forbidden band width at room temperature of the polycrystalline layer is smaller than a forbidden band width at room temperature of the amorphous layer. 前記非晶質層の上方に前記多結晶層が配置されていることを特徴とする請求項1又は請求項2に記載のリン化硼素系化合物半導体素子。The boron phosphide-based compound semiconductor device according to claim 1, wherein the polycrystalline layer is disposed above the amorphous layer. 前記非晶質層及び前記多結晶層がいずれも、不純物を故意に添加していないアンドープ層であることを特徴とする請求項1から請求項3までのいずれか1項に記載のリン化硼素系化合物半導体素子。4. The boron phosphide according to claim 1, wherein each of the amorphous layer and the polycrystalline layer is an undoped layer to which no impurity is intentionally added. 5. Compound semiconductor device. 前記リン化硼素系化合物半導体層に接合して、III族窒化物半導体層が設けられていることを特徴とする請求項1から請求項4までのいずれか1項に記載のリン化硼素系化合物半導体素子。5. The boron phosphide-based compound according to claim 1, wherein a group III nitride semiconductor layer is provided so as to be bonded to the boron phosphide-based compound semiconductor layer. Semiconductor element. 前記III族窒化物半導体層が、組成式AlαGaβInγN(但し、0≦α,β,γ≦1、α+β+γ=1)、或いは組成式AlαGaβInγδ1−δ(但し、0≦α,β,γ≦1、α+β+γ=1、0<δ≦1、Mは窒素とは異なる第V族元素)で表記される化合物からなることを特徴とする請求項5に記載のリン化硼素系化合物半導体素子。The group III nitride semiconductor layer has a composition formula Al α Ga β In γ N (where 0 ≦ α, β, γ ≦ 1, α + β + γ = 1), or a composition formula Al α Ga β In γ N δ M 1− 6. A compound represented by δ (where 0 ≦ α, β, γ ≦ 1, α + β + γ = 1, 0 <δ ≦ 1, M is a Group V element different from nitrogen). A boron phosphide-based compound semiconductor device described in 1. 前記リン化硼素系化合物半導体層がリン化硼素からなり、前記III族窒化物半導体層が窒化ガリウムからなることを特徴とする請求項6に記載のリン化硼素系化合物半導体素子。7. The boron phosphide-based compound semiconductor element according to claim 6, wherein the boron phosphide-based compound semiconductor layer is made of boron phosphide, and the group III nitride semiconductor layer is made of gallium nitride. 前記リン化硼素系化合物半導体層がp形導電層であり、前記III族窒化物半導体層がn形導電層であり、前記リン化硼素系化合物半導体層と前記III族窒化物半導体層との接合によるpn接合構造を備えたことを特徴とする請求項5から請求項7までのいずれか1項に記載のリン化硼素系化合物半導体素子。The boron phosphide-based compound semiconductor layer is a p-type conductive layer, the group III nitride semiconductor layer is an n-type conductive layer, and the bond between the boron phosphide-based compound semiconductor layer and the group III nitride semiconductor layer 8. The boron phosphide-based compound semiconductor device according to claim 5, further comprising a pn junction structure according to claim 5. 前記リン化硼素系化合物半導体層に接合してオーミック接触性または整流性の電極が設けられていることを特徴とする請求項1から請求項8までのいずれか1項に記載のリン化硼素系化合物半導体素子。9. The boron phosphide-based material according to claim 1, wherein an ohmic contact or rectifying electrode is provided in contact with the boron phosphide-based compound semiconductor layer. 10. Compound semiconductor device. 請求項1から請求項4までのいずれか1項に記載のリン化硼素系化合物半導体素子の製造方法であって、
250℃以上1200℃以下の温度で、前記非晶質層を気相成長させる工程と、750℃以上1200℃以下の温度で、前記多結晶層を気相成長させる工程とを有することを特徴とするリン化硼素系化合物半導体素子の製造方法。
A method for manufacturing a boron phosphide-based compound semiconductor device according to any one of claims 1 to 4,
A step of vapor-phase-growing the amorphous layer at a temperature of 250 ° C. or higher and 1200 ° C. or lower; and a step of vapor-phase-growing the polycrystalline layer at a temperature of 750 ° C. or higher and 1200 ° C. or lower. A method for manufacturing a boron phosphide-based compound semiconductor device.
前記非晶質層と前記多結晶層とを同一温度で気相成長させると共に、前記非晶質層の気相成長時のV/III比率を0.2以上50以下とし、前記多結晶層の気相成長時のV/III比率を100以上500以下とすることを特徴とする請求項10に記載のリン化硼素系化合物半導体素子の製造方法。The amorphous layer and the polycrystalline layer are vapor-phase grown at the same temperature, and the V / III ratio during the vapor-phase growth of the amorphous layer is 0.2 to 50, The method for producing a boron phosphide-based compound semiconductor element according to claim 10, wherein a V / III ratio during vapor phase growth is 100 or more and 500 or less. 前記非晶質層の気相成長速度を50〜80nm/分とし、前記多結晶層の気相成長速度を20〜40nm/分とすることを特徴とする請求項10又は請求項11に記載のリン化硼素系化合物半導体素子の製造方法。The vapor phase growth rate of the amorphous layer is set to 50 to 80 nm / min, and the vapor phase growth rate of the polycrystalline layer is set to 20 to 40 nm / min. A method for producing a boron phosphide-based compound semiconductor element. 下部クラッド層と、発光層と、上部クラッド層とを順次積層してなる積層構造を備えた発光ダイオードにおいて、
前記発光層がIII族窒化物半導体層であり、
前記上部クラッド層が、非晶質層と該層に接合して設けられた多結晶層とからなる室温での禁止帯幅を3.0eV以上4.2eV未満とするリン化硼素系化合物半導体層であることを特徴とする発光ダイオード。
In a light emitting diode having a laminated structure in which a lower cladding layer, a light emitting layer, and an upper cladding layer are sequentially laminated,
The light emitting layer is a group III nitride semiconductor layer;
The boron phosphide-based compound semiconductor layer having a forbidden band width of 3.0 eV or more and less than 4.2 eV at room temperature, wherein the upper cladding layer is composed of an amorphous layer and a polycrystalline layer bonded to the layer. A light emitting diode characterized by the above.
JP2002349425A 2002-12-02 2002-12-02 BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE Expired - Fee Related JP3895266B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002349425A JP3895266B2 (en) 2002-12-02 2002-12-02 BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE
TW92133604A TWI270123B (en) 2002-12-02 2003-11-28 Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
AU2003288550A AU2003288550A1 (en) 2002-12-02 2003-12-01 Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
KR1020057009734A KR20050092365A (en) 2002-12-02 2003-12-01 Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
US10/536,410 US7508010B2 (en) 2002-12-02 2003-12-01 Boron phoshide-based compound semiconductor device, production method thereof and light-emitting diode
CNB2003801044473A CN100413086C (en) 2002-12-02 2003-12-01 Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
PCT/JP2003/015349 WO2004051752A2 (en) 2002-12-02 2003-12-01 Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002349425A JP3895266B2 (en) 2002-12-02 2002-12-02 BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE

Publications (2)

Publication Number Publication Date
JP2004186291A JP2004186291A (en) 2004-07-02
JP3895266B2 true JP3895266B2 (en) 2007-03-22

Family

ID=32751965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002349425A Expired - Fee Related JP3895266B2 (en) 2002-12-02 2002-12-02 BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE

Country Status (3)

Country Link
JP (1) JP3895266B2 (en)
CN (1) CN100413086C (en)
TW (1) TWI270123B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006002403T5 (en) 2005-09-07 2008-07-10 Showa Denko K.K. Compound semiconductor device
US8084781B2 (en) 2005-09-07 2011-12-27 Showa Denko K.K. Compound semiconductor device
GB201704203D0 (en) * 2017-03-16 2017-05-03 Pixquanta Ltd An electromagnetic radiation detection device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809692B2 (en) * 1989-04-28 1998-10-15 株式会社東芝 Semiconductor light emitting device and method of manufacturing the same
JP2976352B2 (en) * 1991-01-10 1999-11-10 富士通株式会社 Visible light semiconductor laser
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer

Also Published As

Publication number Publication date
TWI270123B (en) 2007-01-01
TW200416832A (en) 2004-09-01
CN100413086C (en) 2008-08-20
JP2004186291A (en) 2004-07-02
CN1717810A (en) 2006-01-04

Similar Documents

Publication Publication Date Title
US7115896B2 (en) Semiconductor structures for gallium nitride-based devices
US6936863B2 (en) Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
JP4174913B2 (en) Group III nitride semiconductor light emitting device
US20010036678A1 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP3779255B2 (en) Group III nitride semiconductor device, manufacturing method thereof, and light-emitting diode
JP3772816B2 (en) Gallium nitride crystal substrate, method for manufacturing the same, gallium nitride semiconductor device, and light emitting diode
JP4282976B2 (en) BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE
JP3895266B2 (en) BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE
JP4439400B2 (en) Boron phosphide-based semiconductor light emitting device, manufacturing method thereof, and light emitting diode
JP2001119065A (en) P-type nitride semiconductor and producing method thereof
US7508010B2 (en) Boron phoshide-based compound semiconductor device, production method thereof and light-emitting diode
TW200541115A (en) Group Ⅲ nitride semiconductor light-emitting device
EP3567643B1 (en) Light emitting diode element and method for manufacturing same
Kim et al. Highly efficient InGaN/GaN blue LEDs on large diameter Si (111) substrates comparable to those on sapphire
JP3639276B2 (en) Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, Zener diode, and light emitting diode
JP3592616B2 (en) Group III nitride semiconductor light emitting device
JP2002270896A (en) Iii nitride semiconductor light-emitting element and its manufacturing method
JP3939257B2 (en) Manufacturing method of semiconductor device
JP2003229601A (en) Boron phosphide based semiconductor element, its manufacturing method and light emitting diode
JP3639275B2 (en) Method for manufacturing p-type boron phosphide semiconductor layer, compound semiconductor device, and light emitting diode
JP2004014809A (en) Boron phosphide semiconductor light emitting device, its manufacturing method, and light emitting diode lamp
WO2004070846A1 (en) Semiconductor device, production method thereof and light-emitting device
JP2006186338A (en) Laminated compound semiconductor structure, compound semiconductor device and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061213

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151222

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees