JPH09293854A - Heavily doped semiconductor and its manufacture - Google Patents

Heavily doped semiconductor and its manufacture

Info

Publication number
JPH09293854A
JPH09293854A JP4352397A JP4352397A JPH09293854A JP H09293854 A JPH09293854 A JP H09293854A JP 4352397 A JP4352397 A JP 4352397A JP 4352397 A JP4352397 A JP 4352397A JP H09293854 A JPH09293854 A JP H09293854A
Authority
JP
Japan
Prior art keywords
semiconductor
type semiconductor
semiconductor layer
layer
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4352397A
Other languages
Japanese (ja)
Inventor
Masahiko Hata
雅彦 秦
Yuichi Sasajima
裕一 笹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP4352397A priority Critical patent/JPH09293854A/en
Publication of JPH09293854A publication Critical patent/JPH09293854A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To enlarge an application range for a semiconductor by providing a semiconductor, and its manufacturing method, which is doped more than a doping concentration limit which has been thought to be principal for a semiconductor, for increased design freedom for the semiconductor. SOLUTION: Relating to a semiconductor containing an n-type semiconductor layer 1 to which donor impurities are added, a joint to a semiconductor layer 2 is provided wherein its energy value from a vacuum level to a Fermi level is larger than the energy value from a vacuum level to a conductive band bottom end in the N-type semiconductor 1. A donor impurity concentration (Nd ) within a range of a depletion layer thickness caused in the n-type semiconductor layer 1 adjoining the joint interface is more than 2.7×10<3> exp -5.5(EC-EFS)}×NC (where EC is an energy value (unit: eV) from a valence band top end to a conductive band bottom end of the n-type semiconductor 1, EFS is an energy value (unit: eV) from a valence band top end to an electric charge neutral level of the n-type semiconductor 1, NC is an effective state density (unit: cm<-3> ) of conductive band of the n-type semiconductor 1).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、不純物をドープし
た半導体、特に高濃度に不純物をドープした半導体およ
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor doped with impurities, particularly a semiconductor doped with high concentration of impurities, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体デバイスにおける不純物の高濃度
ドーピングは重要な技術である。例えば、高速デバイス
の製造に用いられるGaAsおよびAlGaAsにおい
ては、拡散係数が小さく、熱的安定性に優れたn型不純
物としてSiを用い、3〜5×1018/cm3 に及ぶド
ーピングが行なわれており、そのような高濃度ドーピン
グ層は、電界効果トランジスタまたはバイポーラトラン
ジスタにおける電極取りだし層(GaAs)や、変調ド
ープ構造を利用したヘテロ接合電界効果トランジスタに
おける電子供給層(AlGaAs)に用いられ、デバイ
ス性能向上に貢献してきた。しかしながら、近年のデバ
イスの微細化と高性能化に伴い、素子抵抗の低減は従来
にもまして重要になりつつある。そのため、ヘテロ接合
電界効果トランジスタにおけるチャネル抵抗の低減、各
種トランジスタにおける電極接触抵抗の低減が求められ
ており、よりいっそうの高濃度ドーピングが求められつ
つあるのが現状である。
2. Description of the Related Art High-concentration doping of impurities in semiconductor devices is an important technique. For example, in GaAs and AlGaAs used for manufacturing high speed devices, Si is used as an n-type impurity having a small diffusion coefficient and excellent thermal stability, and doping is performed up to 3 to 5 × 10 18 / cm 3. Such a high-concentration doping layer is used for an electrode extraction layer (GaAs) in a field effect transistor or a bipolar transistor and an electron supply layer (AlGaAs) in a heterojunction field effect transistor using a modulation doping structure. Has contributed to performance improvement. However, with recent miniaturization and higher performance of devices, reduction of element resistance is becoming more important than ever. Therefore, reduction of channel resistance in the heterojunction field effect transistor and reduction of electrode contact resistance in various transistors are demanded, and further high-concentration doping is being demanded at present.

【0003】不純物ドーピングには冶金学的な固溶限界
値が存在する。母体となる半導体材料における不純物の
固溶限界を超えた場合、不純物相の析出または結晶性の
極端な悪化等を生じる。種々の不純物の固溶限界は、代
表的な半導体について比較的よく調べられている。
There is a metallurgical solid solution limit value for impurity doping. When the solid solution limit of impurities in the base semiconductor material is exceeded, precipitation of an impurity phase or extreme deterioration of crystallinity occurs. The solid solubility limits of various impurities have been relatively well investigated for typical semiconductors.

【0004】一方、このような冶金学的な固溶限界より
もさらに低い不純物濃度で実際には電子濃度飽和が生じ
ることが知られている。例えば、GaAs中におけるS
i不純物の場合、5×1019/cm3 以上固溶するが、
実際に活性なドナーとしては約5×1018/cm3 が限
界値であることが一般に知られており、限界値未満では
Si濃度と電子濃度は一致するが、限界値以上ではSi
濃度の増加にもかかわらず電子濃度は飽和または低下す
ることが知られている。
On the other hand, it is known that electron concentration saturation actually occurs at an impurity concentration lower than the metallurgical solid solution limit. For example, S in GaAs
In the case of i-impurity, 5 × 10 19 / cm 3 or more of solid solution
It is generally known that a limit value of about 5 × 10 18 / cm 3 is an actually active donor. Below the limit value, the Si concentration and the electron concentration match, but above the limit value, the Si concentration is higher.
It is known that the electron concentration saturates or decreases despite the increase in concentration.

【0005】このような濃度飽和は各種半導体において
調べられており、徳光らは過去報告された各種半導体に
おける最高電子濃度について調べ、その値が各半導体に
おける電荷中性準位および伝導帯もしくは価電子帯のエ
ネルギー位置と密接な相関を有していることを見いだし
た(Japanese Journal of App
lied Physics.Vol.29、No.5、
L698−L701、(1990))。
Such concentration saturation has been investigated in various semiconductors, and Tokumitsu et al. Investigated the highest electron concentration in various semiconductors reported in the past and found that the value was the charge neutral level and conduction band or valence electron in each semiconductor. It was found to have a close correlation with the energy position of the band (Japanes Journal of App.
lied physics. Vol. 29, no. 5,
L698-L701, (1990)).

【0006】その結果から、半導体における電子(また
は正孔)濃度飽和は、その半導体系におけるフェルミレ
ベルと密接な関係があることがわかった。すなわち、n
型半導体の場合ドーピングによりフェルミレベルが上昇
するが、現実にはフェルミレベルの位置には上限値が存
在し、それ以上ドーピングしても固有欠陥の生成等によ
る補償効果が生じ、電子濃度は事実上、一定値で飽和す
る、というものである。
From the results, it was found that the electron (or hole) concentration saturation in the semiconductor is closely related to the Fermi level in the semiconductor system. That is, n
In the case of a type semiconductor, the Fermi level rises due to doping, but in reality, there is an upper limit value at the position of the Fermi level, and even if doping is carried out beyond this level, a compensation effect will occur due to the generation of intrinsic defects, etc. , It saturates at a constant value.

【0007】このモデルは実際、従来知られてきた、禁
制帯幅の大きな半導体での飽和濃度値が小さいこと、ま
た固有欠陥による補償現象(自己補償効果)が発生しや
すいことをよく説明している。実験的にも、GaAs、
AlGaAsではドーピング濃度増加とともに、高濃度
のGa空孔(アクセプター)が生成していることが確認
されている。
This model actually explains well that the conventionally known semiconductor has a small saturation concentration value in a semiconductor with a large forbidden band and that a compensation phenomenon (self-compensation effect) due to an intrinsic defect is likely to occur. There is. Experimentally, GaAs,
In AlGaAs, it has been confirmed that Ga vacancies (acceptors) of high concentration are generated as the doping concentration is increased.

【0008】また、例えばSiをGaAs中に飽和濃度
以上添加しても、同時にアクセプターを加えてフェルミ
レベルを引き下げてやることで、空孔は発生せずSiは
ドナーサイトに入ることが確認されており、ドナーとし
ての活性化に際してフェルミレベル位置の重要性を裏付
けている。
Further, it was confirmed that even if Si was added to GaAs at a saturation concentration or more, by simultaneously adding an acceptor to lower the Fermi level, no vacancy is generated and Si enters the donor site. Therefore, it supports the importance of the Fermi level position for activation as a donor.

【0009】ここで、徳光らの報告している経験式を以
下に記す。 n型半導体の場合: n/NC =2.7×103 exp(−5.5(EC −EFS))・・・(1) p型半導体の場合: p/NV =4.0×103 exp(−6.1(EFS−EV ))・・・(2)
Here, the empirical formula reported by Tokumitsu et al. Is described below. In the case of n-type semiconductor: n / N C = 2.7 × 10 3 exp (−5.5 (E C −E FS )) (1) In the case of p-type semiconductor: p / N V = 4. 0 × 10 3 exp (−6.1 (E FS −E V )) ・ ・ ・ (2)

【0010】ここで、nは有効ドナー濃度(単位:cm
-3)、pはアクセプター濃度(単位:cm-3)、NC
伝導帯の有効状態密度(単位:cm-3)、NV は価電子
帯の有効状態密度(単位:cm-3)、EC は価電子帯上
端から伝導帯下端までのエネルギー値(単位:eV)、
FSは価電子帯上端から電荷中性準位までのエネルギー
値(単位:eV)を示す。また、EV は価電子帯上端の
エネルギー値を示すが、同エネルギー値を基準値として
いるのでEV =0(eV)である。EFS−EV の値は、
J.Tersoffによる、Physical Rev
iew Letters Vol.56、No.25、
p2775−2758(1996)に記載の第1表(p
2756)の値を用いることができる。EFSの値は、例
えば、GaAsの場合0.5eV、AlAsの場合1.
05eVであることが分かる。また、上記文献に記載の
ないその他の物質については、例えばW.A.Harr
isonとJ.TersoffによるJournal
of VacuumScience and Tech
nology B4(4)、p1068ー1073(1
986)に記載の第1表(p1070)における混成軌
道エネルギー値(εh−εv)を用いることができる。
また、混晶半導体については各構成半導体の値とその成
分比よりVegard則を用いて算出することができ
る。
Here, n is the effective donor concentration (unit: cm
-3 ), p is the acceptor concentration (unit: cm -3 ), N C is the effective density of states in the conduction band (unit: cm -3 ), and N V is the effective density of states in the valence band (unit: cm -3 ). , E C is the energy value from the top of the valence band to the bottom of the conduction band (unit: eV),
E FS represents an energy value (unit: eV) from the upper end of the valence band to the charge neutral level. Further, E V indicates the energy value at the upper end of the valence band, but since the same energy value is used as the reference value, E V = 0 (eV). The value of E FS -E V is,
J. Physical Rev by Tersoff
new Letters Vol. 56, no. 25,
p 1775-2758 (1996), Table 1 (p
2756) can be used. The value of E FS is, for example, 0.5 eV for GaAs and 1.
It can be seen that it is 05 eV. Further, regarding other substances not described in the above literature, for example, W. A. Harr
ison and J. Journal by Tersoff
of VacuumScience and Tech
biology4 (4), p1068-1073 (1)
The mixed orbital energy value (εh−εv) in Table 1 (p1070) described in 986) can be used.
For mixed crystal semiconductors, the value of each constituent semiconductor and its component ratio can be calculated using the Vegard's law.

【0011】上記文献における経験式(1)、(2)は
公知の半導体における原理的な濃度限界値を与えるもの
と広く考えられてきた。
The empirical formulas (1) and (2) in the above literature have been widely considered to give the theoretical concentration limit values in known semiconductors.

【0012】これに対し、いっそうの高濃度ドーピング
を実現するため、いくつかの試みがなされており、例え
ばGaAsにおける自己補償がGa空孔の生成が引き金
になっていることに着目し、Ga空孔の発生に必要な活
性化エネルギーを与えない低温結晶成長を行なうことに
より2×1019/cm3 に及ぶSiドーピングが実現さ
れている。また、通常のドーピングとは異なるプレーナ
ドーピングによっても高濃度ドーピングが実現されてい
る(レビューとしてR.C.Newman、Semic
onductor Science and Tech
nology、9、p1749ー1762(1994)
参照)。
On the other hand, several attempts have been made in order to realize even higher concentration doping, for example, self-compensation in GaAs is triggered by the generation of Ga vacancies, and Ga vacancies are taken into consideration. Si doping up to 2 × 10 19 / cm 3 has been realized by performing low-temperature crystal growth that does not give activation energy necessary for generating holes. Also, high-concentration doping is realized by planar doping different from normal doping (for review, RC Newman, Semi).
onducer Science and Tech
noology, 9, p1749-1762 (1994)
reference).

【0013】しかし、一方でこれらの高濃度ドープ結晶
では熱処理により不純物が容易に拡散し、変質すること
が示されている。いずれの方法も非平衡性の強い条件下
で製作されているため熱的には安定ではなく、熱的にも
安定な、しかも従来の限界値以上の高濃度ドープされた
半導体が求められてきた。例えば、GaAs、AlGa
Asであれば、好ましくは550℃以上、更に好ましく
は600℃以上で製造可能な高濃度ドープ半導体とその
製造方法が求められてきた。
On the other hand, however, it has been shown that in these highly doped crystals, impurities are easily diffused and deteriorated by heat treatment. All of these methods are not thermally stable because they are manufactured under strongly non-equilibrium conditions, and there has been a demand for thermally stable semiconductors that are highly doped above the conventional limit. . For example, GaAs, AlGa
If As is used, a highly-doped semiconductor which can be produced at a temperature of preferably 550 ° C. or higher, more preferably 600 ° C. or higher, and a method for producing the same have been demanded.

【0014】[0014]

【発明が解決しようとする課題】本発明の目的は、半導
体において原理的と考えられてきたドーピング濃度限界
を打破し、式(1)、(2)で規定されるドーピング濃
度以上にドープされた半導体およびその製造方法を提供
し、半導体の設計自由度を増すことにより半導体応用範
囲の拡大を図ることを可能にすることにある。
SUMMARY OF THE INVENTION The object of the present invention is to overcome the doping concentration limit which is considered to be the principle in semiconductors, and to dope more than the doping concentration defined by the formulas (1) and (2). It is intended to provide a semiconductor and a manufacturing method thereof, and to expand the scope of semiconductor application by increasing the degree of freedom in designing the semiconductor.

【0015】[0015]

【課題を解決するための手段】本発明者らは上記問題点
をみて、半導体におけるドーピングに関し、検討を重ね
た結果、半導体を単体で用いた場合、電子濃度は上記で
述べたように一定の限界で飽和するが、目的の半導体
を、それとは異なる性質の半導体と接触させた場合、そ
の接触部近傍では様相が異なり、電子濃度限界が変化す
ることを見いだした。
In view of the above problems, the inventors of the present invention have conducted extensive studies on doping in semiconductors, and as a result, when a semiconductor is used alone, the electron concentration is constant as described above. It was found that, when the target semiconductor is saturated at the limit, but the target semiconductor is brought into contact with a semiconductor having a different property, the appearance is different near the contact part and the electron concentration limit changes.

【0016】さらに詳細な検討の結果、n型半導体を含
む半導体においては、該n型半導体に比べて電子親和力
の大きな第2の半導体を該n型半導体に接合させた場
合、接合部近傍においては該n型半導体の有効電子濃度
を従来知られてきた飽和値以上に増加させることが可能
なことを見いだした。
As a result of a more detailed study, in the case of a semiconductor including an n-type semiconductor, when a second semiconductor having a larger electron affinity than the n-type semiconductor is joined to the n-type semiconductor, the vicinity of the junction is It has been found that it is possible to increase the effective electron concentration of the n-type semiconductor beyond the conventionally known saturation value.

【0017】すなわち、本発明は、〔1〕ドナー不純物
を添加したn型半導体層1を有する半導体において、真
空準位からフェルミ準位までのエネルギーの値が、該n
型半導体1における真空準位から伝導帯下端までのエネ
ルギーの値よりも大きな値である半導体層2と接続され
ている接合を有しており、その接合界面に接する該n型
半導体層1内に生じる空乏層厚さの範囲内におけるドナ
ー不純物濃度(Nd )が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC は該n型半導体1の価電子帯上端から伝
導帯下端までのエネルギー値(単位:eV)、EFSは該
n型半導体1の価電子帯上端から電荷中性準位までのエ
ネルギー値(単位:eV)、NC は該n型半導体1の伝
導帯の有効状態密度(単位:cm-3)を表す。) 以上である半導体に係るものである。
That is, according to the present invention, [1] in a semiconductor having an n-type semiconductor layer 1 doped with a donor impurity, the value of energy from the vacuum level to the Fermi level is
Has a junction connected to the semiconductor layer 2 having a value larger than the value of energy from the vacuum level to the lower end of the conduction band in the n-type semiconductor 1, and in the n-type semiconductor layer 1 in contact with the junction interface. The donor impurity concentration (N d ) within the range of the depletion layer thickness generated is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (where E C is the energy value from the top of the valence band of the n-type semiconductor 1 to the bottom of the conduction band (unit: eV), E FS is the charge neutral level from the top of the valence band of the n-type semiconductor 1) Up to the energy value (unit: eV), N C represents the effective density of states (unit: cm −3 ) of the conduction band of the n-type semiconductor 1).

【0018】また、本発明は、〔2〕ドナー不純物を添
加したn型半導体層1を有する半導体の製造方法におい
て、ドナー不純物を添加したn型半導体層1に、真空準
位からフェルミ準位までのエネルギーの値が、該n型半
導体1における真空準位から伝導帯下端までのエネルギ
ーの値よりも大きな値である半導体層2を接合させ、そ
の接合界面に接する該n型半導体層1内に生じる空乏層
厚さの範囲内に、ドナー不純物濃度(Nd )が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC 、EFS、NC は、〔1〕における定義と
同じである。) 以上になるようにドナー不純物をドープする〔1〕記載
の半導体の製造方法に係るものである。
The present invention also provides [2] a method of manufacturing a semiconductor having an n-type semiconductor layer 1 doped with a donor impurity, wherein the n-type semiconductor layer 1 doped with a donor impurity is changed from a vacuum level to a Fermi level. Whose energy value is larger than the energy value from the vacuum level to the lower end of the conduction band in the n-type semiconductor 1 is bonded to the n-type semiconductor layer 1 in contact with the bonding interface. The donor impurity concentration (N d ) was 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N within the range of the thickness of the depletion layer to be generated.
C (however, E C , E FS , and N C have the same definitions as in [1].) The present invention relates to the method for producing a semiconductor according to [1], in which a donor impurity is doped.

【0019】更に、本発明は、〔3〕ドナー不純物を添
加したn型半導体層1を有する半導体において、真空準
位から伝導帯下端までのエネルギーの値が、該n型半導
体1における真空準位から伝導帯下端までのエネルギー
の値よりも大きな値である半導体層2’と接続されてい
るヘテロ接合を有しており、その接合界面に接する該n
型半導体層1内に生じる空乏層厚さの範囲内におけるド
ナー不純物濃度(Nd)が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC は該n型半導体1の価電子帯上端から伝
導帯下端までのエネルギー値(単位:eV)、EFSは該
n型半導体1の価電子帯上端から電荷中性準位までのエ
ネルギー値(単位:eV)、NC は該n型半導体1の伝
導帯の有効状態密度(単位:cm-3)を表す。) 以上である半導体に係るものである。
Furthermore, according to the present invention, [3] in a semiconductor having an n-type semiconductor layer 1 to which a donor impurity is added, the energy value from the vacuum level to the bottom of the conduction band is the vacuum level in the n-type semiconductor 1. To the bottom of the conduction band, the heterojunction connected to the semiconductor layer 2'having a value larger than the value of the energy, and the n
The donor impurity concentration (N d ) within the range of the depletion layer thickness generated in the type semiconductor layer 1 is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (where E C is the energy value from the top of the valence band of the n-type semiconductor 1 to the bottom of the conduction band (unit: eV), E FS is the charge neutral level from the top of the valence band of the n-type semiconductor 1) Up to the energy value (unit: eV), N C represents the effective density of states (unit: cm −3 ) of the conduction band of the n-type semiconductor 1).

【0020】また、本発明は、〔4〕ドナー不純物を添
加したn型半導体層1を有する半導体の製造方法におい
て、ドナー不純物を添加したn型半導体層1に、真空準
位から伝導帯下端までのエネルギーの値が、該n型半導
体1における真空準位から伝導帯下端までのエネルギー
の値よりも大きな値である半導体層2’をヘテロ接合さ
せ、その接合界面に接する該n型半導体層1内に生じる
空乏層厚さの範囲内に、ドナー不純物濃度(Nd )が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC 、EFS、NC は、〔3〕における定義と
同じである。) 以上になるようにドナー不純物をドープする〔3〕記載
の半導体の製造方法に係るものである。
The present invention also relates to [4] a method of manufacturing a semiconductor having an n-type semiconductor layer 1 doped with a donor impurity, wherein the n-type semiconductor layer 1 doped with a donor impurity has a vacuum level to a conduction band lower end. The semiconductor layer 2 ′ having a higher energy value than the energy value from the vacuum level to the lower end of the conduction band in the n-type semiconductor 1 is hetero-junctioned, and the n-type semiconductor layer 1 in contact with the junction interface Within the range of the depletion layer thickness generated in the inside, the donor impurity concentration (N d ) is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (however, E C , E FS , and N C have the same definitions as in [3].) The present invention relates to the method for producing a semiconductor according to [3], in which a donor impurity is doped.

【0021】更に、本発明は、〔5〕アクセプター不純
物を添加したp型半導体層3を有する半導体において、
真空準位からフェルミ準位までのエネルギーの値が、該
p型半導体3における真空準位から伝導帯下端までのエ
ネルギーの値よりも小さな値である半導体層4と接続さ
れている接合を有しており、その接合界面に接する該p
型半導体3内に生じる空乏層厚さの範囲内におけるアク
セプター不純物濃度(Na )が、 4. 0×103 exp{−6. 1(EFS−EV )}×N
V (ただし、EFSは該p型半導体3の価電子帯上端から電
荷中性準位までのエネルギー値(単位:eV)、EV
価電子帯上端部のエネルギー値(単位:eV)、NV
該p型半導体3の価電子帯の有効状態密度(単位:cm
-3)を表す。) 以上である半導体に係るものである。
Furthermore, the present invention provides [5] a semiconductor having a p-type semiconductor layer 3 to which an acceptor impurity is added,
The junction has a junction connected to the semiconductor layer 4 in which the energy value from the vacuum level to the Fermi level is smaller than the energy value from the vacuum level in the p-type semiconductor 3 to the lower end of the conduction band. And the p that contacts the joint interface
Type acceptor impurity concentration in the range of the depletion layer thickness occurring in the semiconductor 3 (N a) is, 4. 0 × 10 3 exp { -6. 1 (E FS -E V)} × N
V (where E FS is the energy value from the upper end of the valence band of the p-type semiconductor 3 to the charge neutral level (unit: eV), E V is the energy value of the upper end of the valence band (unit: eV), N V is the effective state density (unit: cm) of the valence band of the p-type semiconductor 3.
-3 ). ) The present invention relates to the semiconductor.

【0022】また、本発明は、〔6〕アクセプター不純
物を添加したp型半導体層3を有する半導体の製造方法
において、アクセプター不純物を添加したp型半導体層
3に、真空準位からフェルミ準位までのエネルギーの値
が、該p型半導体3における真空準位から伝導帯下端ま
でのエネルギーの値よりも小さな値である半導体層4を
接合させ、その接合界面に接する該p型半導体3内に生
じる空乏層厚さの範囲内に、アクセプター不純物濃度
(Na )が、 4. 0×103 exp{−6. 1(EFS−EV )}×N
V (ただし、EFS、EV 、NV は、〔5〕における定義と
同じである。) 以上になるようにアクセプター不純物をドープする
〔5〕記載の半導体の製造方法に係るものである。
The present invention also provides [6] a method of manufacturing a semiconductor having a p-type semiconductor layer 3 containing an acceptor impurity, wherein the p-type semiconductor layer 3 containing an acceptor impurity is changed from a vacuum level to a Fermi level. Of which the energy value is smaller than the energy value from the vacuum level in the p-type semiconductor 3 to the lower end of the conduction band is generated in the p-type semiconductor 3 in contact with the junction interface. in the range of the depletion layer thickness, acceptor impurity concentration (N a) is, 4. 0 × 10 3 exp { -6. 1 (E FS -E V)} × N
V (however, E FS , E V , and N V are the same as defined in [5].) The present invention relates to the method for manufacturing a semiconductor as described in [5], in which acceptor impurities are doped.

【0023】[0023]

【発明の実施の形態】従来は、n型半導体の場合、活性
に存在し得るドナー不純物の濃度の上限値は、物質によ
り式(1)で表現される値で決まると考えられていた。
しかしながら、本発明者らは、ドナー濃度上限値の異な
る物質を接触させた場合、接合近傍の電子移動の生じる
範囲内(空乏層内)においてはドナー不純物濃度上限値
の高い半導体の作用によりドナー不純物濃度上限値の低
い半導体のドナー不純物濃度の上限値を増加させること
ができることを見出した。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Conventionally, in the case of an n-type semiconductor, it was considered that the upper limit value of the concentration of donor impurities that can be active is determined by the value expressed by the formula (1) depending on the substance.
However, when the substances having different upper limit values of the donor concentration are brought into contact with each other, the inventors of the present invention, due to the action of the semiconductor having the higher upper limit value of the donor impurity concentration, within the range where electron transfer near the junction occurs (in the depletion layer). It has been found that it is possible to increase the upper limit of the donor impurity concentration of a semiconductor having a low upper limit of concentration.

【0024】また、別な表現をすれば、本発明者らは、
フェルミレベルの異なる半導体を接触させたときに、電
子の移動により空乏化した半導体層においては局所的に
フェルミレベルの低下が生じ、フェルミレベル飽和機構
による欠陥生成等の自己補償現象が起こらずドナー不純
物が有効に活性化することを見出した。
In other words, the present inventors
When semiconductors with different Fermi levels are brought into contact with each other, the Fermi level is locally reduced in the semiconductor layer depleted by the movement of electrons, and self-compensation phenomena such as defect generation due to the Fermi level saturation mechanism do not occur and donor impurities Have been found to be effectively activated.

【0025】即ち、本発明の半導体の製造方法は、図1
に示すドナー不純物を添加したn型半導体層1を有する
半導体の製造方法において、ドナー不純物を添加したn
型半導体層1に、真空準位からフェルミ準位までのエネ
ルギーの値が、該n型半導体1における真空準位から伝
導帯下端までのエネルギーの値よりも大きな値である半
導体層2を接合させ、その接合界面に接する該n型半導
体層1内に生じる空乏層厚さの範囲内に、ドナー不純物
をドープすることを特徴とする。該製造方法により、該
接合界面に接する該n型半導体層1内に生じる空乏層厚
さの範囲内に、ドナー不純物濃度(Nd )が、2.7×
103 exp{−5.5(EC −EFS)}×NC (各記
号の意味は、前記の通りである。)以上になるようにす
ることができる。
That is, the method of manufacturing a semiconductor according to the present invention is as shown in FIG.
In the method for manufacturing a semiconductor having the n-type semiconductor layer 1 to which the donor impurity is added, as shown in FIG.
The semiconductor layer 2 having the energy value from the vacuum level to the Fermi level larger than the energy value from the vacuum level to the lower end of the conduction band in the n-type semiconductor 1 is bonded to the type semiconductor layer 1. The donor impurity is doped within the range of the depletion layer thickness generated in the n-type semiconductor layer 1 in contact with the junction interface. By the manufacturing method, the donor impurity concentration (N d ) is 2.7 × within the range of the depletion layer thickness generated in the n-type semiconductor layer 1 in contact with the junction interface.
10 3 exp {−5.5 (E C −E FS )} × N C (The meaning of each symbol is as described above.) Or more.

【0026】ここで、n型半導体層における空乏層の厚
さは、該n型半導体層1から半導体層2に移動した電子
の総量を該n型半導体層1にドープされた不純物濃度で
除した値で定義される。これは、理論的には、半導体層
1および2における伝導帯構造と、層厚および不純物分
布を考慮し、ポアソン方程式と波動方程式を自己無撞着
に解くことにより得られる電子密度分布において、半導
体層2との接合界面近傍の半導体層1内において、単位
体積あたりの電子密度が好ましくは1012/cm3
下、更に好ましくは1015/cm3 以下、特に好ましく
は1017/cm3 以下となるような部位の厚さに相当す
る。
Here, the thickness of the depletion layer in the n-type semiconductor layer is obtained by dividing the total amount of electrons transferred from the n-type semiconductor layer 1 to the semiconductor layer 2 by the impurity concentration of the n-type semiconductor layer 1. Defined by value. Theoretically, in the electron density distribution obtained by solving Poisson's equation and wave equation in a self-consistent manner in consideration of the conduction band structure in the semiconductor layers 1 and 2, the layer thickness and the impurity distribution, In the semiconductor layer 1 near the junction interface with 2, the electron density per unit volume is preferably 10 12 / cm 3 or less, more preferably 10 15 / cm 3 or less, and particularly preferably 10 17 / cm 3 or less. It corresponds to the thickness of such a part.

【0027】また、本発明の半導体の製造方法は、好ま
しくは、前記の方法において、真空準位からフェルミ準
位までのエネルギーの値に代えて、真空準位から伝導帯
下端までのエネルギーの値とした方法である。該製造方
法により、該接合界面に接する該n型半導体層1内に生
じる空乏層厚さの範囲内に、ドナー不純物濃度(Nd
を、2.7×103 exp{−5.5(EC −EFS)}
×NC (各記号の意味は、前記の通りである。)以上に
なるようにすることができる。また、不純物をドープす
るときの雰囲気の温度は550℃以上が好ましい。
In the method for producing a semiconductor of the present invention, preferably, in the above method, the value of energy from the vacuum level to the lower end of the conduction band is replaced with the value of energy from the vacuum level to the Fermi level. And the method. By the manufacturing method, the donor impurity concentration (N d ) is within the range of the depletion layer thickness generated in the n-type semiconductor layer 1 in contact with the junction interface.
2.7 × 10 3 exp {−5.5 (E C −E FS )}
× N C (the meaning of each symbol is as described above). The temperature of the atmosphere when doping impurities is preferably 550 ° C or higher.

【0028】また、n型半導体層1を有する本発明の半
導体としては、化合物半導体または元素半導体が挙げら
れる。化合物半導体としては、3−5族化合物半導体、
2−5族化合物半導体が挙げられ、元素半導体として
は、4族半導体またはその混晶半導体が挙げられる。4
族半導体としては、具体的にはダイアモンド、Si、G
eが挙げられる。また、本発明における半導体層1とし
ては、Alx Ga(1-x) As(0≦x≦1)、Iny
z Ga(1-y-z) As(0≦y≦1、0≦z≦1)など
を用いることができる。また、本発明における半導体層
2または半導体層2’としては、Iny Ga(1 -y) As
(0≦y≦1)などを用いることができる。
The semiconductor of the present invention having the n-type semiconductor layer 1 may be a compound semiconductor or an elemental semiconductor. Compound semiconductors include Group 3-5 compound semiconductors,
Examples of the group 2-5 compound semiconductor include a group 4 semiconductor or a mixed crystal semiconductor thereof. Four
Specific examples of group semiconductors include diamond, Si, and G.
e. Further, as the semiconductor layer 1 in the present invention, Al x Ga (1-x) As (0 ≦ x ≦ 1), In y A
l z Ga (1-yz) As (0 ≦ y ≦ 1, 0 ≦ z ≦ 1) or the like can be used. Further, as the semiconductor layer 2 or the semiconductor layer 2'in the present invention, In y Ga (1 -y) As is used.
(0 ≦ y ≦ 1) or the like can be used.

【0029】あるn型半導体にドナー不純物ドーピング
を行う場合、適切なエネルギー帯構造を有する他の半導
体層を接触させることにより、従来、該n型半導体では
不可能であった濃度でのドーピングを行なうことが可能
になった。またそのような高濃度ドーピング層を有する
半導体層を含む少なくとも2層以上の半導体層からなる
半導体基板を提供することが可能になった。
When a certain n-type semiconductor is doped with a donor impurity, another n-type semiconductor having a proper energy band structure is brought into contact with the n-type semiconductor to perform doping at a concentration which has been impossible in the conventional n-type semiconductor. It has become possible. It has also become possible to provide a semiconductor substrate including at least two semiconductor layers including a semiconductor layer having such a high-concentration doping layer.

【0030】なお、このときのn型半導体層におけるド
ナー不純物の濃度は2.7×103exp{−5.5
(EC −EFS)}×NC 以上であるが、その高濃度化の
メリットを引き出すためには、該濃度は3.9×103
exp{−5.5(EC −EFS)}×NC 以上であるこ
とがより好ましい。該濃度は更に好ましくは5.0×1
3 exp{−5.5(EC −EFS)}×NC 以上であ
り、特に好ましくは6.0×103 exp{−5.5
(EC −EFS)}×NC 以上である。
The concentration of donor impurities in the n-type semiconductor layer at this time is 2.7 × 10 3 exp {-5.5.
(E C −E FS )} × N C or more, but in order to bring out the merit of increasing the concentration, the concentration is 3.9 × 10 3.
It is more preferable that it is not less than exp {-5.5 (E C −E FS )} × N C. The concentration is more preferably 5.0 × 1
0 3 exp {-5.5 (E C -E FS)} is a × N C or more, particularly preferably 6.0 × 10 3 exp {-5.5
(E C −E FS )} × N C or more.

【0031】また、半導体層1における電子密度の上限
値は、接合される半導体層2において式(1)で定義さ
れる最高不純物濃度が目安である。また、これとは別個
に該n型半導体における該ドナー不純物の冶金学的固溶
限界が上限値を与えることはいうまでもない。
The upper limit of the electron density in the semiconductor layer 1 is based on the maximum impurity concentration defined by the equation (1) in the semiconductor layer 2 to be joined. In addition to this, it goes without saying that the metallurgical solid solution limit of the donor impurity in the n-type semiconductor gives the upper limit.

【0032】また、式(1)で示される濃度限界以上の
ドーピングが可能なn型半導体層の厚さは、界面に接す
る部位に生成する空乏層の厚さの範囲内であって、接合
界面空乏層厚さ以上に離れた該n型半導体層の部位では
単体の時と同様の上限値で有効ドナー濃度は飽和し、飽
和値以上にドーパント添加しても補償中心となる固有欠
陥が増加する。このような固有欠陥は半導体の品質を損
ねるため、空乏層以外の領域においては添加不純物濃度
は式(1)で与えられる値以下にしておくことが好まし
い。
Further, the thickness of the n-type semiconductor layer capable of being doped at a concentration higher than the concentration limit expressed by the equation (1) is within the range of the thickness of the depletion layer formed at the portion in contact with the interface, In the region of the n-type semiconductor layer separated by more than the thickness of the depletion layer, the effective donor concentration is saturated with the same upper limit value as in the case of a single substance, and even if a dopant is added more than the saturation value, the intrinsic defect serving as a compensation center increases. . Since such an intrinsic defect deteriorates the quality of the semiconductor, it is preferable that the concentration of the added impurity is set to be equal to or lower than the value given by the equation (1) in the region other than the depletion layer.

【0033】本発明の要点は、高濃度n型ドーピングに
際して、フェルミレベルのより低い半導体層を接触させ
ることにより該n型半導体層のフェルミレベルを界面空
乏層の範囲内で局所的に低下せしめ、補償欠陥の生成を
抑制し、該半導体単層では不可能な高濃度ドーピングを
実現することにある。
The essential point of the present invention is to reduce the Fermi level of the n-type semiconductor layer locally within the range of the interface depletion layer by contacting the semiconductor layer having a lower Fermi level during high-concentration n-type doping, It is to suppress the generation of compensation defects and realize high-concentration doping which is impossible with the semiconductor single layer.

【0034】従って、所望の高濃度ドーピングを得るた
めのn型半導体に接触させる半導体層は、該高濃度ドー
ピング層におけるフェルミレベルよりも低いフェルミレ
ベルを有する半導体層であればよいのであって、上記ヘ
テロ接合の他、電子濃度の低い半導体層、禁制帯内に深
い電子捕獲準位を有する不純物または欠陥を多量に有す
る半導体層または表面準位を有する表面半導体層、また
はp型半導体層等を用いることができる。
Therefore, the semiconductor layer in contact with the n-type semiconductor for obtaining the desired high concentration doping may be a semiconductor layer having a Fermi level lower than that of the high concentration doping layer. In addition to the heterojunction, a semiconductor layer having a low electron concentration, a semiconductor layer having a large amount of impurities or defects having a deep electron trap level in the forbidden band or a surface semiconductor layer having a surface level, a p-type semiconductor layer, or the like is used. be able to.

【0035】また、以上は全てn型半導体層について述
べてきたが、p型半導体についても同様にして、n型半
導体の場合とは逆にフェルミレベルのより高い系と接触
させることにより接合面または表面近傍において発生す
る空乏層の範囲で局所的に式(2)で与えられるドーピ
ング上限値以上の高濃度ドーピングが可能である。即
ち、本発明は、図2に示すアクセプター不純物を添加し
たp型半導体層3を有する半導体の製造方法において、
アクセプター不純物を添加したp型半導体層3に、真空
準位からフェルミ準位までのエネルギーの値が、該p型
半導体3における真空準位から価電子帯上端までのエネ
ルギーの値よりも小さな値である半導体層4を接合さ
せ、その接合界面に接する該p型半導体3内に生じる空
乏層厚さの範囲内に、アクセプター不純物をドープする
ことを特徴とする。
Although the n-type semiconductor layer has been described above, the same applies to the p-type semiconductor as in the case of the n-type semiconductor, by contacting with a system having a higher Fermi level, which is the opposite of the n-type semiconductor. In the range of the depletion layer generated in the vicinity of the surface, high-concentration doping that is equal to or higher than the doping upper limit value given by equation (2) is possible. That is, the present invention provides a method for manufacturing a semiconductor having a p-type semiconductor layer 3 containing an acceptor impurity as shown in FIG.
In the p-type semiconductor layer 3 added with the acceptor impurity, the energy value from the vacuum level to the Fermi level is smaller than the energy value from the vacuum level to the top of the valence band in the p-type semiconductor 3. It is characterized in that a certain semiconductor layer 4 is joined and an acceptor impurity is doped within the range of the thickness of the depletion layer generated in the p-type semiconductor 3 in contact with the junction interface.

【0036】ここで、p型半導体層における空乏層の厚
さは、該p型半導体層3から半導体層4に移動した正孔
の総量を該p型半導体層3にドープされた不純物濃度で
除した値で定義される。これは、理論的には、半導体層
3および4における価電子帯構造と、層厚および不純物
分布を考慮し、ポアソン方程式と波動方程式を自己無撞
着に解くことにより得られる正孔密度分布において、半
導体層4との接合界面近傍の半導体層3内において、単
位体積あたりの正孔密度が好ましくは1012/cm3
下、更に好ましくは1015/cm3 以下、特に好ましく
は1017/cm3 以下となるような部位の厚さに相当す
る。
Here, the thickness of the depletion layer in the p-type semiconductor layer is obtained by dividing the total amount of holes transferred from the p-type semiconductor layer 3 to the semiconductor layer 4 by the impurity concentration of the p-type semiconductor layer 3. It is defined by the value. Theoretically, in the hole density distribution obtained by solving Poisson's equation and wave equation in a self-consistent manner, considering the valence band structure in the semiconductor layers 3 and 4, the layer thickness and the impurity distribution, In the semiconductor layer 3 near the junction interface with the semiconductor layer 4, the hole density per unit volume is preferably 10 12 / cm 3 or less, more preferably 10 15 / cm 3 or less, and particularly preferably 10 17 / cm 3 It corresponds to the thickness of the following parts.

【0037】また、本発明の半導体の製造方法は、好ま
しくは、前記の方法において、真空準位からフェルミ準
位までのエネルギーの値に代えて、真空準位から価電子
帯上端までのエネルギーの値とした方法である。該製造
方法により、該接合界面に接する該p型半導体3内に生
じる空乏層厚さの範囲内におけるアクセプター不純物濃
度(Na )が、4. 0×103 exp{−6. 1(EFS
−EV )}×NV (ただし、各記号の意味は前記の通り
である。)以上になるようにすることができる。また、
不純物をドープするときの雰囲気の温度は550℃以上
が好ましい。
Further, in the method for producing a semiconductor of the present invention, preferably, in the above method, instead of the value of energy from the vacuum level to the Fermi level, the energy from the vacuum level to the top of the valence band is changed. It is the method of using the value. By the manufacturing method, the acceptor impurity concentration (N a ) within the range of the depletion layer thickness generated in the p-type semiconductor 3 in contact with the junction interface was 4.0 × 10 3 exp {−6.1 (E FS
−E V )} × N V (however, the meaning of each symbol is as described above). Also,
The temperature of the atmosphere when doping impurities is preferably 550 ° C. or higher.

【0038】また、p型半導体層3を有する本発明の半
導体としても、前記のn型半導体層1を有する半導体に
おいて例示したものが挙げられる。同様にして、本発明
における半導体層3としては、Alx Ga(1-x) As
(0≦x≦1)、Iny Alz Ga(1-y-z) As(0≦
y≦1、0≦z≦1)などを用いることができ、本発明
における半導体層4としては、Iny Ga(1-y) As
(0≦y≦1)などを用いることができる。
As the semiconductor of the present invention having the p-type semiconductor layer 3, those exemplified as the semiconductor having the n-type semiconductor layer 1 can be mentioned. Similarly, as the semiconductor layer 3 in the present invention, Al x Ga (1-x) As
(0 ≦ x ≦ 1), In y Al z Ga (1-yz) As (0 ≦
y ≦ 1, 0 ≦ z ≦ 1) or the like can be used, and as the semiconductor layer 4 in the present invention, In y Ga (1-y) As can be used.
(0 ≦ y ≦ 1) or the like can be used.

【0039】また、ドーパントについても単独のドーパ
ントだけでなく、固溶限界または取り込みサイトの異な
る複数のドーパントを同時に用いることも可能である。
As for the dopant, it is possible to use not only a single dopant but also a plurality of dopants having different solid solution limits or incorporation sites at the same time.

【0040】[0040]

【実施例】以下、本発明について実施例に基づきさらに
詳細に説明するが、本発明はこれに限定されるものでは
ない。 比較例1 半絶縁性のGaAs単結晶を基板として、有機金属熱分
解法(MOCVD法)により、まず、以下のようにして
n型AlGaAs結晶を作製した。清浄な表面を有する
GaAs単結晶であり、(100)面から0.4°だけ
<0−11>方向に傾けた面を有する基板を、エピタキ
シャル成長炉の中で水素ガスおよびアルシン混合ガス雰
囲気下で熱クリーニングした。その後、650℃で、雰
囲気中のアルシン濃度を0.83mol%に調整し、雰
囲気中にトリメチルガリウムを2.95×10-3mol
%加えて、50nmの厚さのGaAs層をエピタキシャ
ル成長させ、さらにトリメチルアルミニウムを7.38
×10-4mol%加えて、300nmの厚さのAl0.2
Ga0.8 As層をエピタキシャル成長させた。続いてジ
シランを5.80×10-7mol%〜4.09×10-5
mol%の範囲で添加した500nmの厚さのn型Al
0.2 Ga0.8 As層をエピタキシャル成長させた後、冷
却して成長炉より半導体結晶を取り出した。なお、この
とき、キャリアガスとして用いた水素ガス流量は、45
SLMであり、Al0.2 Ga0.8 As層のエピタキシャ
ル成長速度は、およそ20nm/分であった。ここで、
1SLM(1 Standard Litter pe
rMinute)とは、標準状態(0℃、1気圧)にお
けるガス流量が毎分1リットルであるようなガス流量で
ある。
The present invention will be described in more detail based on the following examples, but the invention is not intended to be limited thereto. Comparative Example 1 Using a semi-insulating GaAs single crystal as a substrate, an n-type AlGaAs crystal was first produced by the following method by metal organic thermal decomposition method (MOCVD method). A GaAs single crystal having a clean surface and a substrate having a plane inclined by 0.4 ° from the (100) plane in the <0-11> direction was placed in an epitaxial growth furnace under a hydrogen gas and arsine mixed gas atmosphere. Heat cleaned. Then, the concentration of arsine in the atmosphere was adjusted to 0.83 mol% at 650 ° C., and 2.95 × 10 −3 mol of trimethylgallium was added to the atmosphere.
%, A GaAs layer having a thickness of 50 nm is epitaxially grown, and trimethylaluminum is added to 7.38%.
× 10 −4 mol% was added, and Al 0.2 having a thickness of 300 nm was added.
A Ga 0.8 As layer was epitaxially grown. Subsequently, disilane was added at 5.80 × 10 −7 mol% to 4.09 × 10 −5.
n-type Al with a thickness of 500 nm added in the range of mol%
After the 0.2 Ga 0.8 As layer was epitaxially grown, it was cooled and the semiconductor crystal was taken out from the growth furnace. At this time, the flow rate of hydrogen gas used as a carrier gas was 45
It was an SLM, and the epitaxial growth rate of the Al 0.2 Ga 0.8 As layer was about 20 nm / min. here,
1 SLM (1 Standard Litter pe)
r Minute) is a gas flow rate such that the gas flow rate in the standard state (0 ° C., 1 atmospheric pressure) is 1 liter / min.

【0041】取り出した結晶を劈開により約5ミリ角の
矩形に切り出し、その四隅にインジウムドットをつけ、
水素雰囲気下350℃で5分間アニールしてオーミック
電極を形成した後、Van Der Pauw法により
ホール測定を行い、電子濃度を求めた。なお、このとき
の測定に際してはAlGaAs固有のいわゆるDXセン
ターと呼ばれるドナー不純物自身に起因する深い欠陥準
位の影響を避けるために、液体窒素に浸積して冷却した
試料に白色光を約1分間照射した後、ホール測定を行っ
た。また、これとは別に作製した試料の2次イオン質量
分析(SIMS)を行い、n型Al0.2 Ga0.8 As層
中のSi原子の定量分析を行った。
The crystal thus taken out was cut into a rectangle of about 5 mm square by cleavage, and indium dots were attached to its four corners.
After annealing at 350 ° C. for 5 minutes in a hydrogen atmosphere to form an ohmic electrode, hole measurement was performed by the Van Der Pauw method to determine the electron concentration. In the measurement at this time, in order to avoid the influence of a deep defect level caused by a donor impurity itself, which is a so-called DX center peculiar to AlGaAs, white light is applied to the sample immersed in liquid nitrogen and cooled for about 1 minute. After irradiation, hole measurement was performed. A sample prepared separately from the above was subjected to secondary ion mass spectrometry (SIMS) to quantitatively analyze Si atoms in the n-type Al 0.2 Ga 0.8 As layer.

【0042】得られた電子濃度およびSi濃度とシリコ
ンドーピング量との関係を図3に示す。なお、横軸はシ
リコンドーピング量であるが、電子濃度が2×1018
cm 3 の時のドーピング量を2×1018/cm3 として
ジシラン流量を規格化した値とした。すなわち、[シリ
コンドーピング量]=2×1018/cm3 ×ジシラン流
量/(n=2×1018/cm3 のときのジシラン流量)
である。
The obtained electron concentration, Si concentration and silicon
The relationship with the doping amount is shown in FIG. The horizontal axis is
The electron concentration is 2 × 1018/
cm ThreeDoping amount is 2 × 1018/ CmThreeAs
The flow rate of disilane was standardized. That is, [Siri
Condoping amount] = 2 × 1018/ CmThree× Disilane flow
Amount / (n = 2 × 1018/ CmThreeFlow rate of disilane)
It is.

【0043】ジシランドーピング量が比較的小さく、電
子濃度が3×1018/cm3 以下の領域ではドーピング
量と電子濃度は比例しているが、さらにドーピング量を
増やすとSIMSによるSi濃度は引き続きドーピング
量に比例して増加するが、電子濃度は飽和し、およそ3
×1018/cm3 以上には増加しないことが判明した。
また、これを77Kにおけるフォトルミネッセンスによ
り観察したところ電子濃度の飽和した試料ではバンド端
発光強度が低下し、SiドナーとGa空孔の複合欠陥に
由来するとされる1.32eV帯のブロードな発光強度
が増加していることがわかった。
In a region where the disilane doping amount is relatively small and the electron concentration is 3 × 10 18 / cm 3 or less, the doping amount and the electron concentration are proportional. However, when the doping amount is further increased, the Si concentration by SIMS continues to be doped. Although it increases in proportion to the amount, the electron concentration saturates to about 3
It was found that the increase did not exceed 10 18 / cm 3 .
Also, when this was observed by photoluminescence at 77 K, the band edge emission intensity decreased in the sample with saturated electron concentration, and the broad emission intensity in the 1.32 eV band, which is considered to be derived from the composite defect of Si donor and Ga vacancy. Was found to be increasing.

【0044】なお、Al0.2 Ga0.8 As層において
は、式(1)から予想される最高電子濃度は、3.5×
1018/cm3 で、実験で得られた飽和値にほぼ一致す
るものであった。
In the Al 0.2 Ga 0.8 As layer, the maximum electron concentration expected from the equation (1) is 3.5 ×.
At 10 18 / cm 3 , it was almost in agreement with the saturation value obtained in the experiment.

【0045】実施例1 図4に示す構造の3−5族化合物半導体からなるヘテロ
接合結晶を作製した。結晶成長手順および条件について
は、In0.2 Ga0.8 As層のエピタキシャル成長に際
して、原料としてトリメチルインジウムを加え、またI
0.2 Ga0. 8 As層の成長温度を600℃とした以外
は比較例1のn型Al0.2 Ga0.8 Asの場合と同様で
ある。図4におけるn型Al0.2 Ga0.8 As層におけ
るシリコンドーピング量は、比較例1と同条件で3〜6
×1018/cm3 の範囲で変化させた。
Example 1 A heterojunction crystal made of a 3-5 group compound semiconductor having the structure shown in FIG. 4 was prepared. Regarding the crystal growth procedure and conditions, trimethylindium was added as a raw material during epitaxial growth of the In 0.2 Ga 0.8 As layer, and I
except that the growth temperature of n 0.2 Ga 0. 8 As layers and 600 ° C. is the same as in the n-type Al 0.2 Ga 0.8 As in Comparative Example 1. The silicon doping amount in the n-type Al 0.2 Ga 0.8 As layer in FIG. 4 is 3 to 6 under the same conditions as in Comparative Example 1.
It was changed within a range of × 10 18 / cm 3 .

【0046】得られた結晶は、上記n型Al0.2 Ga
0.8 As層と同様にしてホール測定を行い、シート電子
濃度を求めた。また、以下のようにして容量電圧特性計
測用の試料を作製した。エピタキシャル結晶試料の一部
を劈開により1/4程度に割って取りだし、全面にアル
ミニウム金属を約200nm真空蒸着した。次にフォト
リソグラフィーにより直径800μmの円形部分と該円
形部分から50μmの間隔を有するその他の部分とにア
ルミニウム金属を分離し、円形部分をショットキー電
極、他の部分を対抗電極とする疑似ショットキーダイオ
ードを作製した。このダイオードを用い、ショットキー
電極側に負電圧を印加する容量電圧法により電子濃度プ
ロファイルを求め、電子濃度が1×1015/cm3 まで
減少した時の電圧値をしきい値電圧(Vt)として求め
た。
The obtained crystal has the above-mentioned n-type Al 0.2 Ga.
The hole measurement was performed in the same manner as for the 0.8 As layer to determine the sheet electron density. Further, a sample for measuring the capacitance-voltage characteristic was prepared as follows. A part of the epitaxial crystal sample was taken out by splitting it by about 1/4, and aluminum metal was vacuum-deposited by about 200 nm on the entire surface. Next, aluminum metal is separated into a circular portion having a diameter of 800 μm and another portion having a distance of 50 μm from the circular portion by photolithography, and a pseudo Schottky diode having the circular portion as a Schottky electrode and the other portion as a counter electrode. Was produced. Using this diode, the electron concentration profile was obtained by the capacitance voltage method in which a negative voltage was applied to the Schottky electrode side, and the voltage value when the electron concentration decreased to 1 × 10 15 / cm 3 was determined as the threshold voltage (Vt). Sought as.

【0047】次に、以上のようにして製作したエピタキ
シャル結晶の理論的な電気特性を以下のようにして求め
た。すなわち、作製した構造に基づき、Shroedi
ngerの波動方程式とPoissonの式を自己無撞
着に解くことにより、同構造の電子分布を求めた。な
お、このときのGaAs表面準位は伝導帯下端から0.
9eVと仮定した。
Next, theoretical electrical characteristics of the epitaxial crystal manufactured as described above were obtained as follows. That is, based on the manufactured structure, Shroedi
The electron distribution of the same structure was obtained by solving Nger's wave equation and Poisson's equation in a self-consistent manner. The GaAs surface level at this time is 0.
It was assumed to be 9 eV.

【0048】計算の結果、ほぼ全ての電子がInGaA
s量子井戸中に存在していることがわかったので、電子
濃度を積分することによりシート電子濃度Nsを求め
た。次に表面準位を0.01eVずつ増加させ、その都
度シート電子濃度を求め、0.9eVの表面準位からの
増加分をΔVとし、ΔVとNsの相関を求め、Nsが1
10/cm2 にまで低下したときのΔV値を理論しきい
値電圧(Vt)と定義した。n−AlGaAsドーピン
グ層の活性ドナー濃度を、2〜6×1018/cm3 の範
囲で変化させた時の、ΔV=0におけるシート電子濃度
NsおよびVtを求めた。得られた結果を図5の実線で
示す。
As a result of calculation, almost all the electrons are InGaA.
Since it was found to exist in the s quantum well, the sheet electron concentration Ns was obtained by integrating the electron concentration. Next, the surface level is increased by 0.01 eV, the sheet electron concentration is calculated each time, and the increase from the surface level of 0.9 eV is ΔV, and the correlation between ΔV and Ns is calculated, and Ns is 1
The ΔV value when it was lowered to 0 10 / cm 2 was defined as the theoretical threshold voltage (Vt). The sheet electron concentrations Ns and Vt at ΔV = 0 were obtained when the active donor concentration of the n-AlGaAs doping layer was changed in the range of 2 to 6 × 10 18 / cm 3 . The results obtained are shown by the solid line in FIG.

【0049】ホール測定により得られたシート電子濃度
Ns値、および容量電圧法で得られたVt値を図5(黒
丸)に示す。n−Al0.2 Ga0.8 As結晶層の結晶成
長条件およびジシランドーピング量は、比較例1での厚
膜評価の際に用いたものと同一であり、n−AlGaA
sドーピング層濃度が厚膜での結果通り3×1018/c
3 付近で飽和するならば、実験的に得られるNs値お
よびVt値は図中点線値で示される一定値となるはずで
あるが、実験値は実際にはドーピング量に比例し、計算
値とほぼ一致していることがわかった。このことから、
InGaAs界面に接する薄膜n−AlGaAsドーピ
ング層においては、従来厚膜で観測された飽和濃度を大
幅に上回るドーピングが実現していることが明らかにな
った。
The sheet electron density Ns value obtained by the Hall measurement and the Vt value obtained by the capacitance voltage method are shown in FIG. 5 (black circles). The crystal growth conditions and the disilane doping amount of the n-Al 0.2 Ga 0.8 As crystal layer are the same as those used in the thick film evaluation in Comparative Example 1, and n-AlGaA
s Doping layer concentration is 3 × 10 18 / c as the result of thick film
If saturated around m 3 , the experimentally obtained Ns value and Vt value should be constant values shown by the dotted line values in the figure, but the experimental value is actually proportional to the doping amount and the calculated value. It turned out that it almost agrees with. From this,
In the thin film n-AlGaAs doping layer in contact with the InGaAs interface, it was revealed that the doping was significantly higher than the saturation concentration conventionally observed in the thick film.

【0050】実施例2 図6に示す構造の3ー5族化合物半導体からなるヘテロ
構造結晶を作製した。結晶成長手順および条件について
は実施例1と同様であるが、図6におけるn型Al0.2
Ga0.8 Asにおけるシリコンドーピング量は3×10
18/cm3 〜2.4×1019/cm3 の範囲で変化させ
た。得られた結晶は、実施例1と同様にしてホール測定
を行い、シート電子濃度(Ns)を求めた。また、実施
例1と同様にして容量電圧法によりしきい値電圧(V
t)を求めた。次に、作製した構造に基づき、実施例1
と同様にしてShroedingerの波動方程式とP
oissonの式を自己無撞着に解くことにより、シー
ト電子濃度(Ns)としきい値電圧(Vt)の理論値を
求めた。
Example 2 A heterostructure crystal made of a 3-5 group compound semiconductor having a structure shown in FIG. 6 was produced. The crystal growth procedure and conditions are the same as in Example 1, except that n-type Al 0.2 in FIG.
The amount of silicon doping in Ga 0.8 As is 3 × 10.
It was changed in the range of 18 / cm 3 to 2.4 × 10 19 / cm 3 . The obtained crystal was subjected to hole measurement in the same manner as in Example 1 to determine the sheet electron density (Ns). In addition, the threshold voltage (V
t) was determined. Next, based on the manufactured structure, Example 1
And Shroedinger's wave equation and P
The theoretical values of the sheet electron concentration (Ns) and the threshold voltage (Vt) were obtained by solving the Oisson's equation in a self-consistent manner.

【0051】ホール測定により得られたシート電子濃度
Ns値、および容量電圧法で得られたVt値を図7(黒
丸)に示す。また計算により求めたNs値およびVt値
を実線で示す。n型Al0 .2Ga0.8 Asにおけるシリ
コンドーピング条件は比較例での厚膜評価の際に用いた
ものと同じであり、n型Al0.2 Ga0.8 Asにおける
シリコンドーピング濃度が比較例での厚膜での結果通
り、3×1018/cm3付近で飽和するならば、実験的
に得られるNs値およびVt値は図中点線で示される一
定値となるはずであるが、実験値は実際にはドーピング
量の増加とともにほぼ計算値と一致して増加しているこ
とがわかった。このことから、InGaAs界面に近接
する薄膜n−AlGaAsドーピング層においては、従
来厚膜で観測された飽和濃度を大幅に上回るドーピング
が実現していることが明らかになった。
The sheet electron density Ns value obtained by the Hall measurement and the Vt value obtained by the capacitance voltage method are shown in FIG. 7 (black circles). The Ns value and Vt value obtained by calculation are shown by solid lines. silicon doping conditions in the n-type Al 0 .2 Ga 0.8 As is the same as that used in the thick film evaluation in Comparative Example, thick film of the silicon doping concentration in the n-type Al 0.2 Ga 0.8 As is the comparative example As shown in the result of 1., if saturated around 3 × 10 18 / cm 3 , the experimentally obtained Ns value and Vt value should be constant values shown by the dotted line in the figure, but the experimental value is actually Was found to increase with the increase of the doping amount, almost in agreement with the calculated value. From this, it was clarified that in the thin film n-AlGaAs doping layer close to the InGaAs interface, doping significantly exceeding the saturation concentration conventionally observed in the thick film was realized.

【0052】実施例3 図8に示す構造の3ー5族化合物半導体からなるヘテロ
構造結晶を作製した。結晶成長手順および条件について
は実施例1および2と同様であるが、結晶層構造は、G
aAsとIn0.2 Ga0.8 Asで構成されている。基板
側GaAs層のシリコンドーピング濃度は,3×1018
/cm3 で一定とし、12nmのIn 0.2 Ga0.8 As
層はノンドープ(試料B)またはシリコンドーピング量
を3×1019/cm3 (試料C)または6×1019/c
3 (試料D)とし、その上部に成長した10nmのn
型GaAs層は、ノンドープ(試料B)またはシリコン
ドーピング濃度を3×1019/cm3 (試料C)または
6×1019/cm3 (試料D)とした。
Example 3 A heterostructure composed of a 3-5 group compound semiconductor having the structure shown in FIG.
Structural crystals were prepared. Crystal growth procedure and conditions
Is the same as in Examples 1 and 2, but the crystal layer structure is G
aAs and In0.2Ga0.8It is composed of As. substrate
The silicon doping concentration of the side GaAs layer is 3 × 1018
/ CmThreeAt a constant value of 12 nm In 0.2Ga0.8As
Layer is undoped (Sample B) or silicon doping amount
To 3 × 1019/ CmThree(Sample C) or 6 × 1019/ C
mThree(Sample D), 10 nm n grown on top
Type GaAs layer is undoped (Sample B) or silicon
Doping concentration 3 × 1019/ CmThree(Sample C) or
6 × 1019/ CmThree(Sample D).

【0053】次に、作製した結晶に金属電極を取り付
け、コンタクト抵抗を計測した。すなわち、試料結晶表
面に電極間距離が5、10、15、20、25、30μ
mの、150μm×100μmの矩形金属電極群をフォ
トリソグラフィおよび真空蒸着法により形成し、各電極
間に1mA流した時の電流電圧測定値からTLM(Tr
ansmission Line Method)法に
より、コンタクト抵抗値を求めた。なお、電極群と、電
極間隔が5〜30μmで規定された部分以外はメサエッ
チングにより半絶縁性の基板部分まで除去してある。金
属電極は、Al(400nm)、Ti(50nm)/A
u(300nm)、およびAuGe(600nm)/N
i(200nm)/Au(300nm)の3種類とし
た。
Next, a metal electrode was attached to the produced crystal and the contact resistance was measured. That is, the distance between the electrodes on the sample crystal surface is 5, 10, 15, 20, 25, 30 μ.
A rectangular metal electrode group of 150 μm × 100 μm of m was formed by photolithography and vacuum deposition method, and TLM (Tr
The contact resistance value was determined by the ansmission Line Method) method. In addition, the semi-insulating substrate portion is removed by mesa etching except for the electrode group and the portion where the electrode interval is defined to be 5 to 30 μm. Metal electrodes are Al (400 nm), Ti (50 nm) / A
u (300 nm), and AuGe (600 nm) / N
There are three types of i (200 nm) / Au (300 nm).

【0054】また、参照試料(試料A)として、5×1
18/cm3 にシリコンドープした厚さ500nmのn
−GaAs結晶を用意し、同様にして金属電極を形成
し、コンタクト抵抗の計測を行った。なお、測定は電極
形成後、直ちに行う場合といったん水素雰囲気下380
℃で90秒熱処理したものについて行う場合の2通りに
ついて行った。コンタクト抵抗の計測値(単位は×10
-5cm2 )をそれぞれ表1に示す。
As a reference sample (Sample A), 5 × 1
N doped with silicon to a thickness of 0 18 / cm 3 and having a thickness of 500 nm
-A GaAs crystal was prepared, a metal electrode was formed in the same manner, and the contact resistance was measured. In addition, the measurement is performed immediately after forming the electrode and once in a hydrogen atmosphere at 380
The heat treatment was performed at 90 ° C. for 90 seconds. Contact resistance measurement value (unit is × 10)
-5 cm 2 ) is shown in Table 1.

【0055】[0055]

【表1】 [Table 1]

【0056】n−GaAsに対するオーミック電極は通
常、熱処理したAuGe/Ni/Au電極が多用されて
いる。GaAsにおいてはシリコンドーピングを行った
場合、5〜6×1019/cm3 付近で濃度飽和すること
が一般に知られている。この飽和値に近いシリコン濃度
を有する試料(A)においては、表1に示すように各種
金属電極をつけた場合、半導体電極界面は高抵抗で通電
不能であるか、コンタクト抵抗が高い結果となっている
が、熱処理を行うことによりAuGe/Ni/Au電極
でのコンタクト抵抗は3.8×10ー5Ωcm2 と良好な
値が得られている。
As the ohmic electrode for n-GaAs, a heat-treated AuGe / Ni / Au electrode is often used. It is generally known that in GaAs, when silicon is doped, the concentration is saturated in the vicinity of 5 to 6 × 10 19 / cm 3 . In the sample (A) having a silicon concentration close to this saturation value, when various metal electrodes are attached as shown in Table 1, the semiconductor electrode interface has a high resistance and cannot be energized, or the contact resistance is high. However, the contact resistance at the AuGe / Ni / Au electrode is 3.8 × 10 −5 Ωcm 2, which is a good value after the heat treatment.

【0057】表1に示す結果から、InGaAsとヘテ
ロ接合され、高濃度にドープされた(>1×1019/c
3 )GaAs層構造を有する試料(B、C、D)にお
いてはTi/Au、およびAuGe/Ni/Auを用い
た場合、熱処理を行うことなく、熱処理したAuGe/
Ni/Auを用いた参照用試料Aと同等のコンタクト抵
抗が得られることがわかった。
From the results shown in Table 1, a heterojunction with InGaAs and a high concentration (> 1 × 10 19 / c) were obtained.
In the samples (B, C, D) having a m 3 ) GaAs layer structure, when Ti / Au and AuGe / Ni / Au were used, heat treatment was performed without performing heat treatment.
It was found that a contact resistance equivalent to that of the reference sample A using Ni / Au was obtained.

【0058】GaAsにおいては高密度の表面準位が存
在するため、金属とGaAs界面には電極として用いる
金属の種類によらず、半導体側に生成する空乏層による
界面ショットキー障壁が生じることが一般に知られてい
る。そこでオーミック電極を形成するためには高濃度に
ドープして界面空乏層を薄くし、トンネル効果により電
流を流れやすくして実効的にオーミック電極とすること
が行われている。通常、GaAsにおいてはおよそ2×
1019/cm3 以上にドープすることでオーミック化が
可能であるとされているが、熱処理したAu Ge/N
i/Au系においては熱処理工程において生じるGeの
拡散によりそのような高濃度ドープが界面付近で行わ
れ、オーミック電極となると考えられている。
Since GaAs has a high-density surface state, an interface Schottky barrier is generally generated at the interface between the metal and the GaAs by the depletion layer generated on the semiconductor side regardless of the kind of metal used as the electrode. Are known. Therefore, in order to form an ohmic electrode, it has been practiced to dope the interface depletion layer at a high concentration to make the interface depletion layer thin, and to make a current flow easily by a tunnel effect to effectively form an ohmic electrode. Usually about 2 × in GaAs
It is said that ohmic conversion can be achieved by doping at a concentration of 10 19 / cm 3 or more, but heat-treated Au Ge / N
In the i / Au system, it is considered that such high-concentration doping is performed near the interface due to the diffusion of Ge that occurs in the heat treatment step and becomes an ohmic electrode.

【0059】試料B、C、Dにおいては何等熱処理を加
えない金属電極においても熱処理されたAuGe/Ni
/Au電極を用いた参照試料と同等のコンタクト抵抗が
実現していることから、エピタキシャル工程において、
図8に示す構造によりオーミック化を可能とする高いシ
リコンドーピングが実現されているものと考えられる。
In samples B, C and D, AuGe / Ni heat-treated even in the metal electrode without any heat treatment.
Since a contact resistance equivalent to that of the reference sample using the / Au electrode is realized,
It is considered that the structure shown in FIG. 8 realizes high silicon doping that enables ohmic conversion.

【0060】[0060]

【発明の効果】本発明によれば、従来知られてきた濃度
以上の高濃度不純物ドーピングが可能であり、高濃度ド
ープ層を有するヘテロ接合デバイスの高性能化、または
オーミックコンタクト層への利用、トンネル接合を利用
するデバイスへの利用等、従来、高濃度ドーピングが障
害となっていた半導体の各種デバイスへの広範な利用が
可能になり、その工業的な意義はきわめて大きい。
According to the present invention, it is possible to dope high-concentration impurities higher than the conventionally known concentration, and improve the performance of a heterojunction device having a high-concentration doped layer, or use it for an ohmic contact layer, It becomes possible to widely use semiconductors for various devices, which have been conventionally hindered by high-concentration doping, such as use in devices utilizing tunnel junctions, and its industrial significance is extremely large.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体の構造を示す断面図。FIG. 1 is a cross-sectional view showing a structure of a semiconductor of the present invention.

【図2】本発明の半導体の構造を示す断面図。FIG. 2 is a sectional view showing a structure of a semiconductor of the present invention.

【図3】比較例1において得られた電子濃度およびSi
原子濃度とシリコンドーピング量との関係を示す図。
3 is an electron concentration and Si obtained in Comparative Example 1. FIG.
The figure which shows the relationship between atomic concentration and silicon doping amount.

【図4】実施例1で用いたヘテロ接合結晶の断面図。FIG. 4 is a cross-sectional view of the heterojunction crystal used in Example 1.

【図5】図4の構造を有するヘテロ接合結晶におけるシ
ートキャリア濃度とシリコンドーピング量との関係を示
す図(ただし、実線は計算値を示し、点線は厚膜n−A
lGaAs結晶におけるものと同様の電子濃度飽和を仮
定した場合のVt、およびNsの予想値を示し、黒丸は
実験値を示す。)。
5 is a diagram showing the relationship between the sheet carrier concentration and the silicon doping amount in the heterojunction crystal having the structure of FIG. 4 (where the solid line indicates the calculated value and the dotted line indicates the thick film nA).
The expected values of Vt and Ns under the assumption of electron concentration saturation similar to those in the 1GaAs crystal are shown, and the black circles show experimental values. ).

【図6】実施例2で用いたヘテロ接合結晶の断面図。6 is a cross-sectional view of the heterojunction crystal used in Example 2. FIG.

【図7】図6の構造を有するヘテロ接合結晶におけるシ
ートキャリア濃度(Ns)・しきい値電圧(Vt)とシ
リコンドーピング量との関係を示す図(ただし、実線は
計算値を示し、点線は厚膜nーAlGaAs結晶におけ
るものと同様の電子濃度飽和を仮定した場合のVtおよ
びNsの計算値を示し、黒丸は実験値を示す。)
7 is a diagram showing the relationship between the sheet carrier concentration (Ns) / threshold voltage (Vt) and the silicon doping amount in the heterojunction crystal having the structure of FIG. 6 (where the solid line indicates the calculated value and the dotted line indicates the (Shown are calculated values of Vt and Ns under the assumption of electron concentration saturation similar to that in the thick film n-AlGaAs crystal, and black circles show experimental values.)

【図8】実施例3で用いたヘテロ接合結晶の断面図。FIG. 8 is a cross-sectional view of a heterojunction crystal used in Example 3.

【符号の説明】[Explanation of symbols]

1・・・n型半導体層 2・・・真空準位からフェルミ準位までのエネルギーの
値が、n型半導体1における真空準位から伝導帯下端ま
でのエネルギーの値よりも大きな値である半導体層 2’・・・真空準位から伝導帯下端までのエネルギーの
値が、n型半導体1における真空準位から伝導帯下端ま
でのエネルギーの値よりも大きな値である半導体層 3・・・p型半導体層 4・・・真空準位からフェルミ準位までのエネルギーの
値が、p型半導体3における真空準位から伝導帯下端ま
でのエネルギーの値よりも小さな値である半導体層 5・・・基板 6・・・ドープしていないGaAs層(厚さ300n
m) 7・・・本発明における半導体層2または半導体層2’
に相当する、ドープしていないAl0.2 Ga0.8 As層
(厚さ500nm) 8・・・本発明における半導体層1に相当する、ドープ
したAl0.2 Ga0.8 As層(厚さ6nm、シリコンド
ーピング量は3×1018/cm3 ) 9・・・ドープしていないAl0.2 Ga0.8 As層(厚
さ2nm) 10・・・本発明における半導体層2または半導体層
2’に相当する、ドープしていないIn0.2 Ga0.8
s層(厚さ15nm) 11・・・本発明における半導体層1に相当する、ドー
プしたAl0.2Ga0.8 As層(厚さ6nm、シリコン
ドーピング量は3〜5×1018/cm3) 12・・・ドープしていないAl0.2 Ga0.8 As層
(厚さ28nm) 13・・・ドープしていないGaAs層(厚さ5nm) 14・・・基板 15・・・ドープしていないGaAs層(厚さ300n
m) 16・・・本発明における半導体層2または半導体層2
‘に相当する、ドープしていないAl0.2 Ga0.8 As
層(厚さ500nm) 17・・・本発明における半導体層1に相当するドープ
したAl0.2 Ga0.8 As層(厚さ5nm、シリコンド
ーピング量は3×1018/cm3 ) 18・・・ドープしていないAl0.2 Ga0.8 As層
(厚さ2nm) 19・・・本発明における半導体層2または半導体層
2’に相当する、ドープしていないIn0.2 Ga0.8
s層(厚さ15nm) 20・・・ドープしていないAl0.2 Ga0.8 As層
(厚さ2nm) 21・・・本発明における半導体層1に相当するドープ
したAl0.2 Ga0.8 As層(厚さ5nm、シリコンド
ーピング量は3×1018/cm3 〜2.4×1019/c
3 ) 22・・・ドープしていないAl0.2 Ga0.8 As層
(厚さ15nm) 23・・・ドープしていないGaAs層(厚さ5nm) 24・・・基板 25・・・ドープしたGaAs層(厚さ300nm、シ
リコンドーピング量は5×1018/cm3 ) 26・・・本発明における半導体層2または半導体層
2’に相当する、In0.2 Ga0.8 As層(厚さ15n
m、ノンドープまたはシリコンドーピング量3×1019
/cm3 〜6×1019/cm3 ) 27・・・本発明における半導体層1に相当するドープ
したGaAs層(厚さ10nm、シリコンドーピング量
は3×1019/cm3 〜6×1019/cm3
1 ... n-type semiconductor layer 2 ... semiconductor in which the energy value from the vacuum level to the Fermi level is larger than the energy value from the vacuum level to the bottom of the conduction band in the n-type semiconductor 1. Layer 2 '... Semiconductor layer 3 ... p in which the energy value from the vacuum level to the lower end of the conduction band is larger than the energy value from the vacuum level in the n-type semiconductor 1 to the lower end of the conduction band -Type semiconductor layer 4 ... A semiconductor layer in which the energy value from the vacuum level to the Fermi level is smaller than the energy value from the vacuum level in the p-type semiconductor 3 to the lower end of the conduction band 5. Substrate 6 ... undoped GaAs layer (thickness 300n
m) 7 ... Semiconductor layer 2 or semiconductor layer 2'in the present invention
Undoped Al 0.2 Ga 0.8 As layer (thickness: 500 nm) 8 ... corresponding to the semiconductor layer 1 of the present invention, a doped Al 0.2 Ga 0.8 As layer (thickness: 6 nm, silicon doping amount: 3 × 10 18 / cm 3 ) 9: undoped Al 0.2 Ga 0.8 As layer (thickness: 2 nm) 10: undoped, which corresponds to the semiconductor layer 2 or semiconductor layer 2 ′ of the present invention In 0.2 Ga 0.8 A
s layer (thickness 15 nm) 11 ... Doped Al 0.2 Ga 0.8 As layer (thickness 6 nm, silicon doping amount is 3 to 5 × 10 18 / cm 3 ) corresponding to the semiconductor layer 1 in the present invention 12. ..Undoped Al 0.2 Ga 0.8 As layer (thickness 28 nm) 13 ... Undoped GaAs layer (thickness 5 nm) 14 ... Substrate 15 ... Undoped GaAs layer (thickness 300n
m) 16 ... Semiconductor layer 2 or semiconductor layer 2 in the present invention
'Corresponding to undoped Al 0.2 Ga 0.8 As
Layer (thickness 500 nm) 17 ... Doped Al 0.2 Ga 0.8 As layer (thickness 5 nm, silicon doping amount is 3 × 10 18 / cm 3 ) 18 ... Doped corresponding to the semiconductor layer 1 in the present invention Undoped Al 0.2 Ga 0.8 As layer (thickness 2 nm) 19 ... Undoped In 0.2 Ga 0.8 A corresponding to the semiconductor layer 2 or the semiconductor layer 2 ′ in the present invention.
s layer (thickness 15 nm) 20 ... undoped Al 0.2 Ga 0.8 As layer (thickness 2 nm) 21 ... doped Al 0.2 Ga 0.8 As layer (thickness corresponding to the semiconductor layer 1 in the present invention 5 nm, silicon doping amount is 3 × 10 18 / cm 3 to 2.4 × 10 19 / c
m 3 ) 22 ... Undoped Al 0.2 Ga 0.8 As layer (thickness 15 nm) 23 ... Undoped GaAs layer (thickness 5 nm) 24 ... Substrate 25 ... Doped GaAs layer (Thickness: 300 nm, silicon doping amount: 5 × 10 18 / cm 3 ) 26 ... In 0.2 Ga 0.8 As layer (thickness: 15 n, corresponding to the semiconductor layer 2 or the semiconductor layer 2 ′ in the present invention)
m, undoped or silicon doping amount 3 × 10 19
/ Cm 3 to 6 × 10 19 / cm 3 ) 27 ... Doped GaAs layer (thickness 10 nm, silicon doping amount is 3 × 10 19 / cm 3 to 6 × 10 19 ) corresponding to the semiconductor layer 1 in the present invention. / Cm 3 )

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】ドナー不純物を添加したn型半導体層1を
有する半導体において、真空準位からフェルミ準位まで
のエネルギーの値が、該n型半導体1における真空準位
から伝導帯下端までのエネルギーの値よりも大きな値で
ある半導体層2と接続されている接合を有しており、そ
の接合界面に接する該n型半導体層1内に生じる空乏層
厚さの範囲内におけるドナー不純物濃度(Nd )が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC は該n型半導体1の価電子帯上端から伝
導帯下端までのエネルギー値(単位:eV)、EFSは該
n型半導体1の価電子帯上端から電荷中性準位までのエ
ネルギー値(単位:eV)、NC は該n型半導体1の伝
導帯の有効状態密度(単位:cm-3)を表す。) 以上であることを特徴とする半導体。
1. In a semiconductor having an n-type semiconductor layer 1 doped with a donor impurity, the energy value from the vacuum level to the Fermi level is the energy from the vacuum level to the bottom of the conduction band in the n-type semiconductor 1. Has a junction connected to the semiconductor layer 2 having a value larger than the value of n, and the donor impurity concentration (N is within the range of the depletion layer thickness generated in the n-type semiconductor layer 1 in contact with the junction interface). d ) is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (where E C is the energy value from the top of the valence band of the n-type semiconductor 1 to the bottom of the conduction band (unit: eV), E FS is the charge neutral level from the top of the valence band of the n-type semiconductor 1) Up to the energy value (unit: eV), N C represents the effective density of states (unit: cm −3 ) of the conduction band of the n-type semiconductor 1) or more.
【請求項2】ドナー不純物を添加したn型半導体層1を
有する半導体の製造方法において、ドナー不純物を添加
したn型半導体層1に、真空準位からフェルミ準位まで
のエネルギーの値が、該n型半導体1における真空準位
から伝導帯下端までのエネルギーの値よりも大きな値で
ある半導体層2を接合させ、その接合界面に接する該n
型半導体層1内に生じる空乏層厚さの範囲内に、ドナー
不純物濃度(Nd )が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC 、EFS、NC は、請求項1における定義
と同じである。) 以上になるようにドナー不純物をドープすることを特徴
とする請求項1記載の半導体の製造方法。
2. A method for manufacturing a semiconductor having an n-type semiconductor layer 1 doped with a donor impurity, wherein the n-type semiconductor layer 1 doped with a donor impurity has an energy value from a vacuum level to a Fermi level of The semiconductor layer 2 having a value larger than the value of energy from the vacuum level to the lower end of the conduction band in the n-type semiconductor 1 is bonded to the n-type semiconductor 1 and the n-type semiconductor 1 is in contact with the bonding interface.
Within the range of the depletion layer thickness generated in the type semiconductor layer 1, the donor impurity concentration (N d ) is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (however, E C , E FS and N C are the same as defined in claim 1.) The method for producing a semiconductor according to claim 1, wherein the donor impurity is doped as described above.
【請求項3】ドナー不純物を添加したn型半導体層1を
有する半導体において、真空準位から伝導帯下端までの
エネルギーの値が、該n型半導体1における真空準位か
ら伝導帯下端までのエネルギーの値よりも大きな値であ
る半導体層2’と接続されているヘテロ接合を有してお
り、その接合界面に接する該n型半導体層1内に生じる
空乏層厚さの範囲内におけるドナー不純物濃度(Nd
が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC は該n型半導体1の価電子帯上端から伝
導帯下端までのエネルギー値(単位:eV)、EFSは該
n型半導体1の価電子帯上端から電荷中性準位までのエ
ネルギー値(単位:eV)、NC は該n型半導体1の伝
導帯の有効状態密度(単位:cm-3)を表す。) 以上であることを特徴とする半導体。
3. In a semiconductor having an n-type semiconductor layer 1 to which a donor impurity is added, the energy value from the vacuum level to the bottom of the conduction band is the energy from the vacuum level to the bottom of the conduction band in the n-type semiconductor 1. Has a heterojunction connected to the semiconductor layer 2 ′ having a value larger than the value of, and the donor impurity concentration within the range of the depletion layer thickness generated in the n-type semiconductor layer 1 in contact with the junction interface. (N d )
Is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (where E C is the energy value from the top of the valence band of the n-type semiconductor 1 to the bottom of the conduction band (unit: eV), E FS is the charge neutral level from the top of the valence band of the n-type semiconductor 1) Up to the energy value (unit: eV), N C represents the effective density of states (unit: cm −3 ) of the conduction band of the n-type semiconductor 1) or more.
【請求項4】ドナー不純物を添加したn型半導体層1を
有する半導体の製造方法において、ドナー不純物を添加
したn型半導体層1に、真空準位から伝導帯下端までの
エネルギーの値が、該n型半導体1における真空準位か
ら伝導帯下端までのエネルギーの値よりも大きな値であ
る半導体層2’をヘテロ接合させ、その接合界面に接す
る該n型半導体層1内に生じる空乏層厚さの範囲内に、
ドナー不純物濃度(Nd )が、 2.7×103 exp{−5.5(EC −EFS)}×N
C (ただし、EC 、EFS、NC は、請求項3における定義
と同じである。) 以上になるようにドナー不純物をドープすることを特徴
とする請求項3記載の半導体の製造方法。
4. A method of manufacturing a semiconductor having an n-type semiconductor layer 1 doped with a donor impurity, wherein the n-type semiconductor layer 1 doped with a donor impurity has a value of energy from a vacuum level to a conduction band lower end. A semiconductor layer 2 ′ having a value larger than the value of energy from the vacuum level to the bottom of the conduction band in the n-type semiconductor 1 is heterojunctioned, and the thickness of the depletion layer generated in the n-type semiconductor layer 1 in contact with the junction interface. Within the range of
The donor impurity concentration (N d ) is 2.7 × 10 3 exp {−5.5 (E C −E FS )} × N
C (however, E C , E FS , and N C are the same as defined in claim 3). The method for producing a semiconductor according to claim 3, wherein the donor impurity is doped as described above.
【請求項5】アクセプター不純物を添加したp型半導体
層3を有する半導体において、真空準位からフェルミ準
位までのエネルギーの値が、該p型半導体3における真
空準位から伝導帯下端までのエネルギーの値よりも小さ
な値である半導体層4と接続されている接合を有してお
り、その接合界面に接する該p型半導体3内に生じる空
乏層厚さの範囲内におけるアクセプター不純物濃度(N
a )が、 4. 0×103 exp{−6. 1(EFS−EV )}×N
V (ただし、EFSは該p型半導体3の価電子帯上端から電
荷中性準位までのエネルギー値(単位:eV)、EV
価電子帯上端部のエネルギー値(単位:eV)、NV
該p型半導体3の価電子帯の有効状態密度(単位:cm
-3)を表す。) 以上であることを特徴とする半導体。
5. In a semiconductor having a p-type semiconductor layer 3 added with an acceptor impurity, the energy value from the vacuum level to the Fermi level is the energy from the vacuum level in the p-type semiconductor 3 to the bottom of the conduction band. Has a junction connected to the semiconductor layer 4 having a value smaller than the value of n, and the acceptor impurity concentration (N) within the range of the depletion layer thickness generated in the p-type semiconductor 3 in contact with the junction interface.
a) is, 4. 0 × 10 3 exp { -6. 1 (E FS -E V)} × N
V (where E FS is the energy value from the upper end of the valence band of the p-type semiconductor 3 to the charge neutral level (unit: eV), E V is the energy value of the upper end of the valence band (unit: eV), N V is the effective state density (unit: cm) of the valence band of the p-type semiconductor 3.
-3 ). ) A semiconductor characterized by the above.
【請求項6】アクセプター不純物を添加したp型半導体
層3を有する半導体の製造方法において、アクセプター
不純物を添加したp型半導体層3に、真空準位からフェ
ルミ準位までのエネルギーの値が、該p型半導体3にお
ける真空準位から伝導帯下端までのエネルギーの値より
も小さな値である半導体層4を接合させ、その接合界面
に接する該p型半導体3内に生じる空乏層厚さの範囲内
に、アクセプター不純物濃度(Na )が、 4. 0×103 exp{−6. 1(EFS−EV )}×N
V (ただし、EFS、EV 、NV は、請求項5における定義
と同じである。) 以上になるようにアクセプター不純物をドープすること
を特徴とする請求項5記載の半導体の製造方法。
6. A method of manufacturing a semiconductor having a p-type semiconductor layer 3 doped with an acceptor impurity, wherein the p-type semiconductor layer 3 doped with an acceptor impurity has an energy value from a vacuum level to a Fermi level of Within the range of the thickness of the depletion layer generated in the p-type semiconductor 3 which is in contact with the junction interface, the semiconductor layer 4 having a value smaller than the energy value from the vacuum level in the p-type semiconductor 3 to the lower end of the conduction band is joined. In addition, the acceptor impurity concentration (N a ) is 4.0 × 10 3 exp {−6.1 (E FS −E V )} × N
V (however, E FS , E V and N V are the same as defined in claim 5.) The method for producing a semiconductor according to claim 5, wherein the acceptor impurities are doped as described above.
【請求項7】不純物をドープするときの雰囲気の温度が
550℃以上であることを特徴とする請求項2、4また
は6記載の半導体の製造方法。
7. The method for producing a semiconductor according to claim 2, wherein the temperature of the atmosphere when doping the impurities is 550 ° C. or higher.
【請求項8】半導体が3−5族化合物半導体であること
を特徴とする請求項1、3または5記載の半導体。
8. The semiconductor according to claim 1, 3 or 5, wherein the semiconductor is a 3-5 group compound semiconductor.
【請求項9】半導体が3−5族化合物半導体であること
を特徴とする請求項2、4または6記載の半導体の製造
方法。
9. The method for producing a semiconductor according to claim 2, 4 or 6, wherein the semiconductor is a Group 3-5 compound semiconductor.
【請求項10】半導体層1がAlx Ga(1-x) As(0
≦x≦1)であり、半導体層2がIny Ga(1-y) As
(0≦y≦1)であることを特徴とする請求項1記載の
半導体。
10. The semiconductor layer 1 comprises Al x Ga.sub. (1-x) As (0
≦ x ≦ 1), and the semiconductor layer 2 is made of In y Ga (1-y) As.
The semiconductor according to claim 1, wherein (0 ≦ y ≦ 1).
【請求項11】半導体層1がAlx Ga(1-x) As(0
≦x≦1)であり、半導体層2’がIny Ga(1-y)
s(0≦y≦1)であることを特徴とする請求項3記載
の半導体。
11. The semiconductor layer 1 comprises Al x Ga.sub. (1-x) As (0
≦ x ≦ 1), and the semiconductor layer 2 ′ is made of In y Ga (1-y) A.
The semiconductor according to claim 3, wherein s (0 ≦ y ≦ 1).
【請求項12】半導体層3がAlx Ga(1-x) As(0
≦x≦1)であり、半導体層4がIny Ga(1-y) As
(0≦y≦1)であることを特徴とする請求項5記載の
半導体。
12. The semiconductor layer 3 comprises Al x Ga.sub. (1-x) As (0
≦ x ≦ 1), and the semiconductor layer 4 is made of In y Ga (1-y) As.
The semiconductor according to claim 5, wherein (0 ≦ y ≦ 1).
【請求項13】半導体層1がAlx Ga(1-x) As(0
≦x≦1)であり、半導体層2がIny Ga(1-y) As
(0≦y≦1)であることを特徴とする請求項2記載の
半導体の製造方法。
13. The semiconductor layer 1 comprises Al x Ga.sub. (1-x) As (0
≦ x ≦ 1), and the semiconductor layer 2 is made of In y Ga (1-y) As.
3. The method of manufacturing a semiconductor according to claim 2, wherein (0 ≦ y ≦ 1).
【請求項14】半導体層1がAlx Ga(1-x) As(0
≦x≦1)であり、半導体層2’がIny Ga(1-y)
s(0≦y≦1)であることを特徴とする請求項4記載
の半導体の製造方法。
14. The semiconductor layer 1 comprises Al x Ga.sub. (1-x) As (0
≦ x ≦ 1), and the semiconductor layer 2 ′ is made of In y Ga (1-y) A.
5. The method for manufacturing a semiconductor according to claim 4, wherein s (0 ≦ y ≦ 1).
【請求項15】半導体層3がAlx Ga(1-x) As(0
≦x≦1)であり、半導体層4がIny Ga(1-y) As
(0≦y≦1)であることを特徴とする請求項6記載の
半導体の製造方法。
15. The semiconductor layer 3 comprises Al x Ga.sub. (1-x) As (0
≦ x ≦ 1), and the semiconductor layer 4 is made of In y Ga (1-y) As.
7. The semiconductor manufacturing method according to claim 6, wherein (0 ≦ y ≦ 1).
JP4352397A 1996-02-29 1997-02-27 Heavily doped semiconductor and its manufacture Pending JPH09293854A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4352397A JPH09293854A (en) 1996-02-29 1997-02-27 Heavily doped semiconductor and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4372596 1996-02-29
JP8-43725 1996-02-29
JP4352397A JPH09293854A (en) 1996-02-29 1997-02-27 Heavily doped semiconductor and its manufacture

Publications (1)

Publication Number Publication Date
JPH09293854A true JPH09293854A (en) 1997-11-11

Family

ID=26383308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4352397A Pending JPH09293854A (en) 1996-02-29 1997-02-27 Heavily doped semiconductor and its manufacture

Country Status (1)

Country Link
JP (1) JPH09293854A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010116701A1 (en) * 2009-04-07 2010-10-14 住友化学株式会社 Method for producing semiconductor substrate and semiconductor substrate
WO2010116700A1 (en) * 2009-04-07 2010-10-14 住友化学株式会社 Semiconductor substrate, manufacturing method therefor, and electronic device
JP2015233089A (en) * 2014-06-10 2015-12-24 株式会社サイオクス Epitaxial wafer for compound semiconductor element and compound semiconductor element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010116701A1 (en) * 2009-04-07 2010-10-14 住友化学株式会社 Method for producing semiconductor substrate and semiconductor substrate
WO2010116700A1 (en) * 2009-04-07 2010-10-14 住友化学株式会社 Semiconductor substrate, manufacturing method therefor, and electronic device
JP2010263198A (en) * 2009-04-07 2010-11-18 Sumitomo Chemical Co Ltd Method for producing semiconductor substrate and semiconductor substrate
US8987782B2 (en) 2009-04-07 2015-03-24 Sumitomo Chemical Company, Limited Semiconductor structure for forming a combination of different types of devices
JP2015233089A (en) * 2014-06-10 2015-12-24 株式会社サイオクス Epitaxial wafer for compound semiconductor element and compound semiconductor element

Similar Documents

Publication Publication Date Title
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP3160914B2 (en) Gallium nitride based compound semiconductor laser diode
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
JP5150802B2 (en) Low doped layers for nitride based semiconductor devices
US20110037101A1 (en) Semiconductor device
WO2012101856A1 (en) Method for manufacturing nitride semiconductor element
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US5952672A (en) Semiconductor device and method for fabricating the same
JP3478005B2 (en) Method for etching nitride-based compound semiconductor and method for manufacturing semiconductor device
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JPH0766366A (en) Semiconductor multilayered structure and semiconductor device using same
US6841435B2 (en) Method for fabricating a GaInP epitaxial stacking structure
EP0405832A1 (en) Doping procedures for semiconductor devices
US11588096B2 (en) Method to achieve active p-type layer/layers in III-nitrtde epitaxial or device structures having buried p-type layers
JPH05259077A (en) Semiconductor device and manufacture thereof
JPH09293854A (en) Heavily doped semiconductor and its manufacture
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
KR100519896B1 (en) High-concentration doped semiconductor and method of fabricating the same
US20120248577A1 (en) Controlled Doping in III-V Materials
US6744078B2 (en) Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers
JP2004047847A (en) Manufacturing method for boron phosphate layer, and boron phosphate semiconductor device
JP2005203721A (en) Semiconductor device
Montes Electronic Devices Based on Ultra-Wide Bandgap A1N and β-Ga 2 O 3: Device Fabrication, Radiation Effects, and Defect Characterization
JP2004031652A (en) Hetero junction type field effect transistor
JP2000323493A (en) Wafer for semiconductor devices