JP2006020334A - マルチバンドホッピング通信システムにおける受信機のdcオフセット補正装置およびdcオフセット補正方法 - Google Patents
マルチバンドホッピング通信システムにおける受信機のdcオフセット補正装置およびdcオフセット補正方法 Download PDFInfo
- Publication number
- JP2006020334A JP2006020334A JP2005195186A JP2005195186A JP2006020334A JP 2006020334 A JP2006020334 A JP 2006020334A JP 2005195186 A JP2005195186 A JP 2005195186A JP 2005195186 A JP2005195186 A JP 2005195186A JP 2006020334 A JP2006020334 A JP 2006020334A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset correction
- offset
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/7163—Spread spectrum techniques using impulse radio
- H04B1/719—Interference-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】 複数のバンドをホッピングする通信システムに用いられる受信機のDCオフセット補正装置であって、複数のバンドごとに複数の異なるDCオフセット補正信号をそれぞれ生成し出力する制御部120と、この制御部から出力された複数の異なるDCオフセット補正信号をそれぞれ入力してデジタル・アナログ変換して出力する複数のDAC150−1〜DAC150−Nと、これら複数のDACからそれぞれ出力した複数の異なるDCオフセット補正信号のいずれかを出力するようにスイッチング動作をおこなうアナログMUX160と、入力信号にアナログMUX160の出力信号を加えて出力する加算部110と、を備える。
【選択図】 図4
Description
図1Aは一般の受信機のブロック図である。DCオフセット信号は、局部発振器(図示せず)で生成された局部発振信号LOがアンテナ(図示せず)または低ノイズ増幅器LNA(Low Noise Amplifier)11で反射して、この反射した局部発振信号LOが局部発振器で生成された局部発振信号LOとミキサー13でミキシングされる過程中に発生する。その他にも、DCオフセット信号は、レベルは弱いものの、受信したRF信号の影響によって生じる場合もある。
次に、本発明に係る複数のバンドをホッピングする通信システムに用いられる受信機のDCオフセット補正方法は、(a)複数のバンドごとに複数の異なるDCオフセット補正信号を生成するステップと、(b)生成した複数のDCオフセット補正信号をそれぞれデジタル・アナログ変換するステップと、(c)変換した複数のDCオフセット補正信号のうちいずれかを選択的に出力するステップと、(d)加算部で選択し出力したDCオフセット補正信号を入力信号に加えるステップを、を含む。
さらに、(c)ステップは、バンドホッピングシーケンスに基づいて、変換された複数の異なるDCオフセット補正信号のうちいずれか1つを選択することが好ましい。
また、上記の(a)ステップは、この(f)ステップで変換した信号に含まれたDCオフセット信号を検出し、この検出したDCオフセット信号に基づいてDCオフセット補正信号を生成することが好ましい。
(実施例)
図4は、本発明の実施形態に係るマルチバンドホッピング通信システムにおける受信機のDCオフセット補正装置のブロック図である。図4に示すように、DCオフセット補正装置は、加算部110と、増幅部120と、ADC(Analog to Digital Converter)130と、制御部140と、第1DAC150−1、第2DAC150−2、・・・、第N DAC150−N(Digital to Analog Converter)、アナログMUX(Multiplexer)160と、を備える。
校正区間(calibration interval)では、制御部140は「DCオフセット補正アルゴリズム」を用いてDCオフセット補正信号を調整する。「DCオフセット補正アルゴリズム」は図6に示すアルゴリズムであるが、これに関しては後ほど詳述する。校正区間にてDCオフセット補正信号を調整した後、制御部140はこの調整したDCオフセット補正信号を生成し出力する。
図5に示すように、まず、制御部140は前述の「DCオフセット補正アルゴリズム」を用いてDCオフセット補正信号を調整する(S310)。
上述の通り、DCオフセット補正信号の調整過程は、バンドごとに行われるため、すべてのバンド、つまり、N個のバンドに対する調整がすべて完了するまでそれぞれ繰り返し行う(S319)。これにより、第1バンドに対する第1DCオフセット補正信号、第2バンドに対する第2DCオフセット補正信号、さらに、第Nバンドに対する第N DCオフセット補正信号と、すべてのバンド対応したDCオフセット補正信号を調整することができる。
120 増幅部
130 ADC
140 制御部
150−1 第1DAC
150−2 第2DAC
150−N 第N DAC
160 アナログMUX
Claims (13)
- 複数のバンドをホッピングする通信システムに用いられる受信機のDCオフセット補正装置において、
前記複数のバンドごとに複数の異なるDCオフセット補正信号をそれぞれ生成し出力する制御部と、
この制御部から出力された複数の異なるDCオフセット補正信号をそれぞれ入力し、デジタル・アナログ変換して出力する複数のDACと、
この複数のDACからそれぞれ出力した複数の異なるDCオフセット補正信号のいずれかを出力するようにスイッチング動作を行うアナログMUXと、
入力信号に前記アナログMUXの出力信号を加えて出力する加算部と、
を含むことを特徴とするDCオフセット補正装置。 - 前記複数のDACは、低速DACであることを特徴とする請求項1に記載のDCオフセット補正装置。
- 前記アナログMUXのスイッチング動作を、前記複数のバンドをホッピングするのに要する時間であるバンド遷移時間内に行うことを特徴とする請求項1に記載のDCオフセット補正装置。
- 前記アナログMUXを、入力されるバンドホッピングシーケンスに基づいてスイッチング動作を行うことを特徴とする請求項3に記載のDCオフセット補正装置。
- 前記加算部の出力信号を所定の利得で増幅し出力する増幅部と、
この増幅部の出力信号をアナログ・デジタル変換して前記制御部に出力するADCと、を更に備えることを特徴とする請求項1に記載のDCオフセット補正装置。 - 前記制御部は、前記ADCの出力信号に含まれるDCオフセット信号を検出し、この検出したDCオフセット信号に基づいて前記DCオフセット補正信号を生成することを特徴とする請求項5に記載のDCオフセット補正装置。
- 前記制御部は、前記増幅部の出力信号を前記ADCで処理できるように前記増幅部にて前記所定の利得を調整することを特徴とする請求項6に記載のDCオフセット補正装置。
- 前記ADCの出力信号を、受信信号の復調を行う復調部へも出力することを特徴とする請求項5に記載のDCオフセット補正装置。
- 複数のバンドをホッピングする通信システムに用いられる受信機のDCオフセット補正方法において、
(a)前記複数のバンドごとに複数の異なるDCオフセット補正信号をそれぞれ生成するステップと、
(b)この生成した複数の異なるDCオフセット補正信号をそれぞれデジタル・アナログ変換するステップと、
(c)この変換した複数の異なるDCオフセット補正信号のいずれかを選択的に出力するステップと、
(d)加算部でこの選択的に出力したDCオフセット補正信号を入力信号に加えるステップと、
を含むことを特徴とするDCオフセット補正方法。 - 前記(c)ステップは、前記複数のバンドをホッピングするために要される時間であるバンド遷移時間内に行うことを特徴とする請求項9に記載のDCオフセット補正方法。
- 前記(c)ステップは、入力されたバンドホッピングシーケンスに基づいて、前記変換された複数の異なるDCオフセット補正信号のいずれか1つを選択することを特徴とする請求項10に記載のDCオフセット補正方法。
- (e)前記(d)ステップにおいて加算した信号を所定の利得に増幅するステップと、
(f)この(e)ステップにおいて増幅した信号をアナログ・デジタル変換するステップと、
を更に含むことを特徴とする請求項9に記載のDCオフセット補正方法。 - 前記(a)ステップは、前記(f)ステップで変換した信号に含まれるDCオフセット信号を検出し、この検出したDCオフセット信号に基づいて前記DCオフセット補正信号を生成することを特徴とする請求項12に記載のDCオフセット補正方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040051386A KR100548132B1 (ko) | 2004-07-02 | 2004-07-02 | 멀티밴드-호핑 통신시스템에서 수신기의 dc 오프셋보정장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006020334A true JP2006020334A (ja) | 2006-01-19 |
JP4077832B2 JP4077832B2 (ja) | 2008-04-23 |
Family
ID=35513295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005195186A Expired - Fee Related JP4077832B2 (ja) | 2004-07-02 | 2005-07-04 | マルチバンドホッピング通信システムにおける受信機のdcオフセット補正装置およびdcオフセット補正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7129867B2 (ja) |
JP (1) | JP4077832B2 (ja) |
KR (1) | KR100548132B1 (ja) |
CN (1) | CN100563224C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008241690A (ja) * | 2007-01-03 | 2008-10-09 | Leco Corp | ベースライン回復回路 |
US8385481B2 (en) | 2009-06-17 | 2013-02-26 | Renesas Electronics Corporation | Radio communication apparatus and offset correction method |
US8731024B2 (en) | 2008-01-25 | 2014-05-20 | Nec Corporation | Noise suppression apparatus |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365662B2 (en) * | 2006-07-25 | 2008-04-29 | Infineon Technologies Ag | DC-offset correction circuit for a communication system and method of correcting a DC-offset in a communication system |
US7468688B2 (en) * | 2006-09-06 | 2008-12-23 | Infineon Technologies Ag | Converter and method for converting an analog signal and comparator for use in such conversion |
GB2446844B (en) * | 2006-12-05 | 2011-05-25 | Wolfson Microelectronics Plc | Callibration circuit and asociated method |
US20080267191A1 (en) * | 2007-04-27 | 2008-10-30 | Vonage Network Inc. | Apparatus and method for multiple stage media communications |
KR100743965B1 (ko) * | 2007-05-11 | 2007-08-01 | 쓰리에이로직스(주) | Rf 신호의 오프셋 전압을 보상할 수 있는 복조기 및 그방법 |
KR100898523B1 (ko) * | 2007-11-14 | 2009-05-20 | 한국전자통신연구원 | 다중대역 직교 주파수 분할 다중화 시스템의 수신기와그것의 직류 옵셋 추정 및 보상 방법 |
JP4492712B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US8855189B1 (en) | 2010-04-12 | 2014-10-07 | UV Networks, Inc. | Multi-stream transcoding system with cache memory management |
DE102010030628A1 (de) * | 2010-06-29 | 2011-12-29 | Robert Bosch Gmbh | Radarsensor für Kraftfahrzeuge |
US8525586B2 (en) | 2011-08-15 | 2013-09-03 | Mediatek Inc. | Gain stage with DC offset compensation and method thereof |
US8686884B2 (en) | 2012-08-15 | 2014-04-01 | International Business Machines Corporation | Testing of digital to analog converters in serial interfaces |
GB2515073B (en) | 2013-06-13 | 2017-12-13 | Gen Electric | Imaging or analysis of flowing media |
KR20160114709A (ko) * | 2014-01-31 | 2016-10-05 | 바스프 에스이 | 폴리(아미노산)을 포함하는 화학 기계적 연마(cmp) 조성물 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4473901A (en) * | 1982-02-04 | 1984-09-25 | Raytheon Company | Self clocking sampled analog data transmission system |
US6038038A (en) * | 1994-08-24 | 2000-03-14 | Xerox Corporation | Method for determining offset and gain correction for a light sensitive sensor |
US5583706A (en) * | 1994-11-17 | 1996-12-10 | Cirrus Logic, Inc. | Decimation DC offset control in a sampled amplitude read channel |
JP3514111B2 (ja) * | 1997-07-09 | 2004-03-31 | 株式会社デンソー | オフセット電圧補正回路 |
US6344814B1 (en) * | 1999-12-10 | 2002-02-05 | Winbond Electronics Corporation | Driving circuit |
US6356217B1 (en) * | 2000-02-29 | 2002-03-12 | Motorola, Inc. | Enhanced DC offset correction through bandwidth and clock speed selection |
US6625232B1 (en) * | 2000-05-22 | 2003-09-23 | Motorola, Inc. | Smart DC offset correction loop |
US6646581B1 (en) * | 2002-02-28 | 2003-11-11 | Silicon Laboratories, Inc. | Digital-to-analog converter circuit incorporating hybrid sigma-delta modulator circuit |
US6750839B1 (en) * | 2002-05-02 | 2004-06-15 | Analog Devices, Inc. | Grayscale reference generator |
US6963297B2 (en) * | 2003-11-12 | 2005-11-08 | Northrop Grumman Corporation | Delta-sigma digital-to-analog converter assembly |
-
2004
- 2004-07-02 KR KR20040051386A patent/KR100548132B1/ko not_active IP Right Cessation
-
2005
- 2005-07-04 JP JP2005195186A patent/JP4077832B2/ja not_active Expired - Fee Related
- 2005-07-04 CN CNB2005100821593A patent/CN100563224C/zh not_active Expired - Fee Related
- 2005-07-05 US US11/172,856 patent/US7129867B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008241690A (ja) * | 2007-01-03 | 2008-10-09 | Leco Corp | ベースライン回復回路 |
US8731024B2 (en) | 2008-01-25 | 2014-05-20 | Nec Corporation | Noise suppression apparatus |
US8385481B2 (en) | 2009-06-17 | 2013-02-26 | Renesas Electronics Corporation | Radio communication apparatus and offset correction method |
US8824608B2 (en) | 2009-06-17 | 2014-09-02 | Renesas Electronics Corporation | Radio communication apparatus |
US9197286B2 (en) | 2009-06-17 | 2015-11-24 | Renesas Electronics Corporation | Radio communication apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR100548132B1 (ko) | 2006-02-02 |
KR20060002374A (ko) | 2006-01-09 |
JP4077832B2 (ja) | 2008-04-23 |
CN100563224C (zh) | 2009-11-25 |
US7129867B2 (en) | 2006-10-31 |
US20060001558A1 (en) | 2006-01-05 |
CN1716929A (zh) | 2006-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077832B2 (ja) | マルチバンドホッピング通信システムにおける受信機のdcオフセット補正装置およびdcオフセット補正方法 | |
JP5254990B2 (ja) | 無線送信器のための閉ループデジタル電力制御 | |
JP4072061B2 (ja) | 無線受信機用dcオフセット補正方式 | |
US7292169B2 (en) | Receiving device and automatic gain control method | |
US8666343B2 (en) | DC-offset-correction system and method for communication receivers | |
JP4563310B2 (ja) | 無線受信機 | |
US8600324B1 (en) | Circuit and method for adjusting a digitally controlled oscillator | |
JP5896392B2 (ja) | 通信補正のための装置及び方法 | |
JP2006121146A (ja) | 無線受信機のフィルタ制御方法および装置およびそれを用いた無線受信機用集積回路 | |
KR20070110441A (ko) | Dc 오프셋 수정 수신기 | |
JP2007281633A (ja) | 受信機 | |
JP5466888B2 (ja) | 無線通信装置 | |
TWI650959B (zh) | 直流偏移校準電路及無線訊號收發器 | |
WO2016031184A1 (ja) | 自動利得制御方法及び自動利得制御回路 | |
JP2011004403A (ja) | アナログ及びデジタル利得制御を備える受信機及び方法 | |
JP2010147622A (ja) | 通信機、通信方法 | |
JP2008205956A (ja) | 受信装置、無線装置、オフセットキャンセル方法 | |
US9991994B1 (en) | Method and terminal device for reducing image distortion | |
JP2017188734A (ja) | 増幅装置 | |
US8249539B2 (en) | Device and method for DC offset cancellation | |
JP2007251427A (ja) | 無線装置 | |
KR100293923B1 (ko) | 전송장치수신부의직류오프셋제어회로 | |
JP2005033257A (ja) | 自動利得制御装置 | |
JPH11136153A (ja) | 受信装置 | |
JP2008016966A (ja) | 歪補償増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |