KR100898523B1 - 다중대역 직교 주파수 분할 다중화 시스템의 수신기와그것의 직류 옵셋 추정 및 보상 방법 - Google Patents

Abstract

본 발명에 따른 다중대역 직교 주파수 분할 다중화 시스템의 신호 수신 방법은, (a) 수신 심볼들에 대한 신호 전력을 검출하는 단계; (b) 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 자동 이득 제어를 수행하는 단계; 및 (c) 상기 자동 이득 제어를 통해서 조정되는 이득이 수렴되기 이전에 상기 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 단계를 포함한다.

상술한 직류 옵셋의 추정 및 보상 방법에 따르면, 짧은 프리앰블을 갖는 초광대역(UWB) 무선 통신 특히, 다중대역 직교 주파수 분할 다중화 시스템의 수신기에서 미세 심볼 타이밍 동기, 주파수 옵셋 추정과 같은 동작들을 위한 시간을 확보할 수 있다.

Description

다중대역 직교 주파수 분할 다중화 시스템의 수신기와 그것의 직류 옵셋 추정 및 보상 방법{MB-OFDM RECEIVER AND DC-OFFSET ESTIMATION AND COMPENSATION METHOD THEREOF}

본 발명은 통신 시스템에 관한 것으로, 좀 더 구체적으로 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)의 수신기 및 그것의 직류 옵셋의 추정 및 보상 방법에 관한 것이다.

초광대역(Ultra-Wide Band: 이하, UWB) 무선 통신 기술은 매우 낮은 전력을 사용하여 초광대역의 주파수 대역으로 데이터를 전송하는 획기적인 차세대 무선 전송 기술이다. 현재 무선 통신 분야에서는 한정된 주파수 자원에 비해 주파수에 대한 수요는 급증하고 있다. 이러한 문제를 해결하는 한 방법으로 기존의 통신 시스템의 주파수 스펙트럼을 공유함으로써 주파수 자원을 좀 더 효율적으로 사용할 수 있는 초광대역(UWB) 무선 통신 기술이 관심을 모으고 있다.

초광대역(UWB) 무선 통신 기술은 매우 낮은 전력으로 초고속, 고성능의 무선 네트워크를 구축할 수 있어 신뢰성 있는 시스템을 제공할 수 있다. 이러한 특성을 기반으로 초광대역(UWB) 무선 통신 기술은 비행체 등에 대한 충돌 방지 장비, 비행 기와 다른 항공 시설에서 지상으로부터의 고도를 측정하는 고도계, 위치 추적 등의 특별히 고신뢰성이 요구되는 분야에서 사용되어 왔다. 뿐만 아니라, 초광대역(UWB) 무선 통신 기술은 환자의 상태 점검, 산모의 태아 상태 검진, 사람의 신체 상태 검진 등의 의학 분야에도 많은 영향을 가져올 수 있는 중요한 기술로 인식되고 있다. 그러나 초광대역(UWB) 무선 통신 기술은 초광대역을 쓰기 때문에, 위치 정보 시스템(Global Positioning System: GPS) 및 이동 통신 네트워크 등에서 사용되는 무선 주파수와 간섭을 일으킬 수 있다. 그러므로 미국연방통신위원회(Federal Communications Commission: FCC)는 초광대역(UWB)의 상업적 이용을 금지해 왔으나, 최근에 이 기술의 상업적 이용을 허용하기에 이르렀다.

미국연방통신위원회(FCC)에서 정의하고 있는 초광대역(UWB) 무선 통신 시스템은 중심 주파수 대비 대역폭이 20% 이상이거나 500 MHz 이상의 주파수 대역폭을 차지하는 통신 방식을 의미한다. 현재 미국연방통신위원회(FCC)는 통신용으로 3.1~10.6 GHz 주파수 대역에 대하여 송신 신호 전력의 한계를 규정하고 있다. 초광대역(UWB) 무선 통신 방식의 신호는 넓은 주파수 대역을 사용할 수 있으므로 주파수 영역에서의 아주 낮은 전력 스펙트럼 밀도(Power Spectrum Density) 값을 가진다. 전력 스펙트럼 밀도가 낮기 때문에, 초광대역(UWB) 무선 통신 방식의 신호는 다른 통신 신호가 존재하는 주파수에 중첩되어 사용하더라도 간섭을 거의 주지 않는다. 초기에 제안된 초광대역(UWB) 방식 신호는 짧은 펄스(Pulse)를 사용함으로써 넓은 주파수 대역을 얻었으나 현재는 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)과, 직접 시퀀스 초광대역(DS-UWB) 방식이 보편화되고 있다. 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM) 기술은 미연방통신위원회(FCC)에서 제시한 송신 신호 전력 규정을 만족하고, 전력 소모를 최소화하면서 다중 SOP(Simultaneous Operating Piconet)를 제공하기 위해 TF(Time Frequency) 도약 패턴을 이용한다. 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM) 방식은 각 OFDM 심볼마다 TF(Time Frequency) 도약 패턴에 따라 주파수를 변경해 주어야 하는 점이 기존 직교 주파수 분할 다중화 시스템(OFDM)과 다르다. 이 점을 제외하면 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)은 기존 직교 주파수 분할 다중화 시스템(OFDM)의 전송 방식과 마찬가지로 각각의 직교성을 가지는 부반송파(Sub-carrier)에 데이터를 병렬로 고속 전송하는 통신 방식이다.

다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM) 방식의 수신기에서는 중간 주파수를 사용하지 않는 직접 주파수 변환(Direct Conversion) 방식으로 신호를 복조한다. 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)에서는 중간 주파수를 이용할 때의 이점을 활용할 수 없다. 따라서, 가장 큰 문제로 대두되는 것이 직류 옵셋(DC-Offset)의 문제이다. 직류 옵셋은 아날로그-디지털 컨버터(Analogue to Digital Converter: ADC)와 같은 장치에 큰 영향을 미친다. 직류 옵셋은 전송되는 신호의 레벨을 변동시켜 복조된 데이터에 비트 에러를 증가시킨다. 따라서, 직류 옵셋은 수신기의 성능 저하의 원인이 되므로 수신 신호로부터 제거되어야 한다.

도 1은 일반적인 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM) 시스템의 수신단을 간략히 보여주는 블록도이다. 도 1을 참조하면, 안테나(10)를 통해서 수신된 수신 신호 r(t)는 저잡음 증폭기(20)에 제공된다. 저잡음 증폭기(20)를 통 해서 증폭된 수신 신호 R(t)는 국부 발진기(30)로부터 제공되는 국부 발진 신호 A(t)와 믹서(40)에 의해서 믹싱(Mixing)됨으로써, 기저 대역 신호로 전환된다.

그러나 증폭된 수신 신호 R(t)가 국부 발진기(30)로 누설되어 믹서(40)로 혼입되는 수신 신호 R′(t)에 의해 동일 수신 신호 성분의 믹싱(Mixing)이 발생한다. 또한, 튜닝을 위해 국부 발진기(30)로부터 출력되는 국부 발진 신호 A(t)는 안테나(10)에 의해 반사되는 국부 발진 신호 A′(t)와 믹싱된다. 누설에 의해서 동일 신호 성분들이 혼합되는 작용을 셀프-믹싱(Self-Mixing)이라 한다. 이러한 셀프-믹싱(Self-Mixing)에 의해서 기저 대역 신호에는 직류 성분이 증가하게 되고, 직류 성분의 증가는 직류 옵셋(DC Offset)의 증가를 의미한다. 직류 옵셋은 기저 대역 신호의 진폭 성분을 포화시켜 비선형 왜곡을 초래하며, 비선형 왜곡은 아날로그-디지털 컨버터(ADC)의 비트 에러를 증가시켜 결과적으로 수신기의 신호대 잡음비(SNR)를 감소시킨다.

도 2는 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)의 송신기(100)를 간략히 보여주는 블록도이다. 도 2를 참조하면, 일반적으로 미디어 접근 제어(Media Access Control: MAC) 계층으로부터 제공되는 페이로드(Payload) 수열이 입력 데이터로 제공된다. 페이로드 수열에 해당하는 입력 데이터(Input Data)는 비화기(105)에 의해서 암호화되고, 보안성을 제공받는다.

헤더 발생기(110)는 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)의 물리 계층(PHY, 미도시됨)으로부터 제공되는 제어 정보인 헤더(Header)를 생성한다. 헤더는 멀티플렉서(115)에서 비화된 입력 데이터와 결합되어 전송 데이터 수열 을 형성한다. 전송 데이터 수열은 이후 길쌈 부호기(Convolutional Encoder, 120)에 의해서 채널 부호화(Channel Coding)된다. 채널 부호화된 전송 데이터 수열에 대해서 연집 에러(Burst Error)에 대비하기 위해 인터리버(125)는 보삽(Interleaving) 연산을 수행한다. 보삽 연산된 전송 데이터 수열은 프리앰블 발생기(130)에 의해서 제공되는 프리앰블(Preamble)과 멀티플렉서(135)에 의해서 결합되어 하나의 패킷(Packet)을 구성한다.

하나의 패킷에는 프리앰블(Preamble)과 헤더 및 페이로드 수열들이 포함된다. 프리앰블은 수신기로 전송 데이터에 대한 타이밍 동기를 제공하기 위한 데이터 열이다. 일반적으로 프리앰블은 패킷/프래임 동기 수열과 채널 추정 수열로 구성된다. 패킷은 지정된 특정 변조 방식에 의하여 변조 맵퍼(140)에 의해서 신호 공간(Signal Space)으로 맵핑된다. 이러한 맵핑을 디지털 변조라 한다. 예를 들면, 패킷은 이진 위상 변조(Binary Phase Shift Keying: BPSK), 직교 위상 디지털 변조(Quadrature Phase Shift Keying: QPSK) 또는 직교 진폭 디지털 변조(Quadrature Amplitude Modulation: QAM) 등의 변조 방식으로 신호 공간상에 맵핑된다. 시간 영역(Time Domain) 데이터인 디지털 변조된 패킷은 역 고속 푸리에 변환기(Inverse Fast Fourier Transformer, 145)에 의해서 주파수 영역(Frequency Domain) 데이터로 변환된다.

주파수 영역으로의 역변환 데이터는 보호 구간 혼합기(150)에 전달되어 다중 경로 채널에 의해서 야기되는 심볼 간 간섭(Inter-Symbol Interference: ISI)을 피하기 위한 보호 구간(Guard Interval: GI)이 추가된다. 보호 구간(GI)이 추가된 주 파수 영역의 역변환 데이터는 심볼 파형 성형부(155)로 전달된다. 심볼 파형 성형부(155)는 전송 채널의 한정된 채널 대역폭에서 채널 용량을 극대화하기 위해 심볼 펄스 파형을 성형(Shaping)한다. 일반적으로 주파수 영역에서 구형파(Rectangular) 형상이 최소 대역폭을 차지하며, 이러한 주파수 영역을 차지하는 펄스를 생성하기 위하여 상승 코사인(Rising cosine) 방식이 사용될 수 있다. 성형된 데이터는 이후 디지털-아날로그 컨버터(160)에 의해서 무선 주파수로 채널로 전송하기 위하여 아날로그 신호로 변환된다. 아날로그 신호는 도약 패턴(Hopping Pattern)에 따라 제공되는 대역 번호(여기서, 대역 번호는 튜닝시 대역을 선택하기 위한 부반송파 주파수 신호를 의미)와 믹싱되어 다중대역들로 도약되어 전송되는 송신 신호 S(t)로 생성된다.

이상에서 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)의 송신기(100)에 따르면, 송신되는 신호에는 타임 동기를 위한 프리앰블(Preamble)이 포함된다. 도약 패턴에 따라서 대역들의 도약하는 송신 신호의 파형은 후술하는 도 3에서 자세히 설명하기로 한다.

도 3은 다중대역을 통해서 전송되는 송신 신호 S(t)를 간략히 보여주는 파형도이다. 도 3을 참조하면, 송신 신호 S(t)는 3개 대역을 통해서 심볼(Symbol)이 전송되는 3-OFDM의 개략적인 파형을 예시적으로 보여준다. 각 대역에서 신호가 집중된 부분이 하나의 직교 주파수 분할 다중화 시스템(OFDM)의 심볼에 대응한다. 심볼 (1)에서부터 심볼 (24)까지의 심볼들은 수신기의 패킷 또는 프레임의 동기에 사용되는 수열이다. 그리고 이후에는 채널 추정 수열에 대응하는 6개의 심볼들과 송신 되는 데이터 정보를 담고 있는 헤더 및 페이로드 수열에 대응하는 심볼들이 뒤따른다. 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)에서 각 심볼들의 길이는 통신 방식에 따라 가변적이다. 심볼 (1)은 대역 1을 통해서 전송되고, 심볼 (2)는 대역 2를 통해서, 그리고 심볼 (3)은 대역 3을 통해서 전송된다. 이러한 심볼들의 도약 패턴(Hopping Pattern)은 일반적으로 의사 잡음 부호(Pseudo-Noise Code: PN Code)로 제공될 수 있다. 그러나 설명의 간략화를 위하여 대역 번호의 도약이 (1-2-3-1-2-3-…)과 같은 규칙적인 경우라 가정하여 도시되었다.

도 4는 각각의 심볼들이 도약하는 대역의 도약 패턴(Hopping Pattern)의 다양한 예들을 간략히 보여주는 테이블이다. 도 4를 참조하면, 다양한 경우의 수를 가지고 다양한 도약 패턴을 제공하여 시스템의 보안성을 제공할 수 있다.

패턴 1은 도약하는 대역 번호의 시퀀스가 도 3에서 기술된 방식과 동일하다. 즉, 심볼들에 할당되는 도약 패턴은 (1-2-3-1-2-3-…)의 대역 번호 시퀀스를 갖는다. 패턴 2에서는 심볼들에 할당되는 도약 패턴이 (1-3-2-1-3-2-…)의 대역 번호 시퀀스로 다중대역에 할당된다. 패턴 3은 대역 번호 시퀀스 (1-1-2-2-3-3-…)으로, 패턴 4는 대역 번호 시퀀스 (1-1-3-3-2-2-…)에 따라서 다중대역들 각각으로 심볼들이 할당되어 전송된다. 그리고, 패턴 5는 다른 심볼들로의 도약이 없이 대역 1만을 이용하도록, 패턴 6은 대역 2만을 이용하도록, 그리고 패턴 7은 대역 3만을 이용하도록 심볼들의 할당이 이루어진다. 여기서, 3개의 대역에 대한 도약 패턴들을 예시적으로 기술하였으나, 기술된 패턴들의 예는 구현 가능한 패턴들의 일부분에 불과함은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다.

이상의 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)의 송신 신호 심볼 구조를 고려할 때, 직류 옵셋의 추정 및 보상을 수행하는 동작은 일반적으로 자동 이득 제어부(AGC)가 충분히 수렴한 이후에 이루어진다. 그러나, 초광대역(UWB) 통신 방식을 위한 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)에서는 상대적으로 짧은 프리앰블을 갖는다. 부가적으로 제공되어야 하는 미세 심벌 타이밍(Fine Symbol Timing)이나 주파수 옵셋 추정과 같은 기능을 수행하기 위한 시간 확보가 요원하다. 따라서, 자동 이득 조절기(AGC)의 출력이 충분히 수렴하기 이전에 직류 옵셋을 빠르게 추정하는 기술이 요구된다. 그리고, 다중대역들 각각에 대한 독립적인 직류 옵셋 추정 및 보상을 통해서 직류 옵셋 추정의 정확도를 높이는 기술이 절실한 실정이다.

본 발명은 직류 옵셋을 고속으로 추정 및 보상할 수 있는 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM) 수신기와 그것의 직류 옵셋 추정 및 보상 방법을 제공한다.

상기 목적을 달성하기 위한 본 발명의 다중대역 직교 주파수 분할 다중화 시스템의 신호 수신 방법은: (a) 수신 심볼들에 대한 신호 전력을 검출하는 단계; (b) 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 자동 이득 제어를 수행하는 단계; 및 (c) 상기 자동 이득 제어를 통해서 조정되는 이득이 수렴되기 이전에 상기 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 단계를 포함한다. 상술한 단계들을 통하여 자동 이득 제어 동작이 완료되기 이전에 직류 옵셋의 추정이 시작되어 고속의 직류 옵셋 추정 및 보상이 가능하다.

상기 목적을 달성하기 위한 본 발명의 다중대역 직교 주파수 분할 다중화 시스템의 수신기는: 수신 신호로부터 복수의 대역들 각각에 대응하는 수신 심볼들을 대역 번호에 따라 선택하는 믹서; 상기 믹서로부터 출력되는 수신 심볼들의 신호 레벨을 조정하는 자동 이득 제어 루프; 상기 자동 이득 제어 루프에 의해서 증폭된 수신 심볼들을 디지털 신호로 변환하는 아날로그-디지털 컨버터; 상기 디지털 신호로 변환된 수신 심볼들의 신호 전력을 검출하여 상기 대역 번호를 제공하고, 상기 자동 이득 제어 루프의 이득이 수렴되기 이전에 상기 디지털 신호로 변환된 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 신호 검출 및 옵셋 추정부; 그리고 상기 추정된 직류 옵셋을 이용하여 상기 아날로그-디지털 컨버터로부터 출력되는 수신 심볼들에 포함되는 직류 옵셋을 제거하기 위한 가산기를 포함한다. 이상의 구성을 포함하는 본 발명의 초광대역 다중대역 직교 주파수 분할 다중화 시스템의 수신기는 짧은 프리앰블 내에서 직류 옵셋의 추정 및 제거를 고속으로 처리한다. 따라서, 미세 타이밍 조절 및 주파수 옵셋 조정 등의 동작을 수행할 수 있는 시간 여유를 제공할 수 있다.

이상의 구성을 통한 본 발명에 따른 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM) 수신기는 다중대역 각각에 대한 직류 옵셋을 고속으로 추정 및 보상하여 미세 시간 조정 또는 주파수 옵셋의 추정 등의 동작을 위한 시간 여유를 제공할 수 있다.

앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다. 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.

도 5는 본 발명에 따른 신속한 직류 옵셋의 추정 및 보상이 가능한 수신기 구조를 간략히 보여주는 블록도이다. 도 5를 참조하면, 본 발명의 수신기(200)는 수신 신호 r(t)를 제공받아 자동 이득 제어기(260)의 수렴이 이루어지기 이전에 직류 옵셋을 추정할 수 있는 신호 검출 및 옵셋 추정부(290)를 포함한다. 좀더 자세히 설명하면 다음과 같다.

안테나(210)로부터 획득된 미약한 수신 신호 r(t)는 저잡음 증폭기(220)에 의해서 증폭된다. 수신 신호 r(t)의 수신 전력은 감쇄 및 잡음의 영향으로 인해 매우 낮은 전력 레벨을 가진다. 수신 신호 r(t)는 또한 이미 채널에서 많은 잡음과 혼합되어 수신된 신호이기 때문에 무엇보다도 잡음을 최소화하여 증폭해야 한다. 따라서, 낮은 잡음지수(Noise Figure: NF)를 가지는 트랜지스터를 사용하거나 열잡음 소자(예를 들면, 저항)를 적게 사용하면서 소모 전류가 작은 소자들로 설계되어야 한다. 일반적으로 수신 신호 r(t)로부터 다중대역들(대역 1, 대역 2, 대역 3)의 신호를 선택하기 위한 대역 통과 필터(Band Pass Filter: BPF)가 삽입된다. 그러나 대역 통과 필터(Band Pass Filter)와 같은 필터 구성은 본 발명의 기능적 설명과는 거리가 있으므로 설명의 간략화를 위하여 생략하기로 한다.

저잡음 증폭기(220)에 의해서 증폭된 수신 신호 R(t)는 다중대역들 중 어느 하나가 선택되도록 믹서(230)에 전달된다. 믹서(230)는 수신 신호 R(t)에 포함되는 복수의 대역들 중 도약 패턴에 따라 어느 하나의 대역 신호를 선택한다. 도약 패턴은 규칙적인 대역 번호 시퀀스로 구현된다. 즉, 믹서(230)는 신호 검출 및 옵셋 추정부(290)로부터 제공되는 대역 번호에 따라 다중대역에 포함되는 어느 하나의 대 역 신호를 선택한다. 그리고 선택된 신호는 동위상 성분(In-phase)과 직교위상 성분(Quadrature-Phase)으로 역다중화된다. 즉, 선택된 대역 신호는 직교 신호들(Ia, Qa)로 역다중화된다. 상호 직교 관계(Orthogonal)인 2개의 역다중화된 직교 신호(Ia, Qa)는 이후 각각 독립적으로 처리되나, 이후의 설명에서는 하나의 성분으로 설명하기로 한다. 역다중화를 위해서는 선택된 신호와 각각 -90°위상을 갖는 반송파 신호들이 곱셈 변조기를 통해서 믹싱된다. 그러나, 역다중화를 위한 구성은 여기서 생략하기로 한다. 단, 최초로 수신되는 신호는 미세 심볼 타이밍이 설정되기 이전이기 때문에 믹서(230)에 의해서 디폴트값(예를 들면, 대역 1)으로 선택된다. 신호 검출 및 옵셋 추정부(290)에 의해서 이후에 신호 전력이 검출되고 미세 심볼 타이밍이 조정된 이후에는 도약 패턴에 따라 대역을 선택하게 될 것이다.

이후에 획득된 직교 신호(Ia, Qa)는 가변 이득 증폭기(240, 245)로 각각 제공된다. 가변 이득 증폭기(240, 245)는 자동 이득 제어부(260)와 디지털-아날로그 컨버터(270)로부터 피드백되는 조정된 이득에 따라 직교 신호(Ia, Qa)를 증폭한다.

가변 이득 증폭기(240, 245)에 의해서 증폭된 직교 신호(Ia′, Qa′)는 아날로그-디지털 컨버터(250, 255)에 의해서 직교 디지털 신호(Id, Qd)로 변환된다. 직교 디지털 신호(Id, Qd)는 우선 자동 이득 제어부(260)에 제공된다. 자동 이득 제어부(260)와 디지털-아날로그 컨버터(270) 및 가변 이득 증폭기(240, 245)의 자동 이득 제어 루프(Auto Gain Control Loop) 구성은 아날로그-디지털 컨버터(250, 255)의 입력 신호의 레벨을 항상 일정하게 유지시킨다. 따라서, 수신 신호의 레벨 변동에 대해서 안정적인 신호 수신이 가능하다. 자동 이득 제어부(260)는 아날로그 -디지털 컨버터(250, 255)의 출력을 참조하여 최적의 이득을 선택한다. 특히, 프리앰블이 수신되는 동안 자동 이득 제어부(260)는 프리앰블 구간에 대응하는 디지털 신호(Id, Qd)의 신호 전력을 측정한다. 그리고, 미리 설정된 문턱값과 프리앰블의 신호 전력을 비교하여 가변 이득 증폭기(240, 245)의 이득으로 제공한다. 디지털-아날로그 컨버터(270)는 자동 이득 제어부(260)로부터 디지털 데이터 형태로 제공되는 가변 이득 증폭기(240, 245)의 이득을 전압 신호와 같은 아날로그 신호로 전환한다. 아날로그 신호로 전환된 이득은 이후 가변 이득 증폭기(240, 245)에 제공된다. 자동 이득 제어부(260)의 이러한 이득 제어는 프리앰블이 수신되는 시간 구간에서 이루어지고 최적 이득으로 수렴하게 된다. 그리고, 채널 추정 수열 및 헤더와 데이터 수열이 수신되는 구간에서는 수렴된 이득을 고정적으로 제공하게 될 것이다.

가산기(280, 285)는 아날로그-디지털 컨버터(250, 255)로부터 출력되는 디지털 신호(Id, Qd)에 포함되는 직류 옵셋을 가감하여 직류 옵셋이 제거된 디지털 신호(Id′, Qd′)를 출력한다. 디지털 신호(Id′, Qd′)는 이후 베이스 밴드 처리부(미도시됨)로 제공되어 송신된 데이터로 복조될 것이다.

신호 검출 및 옵셋 추정부(290)는 디지털 신호(Id′, Qd′)와 직류 옵셋 추정 인에이블 신호(DCE_EN)를 제공받아 2가지의 주요 기능을 수행한다. 여기서, 직류 옵셋 추정 인에이블 신호(DCE_EN)은 수신 신호의 전력이 검출되면 소정의 시간(예를 들면, 도 6a의 T1) 후에 수신 모뎀의 시간 동기 제어부(Timing Controller, 미도시됨)로부터 제공되는 제어 신호임을 밝혀둔다.

첫째, 신호 검출 및 옵셋 추정부(290)는 디지털 신호(Id′, Qd′)로부터 신호 전력을 검출한다. 신호 검출 및 옵셋 추정부(290)는 디지털 신호(Id′, Qd′)에 포함되는 심볼들의 샘플들의 전력을 감지하여 수신 신호의 존재 여부 및 직류 옵셋을 추정 및 보상하기 위한 적절한 타이밍 정보를 획득한다. 타이밍 정보에 따라 수신 신호의 타이밍 동기가 수행되며, 결과적으로 타이밍 동기가 이루어진 대역 번호를 제공할 수 있다.

둘째, 신호 검출 및 옵셋 추정부(290)는 이득이 조정된 디지털 신호(Id′, Qd′)를 제공받아 각 대역별로 직류 옵셋 추정치(DC_I, DC_Q)을 측정하여 가산기(280, 285)로 피드백한다. 가산기(280, 285)는 디지털 신호(Id, Qd)로부터 직류 옵셋 추정치(DC_I, DC_Q)를 가감하여 신호에 포함되는 직류 옵셋을 제거한다. 여기서, 신호 검출 및 옵셋 추정부(290)의 직류 옵셋의 추정은 자동 이득 제어부(260)에 의한 가변 이득 증폭기(240, 245)의 출력이 수렴되기 이전에 수행된다. 즉, 신호 검출 및 옵셋 추정부(290)는 자동 이득 제어 루프(240, 250, 260, 270)의 이득 제어 동작이 완료되기 이전에 직류 옵셋을 추정한다. 직류 옵셋의 추정은 자동 이득 제어부(260)의 이득 수렴 이전과 이득의 수렴 이후 각각에 대해서 다른 파라미터로 수행된다. 이득의 수렴 이전에는 다중대역들 각각에 대한 직류 옵셋을 최근에 수렴된 이득을 파라미터로 하여 계산한다. 이득의 수렴 이후에는 자동 이득 제어부(260)의 이득을 고려하지 않고 디지털 신호(Id′, Qd′: 심볼 단위)의 누산치(ACC)에 심볼당 샘플 수를 나누어 직류 옵셋을 계산한다. 상술한 이득의 수렴 이전과 이득의 수렴 이후는 수신 모뎀의 시간 동기 제어부(미도시됨)로부터 제공되는 직류 옵셋 추정 인에이블 신호(DCE_EN)의 입력 회수를 카운트하여 정할 수 있다. 그러나, 직류 옵셋 계산 방식의 전환 시점 결정은 상술한 직류 옵셋 추정 인에이블 신호(DCE_EN)의 카운트 수를 참조하여 결정하는 방식에만 국한되지 않음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다. 신호 검출 및 옵셋 추정부(290)의 상세한 구성 및 동작은 이후의 도 6a, 도 6b 및 도 7에서 설명하기로 한다.

이상의 본 발명의 수신기 구성을 통해서 수신 신호의 이득 제어가 완료되기 이전에 직류 옵셋을 추정할 수 있다. 따라서, 본 발명에 따른 다중대역 직교 주파수 분할 다중화 시스템의 수신기는 짧은 프리앰블 수열 내에서 미세 심볼 타이밍이나 주파수 옵셋 추정과 같은 동작을 수행할 수 있는 시간적 여유를 충분히 제공할 수 있다.

도 6a 및 도 6b는 다중대역을 통해서 제공되는 심볼들의 시간 분포와, 프리앰블 이내에서 수행되는 직류 옵셋의 제거 동작을 서로 다른 도약 패턴의 수신 신호들에 대해서 보여주는 타이밍도이다. 도 6a는 도약 패턴이 대역 번호 시퀀스 (1-1-2-2-3-3…)에 대응하는 수신 신호에 대해, 도 6b는 도약 패턴이 대역 번호 시퀀스 (1-2-3-1-2-3…)에 대응하는 수신 신호에 대한 실시예를 보여준다.

도 6a를 참조하면, 믹서(230, 도 5 참조)에서의 수신 대역 선택은 대역 1이 디폴트(Default) 값으로 설정된 것으로 가정한다. 수신 신호가 제공되면 최초 신호 전력의 검출(Power Detection: PD)은 대역 1에서 감지된다. 즉, 도면의 심볼 (1)의 수신 시점에 신호 전력이 검출된다. 신호 전력이 검출되면, 수신되는 신호가 존재하는 것을 의미하므로, 자동 이득 제어부(260)는 가변 이득 증폭기(240, 245)의 이 득 조정을 시작한다. 신호 전력의 검출로부터 소정의 시간(T1)이 경과하면, 자동 이득 제어부(260)의 이득이 수렴하지 못한 시점에서 직류 옵셋의 추정(Estimation)이 진행된다. 타이밍도에서 직류 옵셋의 추정 구간은 시간 구간 (T2)로 도시되었다. 시간 구간 (T2)에서, 신호 검출 및 옵셋 추정부(290)는 직교 디지털 신호(Id′, Qd′)를 제공받아 각 대역별 직류 옵셋을 추정한다. 도 6a에서 각 대역의 도약 패턴이 대역별로 2회 연속되기 때문에, 직류 옵셋 추정 인에이블 신호(DCE_EN)는 3회에 걸쳐서 신호 검출 및 옵셋 추정부(290)에 제공된다. 그러나, 각 심볼들에 대한 직류 옵셋 추정 인에이블 신호(DCE_EN)가 매 심볼들에 대해서 수행되어도 무방하다. 즉, 시간 구간 (T2)에서 6회의 직류 옵셋 추정 인에이블 신호(DCE_EN)가 신호 검출 및 옵셋 추정부(290)에 전달될 수도 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다. 시간 구간 (T2)에서, 직류 옵셋 추정 동작과 함께 자동 이득 제어부(260)의 이득 조정은 계속된다. 그리고 시간 구간 (T2)의 말미에서 자동 이득 제어부(260)에 의한 가변 이득 증폭기(240, 245)의 이득은 고정적인 값으로 수렴한다. 따라서, 시간 구간 (T2)에서 이득은 변동하고 있으므로 본 발명의 신호 검출 및 옵셋 추정부(290)는 이전에 수렴한 가변 이득 증폭기(240, 245)의 이득을 참조하여 각 대역들(대역 1, 대역 2, 대역 3)의 직류 옵셋을 추정한다. 그리고, 자동 이득 제어부(260)의 이득 조정이 완료되는 시간 구간 (T3)에서 신호 검출 및 옵셋 추정부(290)는 추정된 직류 옵셋(DC_I, DC_Q)을 가산기(280, 285)로 전달한다. 가산기(280, 285)에 의하여 아날로그-디지털 컨버터(250, 255)로부터 출력되는 디지털 신호(Id, Qd)에 포함되는 각 대역들의 직류 옵셋은 제거된다.

도 6b는 도약 패턴이 대역 번호 시퀀스 (1-2-3-1-2-3…)의 경우에 대응하는 자동 이득의 제어와 직류 옵셋의 추정 동작을 보여준다. 도 6b를 참조하면, 믹서(230, 도 5 참조)에서의 수신 대역 선택은 대역 1이 디폴트(Default) 값으로 설정된 것으로 가정한다. 수신 신호가 제공되면 최초 신호 전력의 검출(Power Detection: PD)은 대역 1에서 감지된다. 즉, 도면의 심볼 (1)의 수신 시점에 신호 전력이 검출된다. 신호 전력이 검출되면, 수신되는 신호가 존재하는 것을 의미하므로, 자동 이득 제어부(260)는 가변 이득 증폭기(240, 245)의 이득 조정을 시작한다. 신호 전력의 검출로부터 소정의 시간(T1)이 경과하면, 신호 검출 및 옵셋 추정부(290)는 자동 이득 제어부(260)에 의한 이득이 수렴하지 못한 시점에서 직류 옵셋의 추정(Estimation)을 수행한다. 즉, 시간 구간 (T2)에서 자동 이득 제어부(260)에 의한 이득의 제어와 신호 검출 및 옵셋 추정부(290)에 의한 각 대역별 직류 옵셋의 추정이 병행된다. 신호 검출 및 옵셋 추정부(290)에 의한 직류 옵셋의 추정 동작의 상세한 방법은 이후에 설명하는 도 7에서 더욱 상세히 설명하기로 한다. 시간 구간 (T2)에서, 신호 검출 및 옵셋 추정부(290)는 직교 디지털 신호(Id′, Qd′)를 제공받아 각 대역별 직류 옵셋을 추정한다. 여기서, 도 6a에서 제공되는 직류 옵셋 추정 인에이블 신호(DCE_EN)는 연속되는 심볼들이 매번 다른 대역들로 도약하는 도약 패턴의 특성에 따라 직류 옵셋 추정 인에이블 신호(DCE_EN)는 각 심볼들의 종단에서 수행되어야 한다. 따라서, 시간 구간 (T2)에서 직류 옵셋 추정 인에이블 신호(DCE_EN)는 총 6회 입력될 것이다. 시간 구간 (T2)에서, 직류 옵셋 추정 동작과 함께 자동 이득 제어부(260)의 이득 조정은 병행된다. 그리고 시간 구 간 (T2)의 말미에서 자동 이득 제어부(260)에 의한 가변 이득 증폭기(240, 245)의 이득은 고정적인 값으로 수렴한다. 따라서, 시간 구간 (T2)에서 이득은 변동하고 있으므로 본 발명의 신호 검출 및 옵셋 추정부(290)는 이전에 수렴한 가변 이득 증폭기(240, 245)의 이득을 참조하여 각 대역들(대역 1, 대역 2, 대역 3)의 직류 옵셋을 추정한다. 그리고, 자동 이득 제어부(260)의 이득 조정이 완료되는 시간 구간 (T3)에서 신호 검출 및 옵셋 추정부(290)는 추정된 직류 옵셋(DC_I, DC_Q)을 가산기(280, 285)로 전달한다. 가산기(280, 285)에 의하여 아날로그-디지털 컨버터(250, 255)로부터 출력되는 디지털 신호(Id, Qd)에 포함되는 각 대역들의 직류 옵셋은 제거된다.

이상의 도 6a 및 도 6b의 타이밍도에 따르면, 본 발명에 따른 수신기는 자동 이득이 수렴되기 이전의 시간 구간 (T2) 동안에 이전에 수렴된 이득을 참조하여 직류 옵셋을 추정한다. 그리고 추정된 직류 옵셋을 이용하여 자동 이득 제어부(260)에 의한 이득 조정이 완료되는 즉시 직류 옵셋을 제거한다. 따라서, 시간 구간 (T3)에서는 이득은 고정되며, 직류 옵셋의 추정과 제거가 병행될 것이다. 상술한 직류 옵셋 추정 및 제거 방식에 따라, 본 발명의 다중대역 직교 주파수 분할 다중화 시스템(MB-OFDM)의 수신기는 직류 옵셋의 제거를 신속하게 수행하여 미세 시간 조정과 같은 동작들을 짧은 프리앰블 내에서 수행할 수 있는 시간적인 여유를 제공할 수 있다.

도 7은 본 발명의 신호 검출 및 옵셋 추정부(290)의 내부 구성을 간략히 보여주는 블록도이다. 도 7을 참조하면, 신호 검출 및 옵셋 추정부(290)는 직류 옵셋 추정 인에이블 신호(DCE_EN)에 응답하여 각 대역별 직류 옵셋의 검출을 시작하는 직류 옵셋 추정부(296)와, 입력되는 디지털 신호(Id′, Qd′)의 신호 전력을 검출하여 대역 번호를 생성하는 신호 감지부(299)를 포함한다.

직류 옵셋 추정부(296)는 동위상 및 직교 위상 신호들로 구성되는 디지털 신호(Id′,Qd′)를 제공받아 각 대역별 직류 옵셋(DC_I, DC_Q)을 제공한다. 직류 옵셋 추정부(296)는 심볼 단위의 샘플들을 누산하고 직류 옵셋 추정 인에이블 신호(DCE_EN)의 카운트 수에 따라 다른 직류 옵셋의 추정치를 생성하는 옵셋 연산부(291)와 각 대역별 옵셋의 평균값을 지속적으로 제공하기 위한 평균 필터들(292, 293, 294)을 포함한다.

옵셋 연산부(291)는 제공되는 디지털 신호(Id′,Qd′)의 샘플들을 심볼 단위로 누적(Accumulate)한다. 심볼 단위로 누적된 샘플들의 대수합을 이하에서는 누산치(Accumulated value: ACC)라 칭하기로 한다. 누산치(ACC)는 직류 옵셋 추정 인에이블 신호(DCE_EN)의 카운트 값에 따라 다른 파라미터를 적용하여 직류 옵셋으로 생성된다. 즉, 직류 옵셋 추정 인에이블 신호(DCE_EN)의 입력이 존재하지 않는 경우, 직류 옵셋 추정 인에이블 신호(DCE_EN)가 N회 미만인 경우, 직류 옵셋 추정 인에이블 신호(DCE_EN)가 N회 이상인 각각의 경우에 따라 다른 파라미터로 직류 옵셋을 추정한다. 여기서, N은 자동 이득 제어부(260)의 이득 조정이 완료될 때까지 입력되는 직류 옵셋 추정 인에이블 신호(DCE_EN)의 카운트 수이다. 일반적으로 OFDM 심볼에 포함되는 샘플들의 시간 평균은 0 또는 매우 작은 값을 가지는 랜덤 과정(Random Process)으로 특징 지을 수 있다. 따라서, 수신 신호에 포함되는 펄스들 의 대수 합에 대응하는 누산치(ACC)는 충분히 큰 샘플에 대해서는 확률적으로 O에 수렴하게 된다. 그러나 제한적인 표본에 해당하는 하나의 심볼에 대해서도 누산치(ACC)는 0이나 매우 작은 값을 갖는다. 그러므로, 일정 구간(예를 들면, 심볼 구간) 내에 포함되는 모든 샘플들을 합하여 그 평균을 구함으로써 직류 옵셋을 구할 수 있다. 옵셋 연산부(291)는 산술 평균을 구할 수 있는 유한 임펄스 응답(Finite Impulse Response: FIR) 필터로도 구현될 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다. 상술한 도 6a 및 도 6b를 참조하면, 직류 추정 인에이블 신호(DCE_EN)가 입력되는 시점은 자동 이득 제어부(260, 도 5 참조)의 이득이 수렴되기 이전에 해당한다. 자동 이득 제어부(260)의 이득은 시간 구간 (T2) 동안은 안정적이지 못하다. 따라서, 시간 구간 (T2) 동안은, 누산치(ACC)를 최근에 추정된 이전 이득을 심볼당 샘플 수에 곱한 값으로 나눔으로써 안정적이지 못한 자동 이득 제어부(260)의 이득을 보상할 수 있다. 그러나, 자동 이득 제어부(260)가 추정하는 이득이 수렴되는 시간 구간인 (T3) 동안에는 누산치(ACC)를 심볼당 샘플 수로 나누어 직류 옵셋을 추정하게 될 것이다. 이상에서 간략히 설명되는 옵셋 연산부(291)의 구체적인 동작 알고리즘은 이후에 후술하는 도 9에서 상세히 설명하기로 한다.

옵셋 연산부(291)에 의해 계산된 직류 옵셋은 제 1 내지 제 3 평균 필터들(292, 293, 294)로 전달된다. 제 1 내지 제 3 평균 필터들(292, 293, 294)은 대역들 각각에 대한 직류 옵셋을 복수의 심볼들에 대하여 산술 평균값을 구한다. 평균 필터들의 물리적인 의미는 랜덤 과정의 표본 집합의 수를 증가시켜 에러를 최소 화시키는데 있다. 따라서, 제 1 내지 제 3 평균 필터들(292, 293, 294)에 의해서 직류 옵셋의 정확도가 높아진다. 여기서, 제 1 내지 제 3 평균 필터들(292, 293, 294)은 3-OFDM에서 사용하는 3개의 대역 각각에 대한 옵셋의 평균치를 구하기 위한 구성이다. 따라서, 대역의 수에 따라 평균 필터의 갯수는 변경이 가능하다. 제 1 내지 제 3 평균 필터들(292, 293, 294)로부터 출력되는 직류 옵셋은 대역 번호에 따라 스위칭되는 선택부(295)에 전달되고, 신호 전력의 검출에 따라 동기되는 대역 번호 시퀀스에 따라 직류 옵셋(DC_I, DC_Q)은 순차적으로 출력된다. 제 1 평균 필터(292)는 옵셋 연산부(291)에 의해서 제공되는 대역 1의 심볼들에 대한 직류 옵셋을 이전에 추정된 직류 옵셋들을 참조하여 평균치를 출력으로 제공한다. 제 2 평균 필터(293)는 옵셋 연산부(291)에 의해서 제공되는 대역 2의 심볼들에 대한 직류 옵셋을 이전에 추정된 직류 옵셋들을 참조하여 평균치를 출력으로 제공한다. 제 3 평균 필터(294)는 옵셋 연산부(291)에 의해서 제공되는 대역 3의 심볼들에 대한 직류 옵셋을 이전에 추정된 직류 옵셋들을 참조하여 평균치를 출력으로 제공한다. 제 1 내지 제 3 평균 필터(292, 293, 294)들 각각은 대역들 각각으로 전송되는 다수의 심볼들에 포함되는 직류 옵셋을 참조하여 평균을 제공할 수 있기 때문에 직류 옵셋 추정치의 정확도를 획기적으로 높일 수 있다.

선택부(295)는 각 평균 필터들의 출력을 선택하여 복수의 대역들을 도약하면서 제공되는 디지털 신호들에 포함되는 직류 옵셋을 제거하기 위한 직류 옵셋 추정치를 대역 번호에 따라 출력한다. 즉, 신호 전력의 검출을 통해서 전달되는 심볼이 점유하던 대역 번호에 동기하여 제 1 내지 제 3 평균 필터(292, 293, 294)들 중 어 느 하나의 직류 옵셋 추정치를 출력함으로써 연속적으로 수신 신호의 직류 옵셋을 제거할 수 있다. 즉, 연속적으로 제공되는 직류 옵셋 추정치(DC_I, DC_Q)는 가산기(280, 285)로 제공되며, 가산기(280, 285)에서 동위상 및 직교 위상의 디지털 신호(Id, Qd)와 가감됨으로써 직류 옵셋이 제거된다.

신호 감지부(299)는 상술한 직류 옵셋 추정부(296)로 대역별 직류 옵셋의 추정을 위한 정확한 타이밍 정보를 제공한다. 신호 전력 검출기(297)는 신호의 수신 여부를 판단한다. 신호 전력이 존재하는 것으로 감지되면, 신호 전력 검출기(297)는 신호의 수신 시점에 동기하도록 이미 설정된 도약 패턴에 대응하는 대역 번호 시퀀스를 출력하도록 대역 번호 발생기(298)을 제어한다. 일반적으로 신호 전력 검출기(297)는 수신 신호의 전력을 검출하기 위하여 지연 및 상관 알고리즘(Delay and Correlate algorithm)을 사용한다. 지연 및 상관 알고리즘의 신호 검출 방법은 타임 동기나, 보호 구간의 검출 등을 위하여 폭넓게 사용된다. 대역 번호 발생기(298)는 신호 전력의 검출기(297)의 제어에 따라 송신측과 동기된 대역 번호 시퀀스를 발생한다.

이상의 구성을 통해서 본 발명의 수신기는 수신 신호의 자동 이득 제어부(260)의 이득이 안정되기 이전에 직류 옵셋을 추정하고 보상할 수 있다.

도 8은 이상에서 설명된 본 발명에 따른 직류 옵셋의 추정 방법을 개략적으로 보여주는 흐름도이다. 도 8을 참조하면, 신호 전력의 검출로부터 자동 이득 제어가 수행되며, 자동 이득 제어가 완료되기 이전에 직류 옵셋의 추정이 시작된다. 그리고 자동 이득 제어가 완료되는 시점에 추정된 직류 옵셋을 이용하여 직류 옵셋 을 제거 또는 보상한다. 도면을 통하여 간략히 설명하면 다음과 같다.

수신기는 수신 심볼의 존재 여부를 판단하기 위하여 신호 전력을 지속적으로 모니터링한다(S10). 만일 신호 전력이 존재하면, 이는 수신 심볼이 존재함을 의미하므로 자동 이득 제어를 시작한다. 자동 이득 제어에 따라서 가변 이득 증폭기(240, 245)의 이득이 조정될 것이다. 그러나, 자동 이득 제어 동작이 완료되기 이전에 직류 옵셋 추정 동작이 실시된다. 이때는 직류 옵셋 추정을 위해, 현재 조정중인 이득이 아닌, 이전에 수렴했던 이득을 참조하여 직류 옵셋이 계산된다(S20). 자동 이득 제어 동작에 따라, 이득이 수렴하면 추정된 직류 옵셋에 따라 수신 심볼에 존재하는 직류 옵셋이 제거된다. 또한, 이득의 수렴 이후에는 이득을 고려하지 직류 옵셋이 추정 및 제거될 것이다(S30).

도 9는 상술한 도 8의 직류 옵셋 추정 동작의 실시예를 간략히 보여주는 흐름도이다. 즉, 도 9의 흐름도는 도 7의 옵셋 연산부(291)의 동작을 예시적으로 보여준다. 도 9을 참조하면, 옵셋 연산부(291)는 직류 추정 인에이블 신호(DCE_EN)의 입력 회수에 따라 직류 옵셋의 연산 동작을 수행한다. 최초, 신호 전력이 검출되면 수신 신호의 존재를 의미하므로, 자동 이득 제어 동작이 수행된다. 자동 이득 제어부(260)에 의한 이득의 수렴이 완료되기 이전에, 수신 모뎀의 시간 동기 제어부(미도시됨)로부터 제공되는 직류 추정 인에이블 신호(DCE_EN)에 응답하여 제반 직류 옵셋의 연산 동작이 시작된다. 직류 옵셋의 연산은 직류 추정 인에이블 신호(DCE_EN)의 펄스 수에 따라 다르게 수행된다. 먼저, 직류 추정 인에이블 신호(DCE_EN)의 펄스 수의 초기화(i=0) 동작이 이루어진다(S110). 그리고, 옵셋 연산 부(291)는 직류 추정 인에이블 신호(DCE_EN)의 입력 여부를 모니터링한다(S120). 옵셋 연산부(291)는 직류 추정 인에이블 신호(DCE_EN)가 입력되면, 수신 신호 검출 이후 제공된 직류 추정 인에이블 신호(DCE_EN)의 수를 카운트한다(S140). 그러나, 직류 추정 인에이블 신호(DCE_EN)가 제공되지 않았으면, 직류 옵셋(DC_OS)은 이전의 패킷 또는 프레임의 수신시에 사용된 각 대역들의 직류 옵셋(PRE_DC_OS)을 유지한다(S130).

직류 추정 인에이블 신호(DCE_EN)가 입력된 것으로 감지되면, 옵셋 연산부(291)는 수신 신호의 검출 이후로부터 제공된 직류 추정 인에이블 신호(DCE_EN)의 수를 카운트한다. 그리고 직류 추정 인에이블 신호(DCE_EN)의 카운트 수(i)가 4 이상이 되었는지를 판단한다(S150). 만일, 직류 추정 인에이블 신호(DCE_EN)의 카운트 수(i)가 4보다 작다면, 자동 이득 제어부(260)의 이득이 수렴되기 이전을 의미하므로 이전 패킷 또는 프래임의 수신시에 추정된 이득을 고려하여 직류 옵셋을 계산한다. 즉, 수신 심볼의 샘플들을 더한 누산치(ACC)에 심볼당 샘플 수와 이전 이득을 곱한 값을 나누어준다(S160). 따라서, 직류 추정 인에이블 신호(DCE_EN)의 카운트 수(i)가 4보다 적은 구간에서는 수렴되지 않은 불안정한 이득을 고려하여 직류 옵셋을 추정한다. 만일, 직류 추정 인에이블 신호(DCE_EN)의 카운트 수(i)가 4 이상이 되면, 자동 이득 제어부(260)의 이득이 고정값으로 수렴되었음을 의미한다. 따라서, 직류 옵셋(DC_OS)은 누산치(ACC)에 심볼당 샘플 수를 나누어서 계산한다(S170).

이상의 직류 추정 인에이블 신호(DCE_EN)의 카운트 수에 따라 직류 옵셋을 계산하는 방법은 아래의 [표 1]에 설명된 알고리즘에 대한 간략한 구현 예에 불과하다. 심볼의 도약 패턴 방식에 따라서, 직류 추정 인에이블 신호(DCE_EN)의 카운트 수의 설정이 달라질 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게 자명하다.

if DCE_EN ==(1, 2, 3), DC_OS(n) = DC_OS(n) + ACC/(심볼당 샘플 수*이전 이득); elseif DCE_EN >= 4, DC_OS(n) = DC_OS(n) + ACC/(심볼당 샘플 수); else DC_OS(n) = DC_OS(n) ; end

(여기서, n은 다중 대역 각각의 대역 번호를 나타내는 자연수)

상술한 알고리즘은 도 6a에서 설명된 도약 패턴의 경우에 대한 직류 옵셋의 추정 방법을 기술하고 있다. 그러나, 도 6b와 같은 도약 패턴에서 직류 옵셋 추정 인에이블 신호(DCE_EN)의 카운트 수가 '7' 이상이 되어야 자동 이득 제어부(260)의 이득이 수렴될 것이다. 따라서, 이 경우 알고리즘의 직류 옵셋 추정 인에이블 신호(DCE_EN)의 카운트 수는 '4'→'7'로 전환되어야 할 것이다.

이상에서 설명된 본 발명의 직류 옵셋의 추정 방식에 따르면, 자동 이득 제어부(260)에 의한 이득이 수렴하지 않은 시점에서 직류 옵셋의 추정이 시작된다. 따라서, 초광대역 통신 시스템과 같은 짧은 프리앰블을 사용하는 수신기에서 미세 시간 조정 및 주파수 옵셋의 조정과 같은 동기화 동작을 수행할 수 있는 시간을 충분히 확보할 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 직류 옵셋의 발생을 간략히 보여주기 위한 블록도;

도 2는 다중대역 직교 주파수 분할 다중화 시스템의 송신기의 구성을 간략히 보여주는 블록도;

도 3은 다중대역 신호의 파형을 간략히 보여주는 신호 파형도;

도 4는 다중대역 신호의 도약 패턴의 예들을 간략히 보여주는 도면;

도 5는 본 발명에 따른 다중대역 직교 주파수 분할 다중화 시스템의 수신기 구조를 간략히 보여주는 블록도;

도 6a는 본 발명에 따른 직류 옵셋의 추정 및 보상의 일 실시예를 보여주는 타이밍도;

도 6b는 본 발명의 직류 옵셋 추정 및 보상의 다른 실시예를 예시적으로 보여주는 타이밍도;

도 7은 도 5의 신호 검출 및 옵셋 추정부의 구성을 간략히 보여주는 블록도;

도 8은 본 발명의 직류 옵셋의 추정 및 보상 방법을 간략히 보여주는 흐름도;

도 9는 상술한 도 8의 직류 옵셋의 추정 방법의 실시예를 보여주는 흐름도.

*도면의 주요부분에 대한 부호의 설명*

10, 210 : 안테나 20, 220 : 저잡음 증폭기

30 : 국부 발진기 40, 230 : 믹서

105 : 비화기 110 : 헤더 발생기

115 : 멀티플렉서 120 : 길쌈 부호기

125 : 인터리버 130 : 프리앰블 발생기

135 : 멀티플렉서 140 : 변조 맵퍼

145 : 역고속 푸리에 변환기 150 : 보호구간 혼합기

155 : 심볼 파형 성형부 160 : 디지털-아날로그 컨버터

240, 245 : 가변 이득 증폭기 250, 255 : 아날로그-디지털 컨버터

260 : 자동 이득 제어부 270 : 디지털-아날로그 컨버터

280, 285 : 가산기 290 : 신호 검출 및 옵셋 조정부

291 : 옵셋 연산부 292 : 제 1 평균 필터

293 : 제 2 평균 필터 294 : 제 3 평균 필터

295 : 선택부 296 : 직류 옵셋 추정부

297 : 신호 전력 검출기 298 : 대역 번호 발생기

299 : 신호 감지부

Claims (19)

1. 다중대역 직교 주파수 분할 다중화 시스템의 신호 수신 방법에 있어서:

   (a) 수신 심볼들에 대한 신호 전력을 검출하는 단계;

   (b) 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 자동 이득 제어를 수행하는 단계; 및

   (c) 상기 자동 이득 제어를 통해서 조정되는 이득이 수렴되기 이전에 상기 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 단계를 포함하되,

   상기 (c) 단계에서, 상기 직류 옵셋은 가변되는 상기 이득을 고려하여 상기 자동 이득 제어 동작의 이전에 획득된 이전 이득을 참조하여 추정되는 것을 특징으로 하는 신호 수신 방법.
2. 제 1 항에 있어서,

   상기 신호 전력의 검출에 응답하여, 상기 수신 심볼들을 수신하기 위한 도약 패턴이 상기 수신 심볼들과 동기되는 것을 특징으로 하는 신호 수신 방법.
3. 제 2 항에 있어서,

   상기 (c) 단계에서, 상기 직류 옵셋은 상기 다중대역들 각각에 대해서 추정되는 것을 특징으로 하는 신호 수신 방법.
4. 삭제
5. 제 1 항에 있어서,

   상기 (c) 단계에서, 상기 직류 옵셋은, 상기 수신 심볼들 중 어느 하나에 포함되는 샘플들의 대수합을 상기 어느 하나의 수신 심볼에 포함되는 샘플 수와 상기 이전 이득을 곱한 값으로 나누어 추정하는 것을 특징으로 하는 신호 수신 방법.
6. 제 5 항에 있어서,

   상기 (c) 단계에서, 동일한 대역에 포함되는 복수의 수신 심볼들로부터 추정된 복수의 직류 옵셋들의 평균값을 구하여 직류 옵셋 추정치로 제공하는 단계를 더 포함하는 신호 수신 방법.
7. 제 1 항에 있어서,

   상기 (c) 단계에서 상기 이득이 수렴되면, 상기 추정된 직류 옵셋을 상기 수신 심볼들로부터 제거하는 (d) 단계를 더 포함하는 신호 수신 방법.
8. 제 7 항에 있어서,

   상기 (d) 단계에서, 상기 직류 옵셋은 상기 수신 심볼들 중 어느 하나에 포함되는 샘플들의 대수합을 상기 어느 하나의 수신 심볼에 포함되는 샘플 수로 나누 어 추정하는 것을 특징으로 하는 신호 수신 방법.
9. 제 1 항에 있어서,

   상기 다중대역 직교 주파수 분할 다중화 시스템은 초광대역(Ultra-Wide Band: UWB) 통신 방식으로 구현되는 것을 특징으로 하는 신호 수신 방법.
10. 다중대역 직교 주파수 분할 다중화 시스템의 수신기에 있어서:

    수신 신호로부터 복수의 대역들 각각에 대응하는 수신 심볼들을 대역 번호에 따라 선택하는 믹서;

    상기 믹서로부터 출력되는 수신 심볼들의 신호 레벨을 조정하는 자동 이득 제어 루프;

    상기 자동 이득 제어 루프에 의해서 증폭된 수신 심볼들을 디지털 신호로 변환하는 아날로그-디지털 컨버터;

    상기 디지털 신호로 변환된 수신 심볼들의 신호 전력을 검출하여 상기 대역 번호를 제공하고, 상기 자동 이득 제어 루프의 이득이 수렴되기 이전에 상기 디지털 신호로 변환된 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 신호 검출 및 옵셋 추정부; 그리고

    상기 추정된 직류 옵셋을 이용하여 상기 아날로그-디지털 컨버터로부터 출력되는 수신 심볼들에 포함되는 직류 옵셋을 제거하기 위한 가산기를 포함하되,

    상기 신호 검출 및 옵셋 추정부는:

    상기 수신 심볼들의 신호 전력을 검출하여 상기 수신 신호의 존재 여부를 검출하는 신호 전력 검출부; 및

    상기 자동 이득 제어 루프로부터 출력되는 각 대역들에 대응하는 수신 심볼들의 직류 옵셋을 추정하는 직류 옵셋 추정부를 포함하고,

    상기 신호 전력 검출부는:

    상기 수신 심볼들의 신호 전력을 검출하여 상기 수신 신호의 존재 여부를 검출하는 신호 전력 검출기; 및

    상기 수신 신호가 존재하는 경우, 도약 패턴에 따른 상기 대역 번호를 상기 심볼들에 동기하여 생성하는 대역 번호 발생기를 포함하며,

    상기 직류 옵셋 추정부는:

    상기 수신 심볼들 각각에 포함되는 샘플들의 크기를 누산하고, 누산치를 상기 수신 심볼들 각각에 포함되는 샘플 수 또는 상기 수신 심볼들 각각에 포함되는 샘플 수와 상기 자동 이득 제어 루프의 이전 이득을 곱한 값으로 나누는 옵셋 연산부; 및

    상기 옵셋 연산부로부터 출력되는 직류 옵셋들을 상기 복수의 대역들 각각으로 분류하여 각 대역에 포함되는 복수의 수신 심볼들에 대응하는 옵셋들의 평균값을 구하는 복수의 평균 필터를 포함하는 수신기.
11. 삭제
12. 삭제
13. 삭제
14. 제 10 항에 있어서,

    상기 자동 이득 제어 루프의 이득이 수렴되기 이전에는, 상기 옵셋 연산부는 상기 누산치를 상기 수신 심볼에 포함되는 샘플 수와 상기 자동 이득 제어 루프의 이전 이득을 곱한 값으로 나누는 것을 특징으로 하는 수신기.
15. 제 10 항에 있어서,

    상기 자동 이득 제어 루프의 이득이 수렴된 이후에는, 상기 옵셋 연산부는 상기 누산치를 상기 수신 심볼들 각각에 포함되는 샘플 수로 나누는 것을 특징으로 하는 수신기.
16. 제 10 항에 있어서,

    상기 자동 이득 제어 루프의 이득의 수렴 여부는 상기 신호 전력의 검출에 응답하여 소정의 시간 후에 물리 계층으로부터 제공되는 직류 옵셋 추정 인에이블 신호의 카운트 수를 참조하여 판단하는 것을 특징으로 하는 수신기.
17. 제 10 항에 있어서,

    상기 복수의 평균 필터들의 출력은 상기 대역 번호에 의해서 선택되는 것을 특징으로 하는 수신기.
18. 제 10 항에 있어서,

    상기 옵셋 연산부는 상기 수신 심볼들에 포함되는 샘플들의 크기를 누산하는 유한 임펄스 응답 필터(Finite Impulse Response Filter: FIR Filter)를 더 포함하는 것을 특징으로 하는 수신기.
19. 제 10 항에 있어서,

    상기 자동 이득 제어 루프는,

    상기 아날로그 디지털 컨버터의 출력을 감지하여 이득을 조정하는 자동 이득 제어기;

    상기 이득을 아날로그 신호로 전환하기 위한 디지털-아날로그 컨버터;

    상기 아날로그 신호로 전환된 이득에 따라 상기 믹서로부터 출력되는 상기 수신 심볼들의 신호 레벨을 조정하여 상기 아날로그-디지털 컨버터로 제공하는 가변 이득 증폭기를 포함하는 수신기.

Images