JP2006013866A - 信号処理装置 - Google Patents

Abstract

【課題】 撮像素子から出力されるアナログ画像信号の電圧条件に柔軟に対応可能なＡ／Ｄ変換手段を実現し、アナログ画像信号を画像信号処理回路の比較的初段でデジタル化する事で、その後の画像信号処理回路のＩＣ化を容易にし、安価でノイズに強く、安定性の高い信号品質を得られる信号処理装置を実現する。
【解決手段】 出力アナログ画像信号Ｓｏを入力デジタル画像信号Ｄｉに変換するＡ／Ｄ変換回路部６１０ｂと、出力アナログ画像信号Ｓｏの出力レベルに応じて、Ａ／Ｄ変換回路部６１０ｂの電源電圧Ｖ_DDの電源端子及び接地電圧Ｖ_SSの接地端子に与える電圧値を設定する設定回路部６２０ｂと、Ａ／Ｄ変換回路部６１０ｂから出力されたデジタル画像信号のＨｉレベル及びＬｏｗレベル電圧値を所定のＨｉレベル及びＬｏｗレベル電圧値に変換するレベル変換回路部６３０ｂを備える信号処理装置。
【選択図】図９

Description

本発明は、信号処理装置に関し、詳しくは撮像素子から出力される信号のＡ／Ｄ変換処理に関する。

近年、原稿等の被写体に光を照射して得られる光学像を電気信号に変換し画像データを取得する画像読取装置がある。このような画像読取装置は、ＣＣＤ（Charge Coupled Device）などの撮像素子を用いて光学像をアナログ画像信号に変換し、アナログ画像信号をデジタル画像信号に変換して画像データを得る信号処理装置を備えている。

ところで、アナログ信号の信号処理は、その波形そのものが情報であるために、処理途中で混入するノイズにより波形が歪んでしまった場合、情報を正確に伝達することができなくなるという問題がある。

撮像素子から出力されるアナログ画像信号は、信号処理回路の容易化を図るため直流成分を遮断して所定の直流電位を加えて直流再生するクランプ処理、画像信号レベルを検出するサンプルホールド処理、変換範囲に適合するよう信号増幅処理等の信号処理が施された後、デジタル画像信号に変換されるのが一般的であった。しかし、アナログ画像信号は、ノイズの影響を受けるため原稿濃度に対する直線性が崩れてしまい、歪んだ画像データを扱わなくてはならず、正確な画像データを得ることが困難になっていた。

このような不具合を解消する方策として、例えば、光電変換装置から取得すべき濃度域からの出力電圧をデジタルデータに変換する処理において、光電変換装置の出力の調整手段と、デジタル信号処理手段の２段階によって行う画像入力システムが開示されている（特許文献１参照）。

また、アナログ信号処理では信号へのノイズ重畳を解決することが難しい。そこで、サンプルホールド回路と、サンプルホールド回路の後段に配置されたＡ／Ｄ変換回路とを備え、Ａ／Ｄ変換後に複数のラッチ回路を配置し、ラッチ回路への入力信号及び遅延出力信号に対して加算又は減算処理を行うデジタル処理装置が開示されている（特許文献２参照）。

一方、アナログ信号処理が複雑となる要因は、Ａ／Ｄ変換回路の変換範囲が、Ａ／Ｄ変換回路全体に与えられた電圧の範囲、システムと同一の電圧範囲又は外部より与えられた電圧範囲内等に制約される点にある。この点を解消するものとして、Ａ／Ｄ変換回路の変換範囲を任意に変更させるべく、複数の抵抗が直列接続されている抵抗列と、抵抗列に所定の電圧を供給する端子及び接地側端子との間に、異なる抵抗値を有する複数の抵抗からなる抵抗アレイを設け、外部からの信号に基づいて抵抗列の端に抵抗アレイの任意の抵抗を選択し接続する手段を有するＡ／Ｄ変換器が開示されている（特許文献３参照）。
特開平１０−２３３９０３号公報 特開２００２−５７５８１号公報 特開平６−２０４８７３号公報

しかしながら、特許文献１及び特許文献２は、アナログ画像信号をいかに効率良く正確にデジタル化するための技術であり、Ａ／Ｄ変換手段を効率的に利用することを前提としていた。特許文献３は、複数の抵抗アレイやセレクタスイッチが必要されるためＡ／Ｄ変換回路が複雑となり、ノイズの影響が受けやすい構成である。また、アナログ信号処理で行われていた信号増幅処理及び黒レベルの調整処理のデジタル化は行われていない。従って、信号処理時に生じるノイズにより波形の歪みが生じ、正確に画像データを伝達することができない恐れがあり、撮像素子から読み取った画像データを記録媒体上に記録する場合、副走査方向に沿って主走査方向の横スジや濃淡むらによる画質の低下を招くという問題がある。

本発明の課題は、撮像素子から出力されるアナログ画像信号の電圧条件に柔軟に対応可能なＡ／Ｄ変換手段を実現し、アナログ画像信号を画像信号処理回路の比較的初段でデジタル化する事で、その後の画像信号回路のＩＣ化を容易にし、安価でノイズに強く、安定性の高い信号品質を得られる信号処理装置を実現することである。

請求項１に記載の発明は、撮像素子から出力されたアナログ画像信号の出力レベルに応じて、前記アナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段の電源電圧端子及び接地端子に与える電圧値を設定することを特徴とする信号処理装置であること、を特徴としている。

請求項２に記載の発明は、請求項１に記載の信号処理装置において、前記Ａ／Ｄ変換手段から出力されたデジタル画像信号のＨｉレベル及びＬｏｗレベル電圧値を所定のＨｉレベル及びＬｏｗレベル電圧値に変換するレベル変換手段を備えること、を特徴としている。

請求項３に記載の発明は、請求項１又は２に記載の信号処理装置において、前記アナログ画像信号の出力レベルに応じて、前記Ａ／Ｄ変換手段の電源電圧値と接地電圧値とを設定し、前記電源電圧値及び前記接地電圧値に応じて当該Ａ／Ｄ変換手段の変換範囲を設定すること、を特徴としている。

請求項４に記載の発明は、請求項１から３のいずれか一項に記載の信号処理装置において、前記撮像素子は、ライン状に配列された複数のオプティカルブラック画素と有効画素とを有するラインセンサであり、前記アナログ画像信号の出力レベルは、オプティカルブラック画素信号レベルと有効画素信号レベルであること、を特徴としている。

請求項５に記載の発明は、請求項１から３のいずれか一項に記載の信号処理装置において、前記撮像素子は、縦横に配列された複数の画素を有するエリアセンサであり、前記アナログ画像信号の出力レベルは、前記画素毎に出力されるアナログ画像信号のフィールドスルー期間のフィールドスルーレベルと、前記画素毎に出力される画像信号期間の画像信号レベルであること、を特徴としている。

請求項１に記載の発明によれば、撮像素子から出力されるアナログ画像信号の電圧条件に応じてＡ／Ｄ変換手段の変換範囲を柔軟に設定することができるＡ／Ｄ変換手段が実現できるため、アナログ画像信号を画像信号処理回路の比較的初段でデジタル化する事で、その後の画像信号回路のＩＣ化を容易にし、安価でノイズに強く、安定性の高い信号品質を得られる信号処理装置を実現することができる。

請求項２に記載の発明によれば、請求項１と同様の効果を得られるのは勿論のこと、Ａ／Ｄ変換手段から出力されたデジタル画像信号Ｈｉレベル及びＬｏｗレベルの電圧値を後段のデジタル信号処理で用いられるＨｉレベル及びＬｏｗレベルの電圧値に変換することができ、後段のデジタル信号処理に影響を与えることなく、精度の高いＡ／Ｄ変換処理を行うことができる。

請求項３に記載の発明によれば、請求項１又は２と同様の効果を得られるのは勿論のこと、Ａ／Ｄ変換手段の変換範囲を複雑な回路を必要とせずに設定できる。

請求項４に記載の発明によれば、請求項１から３のいずれか一項と同様の効果を得られるのは勿論のこと、撮像素子は、ライン状に配列された複数のオプティカルブラック画素と有効画素とを有するラインセンサの場合、アナログ画像信号の出力レベルは、オプティカルブラック画素信号レベルと有効画素信号レベルに基づいて得ることができる。

請求項５に記載の発明によれば、請求項１から３のいずれか一項と同様の効果を得られるのは勿論のこと、撮像素子は、縦横に配列された複数の画素を有するエリアセンサの場合、アナログ画像信号の出力レベルは、画素毎に出力されるアナログ画像信号のフィールドスルー期間のフィールドスルーレベルと、画素毎に出力されるアナログ画像信号の画像信号期間の画像信号レベルとに基づいて得ることができる。

以下、図を参照して本発明の実施の形態を詳細に説明する。
本発明が適用可能な装置例としては、撮像素子を用いて光学像を得るデジタルカメラ等の撮像装置、スキャナ、デジタル複写機及び複合機等の画像読取装置である。

本実施の形態では、本発明の信号処理装置を画像読取装置に適用した例を説明する。
まず、構成を説明する。
図１は、本実施の形態における画像読取装置１の概要構成を示す。
図１に示すように、画像読取装置１は、原稿搬送部１０、画像読取部２０を備えて構成されている。

原稿搬送部１０は、複数の原稿を一枚毎に画像読取部２０へ搬送する。
画像読取部２０は、原稿搬送部１０から搬送された原稿画像を有する原稿を載置するコンタクトガラスの下部に備えられ、原稿の画像を読み取る。画像読取部２０は、原稿を照明するランプ等の光源、複数のミラー等からなる光学系２１、原稿画像からの反射光を集光するためのレンズ２２、撮像素子としてのＣＣＤ（Charge Coupled Device）ラインセンサ２３、図示しない駆動モータ等からなる駆動部、ハイライトピークレベル検出用の白基準板などによって構成される。ランプから原稿へ照明走査した光の反射光を結像して光電変換することにより原稿の画像を読み取り、読み取ったアナログ画像信号をアナログ信号処理した後、デジタル画像信号に変換してデジタル信号処理部に出力する。ここでは、画像は図形や写真などの画像データに限らず文字や記号などのテキストデータなども含む。

図２に、ＣＣＤラインセンサ２３から出力される１主走査分のアナログ画像信号のタイミングチャートを示す。
ＣＣＤラインセンサ２３は、原稿の主走査方向にライン状に複数配列された撮像素子（以下、画素と言う。）を有しており、原稿画像の１主走査毎に画像データを読み取り、１主走査分の画像データの入力アナログ画像信号を奇数列及び偶数列の画像信号に分けて出力する。ここでは、奇数列の入力アナログ画像信号を示す。ＣＣＤラインセンサ２３から出力された偶数列及び奇数列の入力アナログ画像信号は、後述するアナログ信号処理部においてそれぞれ信号処理が施され、信号処理が施されたアナログ画像信号はデジタル画像信号に変換された後、デジタル信号処理部で合成され、再び１ラインの画像データに戻される。

入力アナログ画像信号Ｓｉは、シフトゲート信号ＳＨの１周期中に、空送り期間と、オプティカルブラック信号期間と、実画像データである有効信号期間と、空送り期間とが順に経過した１ライン出力期間を有する。オプティカルブラック信号期間とは、ＣＣＤラインセンサ２３の端に設けられた複数の画素をアルミ箔などのシールド部材によって覆い光学的に遮光したオプティカルブラック画素から出力される信号期間である。有効信号期間とは、実画像データを出力する複数の有効画素から出力される信号期間である。また、空送り時間とオプティカルブラック信号期間を含む期間を、有効信号期間と対比する意味においての無効信号期間とする。
なお、偶数列のアナログ画像信号は、奇数列の入力アナログ画像信号と同様であるため、説明は省略する。

図３に、ＣＣＤラインセンサ２３のオプティカルブラック画素及び有効画素から出力されるアナログ画像信号の例を示す。
オプティカルブラック画素及び有効画素から出力されるアナログ画像信号は、リセット期間ｔｒと、フィールドスルー期間ｔｆと、画像信号期間ｔｓとを有する。
リセット期間ｔｒは、画素を識別するためのリセットパルスが入力された後リセットノイズＶ_RNが生じている信号期間である。画像信号期間ｔｓは、オプティカルブラック画素又は有効画素の画像信号レベルＶ_SLが出力される期間である。オプティカルブラック画素の画像信号期間ｔｓ１の画像信号レベルＶ_SL1をサンプリングすることにより、黒レベルを得ることができる。また、有効画素の画像信号期間ｔｓ２の画像信号レベルＶ_SL2をサンプリングすることにより、画像信号を得ることができる。

図４に、画像読取装置１の制御ブロック図を示す。
図４に示すように、画像読取装置１は、メイン制御部１００と、読取制御部２００と、搬送制御部３００と、操作部４００と、信号処理装置としての信号処理装置Ａと、通信部８００などから構成されている。

メイン制御部１００は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などにより構成されており、ＣＰＵは、ＲＯＭ内に記憶されているシステムプログラム、各処理プログラム、データを読み出して、ＲＡＭ内に展開し、展開されたプログラムに従って、画像読取装置１各部の動作を集中制御する。また、ＣＰＵは、システム全体のタイミング制御、操作表示部４００の入出力制御、ＲＡＭを使用した画像データの記憶及び蓄積制御、他のアプリケーション（ＦＡＸ、プリンタ、スキャナ等）とのインターフェイス（Ｉ／Ｆ）の動作制御を行うものである。

読取制御部２００は、ＣＰＵ、ＲＯＭ、ＲＡＭなどにより構成されており、ＣＰＵは、ＲＯＭ内に記憶されているシステムプログラム、各処理プログラム、データを読み出して、ＲＡＭ内に展開し、展開されたプログラムに従って、画像読取部２０各部の動作を制御する。原稿の読取動作時において、光源の点滅制御、複数のミラー等からなる光学系２１の可動制御、ＣＣＤラインセンサ２３の駆動制御などを行うものである。

搬送制御部３００は、ＣＰＵ、ＲＯＭ、ＲＡＭなどにより構成されており、ＣＰＵは、ＲＯＭ内に記憶されているシステムプログラム、各処理プログラム、データを読み出して、ＲＡＭ内に展開し、展開されたプログラムに従って、原稿搬送部１０各部の動作を制御する。原稿の読取動作時において、原稿サイズの検知、原稿搬送ローラの駆動モータの制御などを行うものである。

操作表示部４００は、電源スイッチ、数字キーや各種機能キー、タッチパネルを備える。これらキーが押下された場合には、その押下信号をメイン制御部１００へ出力する。

信号処理装置Ａは、アナログ信号処理部５００、Ａ／Ｄ変換処理部６００、デジタル信号処理部７００を備える。アナログ信号処理部５００は、ＣＣＤラインセンサ２３から入力されたアナログ画像信号に対して信号処理を施す。Ａ／Ｄ変換処理部６００は、アナログ信号処理部から入力されたアナログ画像信号をＡ／Ｄ変換してデジタル画像信号をデジタル信号処理部６００へ出力する。デジタル信号処理部６００は、入力されたデジタル画像信号に対して信号処理を施し、メイン制御部１００へ出力する。

通信部８００は、モデム、ＴＡ（Terminal Adapter）やルータ等によって構成され、ネットワークに接続された外部機器との通信の制御を行う。例えば、画像読取部２０で読み取られた画像データが通信部８００を介して外部機器に送信することが可能である。

まず、従来のアナログ信号処理部５００ａについて説明する。
図５に、従来のアナログ信号処理部５００ａとＡ／Ｄ変換処理部６００ａとの構成図を示す。

図５に示すように、アナログ信号処理部５００ａ、バッファ５０１ａ、ＡＣ結合コンデンサ５０２ａ、プリクランプ回路５０３ａ、サンプルホールド回路５０４ａ、ＶＣＡ（Voltage Controlled Amplifier）回路５０５ａ、ＡＣ結合コンデンサ５０６ａ、メインクランプ回路５０７ａ、バッファ５０８ａ等を備える。

ＣＣＤラインセンサ２３からアナログ信号処理部５００ａに入力されるアナログ画像信号（以下、入力アナログ画像信号Ｓｉと言う。）は、バッファ５０１ａを介してＡＣ結合コンデンサ５０２ａに入力される。

ＡＣ結合コンデンサ５０２ａは、入力アナログ画像信号Ｓｉの直流成分を遮断し、プリクランプ回路５０３ａと共にクランプ回路を構成する。プリクランプ回路５０３ａは、入力アナログ画像信号Ｓｉに予め設定された黒レベルの基準値としての直流電位を加え（直流再生）クランプ処理を施し、黒レベルを調整する。ここでの黒レベルの基準値とは、オプティカルブラック信号期間内の画像信号レベルの平均値である。クランプ処理された入力アナログ画像信号Ｓｉは、サンプルホールド回路５０４ａへ出力される。

サンプルホールド回路５０４ａは、プリクランプ回路５０３ａから入力された入力アナログ画像信号Ｓｉの黒レベル及び画像信号レベルをサンプルホールドし、ＶＣＡ回路５０５ａへ出力する。ＣＣＤラインセンサ２３の場合、サンプルホールド回路５０４ａは、黒レベルとしてオプティカルブラック画素の画像信号レベルをサンプルホールドする。

ＶＣＡ回路５０５ａは、画像信号レベルが抽出された入力アナログ画像信号Ｓｉを後述するＡ／Ｄ変換回路の変換範囲に適合するよう増幅調整し、ＡＣ結合コンデンサ５０６ａを含むメインクランプ回路５０７ａへ出力する。

ＡＣ結合コンデンサ５０６ａは、増幅調整された入力アナログ画像信号Ｓｉの直流成分を再度遮断し、メインクランプ回路５０７ａと共にクランプ回路を構成する。メインクランプ回路５０７ａは、入力アナログ画像信号Ｓｉに再度クランプ処理を施し、黒レベルを再調整する。そして、バッファ５０８ａを介してＡ／Ｄ変換処理部６００ａへ出力アナログ画像信号Ｓｏを出力する。

Ａ／Ｄ変換処理部６００ａは、アナログ信号処理部５００ａから入力された出力アナログ画像信号Ｓｏを変換範囲内で２値コードにＡ／Ｄ変換し、後段のデジタル信号処理部７００へ入力される入力デジタル画像信号Ｄｉを出力する。

駆動パルス供給部９１０は、メイン制御部１００から出力される制御信号（図示略）に基づいて、駆動パルスを出力し、ＣＣＤラインセンサ２３、アナログ信号処理部５００ａ、Ａ／Ｄ変換処理部６００ａの駆動制御を行う。

ＣＣＤ駆動部９２０は、駆動パルス供給部９１０から出力される制御信号に基づいてタイミングパルスを出力し、ＣＣＤラインセンサ２３の駆動制御を行う。

図６に、従来のＡ／Ｄ変換処理部６００ａのＡ／Ｄ変換の概念図を示す。
図６に示すように、従来のＡ／Ｄ変換処理部６００ａは、Ａ／Ｄ変換回路の変換範囲を有効に使用するために、変換範囲の最大値近傍がハイライトピークレベルＶ_PL、最小値近傍が黒レベルＶ_BLとなるよう黒レベルの調整及び増幅調整された出力アナログ画像信号Ｓｏが入力される。Ａ／Ｄ変換処理部６００ａに入力された出力アナログ画像信号Ｓｏは、例えば、ハイライトピークレベルＶ_PLが最上位ビットＭＳＢの近傍値、黒レベルＶ_BLが最下位ビットＬＳＢの近傍値となる出力デジタル画像信号Ｄｉに変換される。

例えば、変換範囲が０Ｖから１Ｖ、変換段数が８ｂｉｔのＡ／Ｄ変換回路の場合、変換範囲の最大値（１Ｖ）近傍のハイライトピークレベルＶ_HL（０.９９Ｖ）、最小値（０Ｖ）近傍の黒レベルＶ_BL（０．０１Ｖ）となるよう黒レベルの調整及び増幅調整された出力アナログ画像信号Ｓｏが入力される。Ａ／Ｄ変換回路に入力された出力アナログ画像信号Ｓｏは、ハイライトピークレベルＶ_PLが最上位ビットＭＳＢ（「２５６」）の近傍値「２５５」、黒レベルＶ_BLが最下位ビットＬＳＢ（「０」）の近傍値「５」となる入力デジタル画像信号Ｄｉに変換される。

変換範囲は、Ａ／Ｄ変換回路のリファレンスラダーのトップ側の入力端子に入力される電圧値（以下、基準電圧上限レベルと言う。）Ｖ_RTとリファレンスラダーのボトム側の入力端子に入力される電圧値（以下、基準電圧下限レベルと言う。）Ｖ_RBとの電位差である。

したがって、従来では、黒レベルの安定化を図るため直流成分を遮断して所定の直流電位を加えて直流再生するクランプ処理、画像信号レベルを検出するサンプルホールド処理、変換範囲に適合するよう信号増幅処理等をアナログ信号処理として行っていたため、処理中に混入するノイズ等の影響を受けて波形が歪んでしまい、正確な情報を伝達することができないという問題がある。

次に、本実施の形態のアナログ信号処理部５００ｂについて説明する。
図７に、本実施の形態を適用した場合のアナログ信号処理部５００ｂとＡ／Ｄ変換処理部６００ｂとの構成図を示す。

図７に示すように、本実施の形態におけるアナログ信号処理部５００ｂの構成において、従来と同一部分には同一符号を付し、詳細な説明は省略し、異なる機能部分のみ説明する。具体的には、従来のアナログ信号処理部５００ａのＡＣ結合コンデンサ５０２ａ、プリクランプ回路５０３ａ、ＶＣＡ回路５０５ａ、ＡＣ結合コンデンサ５０６ａ、メインクランプ回路５０７ａによる黒レベルの調整と信号増幅処理とが、Ａ／Ｄ変換後のデジタル信号処理部７００で行うことができるため、削除された構成となっている。

図８に、本実施の形態のＡ／Ｄ変換処理部６００ｂのＡ／Ｄ変換の概念図を示す。
図７及び８に示すように、本実施の形態のＡ／Ｄ変換処理部６００ｂに入力される出力アナログ画像信号Ｓｏは、直流成分が含まれたアナログ信号である。この直流成分が含まれたアナログ画像信号の出力レベル（最大値と最小値の電圧値）に応じて、基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとを予め設定することにより、従来のアナログ信号処理部５００ａの様な複雑な回路を必要とせずにＡ／Ｄ変換を行うことができる。

例えば、図８に示すように、ＣＣＤラインセンサ２３から出力された入力アナログ画像信号Ｓｉがサンプルホールドされたアナログ画像信号レベルの出力レベルが、「直流成分を含んだハイライトピークレベルＶ_PL」が４．４９Ｖから「直流成分を含んだ黒レベルＶ_BL」が３．５１Ｖである場合、「直流成分を含んだハイライトピークレベルＶ_PL」と「直流成分を含んだ黒レベルＶ_BL」と電位差及び夫々の電圧値に応じて、基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとをそれぞれ設定する。

この場合、基準電圧上限レベルＶ_RTとして４．５Ｖ、基準電圧下限レベルＶ_RBとして３．５Ｖと設定することができ、３．５Ｖから４．５Ｖの電圧範囲内のアナログ画像信号をデジタル化することができる。従って、クランプ処理及び増幅調整がされていない出力アナログ画像信号Ｓｏであっても、ハイライトピークレベルＶ_PLが最上位ビットＭＳＢ（「２５６」）の近傍値「２５５」、黒レベルＶ_BLが最下位ビットＬＳＢ（「０」）の近傍値「５」となる８ｂｉｔの２値コードにデジタル化された入力デジタル画像信号Ｄｉに変換することができる。

「直流成分を含んだハイライトピークレベルＶ_PL」は、原稿が載置されるコンタクトガラスとは異なる分光特性が可視光内で均一の通常の原稿より反射率の高い白色の白基準板を撮像した際に得られる画像データの最大値であり、白基準板を撮像して得られた有効画素の画像信号にシェーディング補正を行い、一走査内の画像信号をピークホールド（最大値保持）することで得られる。ノイズを除去するために、複数ラインのピークホールドレベルを平均化したレベルを「直流成分を含んだハイライトピークレベルＶ_PL」とする。

「直流成分を含んだ黒レベルＶ_BL」は、複数のオプティカルブラック画素の画像信号の平均値である。

図９に、本実施の形態のＡ／Ｄ変換処理部６００ｂの内部構成を示す。
図９に示すように、Ａ／Ｄ変換処理部６００ｂは、出力アナログ画像信号Ｓｏを入力デジタル画像信号Ｄｉに変換するＡ／Ｄ変換手段としてのＡ／Ｄ変換回路部６１０ｂと、設定回路部６２０ｂと、レベル変換手段としてのレベル変換回路部６３０ｂとを備え、電源電圧Ｖ_CCが印加され、接地Ｖ_EEに接続されている。

Ａ／Ｄ変換回路部６１０ｂは、アナログ信号処理部５００ｂから入力される出力アナログ画像信号Ｓｏのアナログ入力端子Ａ_inと、Ａ／Ｄ変換された信号を出力するデジタル出力端子Ｄ_outと、変換範囲を定める基準電圧上限レベルＶ_RT及び基準電圧下限レベルＶ_RBの入力端子と、Ａ／Ｄ変換回路部６１０ｂの電源電圧Ｖ_DDの電源端子と、Ａ／Ｄ変換回路部６１０ｂの接地電圧Ｖ_SSの接地端子とを備える。基準電圧上限レベルＶ_RT及び基準電圧下限レベルＶ_RBの入力端子、電源電圧Ｖ_DDの電源端子、接地電圧Ｖ_SSの接地端子は、設定回路部６２０ｂに接続されている。

設定回路部６２０ｂは、Ａ／Ｄ変換回路部６１０ｂの電源電圧Ｖ_DDの電源端子及び接地電圧Ｖ_SSの接地端子に夫々接続されており、Ａ／Ｄ変換処理部６００ｂの設計時において、試験的に白基準板を撮像して得られる「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」とに応じて、Ａ／Ｄ変換回路部６１０ｂの変換範囲を設定する。

設定回路部６２０ｂは、「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」とに応じて電源電圧Ｖ_DDの電圧値及び接地電圧値Ｖ_SSの電圧値を設定し、設定された電源電圧Ｖ_SSの電圧値を指示する電源電圧設定信号Ｓ_DDが入力されるＤ／Ａ変換回路部６２１と、設定された接地電圧Ｖ_SSの電圧値を指示する接地電圧設定信号Ｓ_SSが入力されるＤ／Ａ変換回路部６２２と、基準電圧上限レベルＶ_RT及び基準電圧下限レベルＶ_RBを電源電圧Ｖ_DDの電圧値と接地電圧Ｖ_SSの電圧値との分圧比として設定するための抵抗器Ｒ１、Ｒ２、Ｒ３とを備える。
電源電圧設定信号Ｓ_DDと接地電圧設定信号Ｓ_SSとは、Ａ／Ｄ変換処理部６００ｂの設計時において入力される信号である。

まず、Ａ／Ｄ変換処理部６００ｂの設計時において、「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」との電位差及び夫々の電圧値に基づいて、変換範囲及び基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとが設定される。設定された基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとの電位差が変換範囲となる。

基準電圧上限レベルＶ_RTとしては、「直流成分を含んだハイライトピークレベルＶ_PL」以上かつ近傍値に設定し、基準電圧下限レベルＶ_RBとしては、「直流成分を含んだ黒レベルＶ_BL」以下かつ近傍値に設定することが好ましく、より近傍値である事により、Ａ／Ｄ変換回路部６１０ｂの変換範囲を有効に使用することができるため、変換精度が向上される。

なお、Ａ／Ｄ変換処理部６００ｂの前段に反転回路を接続し、基準電圧上限レベルＶ_RTとして「直流成分を含んだ黒レベルＶ_BL」以上かつ近傍値に設定し、基準電圧下限レベルＶ_RBとして「直流成分を含んだハイライトピークレベルＶ_PL」以下かつ近傍値に設定しても良い。

そして、設定された基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとに基づいて、即ち、「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」の電圧値に基づいて、電源電圧Ｖ_DDの電圧値と接地電圧Ｖ_SSの電圧値とを設定する。

設定された電源電圧Ｖ_DDの電圧値と接地電圧Ｖ_SSの電圧値とを夫々設定する電源電圧設定信号Ｓ_DDと接地電圧設定信号Ｓ_SSを算出する。算出された電源電圧設定信号Ｓ_DD、接地電圧設定信号Ｓ_SSと、Ａ／Ｄ変換処理部６００ｂの電源電圧Ｖ_CCとによってＡ／Ｄ変換回路部６１０ｂに設定された電源電圧Ｖ_DDの電圧値と接地電圧Ｖ_SSの電圧値とが印加される。

また、Ａ／Ｄ変換回路部６１０ｂに電源電圧Ｖ_DDの電圧値と接地電圧Ｖ_SSの電圧値とが印加されると、抵抗器Ｒ１、Ｒ２、Ｒ３の分圧比に基づいた基準電圧上限レベルＶ_RT及び基準電圧下限レベルＶ_RBが設定される。

レベル変換回路部６３０ｂは、入力端子ＩＮに与えられたＡ／Ｄ変換回路部６１０ｂのビット毎のデジタル画像信号の電圧値を後段のデジタル信号処理部７００で用いられる電圧値に変換（レベルシフト）して、出力端子ＯＵＴから出力する。

図１０に、レベル変換回路部６３０ｂの一例を示す。
このレベル変換回路部６３０ｂは、ＰＮＰ形のトランジスタＴｒ１とＮＰＮ形のトランジスタＴｒ２とを用いて、トランジスタのスイッチング動作を利用して構成されたレベルシフト回路であり、Ｔｒ２のコレクタに直列に接続されたロジック電源Ｖ_Dを電源電圧Ｖ_CCに重畳することにより、後段のデジタル信号処理部７００で用いられる電圧値に適合するようレベルシフトする構成である。
なお、レベル変換回路部６３０ｂとしては、Ａ／Ｄ変換回路６１０ｂから出力されたデジタル画像信号のＨｉレベル及びＬｏｗレベル電圧値を所定のＨｉレベル及びＬｏｗレベル電圧値に変換できればよく、例えば公知のシフトレベル回路を用いて構成することができるため、この限りではない。

このように、Ａ／Ｄ変換回路部６１０ｂから出力されたデジタル画像信号の電圧値を後段のデジタル信号処理部７００の電圧値に変換することにより、Ａ／Ｄ変換回路部６１０ｂの電源電圧Ｖ_DDの電圧値及び接地電圧Ｖ_SSの電圧値を変更させても後段のデジタル信号処理部の信号処理に影響を与えることなく、精度の高いＡ／Ｄ変換処理を行うことができる。

図１１に、図９に示すＡ／Ｄ変換処理部６００ｂの他の例を示す。
図１１に示すＡ／Ｄ変換処理部６００ｂは、図９に示す設定回路部６２０ｂが設定回路部６４０ｂとなる以外は同様であるため、その他の説明は省略する。

設定回路部６４０ｂは、「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」とに応じて電源電圧Ｖ_DDの電圧値、接地電圧Ｖ_SSの電圧値、基準電圧上限レベルＶ_RT、基準電圧下限レベルＶ_RBを設定し、設定された電源電圧Ｖ_SSの電圧値を指示する電源電圧設定信号Ｓ_DDが入力されるＤ／Ａ変換回路部６４１と、設定された接地電圧Ｖ_SSの電圧値を指示する接地電圧設定信号Ｓ_SSが入力されるＤ／Ａ変換回路部６４２と、設定された基準電圧上限レベルＶ_RTを指示する上限設定信号Ｓ_RTが入力されるＤ／Ａ変換回路部６４３と、設定された基準電圧下限レベルＶ_RBを指示する下限設定信号Ｓ_RBが入力されるＤ／Ａ変換回路部６４４とを備える。
電源電圧設定信号Ｓ_DD、接地電圧設定信号Ｓ_SS、上限設定信号Ｓ_RT、下限設定信号Ｓ_RBは、Ａ／Ｄ変換処理部６００ｂの設計時において入力される信号である。

まず、Ａ／Ｄ変換処理部６００ｂの設計時において、「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」との電位差及び夫々の電圧値に基づいて、変換範囲及び基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとが設定される。設定された基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとの電位差が変換範囲となる。

設定された基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとを夫々設定する上限設定信号Ｓ_RTと下限設定信号Ｓ_RBとを算出する。

そして、設定された基準電圧上限レベルＶ_RTと基準電圧下限レベルＶ_RBとに基づいて、即ち、「直流成分を含んだ黒レベルＶ_BL」と「直流成分を含んだハイライトピークレベルＶ_PL」の電圧値に基づいて、電源電圧値Ｖ_DDと接地電圧値Ｖ_SSとを設定する。

設定された電源電圧Ｖ_DDの電圧値と接地電圧Ｖ_SSの電圧値とを夫々設定する電源電圧設定信号Ｓ_DDと接地電圧設定信号Ｓ_SSを算出する。

算出された電源電圧設定信号Ｓ_DD、接地電圧設定信号Ｓ_SS、上限設定信号Ｓ_RT、下限設定信号Ｓ_RBと、Ａ／Ｄ変換処理部６００ｂの電源電圧Ｖ_CCとによってＡ／Ｄ変換回路部６１０ｂに設定された電源電圧Ｖ_DDの電圧値、接地電圧Ｖ_SSの電圧値、基準電圧上限レベルＶ_RT、基準電圧下限レベルＶ_RBが印加される。

以上の構成により、Ａ／Ｄ変換回路部６１０ｂの電源電圧Ｖ_DDの電圧値、接地電圧Ｖ_SSの電圧値、基準電圧上限レベルＶ_RT、基準電圧下限レベルＶ_RBを任意の電圧値に設定することができ、変換範囲の有効領域を最大限に活用することができるため、変換精度の低下を招くことがない。また、変換精度の維持のため、高精度のＡ／Ｄ変換回路が不要となるため、回路コストを低減することができる。更に、ＣＣＤラインセンサ２３から出力されたアナログ画像信号に対するクランプ処理、信号増幅処理等を必要とせず、アナログ信号処理部の構成を最小限に留めることができ、迅速にＡ／Ｄ変換を行うことができるため、ノイズ等の影響を受けずに正確な情報を伝達することができる。

なお、本実施の形態では、撮像素子としてＣＣＤラインセンサ２３を用いた画像読取装置に本発明の信号処理装置を適用した場合について説明したが、ＣＣＤラインセンサ２３に替えて、画素が縦横に配列されたＣＣＤエリアセンサを適用しても同様の効果を得ることができる。

図１２に、ＣＣＤエリアセンサの画素から出力されるアナログ画像信号の例を示す。
画素から出力されるアナログ画像信号は、リセット期間ｔｒと、フィールドスルー期間ｔｆと、画像信号期間ｔｓとを有する。リセット期間ｔｒは、画素を識別するためのリセットパルスが入力された後リセットノイズＶ_RNが生じている信号期間である。フィールドスルー期間ｔｆは、リセットノイズが減衰し確定している信号期間である。画像信号期間ｔｓは、画素の画像信号レベルＶ_SLが出力される期間である。
画素毎にフィールドスルー期間ｔｆのフィールドスルーレベルＶ_FLと、画像信号期間ｔｓの画像信号レベルＶ_SLとをサンプリングすることにより、画像信号が検出される。

図７のサンプルホールド回路５０４ａは、入力アナログ画像信号Ｓｉの黒レベル及び画像信号レベルをサンプルホールドする。ＣＣＤエリアセンサの場合、黒レベルとして、画素毎に出力されるフィールドスルー期間ｔｆのフィールドスルーレベルＶ_FLをサンプルホールドする。

図１１の設定回路部６４０ｂは、ＣＣＤエリアセンサの場合、Ａ／Ｄ変換処理部６００ｂの設計時において、試験的に白基準板を撮像して得られる「直流成分を含んだフィールドスルーレベルＶ_FL」と「直流成分を含んだハイライトピークレベルＶ_PL」とに応じて、電源電圧Ｖ_DDの電圧値、接地電圧Ｖ_SSの電圧値、基準電圧上限レベルＶ_RT、基準電圧下限レベルＶ_RBを設定し、印加させる。

ＣＣＤエリアセンサの場合、「直流成分を含んだハイライトピークレベルＶ_PL」は、原稿が載置されるコンタクトガラスとは異なる分光特性が可視光内で均一の通常の原稿より反射率の高い白色の白基準板を撮像した際に得られる画像データの最大値であり、白基準板を撮像して得られた一走査内の画素の画像信号レベルＶ_SLをピークホールド（最大値保持）することで得られる。ノイズを除去するために、複数ラインのピークホールドレベルを平均化したレベルを「直流成分を含んだハイライトピークレベルＶ_PL」とする。

ＣＣＤエリアセンサの場合、「直流成分を含んだフィールドスルーレベルＶ_FL」は、複数の画素のフィールドスルーレベルＶ_FLの平均値である。

このように、ＣＣＤラインセンサ２３又はＣＣＤエリアセンサから出力されるアナログ画像信号の電圧条件（出力レベル）に応じてＡ／Ｄ変換回路部６１０ｂの変換範囲を柔軟に設定することができるＡ／Ｄ変換処理部６００ｂが実現できるため、ＣＣＤラインセンサ又はＣＣＤエリアセンサから出力されるアナログ画像信号の画像信号処理回路において、比較的初段でのデジタル化が可能になるため、その後の画像信号処理回路のＩＣ化を容易にし、安価でノイズに強く、安定性の高い信号品質を得られる信号処理装置Ａを実現することができる。

なお、以上の実施の形態における記述は、本発明に係る好適な信号処理装置の一例であり、これに限定されるものではない。
また、以上の実施の形態における各部の細部構成及び細部動作に関して、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。

本実施の形態における画像読取装置１の概要構成である。 ＣＣＤラインセンサ２３から出力される１主走査分のアナログ画像信号のタイミングチャートである。 ＣＣＤラインセンサ２３のオプティカルブラック画素及び有効画素から出力されるアナログ画像信号の例である。 画像読取装置１の制御ブロック図である。 従来のアナログ信号処理部５００ａとＡ／Ｄ変換処理部６００ａとの構成図である。 従来のＡ／Ｄ変換処理部６００ａのＡ／Ｄ変換の概念図である。 本実施の形態を適用した場合のアナログ信号処理部５００ｂとＡ／Ｄ変換処理部６００ｂとの構成図である。 本実施の形態のＡ／Ｄ変換処理部６００ｂのＡ／Ｄ変換の概念図である。 本実施の形態のＡ／Ｄ変換処理部６００ｂの内部構成である。 レベル変換回路部６３０ｂの例である。 図９に示すＡ／Ｄ変換処理部６００ｂの他の例である。 ＣＣＤエリアセンサの画素から出力されるアナログ画像信号の例である。

符号の説明

１ 画像読取装置
１０ 原稿搬送部
２０ 画像読取部
２１ 光学系
２２ レンズ
２３ ＣＣＤラインセンサ
１００ メイン制御部
２００ 読取制御部
３００ 搬送制御部
４００ 操作表示部
５００、５００ａ、５００ｂ アナログ信号処理部
５０１ａ、５０８ａ バッファ
５０２ａ、５０６ａ ＡＣ結合コンデンサ
５０３ａ プリクランプ回路
５０４ａ サンプルホールド回路
５０５ａ ＶＣＡ回路
５０７ａ メインクランプ回路
６００、６００ａ、６００ｂ Ａ／Ｄ変換処理部
６１０ｂ Ａ／Ｄ変換回路部
６２０ｂ、６４０ｂ 設定回路部
６２１、６２２、６４１、６４２、６４３、６４４ Ｄ／Ａ変換回路部
６３０ｂ レベル変換回路部
７００ デジタル信号処理部
８００ 通信部
９１０ 駆動パルス供給部
９２０ ＣＣＤ駆動部

Ａ 信号処理装置
Ａ_IN アナログ入力端子
Ｄｉ 入力デジタル画像信号
Ｄ_OUT デジタル出力端子
ＬＳＢ 最下位ビット
ＭＳＢ 最上位ビット
Ｒ１、Ｒ２、Ｒ３ 抵抗器
ＳＨ シフトゲート信号
Ｓｉ 入力アナログ画像信号
Ｓｏ 出力アナログ画像信号
Ｓ_DD 電源電圧設定信号
Ｓ_RB 下限設定信号
Ｓ_RT 上限設定信号
Ｓ_SS 接地電圧設定信号
ｔｆ フィールドスルー期間
ｔｒ リセット期間
ｔｓ、ｔｓ１、ｔｓ２ 画像信号期間
Ｖ_BL 黒レベル
Ｖ_CC 電源電圧
Ｖ_D ロジック電源
Ｖ_DD 電源電圧
Ｖ_EE 接地端子
Ｖ_FL フィールドスルーレベル
Ｖ_PL ハイライトピークレベル
Ｖ_RB 基準電圧下限レベル
Ｖ_RT 基準電圧上限レベル
Ｖ_RN リセットレベル
Ｖ_SL 画像信号レベル

Claims (5)

1. 撮像素子から出力されたアナログ画像信号の出力レベルに応じて、
   前記アナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段の電源電圧端子及び接地端子に与える電圧値を設定すること、
   を特徴とする信号処理装置。
2. 請求項１に記載の信号処理装置において、
   前記Ａ／Ｄ変換手段から出力されたデジタル画像信号のＨｉレベル及びＬｏｗレベル電圧値を所定のＨｉレベル及びＬｏｗレベル電圧値に変換するレベル変換手段を備えること、
   を特徴とする信号処理装置。
3. 請求項１又は２に記載の信号処理装置において、
   前記アナログ画像信号の出力レベルに応じて、前記Ａ／Ｄ変換手段の電源電圧値と接地電圧値とを設定し、前記電源電圧値及び前記接地電圧値に応じて当該Ａ／Ｄ変換手段の変換範囲を設定すること、
   を特徴とする信号処理装置。
4. 請求項１から３のいずれか一項に記載の信号処理装置において、
   前記撮像素子は、ライン状に配列された複数のオプティカルブラック画素と有効画素とを有するラインセンサであり、
   前記アナログ画像信号の出力レベルは、オプティカルブラック画素信号レベルと有効画素信号レベルであること、
   を特徴とする信号処理装置。
5. 請求項１から３のいずれか一項に記載の信号処理装置において、
   前記撮像素子は、縦横に配列された複数の画素を有するエリアセンサであり、
   前記アナログ画像信号の出力レベルは、前記画素毎に出力されるアナログ画像信号のフィールドスルー期間のフィールドスルーレベルと、前記画素毎に出力される画像信号期間の画像信号レベルであること、
   を特徴とする信号処理装置。

Images