JP2006013614A

JP2006013614A - 薄膜圧電共振装置

Info

Publication number: JP2006013614A
Application number: JP2004183942A
Authority: JP
Inventors: Naoko Yanase; 瀬直子梁; Yasuaki Yasumoto; 本恭章安; Ryoichi Ohara; 原亮一尾; Kazuhiko Itaya; 谷和彦板; Kenya Sano; 野賢也佐; Michihiko Nishigaki; 垣亨彦西; Toshihiko Nagano; 野利彦長; Kazuhide Abe; 部和秀阿; Toru Sugiyama; 山亨杉; Kohei Moritsuka; 塚宏平森
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-06-22
Filing date: 2004-06-22
Publication date: 2006-01-12

Abstract

【課題】パッケージ化してもサイズの小さな薄膜圧電共振装置を得ることを可能にする。
【解決手段】第１基板２上に形成され下部電極６、圧電体膜８、および上部電極１２を有する薄膜圧電共振素子ＦＲ１〜ＦＲ９と、薄膜圧電共振素子直下の第１基板に第１基板を貫通するように設けられ薄膜圧電共振素子の下部空洞２２となる第１貫通孔と、薄膜圧電共振素子を覆い、薄膜圧電共振素子に対向する面と薄膜圧電共振素子の上面とによって薄膜圧電共振素子の上部空洞３５が形成されるように設けられた凸状の金属膜３０と、を備えている。
【選択図】図１

Description

本発明は、薄膜圧電共振装置に関するものであって、特に高周波帯フィルタや発振器などの受動部品に用いられる。

近年無線通信技術はめざましい発展を遂げ、さらに情報の高速伝送を目的とした開発が続けられている。これら無線通信技術で用いられる周波数域は、ＰＨＳシステムや第３世代携帯通信、無線ＬＡＮなどの導入により２ＧＨｚ前後での周波数帯も市場において広く使われだし、加入者の数、端末数なども飛躍的に増大している。情報伝送量の高速化を目的に搬送波の周波数そのものはさらに高周波化をたどり、無線ＬＡＮシステムにおいては５ＧＨｚ帯までの商用化も開始された。

これら高周波通信機器に関して小型、軽量化の要求は強い。特にパーソナルコンピュータ（ＰＣ）用の高周波通信機器はＰＣカードに搭載できるように、薄く製作することが非常に重要である。ＰＣカード等に搭載される無線機器は一般に高周波（ＲＦ）の信号を処理するＲＦフロントエンド部と、ディジタル信号処理を行うベースバンド部に大別される。このうちベースバンド部は信号の変・復調をディジタル信号処理で行う部分であり、基本的にはシリコン基板をベースとしたＬＳＩチップによって構成することができる。このため、ベースバンド部の高さは容易に１ｍｍ以下程度にまで低くすることができる。一方、ＲＦフロントエンド部は高周波の信号をアナログ信号として増幅や周波数変換などを行う部分である。このため、発振器やフィルタなど多くの受動部品を含む複雑な構成が必要となり、ＲＦフロントエンド部をＬＳＩチップだけで構成するのは難しい。受動部品のうち、フィルタとしては従来、誘電体フィルタやＬＣフィルタが用いられていた。これらのフィルタは高周波信号を空洞共振器やＬＣ回路の通過帯域特性を用いてフィルタリングするため、本質的に小型化が難しく、高さを数ｍｍ以下にするのが極めて困難であった。このためこれらの高周波機器の小型化、薄型化に限界があった。

このような課題を解決するために、薄膜圧電共振器（ＦＢＡＲ：Film Bulk Acoustic Wave Resonator）が注目されている。薄膜圧電共振器は窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）からなる薄膜圧電体を２枚の電極で挟み込み、基板に形成された空洞を跨ぐように形成された薄膜圧電共振素子である（例えば、特許文献１の図２参照）。薄膜圧電共振素子は、空気層に接した下部電極及び上部電極と圧電体膜を合わせた厚み方向に周波数の共振を得るものである。この薄膜圧電共振素子を成膜して形成するのに作りやすい範囲となる０．５μｍ〜数μｍの厚みが、数ＧＨｚの共振周波数に相当し、ＧＨｚ帯の高周波領域の共振に有利である。

この薄膜圧電共振素子を、直列乃至並列に複数個並べて梯子型フィルタを形成することにより、移動体通信機のＲＦフィルタとして利用することができる。また、薄膜圧電共振素子、バリアブルキャッパシタ、および増幅器を組合せることで、移動体通信機の電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）として利用することができる。

薄膜圧電共振素子は半導体基板上に薄膜で形成するため、非常に小型化が容易であり、特に高さに関しては既存フィルタでは困難な１ｍｍ以下の寸法を容易に実現できる。またトランジスタやＩＣ、ＬＳＩと一緒に半導体基板上に実装することも容易である。

しかしながら、良好な特性の薄膜圧電共振素子を作製し、その小さいサイズを生かしてトランジスタやＩＣ、ＬＳＩなどの増幅素子またはコンデンサや抵抗器、インダクタなどと一緒に高周波モジュールに実装するのには、励振した共振エネルギーを閉じ込めるために薄膜圧電共振素子の上部および下部が空気層に接していることが必要である。これは、薄膜圧電共振素子を構成する圧電体や電極の音響インピーダンスと空気の音響インピーダンスが数桁も異なるので、弾性振動が界面で効率的に反射されて、弾性波のエネルギーが共振部分に閉じ込められるためである。したがって、薄膜圧電共振素子の形成プロセスでは、どのように上下の空気層、特に下部の空気層を形成するかという点と、上下に空気層を残しながらいかに全体を気密封止するかがポイントとなる。

特許文献１の図２に示すような裏面空洞型構造の薄膜圧電共振素子においては、基板の上方はもとより下方にも空洞が形成されており、そのまま樹脂モールド法を用いて樹脂封止することは空洞が埋まってしまうために困難である。

また、薄膜圧電共振素子を覆うように封止する技術も提案されているが（例えば、特許文献２参照）、この技術は裏面空洞型構造には適用が難しいという問題があった。

そこで、従来はセラミックパッケージにより薄膜圧電共振素子を封止する形態がとられてきた。セラミックパッケージを使用すると、パッケージ化された薄膜圧電共振素子の全体の厚みが大きくなり、高周波機器の小型化、薄型化が困難になる。
特開２００１−２１１０５３号公報特開２００２−２７４３６７号公報

本発明は上記問題点に鑑みてなされたものであり、パッケージ化してもサイズの小さな薄膜圧電共振装置を提供することを目的とする。

本発明の一態様による薄膜圧電共振装置は、第１基板上に形成され下部電極、圧電体膜、および上部電極を有する薄膜圧電共振素子と、前記薄膜圧電共振素子直下の前記第１基板に前記第１基板を貫通するように設けられ前記薄膜圧電共振素子の下部空洞となる第１貫通孔と、前記薄膜圧電共振素子を覆い、前記薄膜圧電共振素子に対向する面と前記薄膜圧電共振素子の上面とによって前記薄膜圧電共振素子の上部空洞が形成されるように設けられた凸状の金属膜と、を備えたことを特徴とする。

本発明によれば、パッケージ化してもサイズの小さな薄膜圧電共振装置を得ることができる。

発明の実施形態

以下、図面を参照して本発明の実施形態について説明する。

（第１実施形態）
本発明の第１実施形態による薄膜圧電共振装置を、図１（ａ）、（ｂ）を参照して説明する。この実施形態の薄膜圧電共振装置は、薄膜圧電共振素子を備えたＲＦフィルタであって、その平面図を図１（ａ）に、図１（ａ）に示す切断線Ａ−Ａで切断したときの断面図を図１（ｂ）に示す。

この実施形態の薄膜圧電共振装置は、後述するように直列乃至並列に接続された９個の薄膜圧電共振素子を有している。シリコン基板２上に例えばシリコン酸化物からなる絶縁膜４が設けられ、絶縁膜４上に薄膜圧電共振素子の下部電極６が設けられている。なお、後述するように、下部電極６は３個設けられ、各下部電極６は３個の薄膜圧電共振素子に対して共通の下部電極となるように構成されている。各薄膜圧電共振素子が設けられる位置の下部電極６の直下には絶縁膜４およびシリコン基板２を貫通する下部空洞２２が設けられている。シリコン基板２の裏面、すなわち絶縁膜４が設けられた側とは反対側の面は、樹脂層２４を介してシリコン基板２６が接着されている。したがって、下部空洞２２は、上面が下部電極６によって、底面がシリコン基板２６によって塞がれた構成となっている。

一方、絶縁膜４が設けられたシリコン基板２の表側の面には、３個の下部電極３を覆うように圧電体膜８が設けられている。圧電体膜８上には、９個の薄膜圧電共振素子を直列乃至並列に接続するための配線を兼ねた、９個の薄膜圧電共振素子の上部電極１２が設けられている。この実施形態においては、後述するように上部電極１２は７個設けられている。また、圧電体膜８上には、これらの上部電極１２を覆うように、例えば窒化珪素からなる絶縁膜１８が設けられている。圧電体膜８の側部には、９個の薄膜圧電共振素子が直列乃至並列に接続されたＲＦフィルタの端子となる上部電極１２と電気的に接続する配線電極１６が設けられ、この配線電極１６は絶縁膜４上に延在した構成となっている。なお、絶縁膜４上には、配線電極１６とは電気的に分離したボンディングパッド１４が設けられている。

また、絶縁膜１８で覆われた９個の薄膜圧電共振素子を覆い、かつ９個の薄膜圧電共振素子との間に上部空洞３５が形成されるように凸形状の金属膜３０が設けられている。この金属膜３０はボンディングパッド１４上でボールバンプ３６によって封止されるとともに、配線電極１６とは配線電極１６の側面および一部の上面に設けられた絶縁膜２０によって電気的に絶縁される。

次に、本実施形態による薄膜圧電共振装置の製造方法を、図２乃至図９を参照して説明する。

まず、熱酸化膜４が形成されたシリコン基板２上に、電極材料膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより図２（ａ）に示すように下部電極６を形成する。この実施形態においては、図２（ａ）に示すように下部電極６は３本形成される。続いて、図２（ｂ）に示すように、下部電極６を覆うように圧電体材料の膜を形成し、リソグラフィー技術を用いて上記圧電体材料の膜をパターニングすることにより圧電体膜８を形成する。

次に、直列に接続される薄膜圧電共振素子と並列に接続される薄膜圧電共振素子とで共振周波数を異ならせる目的で、図３（ａ）に示すように３本の下部電極の一端上に負荷電極１０を形成する。その後、基板２の全面に電極材料膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより、図３（ｂ）に示すように上部電極１２およびボンディングパッド１４を形成する。これにより、下部電極３と上部電極１２との間に圧電体膜８が挟まれた９個の薄膜圧電共振素子ＦＲ１〜ＦＲ９が形成される（図３（ｂ）参照。上部電極１２は７個形成され、７個の内の一つの上部電極は薄膜圧電共振素子ＦＲ２と薄膜圧電共振素子ＦＲ３とを接続する配線を兼ねており、他の一つの上部電極１２は薄膜圧電共振素子ＦＲ４と薄膜圧電共振素子ＦＲ５と接続する配線を兼ねている。また、ボンディングパッド１４は、絶縁膜４上に５個形成される。

次に、基板２の全面に電極材料膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより、薄膜圧電共振素子ＦＲ１、ＦＲ６、ＦＲ７、ＦＲ８、ＦＲ９の上部電極１２にそれぞれ接続する５個の配線電極１６を圧電体膜８の側部に形成する（図４（ａ）、（ｂ）参照）。これらの配線電極１６は圧電体膜８の側部だけでなく絶縁膜４上にも延在している。なお、配線電極１６はボンディングパッド１４とは電気的に接続されないように、平面上で重ならない位置に形成される。なお、図４（ａ）は本実施形態による薄膜圧電共振装置の一製造工程における平面図であり、図４（ｂ）は、図４（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。その後、シリコン基板２の裏面を研磨し、シリコン基板２の厚さが１００μｍ〜２００μｍとする。

次に、図５に示すように圧電体膜８上に上部電極を覆うように、例えば窒化珪素（ＳｉＮ_ｘ）からなる膜を１００ｎｍ程度ＣＶＤ(Chemical vapor deposition)を用いて成膜し、リソグラフィー技術を用いて上記窒化珪素膜をパターニングすることによりパッシベーション膜１８を形成する。なお、このパッシベーション膜１８はボンディングパッド１４と配線電極１６上には形成されない。その後、例えばＴＥＯＳ(tetraethoxy silane)からなる膜厚３μｍ程度の絶縁膜２０を、リソグラフィー技術を用いて配線電極１６の側部に形成する（図５参照）。この絶縁膜２０は、配線電極１６と後の工程で形成される金属膜３０とを電気的に絶縁するためのものである。配線電極１６の絶縁膜４上に延在している大部分は絶縁膜２０に覆われず、露出している（図５参照）。なお、図５乃至図９は、図１（ａ）に示す切断線Ａ−Ａで切断したときの断面図を示している。

次に、図６に示すように、ＩＣＰ−ＲＩＥ(Inductively Coupled Plasma - Reactive ion etching)を用いてシリコン基板２の裏面から、エッチングすることにより、薄膜圧電共振素子直下のシリコンと熱酸化膜４を除去する。これにより薄膜圧電共振素子直下に下部空洞２２が形成される。その後、シリコン基板２の裏面に厚さ１００μｍ〜２００μｍのシリコン基板２６をポリイミド等の樹脂２４を用いて接着する（図６参照）。これにより、下部空洞２２の上面は下部電極６によって、底面はシリコン基板２６によって塞がれた構成となる。

次に、図７に示すように、薄膜圧電共振素子を覆ように、厚さ５μｍ以上のフォトレジストからなるレジストパターン２８を形成する。このレジストパターン２８は、ボンディングパッド１４を覆うが、配線電極１６の絶縁膜２０によって覆われていない部分はレジストパターン２８によって覆われない（図７参照）。

次に、図８に示すように、レジストパターン２８を覆うようにＴｉ、Ａｕをメッキにより順次積層し、Ｔｉ／Ａｕからなる凸状の金属膜３０を形成する。Ｔｉは１０ｎｍ以上、Ａｕは１μｍ以上とする。配線電極１６上ではＴＥＯＳからなる絶縁膜２０を介してＴｉ／Ａｕからなる金属膜３０を形成する。また、予め設けたボンディングパッド１４上部のフォトレジストの側部には、Ｔｉ／Ａｕからなる金属膜３０を形成せず、フォトレジストが露出する形となり、この露出した部分が開口部３２となる（図８参照）。

次に、９０℃に熱したレジスト剥離溶剤ＮＭＰ（ｎ−メチルピロドリン）に基板２をおよそ１時間浸漬し、Ｔｉ／Ａｕからなる金属膜３０の中のレジストパターン２８を上記開口部３２から溶解させる。その後、イソプロピルアルコールに浸漬置換を３回繰り返し、乾燥させる。レジストパターンが除去された部分が上部空洞３５となる（図９参照）。

次に、図１（ａ）、（ｂ）に示すように、ボンディングパッド１４上の開口部３２をボールバンプ３６により塞ぐ。ボールバンプ３６の形成条件は温度１７０℃、超音波パワー０．７８Ｗ〜１．５Ｗ、荷重３３Ｎ、時間１秒とした。

次に、モールド樹脂（図示せず）を凸状の金属膜３０上に塗布する。配線電極１６上はフォトリソグラフィー技術によりモールド樹脂を除去した後に、樹脂を硬化させることにより凸状の金属膜３０で覆われた薄膜圧電共振素子を使用したＲＦフィルタが完成する。

本実施形態によるＲＦフィルタの回路図を図１０に示す。図１０において、インダクタは配線電極１６と外部端子とをワイヤボンディイングで接続したときのワイヤを示している。

以上説明したように、本実施形態によれば、薄膜圧電共振素子が凸状の金属膜で覆われた構成となるため、パッケージ化しても従来のセラミックパッケージで覆う場合に比べて遙かにサイズ（高さ）を小さくすることができる。また、凸状の金属膜と薄膜圧電共振素子との間には、上部空洞が形成されているため、薄膜圧電共振素子の特性が低下するのを防止することができる。

（第２実施形態）
次に、本発明の第２実施形態による薄膜圧電共振装置を、図１１（ａ）乃至図１８を参照して説明する。図１１（ａ）乃至図１８は、第２実施形態による薄膜圧電共振装置の製造工程図である。本実施形態による薄膜圧電共振装置は、第１実施形態の薄膜圧電共振装置と同様に９個の薄膜圧電共振素子を備えたＲＦフィルタであって、ボンディングパッドを形成しないが、配線電極１６を形成する工程までは、第１実施形態と同じような工程を用いて行う。図１１（ａ）は配線電極１６を形成した直後の平面図を示し、図１１（ｂ）は図１１（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。図１１（ａ）から分かるように、絶縁膜４上にはボンディングパッドは形成されていない。

以下の工程で参照する図１２乃至図１８は、図１１（ａ）で示す切断線Ａ−Ａで切断したときの断面図である。

配線電極１６を形成した後、図１２に示すように、圧電体膜８上に上部電極１２を覆うように窒化珪素（ＳｉＮ_ｘ）からなるパッシベーション膜１８をＣＶＤで１００ｎｍ程度成膜する。配線電極１６の絶縁膜４上に延在している大部分はパッシベーション膜１８で覆わない。覆われている場合は、ドライエッチングにより除去する。

次に、図１３に示すように、薄膜圧電共振素子を覆ように、フォトレジストからなるレジストパターン３８を形成する。なお、このレジストパターン３８によって、配線電極１６の絶縁膜４上に延在している大部分は覆われず、露出した状態となっている（図１３参照）。レジストパターン３８の形成後に１８０℃のホットプレート上で３分間加熱乾燥させ、レジストパターン３８を硬化する。フォトレジストの厚さは５μｍ以上とする。

次に、図１４に示すように、レジストパターン３８を覆うようにＴｉ層、Ｎｉ−Ｂ層、Ａｕ層を順次メッキにより形成し、Ｔｉ／Ｎｉ−Ｂ／Ａｕからなる積層膜（金属膜）３０ａを形成する。Ｔｉは１０ｎｍ以上、Ｎｉ−Ｂは１００ｎｍ以上、Ａｕは１μｍ以上とする。配線電極１６上にはＴｉ／Ｎｉ−Ｂ／Ａｕからなる積層膜３０ａを接触させず、レジストパターン３８の側面を露出させ、Ｔｉ／Ｎｉ−Ｂ／Ａｕからなる積層膜３０ａが配線電極１６を跨ぐように構成する。

次に、図１５に示すように、積層膜３０ａおよびレジストパターン３８ａを覆うようにモールド樹脂４０を塗布する。配線電極１６上にモールド樹脂が形成された場合はフォトリソグラフィーによりモールド樹脂を除去する。その後、モールド樹脂を窒素中で１５０℃、３０分間乾燥させて、仮キュアする。

次に、シリコン基板２の裏面に、開口を有する膜厚３０ｎｍのＡｌ膜４２を接着し、このＡｌ膜４２をマスクとして、薄膜圧電共振素子直下のシリコンと熱酸化膜４をＩＣＰ−ＲＩＥで除去し、下部空洞２２を形成する。このとき、薄膜圧電共振素子や配線電極１６が形成されておらず、かつＴｉ／Ｎｉ−Ｂ／Ａｕからなる積層膜３０ａの内側のシリコン基板２の領域にもシリコンと熱酸化膜４が除去されたレジストパターン３８に達する貫通孔４４を形成する（図１６参照）。

次に、シリコン基板２の裏面から開けた貫通孔４４より、レジストパターン３８をアッシング処理により除去する。アッシング処理は酸素プラズマアッシャーで行う。条件は温度１５０℃、圧力７５Ｐａ、パワー５００Ｗ、処理時間は１時間３０分である。その後、窒素雰囲気中２３０℃で３０分間乾燥し、モールド樹脂（１１５）をキュアする。レジストパターン３８が存在していた部分は薄膜圧電共振素子の上部空洞３９となる（図１７参照）。

次に、図１８に示すように、シリコン基板２の裏面に、Ｔｉ／Ｐｄ／Ａｕからなる積層膜４５を成膜された厚さ１００μｍ〜２００μｍのシリコン基板２６を接着する。積層膜４５の厚さはＴｉが５０ｎｍ、Ｐｄが２００ｎｍ、Ａｕが１０００ｎｍである。接着は窒素雰囲気中２００℃、１０分間圧着させることにより行う。これにより、凸状の金属膜３０ａで覆われた薄膜圧電共振素子を使用したＲＦフィルタが完成する。

なお、本実施形態においては、上部空洞３９はボールバンプにより封止されず、モールド樹脂４０およびシリコン基板２６によって封止される構成となる。

以上説明したように、本実施形態も第１実施形態と同様に、薄膜圧電共振素子が凸状の金属膜で覆われた構成となるため、パッケージ化しても従来のセラミックパッケージで覆う場合に比べて遙かにサイズ（高さ）を小さくすることができる。また、凸状の金属膜と薄膜圧電共振素子との間には、上部空洞が形成されているため、薄膜圧電共振素子の特性が低下するのを防止することができる。

（第３実施形態）
次に、本発明の第３実施形態による薄膜圧電共振装置を、図１９乃至図２５を参照して説明する。図１９乃至図２５は、第２実施形態による薄膜圧電共振装置の製造工程断面図である。本実施形態による薄膜圧電共振装置は、第１実施形態の薄膜圧電共振装置と同様に９個の薄膜圧電共振素子を備えたＲＦフィルタであって、ボンディングパッドを形成しないが、配線電極１６を形成する工程までは、第１実施形態と同じような工程を用いて行う。

配線電極１６を形成した後、図１９に示すように、圧電体膜８上に上部電極１２を覆うように窒化珪素（ＳｉＮ_ｘ）からなるパッシベーション膜１８をＣＶＤで１００ｎｍ程度成膜する。配線電極１６の絶縁膜４上に延在している大部分（配線電極１６の側部の近傍を除く）はパッシベーション膜１８で覆わない。覆われている場合は、ドライエッチングにより除去する。

次に、図２０に示すように、薄膜圧電共振素子を覆ように、フォトレジストからなるレジストパターン３８を形成する。なお、このレジストパターン３８によって、配線電極１６の絶縁膜４上に延在している大部分は覆われず、露出した状態となっている（図２０参照）。レジストパターン３８の形成後に１８０℃のホットプレート上で３分間加熱乾燥させ、レジストパターン３８をキュアする。フォトレジストの厚さは５μｍ以上とする。

次に、図２１に示すように、レジストパターン３８を覆うようにＴｉ層、Ａｕ層を順次メッキにより形成し、Ｔｉ／Ａｕからなる積層膜（金属膜）３０を形成する。Ｔｉは１０ｎｍ以上、Ａｕは１μｍ以上とする。配線電極１６上にはＴｉ／Ａｕからなる積層膜３０を接触させず、レジストパターン３８の側面３８ａを露出させ、Ｔｉ／Ａｕからなる積層膜３０が配線電極１６を跨ぐように構成する（図２１参照）。

次に、図２２に示すように、ＩＣＰ−ＲＩＥを用いてシリコン基板２の裏面から、エッチングすることにより、薄膜圧電共振素子直下のシリコンと熱酸化膜４を除去する。これにより、薄膜圧電共振素子直下に下部空洞２２が形成される。

次に、９０℃に熱したレジスト剥離溶剤ＮＭＰ（ｎ−メチルピロドリン）にシリコン基板２をおよそ１時間浸漬し、Ｔｉ／Ａｕからなる金属膜３０の中のレジストパターン２８を、配線電極１６のレジストパターン３８の露出している側面（開口部）３８ａから溶解させる。その後、イソプロピルアルコールに浸漬置換を３回繰り返し、乾燥させる。レジストパターンが除去された部分が上部空洞３５となる（図２３参照）。

次に図２４に示すように、シリコン基板２の裏面に、厚さ１００μｍ〜２００μｍのシリコン基板２６をポリイミド等の樹脂２４を用いて接着する。

次に、図２５に示すようにモールド樹脂４０を全面に塗布する。配線電極１６上はフォトリソグラフィー技術を用いてモールド樹脂４０を除去する。その後、モールド樹脂４０を硬化させることにより、配線電極１６上を跨いだＴｉ／Ａｕからなる積層膜３０の開口部を塞ぐ。これにより、凸状の金属膜３０で覆われた薄膜圧電共振素子を使用したＲＦフィルタが完成する。

なお、本実施形態においては、第２実施形態と同様に、上部空洞３９はモールド樹脂４０およびシリコン基板２によって封止される構成となる。

以上説明したように、本実施形態も第２実施形態と同様に、薄膜圧電共振素子が凸状の金属膜で覆われた構成となるため、パッケージ化しても従来のセラミックパッケージで覆う場合に比べて遙かにサイズ（高さ）を小さくすることができる。また、凸状の金属膜と薄膜圧電共振素子との間には、上部空洞が形成されているため、薄膜圧電共振素子の特性が低下するのを防止することができる。

（第４実施形態）
次に、本発明の第４実施形態による薄膜圧電共振装置を、図２６乃至図３２を参照して説明する。図２６乃至図３２は、第２実施形態による薄膜圧電共振装置の製造工程断面図である。本実施形態による薄膜圧電共振装置は、第１実施形態の薄膜圧電共振装置と同様に９個の薄膜圧電共振素子を備えたＲＦフィルタであって、ボンディングパッドを形成しないが、配線電極１６を形成する工程までは、第１実施形態と同じような工程を用いて行う。

配線電極１６を形成した後、図２６に示すように、圧電体膜８上に上部電極１２を覆うように窒化珪素（ＳｉＮ_ｘ）からなるパッシベーション膜１８をＣＶＤで１００ｎｍ程度成膜する。配線電極１６の絶縁膜４上に延在している大部分はパッシベーション膜１８で覆わない。覆われている場合は、ドライエッチングにより除去する。その後、例えばＴＥＯＳからなる膜厚３μｍ程度の絶縁膜２０を、リソグラフィー技術を用いて配線電極１６の側部に形成する（図５参照）。この絶縁膜２０は、配線電極１６と後の工程で形成される金属膜３０とを電気的に絶縁するためのものである。配線電極１６の絶縁膜４上に延在している大部分は絶縁膜２０に覆われず、露出している（図２６参照）。

次に、図２７に示すように、薄膜圧電共振素子を覆ように、フォトレジストからなるレジストパターン３８を形成する。なお、配線電極１６の絶縁膜２０によって覆われていない部分はレジストパターン３８によって覆われない（図２７参照）。フォトレジストの厚さは５μｍ以上とする。

次に、図２８に示すように、レジストパターン３８を覆うようにＴｉ層、Ａｕ層を順次メッキにより形成し、Ｔｉ／Ａｕからなる積層膜（金属膜）３０を形成する。Ｔｉは１０ｎｍ以上、Ａｕは１μｍ以上とする。配線電極１６上にはＴｉ／Ａｕからなる積層膜３０を接触させないように形成する。

次に、図２９に示すように、シリコン基板２の裏面に、開口を有する膜厚３０ｎｍのＡｌ膜４２を接着し、このＡｌ膜４２をマスクとして、薄膜圧電共振素子直下のシリコンと熱酸化膜４をＩＣＰ−ＲＩＥで除去し、下部空洞２２を形成する。このとき、薄膜圧電共振素子や配線電極１６が形成されておらず、かつＴｉ／Ａｕからなる積層膜３０の内側のシリコン基板２の領域にもシリコンと熱酸化膜４が除去されたレジストパターン３８に達する貫通孔４４を形成する（図２９参照）。

次に、９０℃に熱したレジスト剥離溶剤ＮＭＰ（ｎ−メチルピロドリン）にシリコン基板２をおよそ１時間浸漬し、レジストパターン３８を貫通孔４４から溶解させる。その後、イソプロピルアルコールに浸漬置換を３回繰り返し、乾燥させる。レジストパターン３８が除去された部分が上部空洞３９となる（図３０参照）。

次に、図３１に示すように、シリコン基板２の裏面に、Ｔｉ／Ｐｄ／Ａｕからなる積層膜４５を成膜された厚さ１００μｍ〜２００μｍのシリコン基板２６を接着する。積層膜４５の厚さはＴｉが５０ｎｍ、Ｐｄが２００ｎｍ、Ａｕが１０００ｎｍである。接着は窒素雰囲気中２００℃、１０分間圧着させることにより行う。

次に、図３２に示すように、積層膜３０を覆うようにモールド樹脂４０を塗布する。配線電極１６上にモールド樹脂が塗布された場合はフォトリソグラフィーによりモールド樹脂を除去する。その後、モールド樹脂を硬化する。

これにより、凸状の金属膜３０で覆われた薄膜圧電共振素子を使用したＲＦフィルタが完成する。

なお、本実施形態においては、上部空洞３９はボールバンプにより封止されず、凸状の金属膜３０およびシリコン基板２６によって封止される構成となる。

（第５実施形態）
次に、本発明の第５実施形態による薄膜圧電共振装置を、図３３乃至図３５を参照して説明する。図３３および図３４（ａ）は、第５実施形態による薄膜圧電共振装置の製造工程途中の平面図であり、図３４（ｂ）および図３５は図３４に示す切断線Ａ−Ａで切断したときの製造工程断面図である。本実施形態による薄膜圧電共振装置は、第１実施形態の薄膜圧電共振装置と同様に９個の薄膜圧電共振素子を備えたＲＦフィルタであって、ボンディングパッドを形成しないが、配線電極１６を形成する工程までは、第１実施形態と同じような工程を用いて行う。

配線電極１６を形成した後、第２実施形態の場合と同様に、圧電体膜８上に上部電極１２を覆うように窒化珪素（ＳｉＮ_ｘ）からなるパッシベーション膜１８をＣＶＤで１００ｎｍ程度成膜する。配線電極１６の絶縁膜４上に延在している大部分はパッシベーション膜１８で覆わない。覆われている場合は、ドライエッチングにより除去する。

次に、図３３に示すように、パッシベーション膜１８を覆ように、フォトレジストからなるレジストパターン３８Ａを形成する。なお、薄膜共振素子の間で、下部電極６及び上部電極１２の配線の形成されていない部分にはフォトレジストレジストが形成されない領域５０があるようにリソグラフィー技術を用いてレジストパターン３８Ａを形成する。レジストパターン３８Ａ形成後に１８０℃のホットプレート上で３分間加熱乾燥させ、レジストパターン３８Ａを硬化する。フォトレジスト厚さは５μｍ以上とする。このレジストパターン３８Ａによって、配線電極１６の絶縁膜４上に延在している大部分は覆われず、露出した状態となっている（図３４（ｂ）参照）。

次に、図３４（ａ）に示すように、レジストパターン３８Ａを覆うようにＴｉ層、Ｐｂ層、Ａｕ層を順次メッキにより形成し、Ｔｉ／Ｐｂ／Ａｕからなる積層膜（金属膜）３０ｂを形成する。Ｔｉは１０ｎｍ以上、Ｐｂは１００ｎｍ以上、Ａｕは１μｍ以上とする。配線電極１６上にはＴｉ／Ｐｂ／Ａｕからなる積層膜３０ｂを接触させず、レジストパターン３８Ａの側面を露出させ、Ｔｉ／Ｐｂ／Ａｕからなる積層膜３０ｂが配線電極１６を跨ぐように構成する（図３４（ｂ）参照）。なお、フォトレジストレジストが形成されない領域５０は、金属膜３０ｂによって埋め込まれ、レジストパターン３８Ａが除去された後、この埋め込まれた部分３１が金属膜３０ｂを支持する強度部材となる（図３５参照）。

次に、図３５に示すように、ＩＣＰ−ＲＩＥを用いてシリコン基板２の裏面から、エッチングすることにより、薄膜圧電共振素子直下のシリコンと熱酸化膜４を除去する。これにより薄膜圧電共振素子直下に下部空洞２２が形成される。

次に、９０℃に熱したレジスト剥離溶剤ＮＭＰ（ｎ−メチルピロドリン）にシリコン基板２をおよそ１時間浸漬し、Ｔｉ／Ｐｂ／Ａｕからなる金属膜３０ｂの中のレジストパターン３８Ａを、配線電極１６のレジストパターン３８Ａの露出している側面（開口部）から溶解させる。その後、イソプロピルアルコールに浸漬置換を３回繰り返し、乾燥させる。さらに、プラズマアッシング装置を用いて、圧力７５ＰａのＯ_２雰囲気で５００Ｗの条件で３０分間アッシングを行うことによりＴｉ／Ｐｂ／Ａｕからなる金属膜３０ｂの中のフォトレジストを完全に除去する。レジストパターンが除去された部分が上部空洞５２となる（図３５参照）。続いて図３５に示すように、シリコン基板２の裏面に、厚さ１００μｍ〜２００μｍのシリコン基板２６をポリイミド等の樹脂２４を用いて接着する。その後、図３５に示すようにモールド樹脂４０を全面に塗布する。配線電極１６上はフォトリソグラフィー技術を用いてモールド樹脂４０を除去する。その後、モールド樹脂４０を硬化させることにより、配線電極１６上を跨いだＴｉ／Ｐｂ／Ａｕからなる積層膜３０ｂの開口部を塞ぐ。これにより、凸状の金属膜３０ｂで覆われた薄膜圧電共振素子を使用したＲＦフィルタが完成する。

なお、本実施形態においては、第２実施形態と同様に、上部空洞５２はモールド樹脂４０およびシリコン基板２によって封止される構成となる。

なお、本実施形態においては、凸状の金属膜３０ａは支持部３１によって支持された構成となっているので、第１乃至第４実施形態に比べて強度が高い。

（第６実施形態）
次に、本発明の第６実施形態による薄膜圧電共振装置を、図３６乃至図３９を参照して説明する。図３６および図３７（ａ）は、第６実施形態による薄膜圧電共振装置の製造工程途中の平面図であり、図３７（ｂ）は図３７に示す切断線Ｂ−Ｂで切断したときの製造工程断面図、図３７（ｃ）は図３７に示す切断線Ｃ−Ｃで切断したときの製造工程断面図、図３８は本実施形態の薄膜圧電共振装置が完成したときの、図３７に示す切断線Ｂ−Ｂで切断した場合の製造工程断面図、図３９は本実施形態の薄膜圧電共振装置が完成したときの、図３７に示す切断線Ｃ−Ｃで切断した場合の製造工程断面図である。本実施形態による薄膜圧電共振装置は、第１実施形態の薄膜圧電共振装置と同様に９個の薄膜圧電共振素子を備えたＲＦフィルタであって、ボンディングパッドを形成しないが、配線電極１６を形成する工程までは、第１実施形態と同じような工程を用いて行う。

配線電極１６を形成した後、第１実施形態の場合と同様に、圧電体膜８上に上部電極１２を覆うように窒化珪素（ＳｉＮ_ｘ）からなるパッシベーション膜１８をＣＶＤで１００ｎｍ程度成膜する。なお、このパッシベーション膜１８は配線電極１６上には形成されない。その後、例えばＴＥＯＳからなる膜厚３μｍ程度の絶縁膜２０を、リソグラフィー技術を用いて配線電極１６の側部に形成する（図３６参照）。この絶縁膜２０は、配線電極１６と後の工程で形成される金属膜３０とを電気的に絶縁するためのものである。配線電極１６の絶縁膜４上に延在している大部分は絶縁膜２０に覆われず、露出している（図３６参照）。続いて、図３６に示すように、薄膜圧電共振素子を覆ように、フォトレジストからなるレジストパターン３８Ｂを形成する。なお、薄膜共振素子の間で、下部電極６及び上部電極１２の配線の形成されていない部分にはフォトレジストレジストが形成されない領域５０があるようにリソグラフィー技術を用いてレジストパターン３８Ｂを形成する。また、配線電極１６の絶縁膜２０によって覆われていない部分はレジストパターン３８Ｂによって覆われない（図３７（ｂ）、（ｃ）参照）。フォトレジストの厚さは５μｍ以上とする。レジストパターン３８Ｂ形成後に１８０℃のホットプレート上で３分間加熱乾燥させ、レジストパターン３８Ｂを硬化する。続いて、図３７（ａ）、（ｂ）、（ｃ）に示すように、レジストパターン３８Ｂを覆うようにＴｉ層、Ａｕ層を順次メッキにより形成し、Ｔｉ／Ａｕからなる金属膜３０を形成する。Ｔｉは１０ｎｍ以上、Ａｕは１μｍ以上とする。配線電極１６上にはＴｉ／Ａｕからなる金属膜３０を接触させないように形成する。これにより、配線電極１６と金属膜３０は絶縁膜２０によって絶縁される。なお、フォトレジストレジストが形成されない領域５０は、金属膜３０によって埋め込まれ、レジストパターン３８Ｂが除去された後、この埋め込まれた部分３１が金属膜３０ｂを支持する強度部材となる（図３７（ｂ）参照）。

次に、図３８および図３９に示すように、シリコン基板２の裏面に、開口を有する膜厚３０ｎｍのＡｌ膜４２を接着し、このＡｌ膜４２をマスクとして、薄膜圧電共振素子直下のシリコンと熱酸化膜４をＩＣＰ−ＲＩＥで除去し、下部空洞２２を形成する。このとき、薄膜圧電共振素子や配線電極１６が形成されておらず、かつＴｉ／Ａｕからなる金属膜３０の内側のシリコン基板２の領域にもシリコンと熱酸化膜４が除去されたレジストパターン３８Ｂに達する貫通孔４４を形成する（図３８、３９参照）。

次に、９０℃に熱したレジスト剥離溶剤ＮＭＰ（ｎ−メチルピロドリン）にシリコン基板２をおよそ１時間浸漬し、レジストパターン３８を貫通孔４４から溶解させる。その後、イソプロピルアルコールに浸漬置換を３回繰り返し、乾燥させる。さらに、プラズマアッシング装置を用いて、圧力７５ＰａのＯ_２雰囲気で５００Ｗの条件で３０分間アッシングを行うことによりＴｉ／Ａｕからなる金属膜３０の中のフォトレジストを完全に除去する。レジストパターン３８Ｂが除去された部分が上部空洞５２となる（図３８、３９参照）。続いて、図３８、３９に示すように、シリコン基板２の裏面に、Ｔｉ／Ｐｄ／Ａｕからなる積層膜４５を成膜された厚さ１００μｍ〜２００μｍのシリコン基板２６を接着する。積層膜４５の厚さはＴｉが５０ｎｍ、Ｐｄが２００ｎｍ、Ａｕが１０００ｎｍである。接着は窒素雰囲気中２００℃、１０分間圧着させることにより行う。その後、図３８、３９に示すように、金属膜３０を覆うようにモールド樹脂４０を塗布する。配線電極１６上にモールド樹脂が塗布された場合はフォトリソグラフィーによりモールド樹脂を除去する。その後、モールド樹脂を硬化する。

なお、本実施形態においては、凸状の金属膜３０は支持部３１によって支持された構成となっているので、第１乃至第４実施形態に比べて強度が高い。

また、上記第１乃至第６実施形態においては、９個の薄膜圧電共振素子を有する３．５段のＲＦフィルタを例にとって説明したが、本発明による薄膜圧電共振装置はこれに限られるものではない。例えば、図４０に示すように、薄膜圧電共振素子１０１、バリアブルキャパシタ１０２、帰還抵抗１０３および増幅器１０４を組み合わせることによって、移動体通信機の電圧制御発振器１００として利用することができる。

また，上記第１、第４、第６実施形態においては，例えばＴＥＯＳからなる絶縁膜２０は，フォトリソグラフィーにより形成されたポリイミド膜，またはエポキシ樹脂膜のいずれかであってもよい。

また、上記第１乃至第６実施形態においては、凸状の金属膜は、Ｔｉ／Ａｕからなる積層膜、Ｔｉ／Ｎｉ−Ｂ／Ａｕからなる積層膜、またはＴｉ／Ｐｄ／Ａｕからなる積層膜のいずれかであったが、Ｔｉ／Ｎｉ／Ａｕからなる積層膜、Ｔｉ／Ｔａ／Ａｕからなる積層膜、Ｔｉ／Ｍｏ／Ａｕからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ａｕからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ｎｉ／Ａｕからなる積層膜、Ｔｉ／Ｎｉ／Ｓｎからなる積層膜、Ｃｒ／Ｃｕ／Ａｕからなる積層膜、Ａｌ／Ｎｉからなる積層膜、Ｔｉ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｎｉ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｔａ／Ａｕ／Ｔａからなる積層膜、Ｔｉ／Ｐｄ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｍｏ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ｎｉ／Ａｕ／Ｔｉからなる積層膜、Ａｌ／Ｎｉ／Ｔｉからなる積層膜、Ｔｉ／Ｐｄ／Ｎｉからなる積層膜、またはＡｌ／Ｎｉ／Ｃｕ／Ａｕ／Ｔｉからなる積層膜のいずれかであってもよい。これにより様々な雰囲気での使用に耐えることが可能となる。

本発明の第１実施形態による薄膜圧電共振装置の構成を示す図であって、図１（ａ）は平面図、図１（ｂ）は図１（ａ）に示す切断線Ａ−Ａで切断したときの断面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す平面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す平面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す図であって、図４（ａ）は平面図、図４（ｂ）は図４（ａ）に示す切断線Ａ−Ａで切断したときの断面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第１実施形態による薄膜圧電共振装置の製造工程を示す断面図。ＲＦフィルタの構成を示す回路図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す図であって、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）に示す切断線Ａ−Ａで切断したときの断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第２実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第３実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第４実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第５実施形態による薄膜圧電共振装置の製造工程を示す平面図。本発明の第５実施形態による薄膜圧電共振装置の製造工程を示す図であって、図３４（ａ）は平面図、図３４（ｂ）は図３４（ａ）に示す切断線Ａ−Ａで切断したときの断面図。本発明の第５実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第６実施形態による薄膜圧電共振装置の製造工程を示す平面図。本発明の第６実施形態による薄膜圧電共振装置の製造工程を示す図であって、図３７（ａ）は平面図、図３７（ｂ）は図３７（ａ）に示す切断線Ｂ−Ｂで切断したときの断面図、図３７（ｃ）は図３７（ａ）に示す切断線Ｃ−Ｃで切断したときの断面図。本発明の第６実施形態による薄膜圧電共振装置の製造工程を示す断面図。本発明の第６実施形態による薄膜圧電共振装置の製造工程を示す断面図。電圧制御発振器の構成を示す回路図。

符号の説明

２シリコン基板
４シリコン熱酸化膜
６下部電極
８圧電体膜
１２上部電極
１４ボンディングパッド（メタル）
１６配線電極
１８絶縁膜（ＳｉＮ_ｘ膜）
２０絶縁膜（ＴＥＯＳ膜）
２２下部空洞
２４接着樹脂
２６シリコン基板
３０凸状金属膜
３５上部空洞
３６ボールバンプ
ＦＲ１〜ＦＲ９薄膜圧電共振素子

Claims

第１基板上に形成され、下部電極、圧電体膜、および上部電極を有する薄膜圧電共振素子と、
前記薄膜圧電共振素子直下の前記第１基板に前記第１基板を貫通するように設けられ前記薄膜圧電共振素子の下部空洞となる第１貫通孔と、
前記薄膜圧電共振素子を覆い、前記薄膜圧電共振素子に対向する面と前記薄膜圧電共振素子の上面とによって前記薄膜圧電共振素子の上部空洞が形成されるように設けられた凸状の金属膜と、
を備えたことを特徴とする薄膜圧電共振装置。
前記薄膜圧電共振素子の上部電極と電気的に接続する配線電極が前記第１基板上に設けられ、前記凸状の金属膜は前記配線電極上に絶縁膜を介して形成されていることを特徴とする請求項１記載の薄膜圧電共振装置。
前記薄膜圧電共振素子を覆うパッシベーション膜を更に備え、前記パッシベーション膜は前記配線電極上に延在して前記配線電極と前記凸状の金属膜とを電気的絶縁することを特徴とする請求項１記載の薄膜圧電共振装置。
前記薄膜圧電共振素子の上部電極と電気的に接続する配線電極が前記第１基板上に設けられ、前記凸状の金属膜は前記配線電極上を中空に跨いで設けられていることを特徴とする請求項１記載の薄膜圧電共振装置。
前記薄膜圧電共振素子を覆うパッシベーション膜と、前記薄膜圧電共振素子の上部電極が形成されていない前記パッシベーション膜上の領域で前記凸状の金属膜を支持する支持部材を有していることを特徴とする請求項１乃至４のいずれかに記載の薄膜圧電共振装置。
前記凸状の金属膜は前記薄膜圧電共振素子より外側の位置に引き出し部分を有し、前記凸状の金属膜は前記引き出し部でボールバンプにより封止されたことを特徴とする請求項１乃至５のいずれかに記載の薄膜圧電共振装置。
前記第１基板は、前記凸状の金属膜の内側で、前記薄膜圧電共振素子が形成されていない領域に前記第１基板の裏側に通じる第２貫通孔を備えていることを特徴とする請求項１乃至６のいずれかに記載の薄膜圧電共振装置。
前記凸状の金属膜は、Ｔｉ／Ａｕからなる積層膜、Ｔｉ／Ｎｉ／Ａｕからなる積層膜、Ｔｉ／Ｔａ／Ａｕからなる積層膜、Ｔｉ／Ｐｄ／Ａｕからなる積層膜、Ｔｉ／Ｍｏ／Ａｕからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ａｕからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ｎｉ／Ａｕからなる積層膜、Ｔｉ／Ｎｉ／Ｓｎからなる積層膜、Ｃｒ／Ｃｕ／Ａｕからなる積層膜、Ａｌ／Ｎｉからなる積層膜、Ｔｉ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｎｉ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｔａ／Ａｕ／Ｔａからなる積層膜、Ｔｉ／Ｐｄ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｍｏ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ａｕ／Ｔｉからなる積層膜、Ｔｉ／Ｐｄ／Ｃｕ／Ｎｉ／Ａｕ／Ｔｉからなる積層膜、Ａｌ／Ｎｉ／Ｔｉからなる積層膜、Ｔｉ／Ｐｄ／Ｎｉからなる積層膜、またはＡｌ／Ｎｉ／Ｃｕ／Ａｕ／Ｔｉからなる積層膜のいずれかであることを特徴とする請求項１乃至７のいずれかに記載の薄膜圧電共振装置。
前記凸状の金属膜は樹脂により覆われていることを特徴とする請求項１乃至８のいずれかに記載の薄膜圧電共振装置。
前記第１基板の裏面に前記貫通孔を塞ぐ第２基板が設けられていることを特徴とする請求項１乃至９のいずれかに記載の薄膜圧電共振装置。