JP3874709B2 - 半導体素子及び半導体装置 - Google Patents
半導体素子及び半導体装置 Download PDFInfo
- Publication number
- JP3874709B2 JP3874709B2 JP2002274367A JP2002274367A JP3874709B2 JP 3874709 B2 JP3874709 B2 JP 3874709B2 JP 2002274367 A JP2002274367 A JP 2002274367A JP 2002274367 A JP2002274367 A JP 2002274367A JP 3874709 B2 JP3874709 B2 JP 3874709B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- air bridge
- semiconductor substrate
- substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は携帯電話などの小型携帯機器に好適な半導体素子及び半導体装置に関する。
【０００２】
【従来の技術】
半導体素子の封止技術としては一般的に用いられているものに樹脂封止がある。しかしながら半導体基板上に形成された素子が半導体基板表面に露出している場合は、封止樹脂によってその素子が覆われてしまうと特性の劣化を招く場合がある。
【０００３】
このような場合は、半導体素子をキャビティ構造を有するパッケージ内に封止することになる。半導体素子はパッケージ内でボンディングパッドとボンディングワイヤを用いて電気的に接続される構造が一般的である。
【０００４】
このような構造を採用すると、半導体素子実装の際の占有面積が大きく機器の小型化の阻害要因となる。またボンディングワイヤやパッケージ部での高周波特性の劣化を招くという問題もある。
【０００５】
また半導体基板表面に露出している素子を有する半導体素子は、その素子を物理的に破壊せしめないように取り扱いには注意が必要であった。
【０００６】
【特許文献１】
特開平１０−９８１２１号公報
【０００７】
【発明が解決しようとする課題】
このように半導体基板表面に露出形成された素子を有する半導体素子を封止するに際しては、樹脂封止を行うと実装時の占有面積は小さくできるが素子特性劣化を招く恐れが有り、また、キャビティ構造を有するパッケージを採用すると実装時の占有面積が大きくなったり、高周波特性の低下という問題があった。
【０００８】
本発明は以上の点を考慮してなされたもので、素子特性の劣化を招くことなく半導体素子実装時の占有面積を小さくする半導体素子及び半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、半導体基板にキャビティを作りこみ、樹脂封止を行っても半導体基板上に形成された素子が封止樹脂に覆われることを防ぐ構造を採ることを基本とするものである。
【００１０】
すなわち本発明は、半導体基板と；この半導体基板上に形成された素子と；前記半導体基板上に設けられたメタルパターンと；前記半導体基板に作りこまれ、前記素子を空隙を介して覆うように形成され、かつ前記メタルパターンに被着されためっきメタルからなるエアブリッジとを有することを特徴とする半導体素子である。
【００１１】
また、このエアブリッジを有する半導体素子と；この半導体素子が実装される実装基板と；前記空隙を残し前記エアブリッジを覆うように形成された封止樹脂とを具備したことを特徴とする半導体装置である。
【００１２】
より具体的には、半導体基板と；前記半導体基板に表面に設けられたメタルパターンと；前記半導体基板に作りこまれ、空隙を介して前記半導体基板表面を覆うように形成され、かつ前記メタルパターンに被着されためっきメタルからなるエアブリッジと；前記エアブリッジにより覆われた前記半導体基板表面の領域（第１領域）に形成された素子と；前記第１領域以外の前記半導体基板表面（第２領域）に形成され、前記素子と電気的に接続されたボンディングパッドとを備えた半導体素子と：前記半導体素子のボンディングパッドと電気的に接続される配線を有し、前記半導体素子が固着された実装基板と：前記エアブリッジが形成する空隙を残して前記エアブリッジが形成された前記半導体基板表面を覆うように形成された封止樹脂とを具備したことを特徴とする半導体装置である。
【００１３】
このようなエアブリッジに覆われた領域に形成される素子は特に限定されるものではないが、封止樹脂で直接覆われると素子特性が低下してしまうような素子に特に有効となる。たとえば、ＨＥＭＴ（High electron mobility transistor：高電子移動度トランジスタ），ＭＥＳＦＥＴ（Metal-semiconductor field effect transistor：金属−半導体接合電界効果トランジスタ），弾性表面波素子（ＳＡＷデバイス），薄膜圧電共振子（ＦＢＡＲ：Film Bulk Acoustic Resonator）などが挙げられる。
【００１４】
また素子は単一機能を実現する素子のみである必要は無く、複数の素子から形成される機能素子，集積回路でもよいことは言うまでもない。
【００１５】
【発明の実施の形態】
以下に図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
図１は半導体素子の上面図、図２（ａ）、図２（ｂ）および図２（ｃ）はそれぞれ図１におけるＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ断面図である。
【００１６】
半導体基板１０１の表面上には素子１０２が形成されており、この素子１０２を覆うようにエアブリッジ１１０が形成されている（第１領域）。また、エアブリッジ１１０の外側（第２領域）には、素子１０２と配線パターン１０４によって電気的に接続されているボンディングパッド１０３が設けられている。
【００１７】
たとえば半導体基板１０１はガリウムヒ素（ＧａＡｓ）から成り、素子１０２はＨＥＭＴ、配線パターン１０４及びボンディングパッド１０３は下層チタン（Ｔｉ）および上層金（Ａｕ）が積層されたもので構成することができる。また、エアブリッジ１１０は、金（Ａｕ）により後述する工程によって素子１０２を空隙を介して覆うように設けることができる。
【００１８】
エアブリッジ１１０は、図２（ａ）〜（ｃ）に示される断面図からわかるように、配線パターン１０４と電気的に独立している。また、エアブリッジ１１０の側面は、開放されており、閉ざされてはいない。
【００１９】
図３（ａ）〜（ｆ）はエアブリッジ１１０の製造方法を示したもので、図２（ａ）におけるＣ−Ｃにあたる断面図を製造工程順に示している。
【００２０】
図３（ａ）は素子１０２が作製された時点での状態を示したものである。この時点ではチップ状に分離されておらず、素子１０２やメタルパターン１１２は半導体ウェハ１１１の上に形成されている。
【００２１】
図３（ｂ）は下層レジスト１１３を通常のフォトリソグラフィ工程で形成したものである。下層レジスト１１３の厚みは使用するレジストの種類やプロセス条件によって異なるが、１〜２ミクロン程度である。下層レジスト１１３上にめっき用下地電極１１３をスパッタで形成する（図３（ｃ））。下層レジスト１１３の側壁にもめっき用下地電極１１３は付着している。
【００２２】
更に図３（ｄ）に示すように、エアブリッジを形成する部分に開口部を残すように上層レジスト１１５をフォトリソグラフィ工程で形成する。その後に電解めっきを施すことにより、図３（ｅ）に示すように、上層レジスト１１５の開口部にのみ、めっきメタル１１６が成長する。
【００２３】
最後に下層レジスト１１３、上層レジスト１１５を溶解すると図３（ｆ）に示すようにエアブリッジ１１０が形成できる。
【００２４】
なお、これら一連の工程の後に、半導体ウェハ１１１をダイシングして、チップ化を行い、半導体素子を得ることができる。
【００２５】
上述の製造工程はあくまで一例であり、図１に示すような構造を形成できればどのような製法を採用しても良い。
【００２６】
以上のような構成をとった場合、素子１０２はエアブリッジ１１０で表面を保護されているため、例えばコレットで半導体チップを真空チャックしようとした場合でも、コレットが直接半導体素子１０２に接触することが無いため、チップサイズに合わせた専用サイズのコレットを使用しなくても良く、取り扱いが容易である。
（第２の実施形態）
たとえば第１の実施形態で説明したような半導体素子を実装基板にフリップチップ実装した半導体装置の実施形態を説明する。図４は本発明にかかる実施形態を示す半導体装置の断面図である。
【００２７】
たとえばバンプ１１８は金（Ａｕ）製のスタッドバンプとし、半導体素子上のボンディングパッドと実装基板１１７上の配線パターン１２１とを電気的に接続している。半導体素子１０１表面と実装基板１１７の表面間の距離は２０〜３０ミクロン程度である。
【００２８】
半導体素子１０１を実装基板１１７にフリップチップ実装した後に、封止樹脂１１９をギャップ側面から流し込むが、エアブリッジ１１０の高さが１〜２ミクロンと低いので、封止樹脂１１９はエアブリッジ下部には侵入せずに空隙１２０が形成できる。
【００２９】
以上のような構成をとることにより、素子１０２上に封止樹脂が被さらないため、素子１０２の特性を損なうことがない。
【００３０】
また、実装基板へのフリップチップ実装と樹脂封止を行う際に、封止樹脂として、実装基板上に予め貼付しておく方式の封止フィルムを使用することも可能である。
（第３の実施形態）
たとえば第１の実施形態で説明したような半導体素子と実装基板上の配線との接続をボンディングワイヤで行った半導体装置の実施形態を説明する。図５は本発明にかかる実施形態を示す半導体装置の断面図である。
【００３１】
素子保護用のエアブリッジ１１０を持つ半導体素子１０１は、実装基板１１７に銀ペースト１０７を用いてダイマウントされ、ボンディングワイヤ１０５で基板上配線１２１に電気的に接続されている。更に、封止樹脂１１９を用いて封止される。
【００３２】
封止樹脂１１９は、ボンディング工程終了後にポッティングして形成することになるが、エアブリッジ１１０の高さが１〜２ミクロンと低いので、封止樹脂１１９はエアブリッジ下部には侵入せずに空隙１２０が形成できる。
【００３３】
以上のような構成をとることにより、半導体素子上に封止樹脂が被さらないため、半導体素子の特性を損なうことがない。
（第４の実施形態）
第１の実施形態ではエアブリッジは半導体基板上の配線パターンとは電気的に独立していたが、接地電位にすることも可能である。図６は本発明の一実施形態を示す半導体素子の上面図である。
【００３４】
図１と同様に半導体基板１０１の表面上には素子（図６ではエアブリッジ１０１０の下に位置する）が形成されており、この素子を覆うようにエアブリッジ１１０が形成されている（第１領域）。また、エアブリッジ１１０の外側（第２領域）には、ボンディングパッド１０３が設けられている。
【００３５】
配線パターンは、入力信号用配線パターン１２２，出力信号用配線パターン１２３と接地用配線パターン１２１とからなる。
【００３６】
この実施形態では、エアブリッジ１１０と接地用配線パターン１２１とが電気的に導通している。このようにエアブリッジ１０１自体も接地電極となることにより、接地電位が安定するため、素子１０２の高周波特性も安定する。
（第５の実施形態）
図６に示したエアブリッジの形状を変えた例を説明する。図７（ａ）は本発明の一実施形態を示す半導体素子の上面図、図７（ｂ）は図７（ａ）におけるＡ−Ａ断面図である。
【００３７】
この実施形態ではエアブリッジ１１０に切り込み１１７を設けている。この切り込みは、断面図である図７（ｂ）からわかるように、側面の一部は開放しているため、第２図で説明したような製造工程を採用した場合のエアブリッジ形成の最終工程において、エアブリッジ下部に形成されている下層レジストを除去する際、溶剤がエアブリッジ下部に浸入しやすくなる。従って工程時間を短くでき、また確実に下層レジストを除去できるようになる。
（第６の実施形態）
同じく図６に示したエアブリッジの形状を変えた例を説明する。図８（ａ）は本発明の一実施形態を示す半導体素子の上面図、図８（ｂ）は図８（ａ）におけるＡ−Ａ断面図である。
【００３８】
この例では図７に示した例と同様にエアブリッジ１１０には切り込み１１７が設けられている。ただし、この切り込みは、断面図である図８（ｂ）からわかるように、側面は全て閉じている。そのため、エアブリッジ形成の際の下層レジスト除去は難しくなるものの、エアブリッジの機械的な強度は上がるため、半導体素子取り扱いがより容易になる。
【００３９】
以上、本発明の実施の形態を説明したが、本発明は上述の実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲で種々の変形ができる。
【００４０】
例えば、以上の実施例では素子としてＨＥＭＴ（高移動度トランジスタ）を使用したが、ＳＡＷフィルタやＦＢＡＲフィルタなどへの応用も可能である。
【００４１】
素子としての一例として圧電振動子の断面構造を図９に示す。半導体基板１上に、チタン酸バリウムなどの強誘電体層２が下部電極３及び上部電極４で挟まれた構成の圧電振動子５が形成されている。この圧電振動子はＦＢＡＲを構成することになる。なお、圧電振動子５の下部には、圧電振動子５の共振周波数の音響反射部となる空洞部6を設けることもできる。
【００４２】
また、以上の実施例では、半導体素子上に形成されている素子は一つのみとしたが、複数個あってもかまわない。
【００４３】
【発明の効果】
本発明によれば、素子特性の劣化を招くことなく半導体素子実装時の占有面積を小さくする半導体素子及び半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態を説明する半導体素子の上面図。
【図２】 本発明の実施形態を説明する半導体素子の断面図。
【図３】 本発明の実施形態を説明する半導体素子の断面図。
【図４】 本発明の実施形態を説明する半導体装置の断面図。
【図５】 本発明の実施形態を説明する半導体装置の断面図。
【図６】 本発明の実施形態を説明する半導体素子の上面図。
【図７】 本発明の実施形態を説明する半導体素子の上面及び断面図。
【図８】 本発明の実施形態を説明する半導体素子の上面及び断面図。
【図９】 本発明の実施形態を説明する素子の断面図。
【符号の説明】
半導体基板・・・１０１
素子・・・１０２
ボンディングパッド・・・１０３
配線パターン・・・１０４
エアブリッジ・・・１１０
実装基板・・・１１７
封止樹脂・・・１１９
空隙・・・１２０
【発明の属する技術分野】
本発明は携帯電話などの小型携帯機器に好適な半導体素子及び半導体装置に関する。
【０００２】
【従来の技術】
半導体素子の封止技術としては一般的に用いられているものに樹脂封止がある。しかしながら半導体基板上に形成された素子が半導体基板表面に露出している場合は、封止樹脂によってその素子が覆われてしまうと特性の劣化を招く場合がある。
【０００３】
このような場合は、半導体素子をキャビティ構造を有するパッケージ内に封止することになる。半導体素子はパッケージ内でボンディングパッドとボンディングワイヤを用いて電気的に接続される構造が一般的である。
【０００４】
このような構造を採用すると、半導体素子実装の際の占有面積が大きく機器の小型化の阻害要因となる。またボンディングワイヤやパッケージ部での高周波特性の劣化を招くという問題もある。
【０００５】
また半導体基板表面に露出している素子を有する半導体素子は、その素子を物理的に破壊せしめないように取り扱いには注意が必要であった。
【０００６】
【特許文献１】
特開平１０−９８１２１号公報
【０００７】
【発明が解決しようとする課題】
このように半導体基板表面に露出形成された素子を有する半導体素子を封止するに際しては、樹脂封止を行うと実装時の占有面積は小さくできるが素子特性劣化を招く恐れが有り、また、キャビティ構造を有するパッケージを採用すると実装時の占有面積が大きくなったり、高周波特性の低下という問題があった。
【０００８】
本発明は以上の点を考慮してなされたもので、素子特性の劣化を招くことなく半導体素子実装時の占有面積を小さくする半導体素子及び半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、半導体基板にキャビティを作りこみ、樹脂封止を行っても半導体基板上に形成された素子が封止樹脂に覆われることを防ぐ構造を採ることを基本とするものである。
【００１０】
すなわち本発明は、半導体基板と；この半導体基板上に形成された素子と；前記半導体基板上に設けられたメタルパターンと；前記半導体基板に作りこまれ、前記素子を空隙を介して覆うように形成され、かつ前記メタルパターンに被着されためっきメタルからなるエアブリッジとを有することを特徴とする半導体素子である。
【００１１】
また、このエアブリッジを有する半導体素子と；この半導体素子が実装される実装基板と；前記空隙を残し前記エアブリッジを覆うように形成された封止樹脂とを具備したことを特徴とする半導体装置である。
【００１２】
より具体的には、半導体基板と；前記半導体基板に表面に設けられたメタルパターンと；前記半導体基板に作りこまれ、空隙を介して前記半導体基板表面を覆うように形成され、かつ前記メタルパターンに被着されためっきメタルからなるエアブリッジと；前記エアブリッジにより覆われた前記半導体基板表面の領域（第１領域）に形成された素子と；前記第１領域以外の前記半導体基板表面（第２領域）に形成され、前記素子と電気的に接続されたボンディングパッドとを備えた半導体素子と：前記半導体素子のボンディングパッドと電気的に接続される配線を有し、前記半導体素子が固着された実装基板と：前記エアブリッジが形成する空隙を残して前記エアブリッジが形成された前記半導体基板表面を覆うように形成された封止樹脂とを具備したことを特徴とする半導体装置である。
【００１３】
このようなエアブリッジに覆われた領域に形成される素子は特に限定されるものではないが、封止樹脂で直接覆われると素子特性が低下してしまうような素子に特に有効となる。たとえば、ＨＥＭＴ（High electron mobility transistor：高電子移動度トランジスタ），ＭＥＳＦＥＴ（Metal-semiconductor field effect transistor：金属−半導体接合電界効果トランジスタ），弾性表面波素子（ＳＡＷデバイス），薄膜圧電共振子（ＦＢＡＲ：Film Bulk Acoustic Resonator）などが挙げられる。
【００１４】
また素子は単一機能を実現する素子のみである必要は無く、複数の素子から形成される機能素子，集積回路でもよいことは言うまでもない。
【００１５】
【発明の実施の形態】
以下に図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
図１は半導体素子の上面図、図２（ａ）、図２（ｂ）および図２（ｃ）はそれぞれ図１におけるＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ断面図である。
【００１６】
半導体基板１０１の表面上には素子１０２が形成されており、この素子１０２を覆うようにエアブリッジ１１０が形成されている（第１領域）。また、エアブリッジ１１０の外側（第２領域）には、素子１０２と配線パターン１０４によって電気的に接続されているボンディングパッド１０３が設けられている。
【００１７】
たとえば半導体基板１０１はガリウムヒ素（ＧａＡｓ）から成り、素子１０２はＨＥＭＴ、配線パターン１０４及びボンディングパッド１０３は下層チタン（Ｔｉ）および上層金（Ａｕ）が積層されたもので構成することができる。また、エアブリッジ１１０は、金（Ａｕ）により後述する工程によって素子１０２を空隙を介して覆うように設けることができる。
【００１８】
エアブリッジ１１０は、図２（ａ）〜（ｃ）に示される断面図からわかるように、配線パターン１０４と電気的に独立している。また、エアブリッジ１１０の側面は、開放されており、閉ざされてはいない。
【００１９】
図３（ａ）〜（ｆ）はエアブリッジ１１０の製造方法を示したもので、図２（ａ）におけるＣ−Ｃにあたる断面図を製造工程順に示している。
【００２０】
図３（ａ）は素子１０２が作製された時点での状態を示したものである。この時点ではチップ状に分離されておらず、素子１０２やメタルパターン１１２は半導体ウェハ１１１の上に形成されている。
【００２１】
図３（ｂ）は下層レジスト１１３を通常のフォトリソグラフィ工程で形成したものである。下層レジスト１１３の厚みは使用するレジストの種類やプロセス条件によって異なるが、１〜２ミクロン程度である。下層レジスト１１３上にめっき用下地電極１１３をスパッタで形成する（図３（ｃ））。下層レジスト１１３の側壁にもめっき用下地電極１１３は付着している。
【００２２】
更に図３（ｄ）に示すように、エアブリッジを形成する部分に開口部を残すように上層レジスト１１５をフォトリソグラフィ工程で形成する。その後に電解めっきを施すことにより、図３（ｅ）に示すように、上層レジスト１１５の開口部にのみ、めっきメタル１１６が成長する。
【００２３】
最後に下層レジスト１１３、上層レジスト１１５を溶解すると図３（ｆ）に示すようにエアブリッジ１１０が形成できる。
【００２４】
なお、これら一連の工程の後に、半導体ウェハ１１１をダイシングして、チップ化を行い、半導体素子を得ることができる。
【００２５】
上述の製造工程はあくまで一例であり、図１に示すような構造を形成できればどのような製法を採用しても良い。
【００２６】
以上のような構成をとった場合、素子１０２はエアブリッジ１１０で表面を保護されているため、例えばコレットで半導体チップを真空チャックしようとした場合でも、コレットが直接半導体素子１０２に接触することが無いため、チップサイズに合わせた専用サイズのコレットを使用しなくても良く、取り扱いが容易である。
（第２の実施形態）
たとえば第１の実施形態で説明したような半導体素子を実装基板にフリップチップ実装した半導体装置の実施形態を説明する。図４は本発明にかかる実施形態を示す半導体装置の断面図である。
【００２７】
たとえばバンプ１１８は金（Ａｕ）製のスタッドバンプとし、半導体素子上のボンディングパッドと実装基板１１７上の配線パターン１２１とを電気的に接続している。半導体素子１０１表面と実装基板１１７の表面間の距離は２０〜３０ミクロン程度である。
【００２８】
半導体素子１０１を実装基板１１７にフリップチップ実装した後に、封止樹脂１１９をギャップ側面から流し込むが、エアブリッジ１１０の高さが１〜２ミクロンと低いので、封止樹脂１１９はエアブリッジ下部には侵入せずに空隙１２０が形成できる。
【００２９】
以上のような構成をとることにより、素子１０２上に封止樹脂が被さらないため、素子１０２の特性を損なうことがない。
【００３０】
また、実装基板へのフリップチップ実装と樹脂封止を行う際に、封止樹脂として、実装基板上に予め貼付しておく方式の封止フィルムを使用することも可能である。
（第３の実施形態）
たとえば第１の実施形態で説明したような半導体素子と実装基板上の配線との接続をボンディングワイヤで行った半導体装置の実施形態を説明する。図５は本発明にかかる実施形態を示す半導体装置の断面図である。
【００３１】
素子保護用のエアブリッジ１１０を持つ半導体素子１０１は、実装基板１１７に銀ペースト１０７を用いてダイマウントされ、ボンディングワイヤ１０５で基板上配線１２１に電気的に接続されている。更に、封止樹脂１１９を用いて封止される。
【００３２】
封止樹脂１１９は、ボンディング工程終了後にポッティングして形成することになるが、エアブリッジ１１０の高さが１〜２ミクロンと低いので、封止樹脂１１９はエアブリッジ下部には侵入せずに空隙１２０が形成できる。
【００３３】
以上のような構成をとることにより、半導体素子上に封止樹脂が被さらないため、半導体素子の特性を損なうことがない。
（第４の実施形態）
第１の実施形態ではエアブリッジは半導体基板上の配線パターンとは電気的に独立していたが、接地電位にすることも可能である。図６は本発明の一実施形態を示す半導体素子の上面図である。
【００３４】
図１と同様に半導体基板１０１の表面上には素子（図６ではエアブリッジ１０１０の下に位置する）が形成されており、この素子を覆うようにエアブリッジ１１０が形成されている（第１領域）。また、エアブリッジ１１０の外側（第２領域）には、ボンディングパッド１０３が設けられている。
【００３５】
配線パターンは、入力信号用配線パターン１２２，出力信号用配線パターン１２３と接地用配線パターン１２１とからなる。
【００３６】
この実施形態では、エアブリッジ１１０と接地用配線パターン１２１とが電気的に導通している。このようにエアブリッジ１０１自体も接地電極となることにより、接地電位が安定するため、素子１０２の高周波特性も安定する。
（第５の実施形態）
図６に示したエアブリッジの形状を変えた例を説明する。図７（ａ）は本発明の一実施形態を示す半導体素子の上面図、図７（ｂ）は図７（ａ）におけるＡ−Ａ断面図である。
【００３７】
この実施形態ではエアブリッジ１１０に切り込み１１７を設けている。この切り込みは、断面図である図７（ｂ）からわかるように、側面の一部は開放しているため、第２図で説明したような製造工程を採用した場合のエアブリッジ形成の最終工程において、エアブリッジ下部に形成されている下層レジストを除去する際、溶剤がエアブリッジ下部に浸入しやすくなる。従って工程時間を短くでき、また確実に下層レジストを除去できるようになる。
（第６の実施形態）
同じく図６に示したエアブリッジの形状を変えた例を説明する。図８（ａ）は本発明の一実施形態を示す半導体素子の上面図、図８（ｂ）は図８（ａ）におけるＡ−Ａ断面図である。
【００３８】
この例では図７に示した例と同様にエアブリッジ１１０には切り込み１１７が設けられている。ただし、この切り込みは、断面図である図８（ｂ）からわかるように、側面は全て閉じている。そのため、エアブリッジ形成の際の下層レジスト除去は難しくなるものの、エアブリッジの機械的な強度は上がるため、半導体素子取り扱いがより容易になる。
【００３９】
以上、本発明の実施の形態を説明したが、本発明は上述の実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲で種々の変形ができる。
【００４０】
例えば、以上の実施例では素子としてＨＥＭＴ（高移動度トランジスタ）を使用したが、ＳＡＷフィルタやＦＢＡＲフィルタなどへの応用も可能である。
【００４１】
素子としての一例として圧電振動子の断面構造を図９に示す。半導体基板１上に、チタン酸バリウムなどの強誘電体層２が下部電極３及び上部電極４で挟まれた構成の圧電振動子５が形成されている。この圧電振動子はＦＢＡＲを構成することになる。なお、圧電振動子５の下部には、圧電振動子５の共振周波数の音響反射部となる空洞部6を設けることもできる。
【００４２】
また、以上の実施例では、半導体素子上に形成されている素子は一つのみとしたが、複数個あってもかまわない。
【００４３】
【発明の効果】
本発明によれば、素子特性の劣化を招くことなく半導体素子実装時の占有面積を小さくする半導体素子及び半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態を説明する半導体素子の上面図。
【図２】 本発明の実施形態を説明する半導体素子の断面図。
【図３】 本発明の実施形態を説明する半導体素子の断面図。
【図４】 本発明の実施形態を説明する半導体装置の断面図。
【図５】 本発明の実施形態を説明する半導体装置の断面図。
【図６】 本発明の実施形態を説明する半導体素子の上面図。
【図７】 本発明の実施形態を説明する半導体素子の上面及び断面図。
【図８】 本発明の実施形態を説明する半導体素子の上面及び断面図。
【図９】 本発明の実施形態を説明する素子の断面図。
【符号の説明】
半導体基板・・・１０１
素子・・・１０２
ボンディングパッド・・・１０３
配線パターン・・・１０４
エアブリッジ・・・１１０
実装基板・・・１１７
封止樹脂・・・１１９
空隙・・・１２０
Claims (5)
- 半導体基板と；
この半導体基板上に形成された素子と；
前記半導体基板上に設けられたメタルパターンと；
前記半導体基板に作りこまれ、前記素子を空隙を介して覆うように形成され、かつ前記メタルパターンに被着されためっきメタルからなるエアブリッジとを有することを特徴とする半導体素子。 - 請求項１記載の半導体素子と；
この半導体素子が実装される実装基板と；
前記空隙を残し前記エアブリッジを覆うように形成された封止樹脂とを具備したことを特徴とする半導体装置。 - 前記半導体基板の前記エアブリッジにて覆われた第１領域の外側の第２領域に、前記エアブリッジで覆われている前記素子と電気的に接続されたボンディングパッドを備えることを特徴とした請求項１記載の半導体素子。
- 前記素子は、薄膜圧電振動子であることを特徴とする請求項１記載の半導体素子。
- 半導体基板と；前記半導体基板に表面に設けられたメタルパターンと；前記半導体基板に作りこまれ、空隙を介して前記半導体基板表面を覆うように形成され、かつ前記メタルパターンに被着されためっきメタルからなるエアブリッジと；前記エアブリッジにより覆われた前記半導体基板表面の領域（第１領域）に形成された素子と；前記第１領域以外の前記半導体基板表面（第２領域）に形成され、前記素子と電気的に接続されたボンディングパッドとを備えた半導体素子と：
前記半導体素子のボンディングパッドと電気的に接続される配線を有し、前記半導体素子が固着された実装基板と：
前記エアブリッジが形成する空隙を残して前記エアブリッジが形成された前記半導体基板表面を覆うように形成された封止樹脂とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274367A JP3874709B2 (ja) | 2002-09-20 | 2002-09-20 | 半導体素子及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274367A JP3874709B2 (ja) | 2002-09-20 | 2002-09-20 | 半導体素子及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111767A JP2004111767A (ja) | 2004-04-08 |
| JP3874709B2 true JP3874709B2 (ja) | 2007-01-31 |
Family
ID=32270857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002274367A Expired - Fee Related JP3874709B2 (ja) | 2002-09-20 | 2002-09-20 | 半導体素子及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3874709B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036829A (ja) | 2005-07-28 | 2007-02-08 | Toshiba Corp | 薄膜圧電共振器、フィルタ及び薄膜圧電共振器の製造方法 |
-
2002
- 2002-09-20 JP JP2002274367A patent/JP3874709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111767A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509813B2 (en) | Bulk acoustic wave resonator with a conductive mirror | |
| KR100825108B1 (ko) | 캡슐화된 전자 요소들에서 열 소산을 개선하기 위한 방법 | |
| US8004160B2 (en) | Acoustic wave device with adhesive layer and method of manufacturing the same | |
| JPH10270979A (ja) | 保護音響ミラーを含む頂部を有するバルク型音波（ｂａｗ）フィルタ | |
| KR20060136429A (ko) | 캡슐화된 전자 요소들에서 열 소산을 개선하기 위한 방법 | |
| US20050242420A1 (en) | Elastic wave device and package substrate | |
| WO2021232763A1 (zh) | 一种薄膜体声波谐振器及其制造方法 | |
| US6949990B2 (en) | Filter device | |
| KR20170108383A (ko) | 소자 패키지 및 그 제조방법 | |
| JP2003298392A (ja) | フィルタチップ及びフィルタ装置 | |
| US12068735B2 (en) | Acoustic wave device and manufacturing method thereof | |
| US10651817B2 (en) | Bulk acoustic wave resonator on a stress isolated platform | |
| EP1443643A1 (en) | Piezoelectric component and method for manufacturing the same | |
| US11646712B2 (en) | Bulk acoustic wave structure and bulk acoustic wave device | |
| JP3874709B2 (ja) | 半導体素子及び半導体装置 | |
| US7218038B2 (en) | Surface acoustic wave element, and surface acoustic wave device including the same | |
| JP2005110017A (ja) | 高周波フィルタモジュール及びその製造方法 | |
| JP2003264442A (ja) | 弾性表面波装置の製造方法及び多面取りベース基板 | |
| JP2004104449A (ja) | フィルタ、フィルタ装置及びその製造方法 | |
| JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 | |
| JP7332130B2 (ja) | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 | |
| JPH10163798A (ja) | 弾性表面波素子とこれを用いた電子部品 | |
| CN114337579A (zh) | 谐振器件及其制备方法、集成有谐振器件的集成电路板 | |
| CN114499437A (zh) | 电子组件及弹性波装置 | |
| JPH0818387A (ja) | 表面弾性波デバイス及びその製造方法並びにその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050207 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060616 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20061020 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20131102 |
|
| LAPS | Cancellation because of no payment of annual fees |