JP2006005002A - インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置 - Google Patents

インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置 Download PDF

Info

Publication number
JP2006005002A
JP2006005002A JP2004177054A JP2004177054A JP2006005002A JP 2006005002 A JP2006005002 A JP 2006005002A JP 2004177054 A JP2004177054 A JP 2004177054A JP 2004177054 A JP2004177054 A JP 2004177054A JP 2006005002 A JP2006005002 A JP 2006005002A
Authority
JP
Japan
Prior art keywords
substrate
interposer substrate
electric circuit
interposer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004177054A
Other languages
English (en)
Inventor
Hiroshi Harada
博 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004177054A priority Critical patent/JP2006005002A/ja
Publication of JP2006005002A publication Critical patent/JP2006005002A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 外部環境下の温度変化によってインタポーザ基板が変形可能し、ＢＧＡや半田の剥がれの無いインタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置を提供する。
【解決手段】 本発明のインタポーザ基板１は、絶縁樹脂からなる四角形状の絶縁板２は、中央部に設けられた四角形状の貫通孔２ａと、この貫通孔２ａの外周を囲むように配置された桟状部２ｂとを有し、桟状部２ｂの上下両面には、接続導体５によって互いに導通された第１，第２のランド部３，４が設けられたため、この絶縁板２が材料の異なる回路基板７やマザー基板１４に接続された場合、外部環境下の温度変化によってそれらの膨張、収縮が異なっても、貫通孔２ａの存在によって桟状部２ｂが容易に変形して、ＢＧＡや半田の剥がれを無くすることができる。
【選択図】 図３

Description

本発明は高周波回路ユニット等に使用して好適なインタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置に関する。
図５は従来のインタポーザ基板、及びこのインタポーザ基板を使用した従来の電気回路装置に係る要部断面図であり、次に、従来のインタポーザ基板の構成を図５に基づいて説明すると、インタポーザ基板５１は、平板状の絶縁基板５２と、この絶縁基板５２の上面に設けられた配線パターン（図示せず）と、絶縁基板５２の下面に設けられたランド部（図示せず）とで構成されている。（例えば、特許文献１参照）
また、従来のインタポーザ基板を使用した従来の電気回路装置の構成を図５に基づいて説明すると、半導体基板等からなる回路基板５３は、絶縁基板５２上に載置されると共に、ワイヤ５４が配線パターンに接続され、回路基板５３とワイヤ５４がモールド樹脂５５によって、封止された状態で絶縁基板５２上に固着される。
そして、回路基板５３を取り付けたインタポーザ基板５１は、マザー基板５６上に配置された状態で、インタポーザ基板５１のランド部とマザー基板５６に設けられたランド部が半田ボール５７によって接続されて、従来の電気回路装置が形成されている。（例えば、特許文献１参照）
しかし、従来のインタポーザ基板、及びこのインタポーザ基板を使用した従来の電気回路装置は、インタポーザ基板５１の絶縁基板５２、回路基板５３，モールド樹脂５５、及びマザー基板５６が異なる材料で形成されており、外部環境下の温度変化によってそれらの膨張、収縮が異なるため、回路基板５３側では、絶縁基板５２とモールド樹脂５５と回路基板５３の間において、ワイヤー５４の接続の剥がれが生じ、また、マザー基板５６側では、半田ボール５７の割れや剥がれが生じる。
特開平１１−２９７８７６号公報
従来のインタポーザ基板、及びこのインタポーザ基板を使用した従来の電気回路装置は、インタポーザ基板５１の絶縁基板５２、回路基板５３，モールド樹脂５５、及びマザー基板５６が異なる材料で形成されており、外部環境下の温度変化によってそれらの膨張、収縮が異なるため、回路基板５３側では、絶縁基板５２とモールド樹脂５５と回路基板５３の間において、ワイヤー５４の接続の剥がれが生じ、また、マザー基板５６側では、半田ボール５７の割れや剥がれが生じるという問題がある。
そこで、本発明は外部環境下の温度変化によってインタポーザ基板が変形可能し、ＢＧＡや半田の剥がれの無いインタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置を提供することを目的とする。
上記課題を解決するための第１の解決手段として、絶縁樹脂からなる四角形状の絶縁板は、中央部に設けられた四角形状の貫通孔と、この貫通孔の外周を囲むように配置された桟状部とを有し、前記桟状部の上下両面には、接続導体によって互いに導通された第１，第２のランド部が設けられた構成とした。
また、第２の解決手段として、前記桟状部の外周、又は／及び内周には、前記桟状部の変形を容易にするための切り込み部が設けられた構成とした。
また、第３の解決手段として、前記貫通孔の角部に位置する前記桟状部には、前記貫通孔に繋がった前記切り込み部が設けられ、前記切り込み部によって、前記桟状部の角部の肉部を小さくした構成とした。
また、第４の解決手段として、請求項１から３の何れかに記載のインタポーザ基板と、所望の電気回路が形成され、前記第１のランド部に接続される端子を有する回路基板とを備え、前記回路基板が前記インタポーザ基板上に配置され、前記第１のランド部と前記端子がＢＧＡ、又は半田からなる接続体によって接続された構成とした。
また、第５の解決手段として、前記回路基板が高周波回路ユニット、又は半導体装置に使用される絶縁基板で形成された構成とした。
また、第６の解決手段として、前記回路基板がセラミック材によって形成された構成とした。
また、第７の解決手段として、第３のランド部を備えたマザー基板を有し、前記インタポーザ基板が前記マザー基板上に配置され、前記第２のランド部と前記第３のランド部がＢＧＡ、又は半田からなる接続体によって接続された構成とした。
本発明のインタポーザ基板は、絶縁樹脂からなる四角形状の絶縁板は、中央部に設けられた四角形状の貫通孔と、この貫通孔の外周を囲むように配置された桟状部とを有し、桟状部の上下両面には、接続導体によって互いに導通された第１，第２のランド部が設けられたため、この絶縁板が材料の異なる回路基板やマザー基板に接続された場合、外部環境下の温度変化によってそれらの膨張、収縮が異なっても、貫通孔の存在によって桟状部が容易に変形して、ＢＧＡや半田の剥がれを無くすることができるばかりか、半田の割れを無くすることができる。
即ち、絶縁板は、対向する桟状部間に貫通孔があるため、貫通孔に肉部があるもの比して、この肉部の影響を受けず、桟状部が容易に変形可能となる。
また、桟状部の外周、又は／及び内周には、桟状部の変形を容易にするための切り込み部が設けられたため、桟状部が一層容易に変形して、ＢＧＡや半田の剥がれを無くすることができるばかりか、半田の割れを無くすることができる。
また、貫通孔の角部に位置する桟状部には、貫通孔に繋がった切り込み部が設けられ、切り込み部によって、桟状部の角部の肉部を小さくしたため、隣り合う桟状部間の変形を容易にして、ＢＧＡや半田の剥がれを無くすることができるばかりか、半田の割れを無くすることができる。
また、インタポーザ基板と、所望の電気回路が形成され、第１のランド部に接続される端子を有する回路基板とを備え、回路基板がインタポーザ基板上に配置され、第１のランド部と端子がＢＧＡ、又は半田からなる接続体によって接続されたため、この絶縁板が材料の異なる回路基板に接続されて、外部環境下の温度変化によってそれらの膨張、収縮が異なっても、貫通孔の存在によって桟状部が容易に変形して、ＢＧＡや半田の剥がれを無くすることができるばかりか、半田の割れを無くすることができる。
また、回路基板が高周波回路ユニット、又は半導体装置に使用される絶縁基板で形成されたため、この絶縁基板は、絶縁板と種々の異なる材料が使用できると共に、これ等の異なる材料を使用しても、ＢＧＡや半田の剥がれを無くすることができる
また、回路基板がセラミック材によって形成されたため、膨張、収縮の大きなセラミック材においても、ＢＧＡや半田の剥がれを無くすることができるばかりか、半田の割れを無くすることができる。
また、第３のランド部を備えたマザー基板を有し、インタポーザ基板がマザー基板上に配置され、第２のランド部と第３のランド部がＢＧＡ、又は半田からなる接続体によって接続されたため、絶縁板が材料の異なるマザー基板に接続されて、外部環境下の温度変化によってそれらの膨張、収縮が異なっても、貫通孔の存在によって桟状部が容易に変形して、ＢＧＡや半田の剥がれを無くすることができるばかりか、半田の割れを無くすることができる。
本発明のインタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置の図面を説明すると、図１は本発明のインタポーザ基板の斜視図、図２は本発明のインタポーザ基板の要部断面図、図３は本発明のインタポーザ基板を使用した本発明の電気回路装置の要部断面図、図４は本発明のインタポーザ基板を使用した本発明の電気回路装置の分解斜視図である。
次に、本発明のインタポーザ基板の構成を図１，図２に基づいて説明すると、インタポーザ基板１は、紙フェノール樹脂やガラス入りエポキシ樹脂等の絶縁樹脂からなる四角形状の絶縁板２と、この絶縁板２の上下面に設けられた第１，第２のランド部３，４と、この第１，第２のランド部３，４間を互いに接続する接続導体５によって形成されている。
この絶縁板２は、中央部に設けられた四角形状の貫通孔２ａと、この貫通孔２ａの外周を囲むように配置された４つの桟状部２ｂと、この４つの桟状部２ｂのそれぞれに上下方向に貫通するように設けられた複数のスルーホール２ｃと、桟状部２ｂの外周に設けられた凹部からなる切り込み部２ｄと、貫通孔２ａに繋がって桟状部２ｂの内周の角部に設けられ、桟状部２ｂの角部の肉部を小さくする切り込み部２ｅとを有する。
そして、絶縁板２が外部環境下の温度変化によって膨張、収縮した時、貫通孔２ａは、互いに対向する桟状部２ａ方向である矢印Ａ方向の変形を容易とし、また、切り込み部２ｄ、又は／及び切り込み部２ｅは、桟状部２ｂの撓みである矢印Ｂ方向の変形を容易にしている。
なお、凹部からなる切り込み部２ｄは、４つの桟状部２のそれぞれの外周に設けても良く、また、凹部からなる切り込み部２ｄは、桟状部２の内周で、必要な箇所に応じて設けても良く、更に、桟状部２の外周と内周に設けた切り込み部２ｄを対向して配置しても良い。
また、第１，第２のランド部３，４は、互いに対向して配置され、この第１，第２のランド部３，４は、スルーホール２ｃ内に充填された銀ペースト等の接続導体５によって互いに接続された状態となっており、このような構成によって、本発明のインタポーザ基板１が形成されている。
次に、本発明のインタポーザ基板１を使用した本発明の電気回路装置の構成を図３，図４に基づいて説明すると、高周波回路ユニット６は、セラミック材等からなる回路基板７と、この回路基板７上に設けられた配線パターン８と、高周波の電気回路を形成するために、配線パター８上に搭載された種々の電子部品９と、回路基板７の下面に設けられた複数の端子１０と、回路基板７内に充填され、配線パターン８と端子１０間を接続する接続導体１１と、電子部品９を覆った状態で、回路基板７に取り付けられた金属板からなる箱形のカバー１２とを有する。
このような構成を有する高周波回路ユニット６は、回路基板７がインタポーザ基板１上に配置され、端子１０と第１のランド部３がＢＧＡ（ボールグリッドアレイ）や半田（半田ボール）からなる接続体１３によって接続されている。
そして、絶縁板２と回路基板７が異なる材料で形成された状態で、高周波回路ユニット６とインタポーザ基板１が組み合わされ、外部環境下の温度変化によってそれらの膨張、収縮が異なっても、貫通孔２ａや切り込み部２ｄ、２ｅの存在によって桟状部２ｂが容易に変形して、接続体１３の剥がれを無くすることができるばかりか、接続体１３の割れを無くすることができる。
なお、上記実施例では、高周波回路ユニット６に適用したもので説明したが、半導体装置に適用しても良い。
次に、高周波回路ユニット６とインタポーザ基板１が組み合わされたものを電子機器に適用した場合の電気回路装置について説明すると、電子機器のマザー基板１４は、紙フェノール樹脂やガラス入りエポキシ樹脂等で形成され、このマザー基板１４上には、第３のランド部１５ａを有した導電パターン１５が設けられている。
そして、高周波回路ユニット６を取り付けたインタポーザ基板１は、マザー基板１４上に配置された状態で、インタポーザ基板１の第２ランド部４とマザー基板１４に設けられた第３のランド部１５がＢＧＡ（ボールグリッドアレイ）や半田（半田ボール）からなる接続体１６によって接続されている。
また、絶縁板２とマザー基板１４が異なる材料で形成された状態で、マザー基板１４とインタポーザ基板１が組み合わされ、外部環境下の温度変化によってそれらの膨張、収縮が異なっても、貫通孔２ａや切り込み部２ｄ、２ｅの存在によって桟状部２ｂが容易に変形して、接続体１６の剥がれを無くすることができるばかりか、接続体１６の割れを無くすることができる。
本発明のインタポーザ基板の斜視図。 本発明のインタポーザ基板の要部断面図。 本発明のインタポーザ基板を使用した本発明の電気回路装置の要部断面図。 本発明のインタポーザ基板を使用した本発明の電気回路装置の分解斜視図。 従来のインタポーザ基板、及びこのインタポーザ基板を使用した従来の電気回路装置に係る要部断面図。
符号の説明
１：インタポーザ基板
２：絶縁板
２ａ：貫通孔
２ｂ：桟状部
２ｃ：スルーホール
２ｄ、２ｅ：切り込み部
３：第１のランド部
４：第２のランド部
５：接続導体
６：高周波回路ユニット
７：回路基板
８：配線パターン
９：電子部品
１０：端子
１１：接続導体
１２：カバー
１３：接続体
１４：マザー基板
１５：導電パターン
１５ａ：第３のランド部
１６：接続体

Claims (7)

  1. 絶縁樹脂からなる四角形状の絶縁板は、中央部に設けられた四角形状の貫通孔と、この貫通孔の外周を囲むように配置された桟状部とを有し、前記桟状部の上下両面には、接続導体によって互いに導通された第１，第２のランド部が設けられたことを特徴とするインタポーザ基板。
  2. 前記桟状部の外周、又は／及び内周には、前記桟状部の変形を容易にするための切り込み部が設けられたことを特徴とする請求項１記載のインタポーザ基板。
  3. 前記貫通孔の角部に位置する前記桟状部には、前記貫通孔に繋がった前記切り込み部が設けられ、前記切り込み部によって、前記桟状部の角部の肉部を小さくしたことを特徴とする請求項２記載のインタポーザ基板。
  4. 請求項１から３の何れかに記載のインタポーザ基板と、所望の電気回路が形成され、前記第１のランド部に接続される端子を有する回路基板とを備え、前記回路基板が前記インタポーザ基板上に配置され、前記第１のランド部と前記端子がＢＧＡ、又は半田からなる接続体によって接続されたことを特徴とする電気回路装置。
  5. 前記回路基板が高周波回路ユニット、又は半導体装置に使用される絶縁基板で形成されたことを特徴とする請求項４記載の電気回路装置。
  6. 前記回路基板がセラミック材によって形成されたことを特徴とする請求項４、又は５記載の電気回路装置。
  7. 第３のランド部を備えたマザー基板を有し、前記インタポーザ基板が前記マザー基板上に配置され、前記第２のランド部と前記第３のランド部がＢＧＡ、又は半田からなる接続体によって接続されたことを特徴とする請求項４から６の何れかに記載の電気回路装置。
JP2004177054A 2004-06-15 2004-06-15 インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置 Withdrawn JP2006005002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004177054A JP2006005002A (ja) 2004-06-15 2004-06-15 インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004177054A JP2006005002A (ja) 2004-06-15 2004-06-15 インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置

Publications (1)

Publication Number Publication Date
JP2006005002A true JP2006005002A (ja) 2006-01-05

Family

ID=35773146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004177054A Withdrawn JP2006005002A (ja) 2004-06-15 2004-06-15 インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置

Country Status (1)

Country Link
JP (1) JP2006005002A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018589A2 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of encapsulated electronic components to a printed circuit board
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
WO2009018589A2 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of encapsulated electronic components to a printed circuit board
WO2009018589A3 (en) * 2007-07-31 2009-06-04 Occam Portfolio Llc Assembly of encapsulated electronic components to a printed circuit board

Similar Documents

Publication Publication Date Title
EP0004148B1 (en) Electrical connector for use in mounting an electronic device on a substrate
JP5532141B2 (ja) モジュール基板及びモジュール基板の製造方法
CN109937617B (zh) 具有散热片的安装组件
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
JP2010277829A (ja) 接続端子付き基板
JP2002261402A (ja) 電子回路ユニットの回路基板
WO2018164159A1 (ja) モジュール
JP2006294527A (ja) コネクタ及びその製造方法
US10869382B2 (en) Interposer and electronic apparatus
JP2004505471A (ja) 少なくとも２個のプリント回路基板を有する装置
JPH10313157A (ja) プリント基板
JP2006005002A (ja) インタポーザ基板、及びこのインタポーザ基板を使用した電気回路装置
JP6323622B2 (ja) 部品実装基板
JP2011082221A (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP2005158360A (ja) 三次元基板間接続部品および三次元基板間接続構造
JPH0661609A (ja) 回路基板
EP1416778A2 (en) Small and securely-soldered electronic unit
JP2006339276A (ja) 接続用基板及びその製造方法
JP2010258301A (ja) インターポーザ及び半導体装置
JP2004303944A (ja) モジュール基板及びその製造方法
JP2004172260A (ja) 配線基板
JP2006269976A (ja) 電子装置の製造方法および多層配線基板の製造方法
JP2007116039A (ja) 回路基板
JP2005129570A (ja) 配線基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090616