JP2005539373A - 撮像検出器の実装構造体 - Google Patents

撮像検出器の実装構造体 Download PDF

Info

Publication number
JP2005539373A
JP2005539373A JP2004528536A JP2004528536A JP2005539373A JP 2005539373 A JP2005539373 A JP 2005539373A JP 2004528536 A JP2004528536 A JP 2004528536A JP 2004528536 A JP2004528536 A JP 2004528536A JP 2005539373 A JP2005539373 A JP 2005539373A
Authority
JP
Japan
Prior art keywords
substrate
array
anodes
cathodes
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004528536A
Other languages
English (en)
Other versions
JP4279253B2 (ja
Inventor
イーロ、ヒータネン
ミッコ、ユンツネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Detection Technology Oy
Original Assignee
Detection Technology Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Detection Technology Oy filed Critical Detection Technology Oy
Publication of JP2005539373A publication Critical patent/JP2005539373A/ja
Application granted granted Critical
Publication of JP4279253B2 publication Critical patent/JP4279253B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

ここには光検出器の複数のサブアレイを含む光検出器アレイが開示される。各サブアレイの光検出器は、少なくとも１枚の基板の第１面に形成された複数のアノードと、少なくとも１枚の基板の第２面に形成された対応する複数のカソードと、複数のアノード間を電気的に相互接続する相互接続部と、を備え、複数のカソードによってアレイの出力端が形成され、光検出器の複数のサブアレイは光検出器アレイを形成するために互いに隣接してマトリクスの形に配置される。

Description

本発明は、半導体デバイス、特に排他的なものではないが、撮像システムに用いるための光検出器に関する。
光検出器は医療用や、セキュリティ用、工業応用分野などのための撮像システムにおいて用いられている。光検出器の１つの特別な医療面への応用はコンピュータ断層撮影（ＣＴ）システムにおけるものである。
一般的なＣＴシステムにおいては、扇形末広がりのＸ線ビームを放射するＸ線源、および二次元放射線検出器アレイが、ガントリとして知られる機械的支持構造体に組み込まれる。使用時には、撮像対象に対して一定の割合で変化する角度位置からのＸ線減衰データを収集するためにガントリが撮像対象の周りを回動する。ガントリの回動面は撮像面として知られ、それは一般にＣＴシステムにおける座標系のｘ−ｙ平面として定義される。加えて、ガントリ（または、より一般的には撮像対象）は対象の必要とされる長さに対してｘ線減衰データを収集するために、座標系のｚ軸に沿ってゆっくりと動かされる。現代のＣＴシステムの例が米国特許第６１４４７１８号および第６１７３０３１号の各明細書に開示されている。
従来技術によるＣＴシステムの放射線検出器は、希土類元素をベースとしたシンチレータの二次元アレイと、シリコンフォトダイオードの対応する二次元アレイとからなっている。シンチレータ結晶およびフォトダイオードは両者とも二次元アレイとして作られ、それらは検出器製造時に互いに光学的に結合される。
従来の一般的な検出器アレイが図１に示されている。この検出器アレイは個々の検出器エレメントが１６ロウ（行）と１６カラム（列）、すなわち合計２５６個のエレメントのアレイからなっている。カラムはｚ方向に体系づけられる。検出器の構造は従来技術で良く知られているところである。検出器アレイは図１に全体的に参照符号２で示されている。ｚ方向またはｚ軸も図１に示されている。ロウ内のエレメントは撮像平面内にあり、「スライス」として知られるデータのセットを作り出す。医療用ＣＴマシンにおいては、例えば、各スライス画像は身体軸およびマシンｚ軸の方向に見た時の人間の身体の薄いスライスの二次元Ｘ線画像に対応する。
ＣＴ撮像システムにおいては、図１に示されているアレイのように撮像平面内の検出器のサイズが互いに隣接する個々独立の検出器アレイを配置することによって増加させられる。それにより撮像平面内の検出器のサイズが増大する。図１の検出器のエッジ４は対応する検出器アレイの対応するエッジと並べて配置され、それによって大きなエリアが組上げられる。
ＣＴ産業における主たる動向は、各ガントリ回転に対してより多くのＸ線減衰データを収集し、それによって測定を迅速化し、測定の精度を改善し、さらに医療用途における患者の放射線被曝量を減少させるために、より多くの検出器エレメントを持ったＣＴマシンを作り上げることである。同様に検出器エレメントの数の増大は他の撮像応用分野でも利点となるはずのものであり、医療用またはＣＴシステムに限定されることはない。
現在のＣＴ検出器構造では、より多くの検出器エレメントを備えることに対する主な制約条件は、検出器アレイの個々の光検出器からの電気信号を読み出す必要があることである。従来技術では、これらの信号の読み出しは、活性光検出器エレメント間に、光検出器チップのトップに非常に細い金属ライン（一般的には、５ないし２０μｍ）を作ることによって容易になる。１つの金属線は１つの光検出器の信号をｚ方向に光検出器チップのエッジにまで運ぶ。エッジ領域は、光検出器からの信号をワイヤボンディングによって、光検出器チップの下に配置されている基板、またはマルチプレクサまたは信号処理ＡＳＩＣチップに送出する目的で特に確保されている。この方法を用いることには、製造可能な光検出器アレイのサイズに関する物理的制約が存在する。チップエッジにおける電気エレメントの数は制約され、これは接続可能な光検出器エレメントの数を制約する。検出器は特にｚ方向により大きくすることができない。
そのことが図１に示されている。光検出器アレイ２はアレイのいずれか一方の側面にｚ方向に前後してエリア６および８を備えている。このエリアは電気ワイヤ１０および１２の各セットへの接続部を提供する。光検出器アレイからの信号は、信号が電気ワイヤ１０および１２に送出される前に、エリア６および８内に配置された集積電子回路チップまたはＡＳＩＳで多重化され、または信号処理される。物理的なワイヤおよびその接続部を組み込む必要性のために、アレイ内の光検出器の数は制限される。特にｚ方向に光検出器をさらに増加することは不可能である。物理的なワイヤ１０および１２は、付加的な光検出器アレイがｚ方向に追加できないように、ｚ方向の光検出器アレイのいかなる拡張をも阻止する。すなわち、光検出器は図１の水平方向に横並びに結合されるけれども、それらは垂直方向に、トップから底部の方向に結合されることはできない。これがトップおよび底部でワイヤ１０および１２を接続する必要性の理由である。
ｚ方向の拡張可能性を持つ光検出器は「タイル型」検出器として知られている。タイル型検出器を構成するためには、光検出器から光検出器チップエッジへの配線を用いることなしに、各光検出器に電気接続部を作ることが必要である。これが達成できるならば、光検出器アレイの拡張、したがって光検出器エレメントの数の増加に制限が無くなる。
タイル型検出器を達成する問題の１つの解決策が米国特許第６３９６８９８号明細書に示唆されている。
本発明の目的は、上記問題の１つまたはそれ以上を解決することであり、改良された光検出器アレイを提供することである。
本発明は、完全に「タイル型」検出器構造体の製造を高度に均質化された検出器特性をもって可能とするものである。
本発明によれば、少なくとも１枚の基板の第１面に形成された複数のアノードと、少なくとも１枚の基板の第２面に形成された対応する複数のカソードと、複数のアノード間を電気的に相互接続する相互接続部と、を備え、複数のカソードによってアレイの出力端が形成される、フォトダイオードのアレイが提供される。
複数のアノードおよび複数のカソードは、対応する複数の基板の第１および第２面に形成されうる。複数の基板は単一の基板を分割することによって形成されうる。複数のカソードは、基板の表面に形成された複数の導電層を備えることができる。各導電層上に金属層がさらに設けられうる。複数のアノードは第１面に形成された複数の活性領域を備えることができる。各活性領域に対して金属コンタクトを設けることができる。
電気的相互接続部はワイヤボンディングによって形成されうる。電気的相互接続部は金属コンタクトによって形成されうる。電気的相互接続部は導電シートによって形成されうる。
複数のカソードを接触させるための複数のコンタクトを備えたコネクタインタフェースをさらに備えることができる。少なくとも１枚の基板はコネクタインタフェース上に形成されうる。複数のコンタクトは複数のカソードにエポキシ樹脂によって接続されうる。
好ましくは、撮像システムは上記のアレイを含むことができる。ＣＴ撮像システムは上記のアレイを含むことができる。
本発明によれば、光検出器のサブアレイを複数個含む光検出器アレイであって、各サブアレイの光検出器は、少なくとも１枚の基板の第１面に形成された複数のアノードと、少なくとも１枚の基板の第２面に形成された対応する複数のカソードと、複数のアノード間を電気的に相互接続する相互接続部と、を備え、複数のカソードによってアレイの出力端が形成され、さらに光検出器の複数のサブアレイが互いに隣接してマトリクスの形に配置されて光検出器アレイを形成するものとする。
好ましくは、マトリクスは２方向に広がる。
撮像システムは、上記の光検出器アレイを含む放射線検出器と、この放射線検出器に対向する放射線源と、放射線検出器および放射線源を制御する制御手段と、を備えることができる。放射線源は、高電圧発生器を備えたＸ線管とすることができる。
放射線検出器および放射線源は、円筒状走査構造部内に放射方向に装着されうる。制御手段はコンピュータシステムからなるものとすることができる。
本発明のさらなる一面によれば、少なくとも１枚の基板の第１面に複数のアノードを形成するステップと、少なくとも１枚の基板の第２面に対応する複数のカソードを形成するステップと、複数のカソードがアレイの出力端を形成するように複数のアノードを電気的に相互接続するステップと、を備える、フォトダイオードのアレイを形成する方法が提供される。
複数のカソードを形成するステップは、少なくとも１枚の基板の第２面上に複数の導電層を形成するステップを備えることができる。複数のアノードおよび複数のカソードは、単一の基板から形成されうる。
複数の導電層は、基板の第２面上にまず連続導電層を形成し、次に複数の導電層を形成するために連続導電層を電気的に複数の導電層部分に分離することによって、形成されうる。
複数の導電層部分は、連続導電層にエッチングまたはカッティングを施すことによって電気的に互いに分離されうる。エッチングまたはカッティングのステップは、基板をさらにエッチングするものとすることができる。基板は、完全にエッチングされるか、カッティングされうる。上記のようにして好ましくも複数の分離された基板部分を形成することができる。
隣接エリアの各カソードの周りがエッチングまたはカッティングされるように、エッチングまたはカッティングはパターン化されうる。複数のアノードおよび複数のカソードはそれぞれ複数の基板から形成されうる。
複数のアノードを相互接続するステップは、基板の第１面上のアノード相互間にワイヤボンディングを形成するステップを含むことができる。複数のアノードを相互接続するステップは、基板の第１面上にアノード相互間の金属相互接続部を形成するステップを含むことができる。複数のアノードを相互接続するステップは、第１面上に導電シートを設けるステップを含むことができる。
この方法は、複数のカソードをコネクタインタフェースに接続するステップをさらに備えることができる。コネクタインタフェースは、複数のカソードに接続するための複数のパッドを含むことができる。コネクタインタフェースは基板を備えることができる。
コネクタインタフェースは集積回路を備えることができる。
本発明のさらなる一面によれば、フォトダイオードのアレイを備え、各フォトダイオードがアノードおよびカソードを持っており、それら複数のアノードが電気的に接続され、カソードが電気的に分離されている、半導体構造が提供される。
アノードは基板の一方の面上に形成され、カソードは基板の他方の面上に形成されうる。カソードは半導体構造部を貫通する開口によって電気的に分離されうる。半導体デバイスを貫通する開口は各アノードを取り囲むことができる。複数のアノードはワイヤボンディングによって電気的に接続されうる。複数のアノードは導電シートによって電気的に接続されうる。
導電シートはデバイスの表面上に形成されうる。
本発明のさらなる一面によれば、各フォトダイオードが活性エリアを有する基板を備え、活性エリアは基板の第１面内に形成されたアノードと基板の第２面上に形成されたカソードとを備えているフォトダイオードアレイであって、このアレイの複数のアノードが電気的に相互接続され、カソードがこのフォトダイオードアレイの出力端を形成している、フォトダイオードアレイが提供される。
さらなる一面によれば、デバイスの第１面内に複数のアノードを形成する複数の活性エリアを形成し、デバイスの第２面上に少なくとも１つのカソードを形成するステップを備える、フォトダイオードアレイの製造方法であって、複数のアノードを電気的に接続するステップと、カソードを電気的に分離するステップと、を備えるフォトダイオードアレイの製造方法が提供される。
本発明をより良く理解し、本発明をいかにして実施するかを示すために、添付図面に示す一例を参照して本発明をさらに説明する。
以下に特定の実施例セットを参照して本発明を説明する。ここで本発明は図示の実施例に限定されることはない。
ここでは特定の実施例としてＣＴ医療用撮像システムのための光検出器アレイの一例を参照して本発明を説明する。
本発明は種々の図を参照して説明されるが、それらの図は必ずしも実サイズを示している訳ではなく、本発明の種々の特徴を分かりやすく示したものであることに留意されたい。
図２ないし６を参照する。そこには本発明の種々の実施例による光検出器アレイの製造過程における特定のステップを示す種々の実施例が示されている。代表的なデバイス基板の縦断面図が本発明の説明の目的で用いられる。これらの実施例の光検出器エレメントにおいては、一次元または二次元のエレメントのアレイを形成することができる。図２ないし６に示されているすべての製造ステップはエレメントの一次元アレイの断面図として示されている。しかしながら、ここに示されるすべての製造ステップは光検出器エレメントの二次元アレイにも同様に適用可能なものである。それらのステップは本発明の理解のために適当なものとして示されているにすぎないものである。当業者にとっては、他のステップも容易に適用可能であろう。
さて、図２（ａ）を参照する。この図には、複数の光検出器エレメントが形成されたｎ形半導体基板２１の縦断面図が示されている。主ｎ形バルク基板が参照符号２０で示されている。複数のフォトダイオードの活性エリアを形成する基板の上面内に複数のｐ＋形ウエル２６が形成されている。活性エリア２６はフォトダイオードのアノードを画定する。ガードリングを形成する付加的なｐ＋形ウエルが各活性エリア２６に組み込まれうるが、図には、その複雑化を避ける意味で示されていない。基板の表面上には活性領域２６の上方に光窓３２が形成されている。基板の表面上には活性領域２６に接触するアルミニウムコンタクト３０が設けられている。各活性領域２６には、図２（ａ）に示されているように２つのアルミニウムコンタクト３０を設けているが、それはアルミニウム・メタライゼーションエリアからｐ＋形ウエルへの１つ、または２つ、またはそれ以上の独立のコンタクトであってもよい。各活性領域２６の独立のアルミニウム・メタライゼーションエリアはｐ＋形ウエルを通して接続されてもよいが、またアルミニウム・メタライゼーションエリアは図２（ａ）の断面図によっては示されていない次元で接続されてもよい。例えば、アルミニウム・メタライゼーションは各活性領域２６を取り囲むリング状金属ラインとして作ることもできる。フィールド酸化膜（ＦＯＸ）層２８が基板の上面の残余の部分を被覆する。基板の下面には連続ｎ＋インプラント層２２が形成され、それがフォトダイオードのカソードを形成する。さらにアルミニウムの連続層２４が基板の下面およびｎ＋層２２を被覆する。
図２（ａ）の構造はシリコン上に高品質のダイオードを作るのに重要なプロセスステップを用いて作られる。その標準的な技術は従来技術、特にＣＴ撮像アプリケーション用フォトダイオードを作る技術において一般的に知られており、そのため、ここではこれ以上の説明を省略する。図２（ａ）に示されている構造を達成するプロセスステップはよく知られているものである。
図２（ａ）の構造は光検出器アレイを製造するプロセスにおいて従来技術で形成される従来型の構造である。この従来型の構造において、複数の活性エリア２６のそれぞれがアノードを形成し、各活性エリア２６が電気的に分離されている。連続ｎ＋層２２はすべての光検出器に対して共通のカソードを構成する。
本発明の実施例によれば、複数のカソードが電気的に分離される１つの光検出器アレイが形成される。そして、複数のアノードは共通のアノードを形成するように相互接続される。撮像装置におけるこの構造の特別な利点は以下にさらに詳細に説明する。
図２（ａ）に示されている構造の作製後、本発明の第１実施例に従い、図２（ｂ）に示すように、全体的に符号３８で示す別の基板または集積回路が用意される。基板または集積回路３８はその一面上に複数のメタライゼーションエリア３６と、そのメタライゼーションエリア３６の上に対応する複数の導電性エポキシ樹脂エリア３４とを備えている。導電性エポキシ樹脂エリア３４およびメタライゼーションエリア３６は、それらが基板２１の活性エリア２６にほぼ整列するように、集積回路３８の基板上に形成される。
基板または集積回路３８、メタライゼーションエリア３６、および導電性エポキシ樹脂エリア３４は一般的に半導体デバイス２１に対する接続構造部または接続インタフェース３５と考えることができる。
図２（ｂ）から分かるように、カソードに接触する連続アルミニウム層２４が複数の導電性エポキシ樹脂エリア３４に接触するように、半導体デバイス２１は接続構造部３５の上方に位置している。このように各導電性エポキシ樹脂エリア３４は活性エリア２６にほぼ整列するように半導体デバイス２１の下方に位置している。メタライゼーションエリア３６は導電性エポキシ樹脂を基板または集積回路３８に接触させるのに役立つ。
基板または集積回路３８は光検出器アレイの出力信号を読み出すためのものであり、メタライゼーションエリア３６のそれぞれに接続された一連の信号ラインを備えることができる。各メタライゼーションエリア３６には、アレイ中の光検出器の数に対応して信号ラインが設けられる。
図２（ｃ）に示されているように、次のステップにおいて、基板２０を完全に貫通する複数の開口４０を形成して複数の半導体活性領域４２が作り出すために、フィールド酸化膜領域２８、基板２０、ｎ＋領域２２、およびアルミニウム層２４を貫通して、カッティングまたはエッチングが施される。各半導体活性領域４２は、単一の光検出器デバイスを備える。開口４０の形成の結果として、各光検出器デバイスは今やそれぞれ基板領域４２の下側に独立のｎ＋形エリア２３からなる独立のカソードを持っている。各独立のカソード２３はその下側に形成されたそれぞれのアルミニウム部２５を持っている。カソードエリアを形成する独立のｎ＋エリア２３は予め形成された連続ｎ＋層２２を貫通して施されるカッティングまたはエッチングによって形成され、同様にアルミニウム部２５は予め形成された連続アルミニウム層２４を貫通して施されるカッティングまたはエッチングによって形成される。アノード（活性エリア２６）はカッティングまたはエッチングの後も変化することなく、電気的に分離された状態を維持する。
半導体デバイス２１を貫通する開口４０を作り出すために必要とされるカッティングまたはエッチングのステップは、当業者にとっては良く知られた技術である。
各カソードエリア２３のアルミニウム層２５は複数の導電性エポキシ樹脂層３４によってそれぞれ対応するメタライゼーション層３６に接続される。メタライゼーションエリア３６が半導体アレイの出力信号を読み出すために各信号ラインと組み合わされるので、いまや形成されたすべての独立カソードには接続構造部３５を介してコネクションオフチップが提供される。
図２（ｄ）に示されているように、次のステップにおいて、各半導体活性領域４２内のすべてのアノード２６が共通に接続される。この実施例では、それは各アノード活性エリア２６のアルミニウムコンタクト３０相互間にボンディングワイヤ接続部４４を設けることによって達成される。このようにして、各光検出器デバイスのアノードが共通に接続され、単一のアノードを形成する。
最後に図２（ｅ）に示されているように、図２（ｄ）のステップによって出来上がる基板全体の表面上に光透過材料層５０を形成することによって、半導体実装構造体の製造が完了する。次に、各アノードと組み合わされる複数のシンチレータ材料４６、およびそのトップと側面を取り囲む反射材料４８を備える構造体を形成する。図２（ｅ）に示されているこの構造の配置形態は当業者には良く知られているものである。
このようにして、半導体実装構造体が形成される。光検出器、このケースではフォトダイオードからの信号を読み出すためのすべての接続部が半導体基板の下面に形成され、今やそれは単一の光検出器デバイスを備える複数の半導体活性領域に分割されている。このようにして本発明により、コネクションオフチップ用の、活性領域の下側にフォトダイオード用のすべての電気接続部が形成される。さらに電気接続部は基板または集積回路３８上の電気信号ラインによってオフチップを受け取ることができる。基板３８はその下面に当業者にとっては良く知られているように電気信号ラインを備えたり、いくつかの導体や電気的な分離層、さらには他の構造物を備えたりすることができる。それとは異なり、基板３８は単純にコネクタを介してオフチップ接続のための手段を備えたり、その下面にパッドを設けたりすることができる。
ここで説明する実施例や他の実施例においてはカソードがエポキシ樹脂層３４を用いて基板または集積回路３８に接触しているが、カソードをオフチップ接続するための他の技術を用いることもできる。例えば、カソード金属（アルミニウム層２５）にワイヤボンディングを施したり、アルミニウム層２５とメタライゼーションエリア３６との間にバンプボンディングを施したりすることができる。当業者は基板の下側から複数のカソード用のオフチップ接続部を作る種々の配線方法を用いることができる。
ここで述べる実施例においては、個々独立の光検出器を形成するための基板のエッチングについて説明する。図２において、基板２０はより小さな複数の基板４２に分割され、その各基板４２に光検出器デバイスが形成されている。しかしながら、半導体基板の分離はここで述べたエッチングプロセスに限定されることはなく、機械的方法または化学的エッチング方法を用いて１枚の基板をより小さな複数のチップに分離することもできる。その分離には、エッチング（例えば、誘導的に結合されたプラズマエッチング）に付加して、ソーイング法（例えば、ウェーハダイシングソー）またはマシニング法を用いることができる。次に本発明の第２実施例による半導体実装構造体を作る別の方法について、図３を参照して説明する。図３において、図２で用いられた参照符号に対応する参照符号は同様の構造部分を表すものとする。
図２の実施例と同様に、製造のスタート点が図３（ａ）に示されている構造である。図３（ａ）は図２（ａ）に示されている構造に全く同様に対応する。本発明のこの実施例によれば、まずこの構造がアレイの個々の光検出器がこれを単一または分離した半導体デバイス４２として形成するために図２の場合と同様に用意される。以下、図３（ｂ）および図３（ｃ）は図２（ｂ）および図２（ｃ）に全く同様に対応する。
図３（ｃ）における構造が形成された後、図２（ａ）ないし図２（ｃ）を参照して説明したのと同様に、図３（ｄ）に示すように、各光検出器のアノードが共通に接続される。この実施例ではまず各活性エリア２６の少なくとも１つのアルミニウムコンタクト３０上に導電性エポキシ樹脂層５２が形成される。図３（ｄ）において導電性エポキシ樹脂層５２は各活性エリア２６の図示されている２つのアルミニウムコンタクト３０の両方の上に示されている。その後、デバイスの表面上方に導電シートまたは導電材料からなる導電層５４が形成されるか配置される。それにより、活性エリア２６相互間に導電接続部が形成され、ここにすべてのデバイスのための単一で共通のアノードが形成される。導電層５４は次々と連続的に形成できるようにデバイスの活性領域に対する接触を許容するようにパターン化される。導電層５４はその堆積前に予めパターン化されるか、導電層の堆積後にパターン化されてもよい。導電シートはアルミニウム酸化物のような分離材料の下面上に堆積された導電層かた構成することもできる。
最後に図３（ｅ）に示されているように、図３（ｄ）のステップから進行して基板全体の表面上部に光透過性材料層５０を形成することによって半導体実装構造体の製造が完了する。なお、次に各アノードと協働する複数のシンチレータ材料４６と、トップおよび側面を取り囲む反射材料４８とを含む構造を形成する。図３（ｅ）に示されている構造の配置形態は当業者にはよく知られているものである。図３（ｅ）に示されている構造の配置形態は図２（ｅ）を参照してすでに説明したものと同等である。
次に、本発明の第３実施例による半導体実装構造体を製造するさらなるプロセスについて図４を参照して説明する。図４における参照符号はすでに参照した図におけるものと互いに対応している。
図２におけるように、このプロセスも図４（ａ）に示されている公知の構造のスタート点から説明を始める。図４（ａ）の構造は図２（ａ）の構造に対応する。
その後、図４（ｂ）に示されているように、各光検出器のアノードが共通に接続される。この実施例ではまず各活性エリア２６の少なくとも１つのアルミニウムコンタクト３０上に導電エポキシ樹脂層５２が形成される。図４（ｂ）において導電エポキシ樹脂層５２は各活性エリア２６の図示されている２つのアルミニウムコンタクト３０の両方の上に示されている。その後、デバイスの表面上方に導電シートまたは導電材料からなる導電層５４が形成されるか配置される。それにより、活性エリア２６相互間に導電性接続部が形成され、ここにすべてのデバイスのための単一で共通のアノードが形成される。これは図３（ｄ）に示されているステップに同等である。
図４（ｃ）に示されているように、図４（ｂ）のステップの後、基板全体の表面上部に光透過材料層５０を形成することによって半導体実装構造体の製造が継続される。次に各アノードと協働する複数のシンチレータ材料４６と、トップおよび側面を取り囲む反射材料４８とを含む構造を形成する。図４（ｃ）に示されている製造ステップは図２（ｅ）を参照してすでに説明したものと同等である。
図４（ｄ）に示されているように、次のステップにおいて基板２０を完全に貫通して複数の開口４０を作り出すために、複数の半導体活性領域４２が作り出されるように、アルミニウム層２４、ｎ＋領域２２、半導体基板２０、フィールド酸化膜領域２８、および部分的に光透過材料５０を貫通して、カッティングまたはエッチングが施される。各半導体活性領域４２は、単一の光検出器デバイスを備える。開口４０の形成の結果として、各光検出器デバイスは今やそれぞれ基板領域４２の下側に独立のｎ＋形エリア２３からなる独立のカソードを持っている。各独立のカソード２３はその下側に形成されたそれぞれのアルミニウム部２５を持っている。カソードエリアを形成する独立のｎ＋エリア２３は予め形成された連続ｎ＋層２２を貫通して施されるカッティングまたはエッチングによって形成され、同様にアルミニウム部２５は予め形成された連続アルミニウム層２４を貫通して施されるカッティングまたはエッチングによって形成される。アノード（活性エリア２６）はカッティングまたはエッチングの後も変化することなく、電気的に分離された状態を維持する。これは図２（ｃ）に示されているステップと同等である。しかし、図４（ｄ）のステップでは、デバイスのトップ表面からというよりはデバイスの下側から貫通してカッティングまたはエッチングが施される。しかし、当業者ならカッティングまたはエッチングのステップを基板２０の下側から行おうが上側から行おうが、大きく異なる構造を作り出すということはなく、特に実施例ではカッティングまたはエッチングが基板を完全に貫通して行われることを示しているだけである。
図４（ｅ）に示されているように、本発明により一方の面上に形成された複数のメタライゼーションエリア３６と、対応する複数の導電性エポキシ樹脂エリア３４とを備えた別の基板または集積回路３８を用意することによって、この構造が完成される。導電性エポキシ樹脂エリア３４およびメタライゼーションエリア３６は、それらが基板２１内の活性エリア２６にほぼ整列するように基板または集積回路３８上に形成される。図４（ｅ）から分かるように、半導体デバイス２１はいまや単一の光検出器デバイスを有する複数の半導体活性領域４２に分割され、活性領域４２の個々のカソード２３に接触するアルミニウム層２５が複数の導電性エポキシ樹脂エリア３４のトップ面と接触するように接続構造体３５の上方に配置される。このようにして各導電性エポキシ樹脂エリア３４は活性エリア２６にほぼ整列するように半導体デバイス２１の下側に配置される。メタライゼーションエリア３６は導電性エポキシ樹脂を基板または集積回路３８に接触させるのに役立つ。
次に、本発明の第４実施例による半導体実装構造体を製造するさらなるプロセスについて図５を参照して説明する。図５における参照符号はすでに参照した図におけるものと互いに対応している。
図２におけるように、このプロセスも図５（ａ）に示されている公知の構造のスタート点から説明を始める。図５（ａ）の構造は図２（ａ）の構造に対応する。
図５（ｂ）に示されているように、各光検出器のアノードは共通に接続される。それは、この実施例では各アノード活性エリア２６のアルミニウムコンタクト３０相互間にボンディングワイヤ接続部４４を形成することによって達成される。このようにして各光検出器のアノードが共通に接続されて、単一の共通アノードコンタクトが形成される。この製造ステップは図２（ｄ）に示されているステップと同等である。ただし、図２（ｄ）のステップでは、半導体デバイス２１にすでにカッティングまたはエッチングが施され、デバイスを貫通して複数の開口４０が形成される。
図５（ｃ）に示されているように、図５（ｂ）のステップの後、基板の表面上部に光透過材料層５０を形成することによって半導体実装構造体の製造が継続される。次に各アノードと協働する複数のシンチレータ材料４６と、トップおよび側面を取り囲む反射材料４８とを含む構造を形成する。図５（ｃ）に示されている製造ステップは図２（ｅ）を参照してすでに説明したものと同等である。ただし図２（ｅ）のステップでは、半導体デバイス２１にすでにカッティングまたはエッチングが施され、デバイスを貫通して複数の開口４０が形成されている。
図５（ｄ）に示されているように、次のステップにおいて基板２０を完全に貫通して複数の開口４０を作り出し、複数の半導体活性領域４２を作り出すために、アルミニウム層２４、ｎ＋領域２２、半導体基板２０、フィールド酸化膜領域２８、および部分的に光透過材料５０を貫通して、カッティングまたはエッチングが施される。各半導体活性領域４２は、単一の光検出器デバイスを備える。
開口４０の形成の結果として、各光検出器デバイスは今やそれぞれ基板領域４２の下側に独立のｎ＋形エリア２３からなる独立のカソードを持っている。各独立のカソード２３はその下側に形成されたそれぞれのアルミニウム部２５を持っている。カソードエリアを形成する独立のｎ＋エリア２３は予め形成された連続ｎ＋層２２を貫通して施されるカッティングまたはエッチングによって形成され、同様にアルミニウム部２５の一部が予め形成された連続アルミニウム層２４を貫通して施されるカッティングまたはエッチングによって形成される。アノード（活性エリア２６）は変化することなく、電気的に分離された状態を維持する。これは図２（ｃ）に示されているステップと同等である。しかし、図５（ｄ）のステップでは、デバイスのトップ表面からというよりはデバイスの下側から貫通してカッティングまたはエッチングが施される。
図５（ｅ）に示されているように、本発明により一方の面上に形成された複数のメタライゼーションエリア３６、および対応する複数の導電性エポキシ樹脂エリア３４とを備えた別の基板または集積回路３８を用意することによって、この構造が完成される。導電性エポキシ樹脂エリア３４およびメタライゼーションエリア３６は、それらが基板２１内の活性エリア２６にほぼ整列するように基板または集積回路３８上に形成される。図５（ｅ）から分かるように、半導体デバイス２１はいまや単一の光検出器デバイスを有する複数の半導体活性領域４２に分割され、活性領域４２の個々のカソード２３に接触するアルミニウム層２５が複数の導電性エポキシ樹脂エリア３４のトップ面と接触するように接続構造部３５の上に半導体デバイス２１が配置される。このようにして各導電性エポキシ樹脂エリア３４は活性エリア２６にほぼ整列するように半導体デバイス２１の下側に配置される。メタライゼーションエリア３６は導電性エポキシ樹脂を基板または集積回路３８に接触させるのに役立つ。
次に、本発明の第５実施例による半導体実装構造体を製造するさらなるプロセスについて図６を参照して説明する。図６における参照符号はすでに参照した図におけるものと互いに対応している。
図６（ａ）を参照すると、そこには複数の光検出器エレメントが形成されたｎ形半導体基板６１が断面図として示されている。主ｎ形バルク基板が参照符号２０で示されている。複数のフォトダイオードの活性エリアを形成する基板の上面内に複数のｐ＋形ウエル２６が形成されている。活性エリア２６はフォトダイオードのアノードを画定する。ガードリングを形成する付加的なｐ＋形ウエルが活性エリア２６に組み込まれうるが、図には、その複雑化を避ける意味で示されていない。基板の表面上には活性領域２６の上方に光窓３２が形成されている。
基板上面の残余の部分（光窓の外部）を保護層６８が被覆する。この保護層は多層構造のサーマル二酸化シリコン、またはＬＴＯ（低温酸化物）、窒化シリコン、さらには半導体処理の当業者において良く知られた類似の保護材料によって構成することができる。この保護層６８は図２ないし５に示されているフィールド酸化物層２８を置き換えたものである。
さらに活性領域２６と接触し、アノード相互間を共通接続するために、基板の表面上に外部接触および相互接続用のメタライゼーション層７０が設けられる。メタライゼーション層７０は別々に製造された幾つかの金属層によって構成することができる。図６（ａ）に示されているように、各活性領域２６に対してメタライゼーション層７０からｐ＋ウェル２６への２つのメタライゼーション接触が、メタライゼーションからｐ＋形ウェルへの１つ、または２つ、またはそれ以上の独立の接触を示している。各活性領域２６の独立のメタライゼーションエリアおよび図６（ａ）に、独立の活性領域２６相互間に示されているメタライゼーションは、ｐ＋形ウェルを通して接続されてもよく、あるいはメタライゼーションエリアは図６（ａ）の断面図によっては示されていない次元で接続されてもよい。例えば、メタライゼーションは図６（ａ）に示されているものに加えて各活性領域２６を取り囲むリング形状をした金属ラインとして作られてもよい。
保護層６８は、図６において、メタライゼーション層７０が形成されうる、より厚い層を提供するために、図２ないし５の実施例におけるフィールド酸化物層２８の場所で用いられる。
基板の下面には連続ｎ＋インプラント層２２が形成され、それがフォトダイオードのカソードを形成する。さらに連続メタライゼーション層２４が基板の下面およびｎ＋層２２を被覆する。したがって、図２ないし５に示されている実施例に比較して、この実施例では、金属コンタクトの少なくともいくつかがアノード相互間の共通接続を提供するように光検出器デバイスの活性エリア２６に接続するメタライゼーション７０が形成される。このようにして、単一アノードを形成するためにアレイのアノードを相互接続する金属コンタクト７０が用いられる。相互接続されるすべてのアノードに対する十分な接続を提供するために、十分なアルミニウムコンタクトが少なくとも２つのアノードに共通の接続部として形成される。
図６（ｂ）に示されているように半導体実装構造体の製造は基板の面上部に光透過材料層５０を形成することによって継続され、次に各アノードと協働する複数のシンチレータ材料４６、およびそのトップと側面を取り囲む反射材料４８を備える構造体を形成する。図６（ｂ）に示されている構造の配置形態は図２（ｅ）を参照して説明したものに類似する。ただし、図２（ｅ）においては半導体デバイス２１にすでにカッティングまたはエッチングが施され、デバイスを貫通して複数の開口４０が形成されている。
図６（ｃ）に示されているように、次のステップにおいて、基板２０の下側からアルミニウム層２４、ｎ＋領域２２、および基板２０を貫通して、カッティングまたはエッチングが施される。この実施例では、カッティングまたはエッチングは半導体基板６１を完全に貫通して行われることはない。保護層領域６８は主としてカッティングまたはエッチングによって行われることはなく、メタライゼーション層７０が影響を受けることもない。保護層６８は基板の下側からメタライゼーションにアプローチする化学エッチングプロセスに対してメタライゼーション層７０のための十分な保護を提供し、または同じ方向からアプローチする機械カッティングまたは機械加工法のために必要とする合理的な機械的余裕を与える。
このようにして、複数の半導体活性領域４３が作り出されるように、基板６１をほとんど完全に貫通する複数の開口４１が形成される。各独立の半導体活性領域４３はメタライゼーション層７０と保護層領域６８の少なくとも一部とによって、少なくとも１つの隣接活性領域に接続される。各半導体活性領域４３は単一の光検出器デバイスを備える。
開口４１の形成の結果として、各光検出器デバイスは今やそれぞれ基板領域４３の下側に独立のｎ＋形エリア２３からなる独立のカソードを持っている。各独立のカソード２３はその下側に形成されたそれぞれのアルミニウム部２５を持っている。カソードエリアを形成する独立のｎ＋エリア２３は予め形成された連続ｎ＋層２２を貫通して施されるカッティングまたはエッチングによって形成され、同様にアルミニウム部２５の一部が予め形成された連続アルミニウム層２４を貫通して施されるカッティングまたはエッチングによって形成される。
アノード（活性エリア２６）は電気的に分離された状態でそのまま残る。これは図２（ｃ）に示されているステップと同等である。しかし、図６（ｃ）のステップでは、デバイスのトップ表面からというよりはデバイスの下側から貫通してカッティングまたはエッチングが施され、カッティングまたはエッチングは基板６１を完全に貫通して行われることはない。
図６（ｄ）に示されているように、本発明のこの実施例に従い、一方の面上に複数のメタライゼーションエリア３６とそれに対応する複数の導電性エポキシ樹脂エリア３４とを備えた別の基板または集積回路３８を用意することによって、この構造が完成される。導電性エポキシ樹脂エリア３４およびメタライゼーションエリア３６は、それらが基板６１内の活性エリア２６にほぼ整列するように基板または集積回路３８上に形成される。図６（ｄ）から分かるように、半導体デバイス６１はいまや単一の光検出器デバイスを有する複数の半導体活性領域４３に分割され、活性領域４３の個々のカソードに接触するアルミニウム層２５が複数の導電性エポキシ樹脂エリア３４のトップ面と接触するように接続構造体３５の上に配置される。このようにして各導電性エポキシ樹脂エリア３４は活性エリア２６にほぼ整列するように半導体デバイス６１の下側に配置される。メタライゼーションエリア３６は導電性エポキシ樹脂を基板または集積回路３８に接触させるのに役立つ。
次に図７を参照する。ここには図２（ｃ）の半導体デバイスのＡ−Ａ線に沿う横断面図が示されている。図から認められるように、個々の半導体デバイスすなわち島４２はカッティングまたはエッチングプロセスによって完全に分離されている。基板３８は複数の独立半導体デバイスを装着するベースを提供する。
半導体デバイス４２は四角形状に示されているが、その形状は本発明にとって本質的なものではない。断面形状は円形であってもよい。
このようにして本発明は好ましくも、アレイからの電気出力信号を取り出すためにアレイのエッジに空間を用意する必要のない光検出器アレイを構築する技術を提供することができる。この利点は、信号がアレイの側面というよりはアレイの下面に集められるように、基板の下面に半導体デバイスからのすべての信号を集めることによって得られる。
基板または集積回路３８は、好ましくは共通のアノード接続部に対してオフチップ接続部をも提供することに注目されたい。これは図には示されていない。しかし、そのような接続部は例えば表面から基板３８までを接続するために基板２０を貫通するシングルホールを用意することによって提供することができる。基板２０に形成される開口４０または４１は基板３８に対するアノード接続部のためにも用いられうる。
アレイのエッジから、従来ｚ方向に設けられていた接続部を除去する結果として、ｚ軸方向における光検出器アレイ全体のサイズを拡張できる可能性がもたらされる。図８を参照して、アレイ組立に関する公知の技術による光検出器アレイ８０ａないし８０ｄのセットは、アレイ全体がｚ軸方向に拡張されるように、アレイ８２ａないし８２ｄの次のセットと一緒に配置される。推察できるように、このアレイはｚ軸方向にさらに拡張されうる。図８のアレイはわずかに離して配置されているが、それは分離された複数のアレイが二次元に配置されているという事実を示しているだけである。事実、大きなアレイを作るために組み合わせるように、複数のアレイは両方向に互いに非常に近接している。そこで、撮像システムの性能を改善するために、アレイのタイル型構造体が二次元に組み立てられる。
アレイ８０ａないし８０ｄ、および８２ａないし８２ｄはサブアレイと考えることができ、それらは一緒に光検出器アレイを形成する。サブアレイは光検出器アレイを形成するマトリクスを形成すると考えることができる。このマトリクスは二次元で効果的に拡張するが、実際上、図９から分かるように、マトリクスはアレイが第３の次元に広がるようにカーブしている。
本発明はその好ましい構造を形成するための特定の処理技術に関連して説明したが、本発明はそのような技術に限定されることはない。半導体基板を貫通して開口を形成するために化学的または機械的方法を用いることができる。ウェーハダイシングソーによるソーイング、および誘導結合されたプラズマによるエッチングが開口を形成するための実用的な解決手段であるとして述べてきたが、工業的に結合されたプラズマエッチンの他に、ドリル加工、機械加工、放電加工、レーザカッティング、または化学エッチング法を含む他の機械的および化学的方法を用いることもできる。
本発明は、高度に均質化された検出器性能を有する十分に「タイル型すなわちタイル化可能」の検出器構造体の製造を可能とするものである。
以上、本発明を、特定の実施例を参照して説明してきたが、本発明はそれに限定されるものではない。例えば、本発明はすでに述べた撮像システムにおける光検出器への応用とは異なる、より一般的な用途にも適用可能である。さらに、本発明はここに例示によって与えられた特定の材料に限定されるものではない。本発明は、基板やウェーハ、半導体におけるデバイスのアレイの配置形態に広く一般的に適用可能なものである。しかしながら本発明はデバイスを分離しなければならない半導体デバイスのアレイを必要とする場面において明らかに有利に適用可能である。
図９を参照する。ここには光検出器アレイが本発明の好ましい実施例に従って構成され、かつ有利に使用されうるＣＴ撮像マシンの主たる構成エレメントが示されている。このマシンの構造は当該技術分野において良く知られたものであり、当業者にとってはありふれたものである。図９には、本発明の使用方法を説明するために、このマシンの主たる構成エレメントしか示していない。
このマシンは原理的に、参照符号１００によって全体的に示されたスキャナと、参照符号１０２によって全体的に示された制御処理手段と、参照符号１０４によって全体的に示されたオペレータインタフェースと、を備えている。
スキャナ１００は一般に円筒構造体１１４を備えており、図９には、その横断面が概念的に示されている。円筒構造体１１４内にはＸ線源１１８および光検出器アレイ１２０が実装されている。光検出器アレイ１２０は複数のアレイ１２０ａ，１２０ｂ等で作られている。図９の装置においては、光検出器アレイ１２０ａ，１２０ｂ等が本発明に従ってタイル型構造に構成されており、複数のアレイは図９の断面に示された平面内でのみ接続される訳ではなく、ｚ方向、すなわち円筒構造体１１４の長さ方向に沿う面内でも接続される。
Ｘ線源１１８は制御処理手段１０２からの信号ライン１１０を介して行われる制御のもとにＸ線を放射する。一般的に破線１２２によって示された断面広がり形状の放射パターンを有するＸ線は、光検出器アレイ１２０上に落ちるフットプリント（足跡）を持っている。それは図９の断面図に示されている方向と同様に本発明の技術に従って円筒軸の方向にも伸びている。光検出器の出力信号は信号ライン１１２を介して制御処理手段１０２に送出される。
患者１２４のような撮像対象がテーブル１２６の上に位置させられる。テーブル１２６は一般的に撮像マシンを介してｚ方向に動かされる。本発明による光検出器アレイの使用時には、テーブルのいかなる動きも減少させられ、または不要である。
制御処理手段１０２はスキャナ１００の機械的・電子的動作を制御するのに必要なすべての手段を含む。それは例えば、Ｘ線源１１８を制御する手段であり、また光検出器アレイ１２０から受信した信号を処理する手段である。制御処理手段１０２とスキャナ１００との間の付加的な信号伝送は信号ライン１０６によって行われる。
オペレータインタフェース１０４は信号１０８によって示されているように制御処理手段１０２と通信する。オペレータインタフェース１０４は、好ましくはスキャナ１００の動作を制御するために用いられ、スキャナ１００による走査プロセスの結果を表示する。
図９は、本発明の好ましい実施例の原理に従って構成された光検出器アレイの１つの有用な適用例を示すものである。他の有用かつ好ましい適用例は当業者にとっては明らかなことであろう。
本発明はここで説明した例よりもっと一般的に適用可能なものであると理解されるべきである。当業者は本発明のより広い応用可能性を理解するであろう。本発明の範囲は添付の特許請求の範囲によって特定される。
公知の構成による光検出器の基本構造を示す要部の斜視図である。 本発明による半導体実装構造体の製造工程の第１例を示す断面図である。 本発明による半導体実装構造体の製造工程の第２例を示す断面図である。 本発明による半導体実装構造体の製造工程の第３例を示す断面図である。 本発明による半導体実装構造体の製造工程の第４例を示す断面図である。 本発明による半導体実装構造体の製造工程の第５例を示す断面図である。 上記実施例の１つにおける半導体基板の横断面図である。 本発明の好ましい実施例による大型光検出器アレイの横断面図である。 一実施例において本発明が利点をもって適用されうるＣＴ撮像システムまたはマシンを示す概念図である。

Claims (51)

  1. 少なくとも１枚の基板の第１面に形成された複数のアノードと、少なくとも１枚の基板の第２面に形成された対応する複数のカソードと、前記複数のアノード間の電気的相互接続部と、を備え、前記複数のカソードによってアレイの出力端が形成されている、フォトダイオードのアレイ。
  2. 前記複数のアノードおよび複数のカソードが、対応する複数の基板の第１および第２面に形成されている、請求項１に記載のアレイ。
  3. 前記複数の基板が単一の基板を分割することによって形成されている、請求項２に記載のアレイ。
  4. 前記複数のカソードが、前記基板の表面に形成された複数の導電層を備えている、請求項１ないし３のいずれか１項に記載のアレイ。
  5. 各導電層上に金属層がさらに設けられている、請求項４に記載のアレイ。
  6. 前記複数のアノードが前記第１面に形成された複数の活性領域を備えている、請求項１ないし５のいずれか１項に記載のアレイ。
  7. 各活性領域に対して金属コンタクトが設けられている、請求項６に記載のアレイ。
  8. 前記電気相互接続部がワイヤボンディングによって形成されている、請求項１ないし７のいずれか１項に記載のアレイ。
  9. 前記電気相互接続部が金属コンタクトによって形成されている、請求項１ないし７のいずれか１項に記載のアレイ。
  10. 前記電気相互接続部が導電シートによって形成されている、請求項１ないし７のいずれか１項に記載のアレイ。
  11. 前記複数のカソードを接触させるための複数のコンタクトを備えたコネクタインタフェースがさらに備えられている、請求項１ないし７のいずれか１項に記載のアレイ。
  12. 前記少なくとも１枚の基板が前記コネクタインタフェース上に形成されている、請求項１１に記載のアレイ。
  13. 前記複数のコンタクトが前記複数のカソードにエポキシ樹脂によって接続されている、請求項１１または１２に記載のアレイ。
  14. 請求項１ないし１３のいずれか１項に記載のアレイを含む撮像システム。
  15. 請求項１ないし１３のいずれか１項に記載のアレイを含むＣＴ撮像システム。
  16. 光検出器のサブアレイを複数個含む光検出器アレイであって、各サブアレイの光検出器は、少なくとも１枚の基板の第１面に形成された複数のアノードと、少なくとも１枚の基板の第２面に形成された対応する複数のカソードと、前記複数のアノード間を電気的に相互接続する相互接続部と、を備え、前記複数のカソードによってアレイの出力端が形成され、さらに前記光検出器の前記複数のサブアレイが互いに隣接してマトリクスの形に配置されて光検出器アレイを形成している、光検出器アレイ。
  17. 前記マトリクスが２方向に広がっている、請求項１６に記載の光検出器アレイ。
  18. 請求項１６または１７に記載の光検出器アレイを含む放射線検出器と、この放射線検出器に対向している放射線源と、前記放射線検出器および放射線源を制御する制御手段と、を備えた撮像システム。
  19. 前記放射線源が、高電圧発生器を備えたＸ線管である、請求項１８に記載の撮像システム。
  20. 前記放射線検出器および放射線源が、円筒状走査構造部内に放射方向に装着されている、請求項１８または１９に記載の撮像システム。
  21. 前記制御手段がコンピュータシステムからなっている、請求項１８ないし２０のいずれか１項に記載の撮像システム。
  22. 少なくとも１枚の基板の第１面に複数のアノードを形成するステップと、少なくとも１枚の基板の第２面に対応する複数のカソードを形成するステップと、前記複数のカソードがアレイの出力端を形成するように前記複数のアノードを電気的に相互接続するステップと、を備える、フォトダイオードのアレイを形成する方法。
  23. 前記複数のカソードを形成するステップが、前記少なくとも１枚の基板の第２面上に複数の導電層を形成するステップを備える、請求項２２に記載の方法。
  24. 前記複数のアノードおよび複数のカソードが、単一の基板から形成される、請求項２３に記載の方法。
  25. 前記基板の第２面上にまず連続導電層を形成し、次に複数の導電層を形成するために前記連続導電層を電気的に複数の導電層部分に分離することよって、前記複数の導電層が形成される、請求項２４に記載の方法。
  26. 前記複数の導電層部分が、前記連続導電層にエッチングまたはカッティングを施すことによって電気的に分離される、請求項２５に記載の方法。
  27. 前記エッチングまたはカッティングのステップが、前記基板をさらにエッチングする、請求項２６に記載の方法。
  28. 前記基板が、完全にエッチングされるか、カッティングされる、請求項２７に記載の方法。
  29. 上記のようにして互いに分離された複数の基板部分が形成される、請求項２８に記載の方法。
  30. 隣接エリアの各カソードの周りがエッチングまたはカッティングされるように、エッチングまたはカッティングがパターン化される、請求項２６ないし２９のいずれか１項に記載の方法。
  31. 前記複数のアノードおよび複数のカソードがそれぞれ複数の基板から形成される、請求項２２に記載の方法。
  32. 前記複数のアノードを相互接続するステップが、基板の第１面上のアノード相互間にワイヤボンディングを施すステップを含む、請求項２２ないし３１のいずれか１項に記載の方法。
  33. 前記複数のアノードを相互接続するステップが、基板の第１面上のアノード相互間に金属相互接続部を形成するステップを含む、請求項２２ないし３１のいずれか１項に記載の方法。
  34. 前記複数のアノードを相互接続するステップが、前記第１面上に導電シートを設けるステップを含む、請求項２２ないし３１のいずれか１項に記載の方法。
  35. 前記複数のカソードをコネクタインタフェースに接続するステップをさらに備える、請求項２２ないし３４のいずれか１項に記載の方法。
  36. 前記コネクタインタフェースが、前記複数のカソードに接続するための複数のパッドを含む、請求項３５に記載の方法。
  37. 前記コネクタインタフェースが基板を備えている、請求項３５に記載の方法。
  38. 前記コネクタインタフェースが集積回路を備えている、請求項３５に記載の方法。
  39. フォトダイオードのアレイを備え、各フォトダイオードがアノードおよびカソードを持っており、それら複数のアノードが電気的に接続され、複数のカソードが電気的に分離されている、半導体構造体。
  40. 前記アノードが基板の一方の面上に形成され、前記カソードが前記基板の他方の面上に形成されている、請求項３９に記載の半導体アレイ。
  41. 前記カソードが前記半導体構造部を貫通する開口によって電気的に分離されている、請求項３９に記載の半導体デバイス。
  42. 前記半導体デバイスを貫通する開口が各アノードを取り囲んでいる、請求項４１に記載の半導体デバイス。
  43. 複数のアノードがワイヤボンディングによって電気的に接続されている、請求項３９ないし４２のいずれか１項に記載の半導体デバイス。
  44. 複数のアノードが導電シートによって電気的に接続されている、請求項３９ないし４４のいずれか１項に記載の半導体デバイス。
  45. 前記導電シートがデバイスの表面上に形成されている、請求項４４に記載の半導体デバイス。
  46. 各フォトダイオードが活性エリアを有する基板を備え、前記活性エリアが前記基板の第１面内に形成されたアノードと前記基板の第２面上に形成されたカソードとを備えているフォトダイオードアレイであって、このアレイの複数のアノードが電気的に相互接続され、複数のカソードがこのフォトダイオードアレイの出力端を形成している、フォトダイオードアレイ。
  47. デバイスの第１面内に複数のアノードを形成する複数の活性エリアを形成し、デバイスの第２面上に少なくとも１つのカソードを形成するステップを備える、フォトダイオードアレイの製造方法であって、前記複数のアノードを電気的に接続するステップと、前記カソードを電気的に分離するステップと、を備える、フォトダイオードアレイの製造方法。
  48. 図２ないし６のいずれか１つを参照してほぼ説明し、または図２ないし６のいずれか１つにほぼ示されている、半導体実装構造体。
  49. この明細書にほぼ述べられている半導体実装構造体。
  50. 図２ないし９のいずれか１つを参照してほぼ説明し、または図２ないし９のいずれか１つにほぼ示されている撮像システム。
  51. この明細書にほぼ述べられている撮像システム。
JP2004528536A 2002-08-15 2003-08-12 撮像検出器の実装構造体 Expired - Lifetime JP4279253B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0219044.5 2002-08-15
GB0219044A GB2392308B (en) 2002-08-15 2002-08-15 Packaging structure for imaging detectors
PCT/FI2003/000602 WO2004017429A1 (en) 2002-08-15 2003-08-12 Packaging structure for imaging detectors

Publications (2)

Publication Number Publication Date
JP2005539373A true JP2005539373A (ja) 2005-12-22
JP4279253B2 JP4279253B2 (ja) 2009-06-17

Family

ID=9942401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004528536A Expired - Lifetime JP4279253B2 (ja) 2002-08-15 2003-08-12 撮像検出器の実装構造体

Country Status (9)

Country Link
US (1) US7375340B2 (ja)
EP (1) EP1547161B1 (ja)
JP (1) JP4279253B2 (ja)
CN (1) CN100407445C (ja)
AT (1) ATE369629T1 (ja)
AU (1) AU2003254522A1 (ja)
DE (1) DE60315483T2 (ja)
GB (1) GB2392308B (ja)
WO (1) WO2004017429A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090103736A (ko) * 2008-03-27 2009-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2018072674A (ja) * 2016-11-01 2018-05-10 住友電工デバイス・イノベーション株式会社 光モジュール
JP2021192436A (ja) * 2017-08-04 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 光検出素子、電子機器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100536778C (zh) * 2004-09-29 2009-09-09 皇家飞利浦电子股份有限公司 带有旋转探测模块的计算机断层摄影成像
US7505554B2 (en) * 2005-07-25 2009-03-17 Digimd Corporation Apparatus and methods of an X-ray and tomosynthesis and dual spectra machine
US7576371B1 (en) 2006-03-03 2009-08-18 Array Optronix, Inc. Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays
US7682930B2 (en) 2006-06-09 2010-03-23 Aptina Imaging Corporation Method of forming elevated photosensor and resulting structure
KR100922929B1 (ko) * 2007-12-28 2009-10-22 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2010210590A (ja) * 2009-03-12 2010-09-24 Fujifilm Corp 放射線検出器
US8274127B2 (en) * 2009-06-30 2012-09-25 Sumitomo Electric Industries, Ltd. Photodiode array for image pickup device
WO2016161544A1 (en) 2015-04-07 2016-10-13 Shenzhen Xpectvision Technology Co.,Ltd. Semiconductor x-ray detector
JP2018512599A (ja) 2015-04-07 2018-05-17 シェンゼン・エクスペクトビジョン・テクノロジー・カンパニー・リミテッド 半導体ｘ線検出器の製造方法
WO2016161542A1 (en) 2015-04-07 2016-10-13 Shenzhen Xpectvision Technology Co.,Ltd. Semiconductor x-ray detector
CN107615095B (zh) 2015-06-10 2020-04-14 深圳帧观德芯科技有限公司 用于x射线萤光的检测器
CN107710021B (zh) 2015-07-09 2019-09-27 深圳帧观德芯科技有限公司 制作半导体x射线检测器的方法
WO2017031740A1 (en) 2015-08-27 2017-03-02 Shenzhen Xpectvision Technology Co., Ltd. X-ray imaging with a detector capable of resolving photon energy
EP3347741B1 (en) * 2015-09-08 2020-05-20 Shenzhen Xpectvision Technology Co., Ltd. Methods for making an x-ray detector
KR102163117B1 (ko) * 2015-10-16 2020-10-07 한국전자기술연구원 3차원 레이저 스캐닝 장치 및 이를 포함하는 3차원 레이저 스캐닝 시스템
US10283557B2 (en) * 2015-12-31 2019-05-07 General Electric Company Radiation detector assembly
US10121771B2 (en) * 2016-03-02 2018-11-06 Sol Chip Ltd. Target integrated circuit combined with a plurality of photovoltaic cells
WO2019019039A1 (en) * 2017-07-26 2019-01-31 Shenzhen Xpectvision Technology Co., Ltd. X-RAY DETECTOR
CN109738792B (zh) * 2018-12-16 2020-06-12 深圳先进技术研究院 SiPM阵列的信号读出方法、装置及SiPM阵列模块
CN114902081A (zh) * 2020-02-26 2022-08-12 深圳帧观德芯科技有限公司 辐射检测器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826777A (en) * 1987-04-17 1989-05-02 The Standard Oil Company Making a photoresponsive array
US4785191A (en) * 1987-04-17 1988-11-15 Stemcor Corporation Interconnected array of photosensors for simultaneously sensing light intensities at each of a number of locations
US5352994A (en) * 1987-10-06 1994-10-04 The Board Of Trustees Of The Leland Stanford Junior University Gallium arsenide monolithically integrated nonlinear transmission line impedance transformer
JPH03265171A (ja) * 1990-03-14 1991-11-26 Nippon Steel Corp イメージセンサ及び光電変換装置
US5227656A (en) * 1990-11-06 1993-07-13 Cincinnati Electronics Corporation Electro-optical detector array
GB9226890D0 (en) * 1992-12-23 1993-02-17 Philips Electronics Uk Ltd An imaging device
US5352884A (en) * 1993-04-14 1994-10-04 General Electric Corporation Method and apparatus for providing offset for light detector
CN1190467A (zh) * 1994-12-23 1998-08-12 迪吉雷德公司 半导体伽马射线摄像机和医学成像系统
US6046454A (en) * 1995-10-13 2000-04-04 Digirad Corporation Semiconductor radiation detector with enhanced charge collection
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
JP2840941B2 (ja) * 1997-04-02 1998-12-24 株式会社日立メディコ 多素子放射線検出器及びその製造方法
US6369853B1 (en) * 1997-11-13 2002-04-09 Foveon, Inc. Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications
US6144718A (en) * 1997-11-26 2000-11-07 General Electric Company Flexible cable connection for detector module
KR20010040510A (ko) * 1998-02-02 2001-05-15 유니액스 코포레이션 전환가능한 감광성을 가진 유기 다이오드
US6586812B1 (en) * 1999-04-13 2003-07-01 Agilent Technologies, Inc. Isolation of alpha silicon diode sensors through ion implantation
JP2003084066A (ja) * 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090103736A (ko) * 2008-03-27 2009-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2009260323A (ja) * 2008-03-27 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101641368B1 (ko) 2008-03-27 2016-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2018072674A (ja) * 2016-11-01 2018-05-10 住友電工デバイス・イノベーション株式会社 光モジュール
JP2021192436A (ja) * 2017-08-04 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 光検出素子、電子機器
US11699716B2 (en) 2017-08-04 2023-07-11 Sony Semiconductor Solutions Corporation Solid-state imaging device
JP7418934B2 (ja) 2017-08-04 2024-01-22 ソニーセミコンダクタソリューションズ株式会社 光検出素子、電子機器

Also Published As

Publication number Publication date
GB0219044D0 (en) 2002-09-25
US20060065841A1 (en) 2006-03-30
GB2392308B (en) 2006-10-25
AU2003254522A1 (en) 2004-03-03
EP1547161A1 (en) 2005-06-29
GB2392308A8 (en) 2006-09-05
JP4279253B2 (ja) 2009-06-17
CN100407445C (zh) 2008-07-30
ATE369629T1 (de) 2007-08-15
WO2004017429A1 (en) 2004-02-26
CN1675780A (zh) 2005-09-28
DE60315483T2 (de) 2008-04-30
GB2392308A (en) 2004-02-25
EP1547161B1 (en) 2007-08-08
DE60315483D1 (de) 2007-09-20
US7375340B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
JP4279253B2 (ja) 撮像検出器の実装構造体
US8159049B2 (en) Semiconductor structure for imaging detectors
US9437638B2 (en) Photodetector for imaging system
US20070085088A1 (en) Component of a radiation detector comprising a substrate with positioning structure for a photoelectric element array
US7544947B2 (en) Cross-talk and back side shielding in a front side illuminated photo detector diode array
JP5038209B2 (ja) 放射線検出装置
EP2463908B1 (en) Wafer-scale x-ray detector and method of manufacturing the same
US5064771A (en) Method of forming crystal array
JP4482455B2 (ja) 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置
US5904495A (en) Interconnection technique for hybrid integrated devices
JP2005520346A (ja) 画素センサーのアレーとその製造方法
JP2005101332A (ja) 半導体装置
GB2426629A (en) Packaging structure for imaging detectors
CN106531755B (zh) 图像传感器和制造其的方法
TWI273275B (en) Sensor arrangement for detecting radiation, computer tomograph having this sensor arrangement, and associated manufacturing method
GB2482626A (en) Photodetector for computer tomography imaging
JP3974794B2 (ja) 放射線検出器
US5960256A (en) Wafer layout of semiconductor device and manufacturing method thereof
JP2002090463A (ja) 放射線検出器
JP2002148344A (ja) 放射線検出器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4279253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term