JP2005538667A - ２点位相変調器のトリミング - Google Patents

Abstract

位相変調器におけるＶＣＯゲインのキャリブレーションの自動化についての方法及びシステムが開示されている。本発明の方法及びシステムは、位相変調器において、周波数制御入力、変調入力、及びフィードバックループを有する制御発振器を用いて、所与の出力周波数を有する信号を合成することを含んでいる。周波数制御信号が周波数制御入力に供給され、制御発振器のゲイン変動は変調入力を通じてフィードバックループの外部で補償される。本発明の方法及びシステムは、ＥＤＧＥ及びＷＣＤＭＡシステムを含む、位相及び振幅の変調を用いるあらゆる通信システムで使用され得る。

Description

本発明は無線周波数信号の直接変調に関し、より詳細には、２点位相変調器を用いた無線周波数信号の直接変調に関する。

スペクトル的に効率的な全デジタルの狭帯域送信器は、原則的に２つの動作を実行することを要求する。すなわち、（１）そのスペクトル幅を制限するためにベースバンドデータをフィルタする必要があり、（２）得られたベースバンド信号を所望の無線周波数帯域に変換する必要がある。ベースバンド信号を無線周波数信号に変換するための技術として、多くの技術が存在する。１つの技術では、ベースバンド信号を、ＰＬＬ（位相ロックループ）などの周波数シンセサイザの入力に直接供給することを含んでいる。

ＰＬＬの動作はこの分野の当業者には周知であり、そのため本明細書には記載しない。ＰＬＬの分割係数Ｎの値が、整数又は非整数、すなわちＮ分の１のいずれかとなり得ることを述べれば十分であろう。Ｎ分の１型ＰＬＬ（fractional-N PLL）は通常、シグマデルタ変調器によって制御される。シグマデルタ変調器は、得られるＰＬＬ出力信号の平均値がその基準信号の分数の倍数となるように、ＰＬＬの分割係数を異なる整数値の間で切り換える。

ベースバンド信号をシグマデルタ変調器に供給することにより、Ｎ分の１型ＰＬＬの直接変調が行われる。一般的に、ベースバンド信号をフィルタしたものがシグマデルタ変調器に供給され、シグマデルタ変調器は、分周器の周波数分割係数を変化させるのにベースバンド信号の瞬時的周波数を使用する。シグマデルタ変調器で周波数分割係数を制御することにより、一定の包絡線（constant envelope）を有する変調（すなわち、周波数及び位相の変調）が生成され得る。また、シグマデルタ変調は複雑なアナログ回路に代えて使用されるので、包絡線が一定のシステム（例えば、汎欧州デジタル移動電話方式（ＧＳＭ）又はデジタル通信システム（ＤＣＳ））用に、非常にコンパクトなアーキテクチャが開発され得る。

現在では、直接変調の手法を用いて、完成した無線送信器を単一のＡＳＩＣ（特定用途向け集積回路）内に組み込むことができる。

しかしながら、包絡線が一定のシステムは帯域幅が効率的でなく、そのため提案されたシステムのいくつかでは、位相及び周波数の変調に加えて振幅変調も用いる。これらのシステムの例には、ＥＤＧＥ（データ強化型ＧＳＭ環境：Enhanced Data GSM Environment）及びＷＣＤＭＡ（広帯域符号分割多重アクセス）が含まれる。これらのシステムでは、変調信号は位相部分と振幅部分に分割される。位相部分はＮ分の１型ＰＬＬに取り込まれ、振幅部分はＰＬＬ後のパワー増幅器に（効率的には乗じられて）加えられる。

しかしながら、信号を振幅及び位相部分に分割するとき、位相及び振幅部分それぞれの帯域幅は組合わせた信号の帯域幅よりもかなり広くなる。またＰＬＬの後の乗算器内で振幅及び位相部分は組合されるので、振幅及び位相部分のダイナミックレンジ及び帯域幅、並びに振幅及び位相部分のタイミングには厳しい要件が課せられる。

ＰＬＬループの帯域幅の制限から逃れる１つの方法は、ＰＬＬに別の変調ポイントを加えることであり、このため「２点変調」という用語が用いられる。２点変調では、ループフィルタの後でＰＬＬに第２の変調信号が加えられる。２点位相変調器の例を図１に示す。２点位相変調器は、フィードバックループに、位相周波数検出器２５、ループフィルタ６５（これはローパスフィルタ（ＬＦ）である）、加算器１１、電圧制御発振器（ＶＣＯ）１６、分周器８を含み、シグマデルタ変調器９を含んでいる。振幅部分を加えるために、ＰＬＬ後のパワー増幅器も存在している。「ＤＣ応答を有する３点変調用の周波数シンセサイザシステム及び方法（Frequency synthesizer system and methods for three point modulation with a DC-response）」という題名の米国特許第５８３４９８７号明細書に同様な変調方式が記載されている。

動作において、ベースバンド信号の瞬時的周波数ｆinstが、ＰＬＬに２点、すなわち、ポイント１０（シグマデルタ変調器）及びポイント１２（加算器）で供給される。基準周波数θrefが位相周波数検出器２５に供給され、振幅部分「Ａ」がパワー増幅器１４に供給される。変調入力からＶＣＯ１６の出力への伝達関数は以下のように求められる。

ここから分かるように、２点変調器の伝達関数は、ＰＬＬループの帯域幅とは無関係である。これによりＰＬＬループの帯域幅と変調帯域幅との間のトレードオフがなくなる。残念ながら、伝達関数がＶＣＯゲインＫvcoに依存しているので、この方式は新たな未知数、すなわち、ＶＣＯゲインの推定値Ｋ’vcoを導入することとなる。Ｋ’vcoが誤っている場合、スペクトルが広がるとシステムのＡＣＰＲ（隣接チャネルパワー比）要件を悪化しかねない事となる可能性がある。

標準的なＶＣＯの構成が図２に示されている。この図から分かるように、ＶＣＯはインダクタＬ１，Ｌ２（２０，２２）及びバラクタＣv（３０，３２）からなる共振器を含んでいる。寄生容量Ｃpar（２４）は、共振器から見た全ての容量性負荷及び全ての寄生容量を表している。バラクタＣvを共振器にゆるく結合する、カップリングキャパシタＣc（２６，２８）及びＲgnd（３４，３６）（バラクタのグランド基準）からなる同調ネットワークも示されている。図２の下部には、発振を維持するのを受け持つ能動部品（例えば、トランジスタ３８，４０）が示されている。ボード上にＶＣＯを有する無線周波数（ＲＦ）のＡＳＩＣでは、ＶＣＯゲインはインダクタのサイズ、出力周波数、及びバラクタのバイアスポイントに左右される。

ＶＣＯの同調感度（ＶＣＯゲイン）は、同調電圧に関してＶＣＯの中心周波数Ｗoの導関数を求めることによって以下のように求められる。

式（２）から分かるように、同調感度は多くのパラメータによって左右される。例えば、ＶＣＯのオンチップインダクタ（例えば、Ｌ１，Ｌ２）は、大きな金属の構造体であり本質的に安定している。バラクタ容量及びバラクタ容量のスロープは、同調電圧Ｖtune（４２）に依存している。次に同調電圧Ｖtuneは、ＶＣＯ中心周波数に依存している。しかしながら、注意深く設計し、上記の式に留意することによって全体のＶＣＯゲインの変動は低減され得る。

測定したＶＣＯゲインと周波数との対応の表で、ＶＣＯゲインの変動を補償することができる。しかしながら、この解決策の主な問題は、回路を製造するときに共振器の寄生容量（Ｃpar）がばらつき、そのため正確な出力周波数を得るのに異なる同調電圧が必要となることである。ＶＣＯゲインはサンプル毎に５０％程度までばらつく。これは安定した性能を得るためには、各ＶＣＯチップについてＶＣＯゲインを測定する必要があることを意味する。

米国特許第５８３４９８７号明細書には代替的解決策が記載されており、それはＶＣＯがＰＬＬ同調電圧用と変調入力用との２つの独立した入力を有する、変更したＶＣＯ回路構成である。このタイプの回路構成が図３に示されている。図３から分かるように、図３の回路は、独立した同調用入力Ｖmod（５０）及びバラクタＣv1（３０−１，３２−１）が変調用に追加されたこと以外は、図２の回路と似ている。カップリングキャパシタＣc1（２６−１，２８−１）及び接地抵抗Ｒgnd1（３４−１，３６−１）も存在している。同調入力Ｖmodは同調入力Ｖtune（４２）と似ているが、バラクタＣv1の動作点を設定するためのＤＣ電圧が印加されている。これにより変調バラクタＣv1を適切なＤＣレベルにバイアスすることができる。入力帯域幅及び同調感度も変調用に最適化され得る。バラクタＣv1に印加されるＤＣレベルが一定であれば、式（２）で変化するのは中心周波数だけとなる。換言すれば、変更したＶＣＯによる解決策は寄生容量のばらつきとは無関係であるが、これはそのようなばらつきは同調電圧において補償されるからである。これはサンプル毎のＶＣＯゲインのばらつきは、主に特定のバイアスポイントでのバラクタの広がりとカップリングキャパシタの広がりとによるものであることを意味する。しかしながら注意深く設計することで、ＶＣＯゲインの変動は１０％未満（主にサイズの大きな部品を使用することで）とすることができる。
米国特許第５８３４９８７号明細書

上記の設計は利点があるが、ＥＤＧＥ及びＷＣＤＭＡシステムのようなＶＣＯゲインの推定値に厳しい要件があるシステムには適していないかもしれない。その上、一層複雑な変調方式（例えば、１６ＱＡＭ）を有する将来のシステムでは、ＶＣＯゲインの推定値の要件はより高くなるであろう。そのため、ある種のＶＣＯゲインの自動的キャリブレーション又は同調が必要である。

本発明は位相変調におけるＶＣＯゲインのキャリブレーションを自動化する方法及びシステムに関する。本発明の方法及びシステムは、位相変調器において、周波数制御入力、変調入力、及びフィードバックループを有する制御発振器を用いて所与の出力周波数を有する信号を合成することを含んでいる。周波数制御入力には周波数制御信号が供給され、制御発振器のゲインの変動は、変調入力を介してフィードバックループの外部で補償される。本発明の方法及びシステムは、ＥＤＧＥ及びＷＣＤＭＡシステムを含む、位相及び振幅の変調を用いるあらゆる通信システムに用いられ得る。

概して、一つの態様では、本発明は位相変調器に関する。該位相変調器は、位相周波数検出器、位相周波数検出器に接続されたローパス変調入力、電圧制御発振器、及び電圧制御発振器に接続されたハイパス変調入力を有する位相ロックループを備えている。位相周波数検出器と電圧制御発振器との間にトリミング回路が接続されている。このトリミング回路は、位相周波数検出器からの誤差信号を受信し、ハイパス変調入力とローパス変調入力とが併せて電圧制御発振器への全パス変調入力を形成すべく、ハイパス変調入力のゲインを制御するように構成されている。

概して、別の態様では、本発明は、位相周波数検出器、位相周波数検出器に接続されたローパス変調入力、電圧制御発振器、電圧制御発振器に接続されたハイパス変調入力、及びトリミング回路を含む位相ロックループを有する位相変調器において、電圧制御発振器のゲインを制御する方法に関する。該方法は、位相周波数検出器からの誤差信号をトリミング回路内で受信するステップと、ハイパス変調入力とローパス変調入力とが併せて電圧制御発振器への全パス変調入力を形成するように、トリミング回路と誤差信号とを用いてハイパス変調入力のゲインを制御するステップとを備えている。

概して、更に別の態様では、本発明は位相ロックループに関する。該位相ロックループは、位相周波数検出器、電圧制御発振器、及び位相周波数検出器と電圧制御発振器との間に接続されているトリミング回路を備えている。該トリミング回路は、位相周波数検出器からの誤差信号を受信し、誤差信号と電圧制御発振器のゲインの推定値とに基づいて電圧制御発振器のゲインを制御するように構成されている。

概して、更にまた別の態様では、本発明は周波数シンセサイザに関する。該周波数シンセサイザは、周波数制御入力信号に応答して出力周波数を生成する同調入力を有し、フィードバックループを有する電圧制御発振器と、電圧制御発振器のゲイン変動をフィードバックループの外部で補償する補償回路とを備えている。

概して、更にまた別の態様では、本発明は所与の出力周波数を有する信号を合成する方法に関する。該方法は、フィードバックループを有する電圧制御発振器の周波数制御入力に供給される周波数制御信号に応答して出力周波数を生成すること、及びフィードバックループの外部で電圧制御発振器のゲイン変動を補償することを含む。

概して、更にまた別の態様では、本発明は自動的ＶＣＯゲイン補償用の補償ループを有する２点位相変調器に関する。該変調器は、周波数制御入力信号に応答して出力周波数を生成する、同調入力及びフィードバックループを有する制御発振器と、制御発振器のゲイン変動をフィードバックループの外部で補償する補償回路とを備えている。

含む／備えるという用語は、本明細書において使用されるときは、記載した特徴、数字、ステップ、又は構成要素の存在を特定するが、１つ以上の他の特徴、数字、ステップ、構成要素、又はそれらのグループの存在や追加を除外するものではないと理解されたい。

以下の図面を参照する本発明の実施形態の詳細な説明において、同様な構成要素は同じ数字及び符号で示す。

先に述べたように、ＥＤＧＥ及びＷＣＤＭＡ並びに変調方式がより複雑な（例えば、１６ＱＡＭ）将来のシステムなどの特定のシステムは、上記の変調方式で用いるＶＣＯゲインの推定値としてより厳しいものを必要とする。従って、本発明はＶＣＯゲインの自動的キャリブレーションのための方法及びシステムに関する。また、自動的キャリブレーションを用いることにより、製造でのより高い歩留まり及びより安定した動作が得られる。

図３の変更したＶＣＯを再度参照すると、変調入力バラクタＣv1でのＤＣレベルを変更することによって、ＶＣＯのゲイン変動に対する補償が得られる。デジタル−アナログコンバータ（ＤＡＣ）（不図示）の後に、ＶＣＯ入力（すなわち、図１のポイント１２）において変調を与えるのに使用されるＶＣＯゲインの推定値Ｋ’vcoを供給することによって、ＤＡＣのダイナミックレンジの要件は影響を受けない。これらの一般的な検討事項を、以下に記載するフィードバックシステムにも同様に適用する。

図１の２点変調器の説明に戻ると、ＶＣＯ入力（ポイント１２）に加えられる変調信号は、ＶＣＯ出力周波数における変化をもたらす。結果として、位相周波数検出器２５によってＶＣＯ出力周波数を試して訂正するための対抗する出力が生成される。しかしながら、同じ変調信号がプリスケーラ（すなわち、分周器）８の入力に供給されるときには、位相周波数検出出力からの誤差信号はゼロである。図１の方式では、位相周波数検出器についての伝達関数は以下のようになる。

式（３）から分かるように、位相周波数検出器からの出力はＶＣＯゲイン推定値を調整（trim）するのに使用できる。例えば、本発明のいくつかの実施形態では、位相周波数検出器に現在あるチャージポンプと並列に付加的チャージポンプが加えられてもよい。図４は、本発明の実施形態による位相周波数検出器８０の代表的な実施例を示している。基準信号及びプリスケーラ（分周器）信号がフリップフロップ４０６及び４０８それぞれに供給される点で、位相周波数検出器８０は従来の位相周波数検出器と似ている。フリップフロップ４０６及び４０８は、基準及びプリスケーラ入力間の位相差に比例した電荷を出力させるようにチャージポンプ４０２を制御する。ＡＮＤゲート４１０はフリップフロップを再設定するのに使用され、遅延セル４１２は不感帯補償に使用される。

本発明の実施形態によれば、図示されたように、位相周波数検出器８０は、第１のチャージポンプ４０２と並列に接続された第２のチャージポンプ４０４を含んでいる。２つのチャージポンプは２つの誤差信号、すなわち、出力電流６０及び６２をほぼ同じデューティサイクルで生成する。第１の出力６０は当該分野で通常行われているようにＰＬＬループフィルタに使用され、第２の出力６２はＶＣＯゲイン推定値をトリミングするためにＶＣＯへのフィードバックに使用される。

図５は、本発明の実施形態による位相周波数検出器８０を用いた２点位相変調器５００の代表例を示している。第１の誤差信号６０がループフィルタ６５に提供される点で、図５の方式は図４の方式と類似している。変調器５００は、整合フィルタ７０及びゲイン可変増幅器７５を備える、トリミングあるいは制御ループを含んでいる。そして第２のチャージポンプ４０４からの第２の誤差信号は整合フィルタ７０に供給され、該フィルタは、ＶＣＯゲイン推定値の誤差による変調誤差を測定するのに使用され、かつトリミングループの規則のダイナミクス（dynamics）（例えば、安定化時間及び安定化中のリンギング）を設定する。フィルタ７０は、訂正信号を生成するために誤差信号６２の極性を検出できる必要がある。この極性は、誤差信号６２を元の変調信号ｆinstと相関させることによって測定できる。

図６は、中心周波数の変動によるＶＣＯゲイン変動の補償が加えられた、２点位相変調器の別の実施形態６００を示している。第２の変調信号の入力としてゲイン可変増幅器１７５が加えられた点以外は、図６の変調器６００は図５の変調器５００と類似している。これによりＤＡＣ（不図示）からの（中心周波数Ｗoに基づく）ＶＣＯゲイン変動の大まかな推定が可能となり、これはフィードバック経路のゲイン範囲を縮小する。また、加算器１１が削除され、独立した変調入力９０を有するＶＣＯ１１６が加えられている。このＶＣＯ１１６を用いて、バラクタ（図３参照）に印加されるＤＣレベルを変更するのに増幅器７５及び１７５を使用できる。ＶＣＯゲイン変動の周波数依存部分（式（２）参照）は既知であるので、フィードバックループの外部で補償されてもよい。ＶＣＯゲイン推定値の誤差の一部をフィードバックループの外部で補償することで、初期誤差が小さくなるため制御ループ内の可変増幅器７５の範囲を縮小できるので、安定化時間を短くできる。

上記の方式の代表的実施例の一つでは、２つの変調ポイントにわずかなテスト信号が供給され得る。ＶＣＯゲインの推定値が正しければ、位相周波数検出器８０からは何も出力されない。そうでなければ、積分されたＰＬＬ出力信号がテスト信号の周波数でコヒーレントにサンプル化される場合、ミスマッチに対応するＤＣ電圧が得られる。この電圧は、増幅器１７５及び７５を含む第２の変調経路におけるゲインの設定に使用され得る。その結果、ＶＣＯゲイン推定値を制御するフィードバックシステムとなる。補償ループにおいて正しいダイナミクスを得るために、いくつかの付加的フィルタリング（例えば、整合フィルタ７０によって）を適用しても良い。

テスト信号はＰＬＬ出力に現れ、そのため、信号が送信チャネルの外部に加えられるときには隣接チャネルパワー比（ＡＣＰＲ）スペクトル、又は信号が送信チャネルの内部に加えられるときにはＥＶＭ（誤差ベクトルの大きさ）を無効にしないように、十分に低く選択される必要がある。ＰＬＬの後でテスト信号は振幅信号と混合され（図１参照）、そのため変調器出力では目立たない。

また、二重のチャージポンプによる解決策を用いるとき、測定された誤差信号は位相誤差信号がハイパス（ＨＰ）フィルタされたものを表している。誤差信号のエネルギーの多くは低周波（ＬＰ）部分に含まれているので、これは誤差信号の品質が最適とは言えないであろう。

これに代えて誤差信号がループフィルタの後で測定される場合、周波数誤差をローパス（ＬＰ）フィルタしたものが得られ、これは自動同調に使用され得る。そして誤差信号は以下の式となる。

これは両方の周波数挿入ポイントがＤＣ結合されるのを必要とする。この解決策のブロック図を図７に示す。図から分かるように、整合フィルタ７０がループフィルタ６５の後に移された点で、図７の変調器７００は図６の変調器６００と異なっている。これにより、ループ電圧を測定しＶＣＯゲインを制御するのに使用できるようになる。

図８は、本発明のいくつかの実施形態によるＶＣＯゲインを制御するのにループ電圧を用いる、別の２点位相変調器８００を示している。２点位相変調器８００は、図７に示した変調器７００の全ての構成要素を含んでいる。加えて、２点位相変調器８００は、ループ電圧増幅器８０２、制限／遅延（limit/delay）ブロック８０４、及びミキサ８０６も含んでいる。「Trimstart」信号はゲイントリミング処理を開始するのに使用され、ＰＬＬが位相ロック処理を開始した後の一定時間内にトリガされる。ＶＣＯゲインを調整するために、誤差信号８１０がループ内でループフィルタ６５の後でかつ加算器１１の前で測定される。そして誤差信号８１０はループ電圧増幅器８０２によって増幅されてフィルタされて、ミキサ８０６内で変調信号を遅延／制限させたものと混合される。積分器８０８はミキサ８０６からの混合された信号を積分し、ゲイン可変増幅器７５は加算器１１によって誤差信号８１０と組合わされる前にＶＣＯ変調信号をのゲインを調整する。第２のゲイン可変増幅器１７５は、使用される中心周波数ＷoによるＶＣＯゲイン変動の大まかな推定を可能とし、フィードバック経路のゲイン範囲を縮小する。上述のように、増幅器７５及び１７５はバラクタ（図３参照）に印加されるＤＣレベルを変更するのに使用され得る。

図９は、ループ電圧増幅器８０２の代表的実施例を示している。この増幅器の目的は、誤差信号８１０を増幅することであり、そのため変調器内の後続する回路の整合及び雑音の要件による制約はし少ない。誤差信号８１０はＶＣＯゲインに反比例する。最大ＶＣＰゲインを６０ＭＨｚ／Ｖ、平均周波数偏差を６０ｋＨｚと想定すると、ＶＣＯ入力での信号レベルはおよそ１ｍＶとなる。更に最大残存誤差が約５％であると想定すると、誤差信号３１０の最小レベルは約５０μＶである。ループ電圧は２Ｖ程度まで変動することがあるので、送信器の出力周波数及びパラメータの範囲によって、変調器のダイナミックレンジの要件は９０ｄＢ（２０ｌｏｇ（２Ｖ／５０μＶ）＝９２ｄＢ）より大きくなる。

また、ループ電圧はＤＣ成分であるので、増幅器９０２の前に挿入されたハイパスフィルタによって除去され得る。しかしながら、ＧＳＭ（汎欧州デジタル移動電話方式）及びＥＤＧＥ（データ強化型ＧＳＭ環境）のような移動電話システムは、ＴＤＭＡ（時分割多重アクセス）に基づいており、ＰＬＬロックにより各スロットについてループ電圧の過渡期がある。しかしながら、ハイパスカットオフ周波数が可変のフィードバック増幅器を実現することにより、これは克服できるであろう。そして、ＰＬＬロックの間はカットオフ周波数を高くし、ＰＬＬがロックされた後は、ゲイントリミングループをTrimstartによって動作させ、ハイパスフィルタのカットオフ周波数を低下させる。

代表的実施例では、ＰＬＬロック時間は約７５μＳである。Trimstart信号は、この時間の後に、例えば、カウンタを用いてトリガされ、ゲイントリミング処理を開始させる。ゲイントリミングループの安定時間も７５μＳ程度であり、全体のキャリブレーション時間は約１５０μＳとなり、これはＧＳＭ／ＥＤＧＥシステムには十分な値である。

図９において、Ｖloopは誤差信号８１０を表している。ローパスフィルタ９００は、誤差信号８１０からあらゆる高周波雑音を抑圧する。そのような高周波雑音は、ＰＬＬループ帯域幅でのピーキング及び群遅延リップルからもたらされるであろう。ローパスフィルタのカットオフ周波数は、ＰＬＬループ帯域幅よりも低くすべきである。例えば、ＰＬＬの３ｄＢループ帯域幅が１５０ｋＨｚであれば、ローパスフィルタのカットオフ周波数は約６０ｋＨｚにすべきである。

ローパスフィルタの出力は、差動増幅器９０２に供給される。いくつかの実施形態では、差動増幅器９０２は約２０のゲインを持っている。差動増幅器９０２の出力はトランスコンダクタンスのセル９０４に供給される。バイポーラトランジスタでは、トランスコンダクタンスは以下の式で定義される。

ここでｉｃはコレクタ電流、ｖbeはベース−エミッタ電圧、ｖcbはコレクタ−ベース電圧である。トランスコンダクタンス・セル９０４の出力は、ミキサ８０６に供給される。

差動増幅器９０２の出力は、第２のトランスコンダクタンス・セル９０６にも供給される。このセル９０６のトランスコンダクタンス値は、増幅器８０２（増幅器８０２はバンドパスフィルタを形成すべくローパスフィルタ９００と組み合わせるハイパス特性を有している）の帯域幅を設定することによって、以下のように使用してもよい。

Trimstart信号を受信する前のトランスコンダクタンス・セル９０６のトランスコンダクタンス値は約２００μＡ／Ｖ、キャパシタンスＣは約５００ｐＦ、差動増幅器のゲインは約２０であり、約１．３ＭＨｚの３ｄＢの帯域幅と解釈できる。この場合、ステップ応答は以下の式で定義されるスルーレートリミットで制限されることに注意されたい。このため、スルーレート制限に基づいて、１Ｖステップは約４５μＳ要するであろう。

Trimstart信号を受信した後、セル９０６のトランスコンダクタンス値は１μＡ／Ｖとなり、３ｄＢ帯域幅は６０ｋＨｚとなる。このため、ループ電圧増幅器８０２はここでは約６−６０ｋＨｚの帯域幅のバンドパス増幅器である。

ミキサ８０６について、図８を再度参照すると、この構成要素は元の入力信号ｆinstを誤差信号８１０と相関させてフィードバック信号に対する適切な符号となるように使用される。いくつかの実施形態では、ミキサ８０６を実現するのに通常のギルバートミキサを使用しても良い。

制限／遅延ブロック８０４は、ＰＬＬの群遅延を補償することにより、ミキサ８０６が正確に動作するのを可能とする。本発明のいくつかの実施形態では、制限／遅延ブロック８０４は、１つ以上のＲＣネットワークのオン／オフを切り換えることによって実現されても良い。

積分器８０８は、ミキサ８０６からの出力を積分するのに使用される。ミキサ８０６の平均出力信号は、ＶＣＯゲイン設定における誤差に対応する電圧である。いくつかの実施形態では、積分器８０８内のトランスコンダクタンス・セルでこの電圧は電流に変換され、積分器８０８のキャパシタによって積算される。そしてこのキャパシタ両端の電圧は、増幅器７５のゲインを制御するのに使用される。いくつかの実施形態では、ループの安定化時間を最適化するために、積分器８０８のトランスコンダクタンスをプログラム可能としてもよい。あらゆる場合において、誤差信号８１０はＶＣＯゲインに反比例するので、トランスコンダクタンスはＶＣＯゲインに比例すべきである。

図１０は、図８に示したＶＣＯトリミングループの代表的実施例のトップレベルの回路図である。図１０では、左下部分がループ電圧増幅器８０２を表し、左上部分が制限／遅延ブロック８０４を表し、中央部分がミキサ８０６及びトランスコンダクタンス・セル８０８を表し、右側部分がゲイン可変増幅器７５及び１７５を表している。「f_mom」及び「f_mom_bar」で示した信号はｆint／Ｋ’vcoを差分形式としたもの（differential version）を表し、「LOn」及び「LOp」で示した信号はf_mom及びf_mom_barを遅延及び制限したものをそれぞれ表している。Imixern及びImixerpはミキサ８０６へ入力される差動増幅器８０２からの差分出力を表している。「Sbt」はオンチップ基板への接続を表している。「Vfb」は差動増幅器８０２のフィードバックノードを表し、「Vbgr」は回路全体のバイアスポイントを設定するオンチップのバンドギャップ基準からの基準電圧を表している。「Vcc」及び「Gnd」は供給電圧及びグランドをそれぞれ表している。これらのブロックの代表的実施例を以下に説明する。

ここで図１１を参照すると、図９のループ電圧増幅器８０２の代表的実施例が示されている。この図では、Ｒ０及びＣ２がローパスフィルタ９００の代表的実施例として働く。Ｍ１，Ｍ２，Ｒ２１及びＲ２２が差動増幅器９０２の代表的実施例として働く。Ｑ２及びＱ３は電圧レベルのシフトに使用される。Ｑ１７，Ｑ１５及びＭ３−Ｍ６はＤＣバイアスポイントを設定するのに使用される。Ｑ４及びＱ５は（Ｑ１８及びＲ５によってＤＣバイアスされている）ミキサを駆動するトランスコンダクタンスとして働く。Ｑ１２−Ｑ１５，Ｑ６，Ｑ７，Ｑ２６及びＱ２７はフィードバック経路を駆動するトランスコンダクタンスとして働く。Ｃ７は積分用キャパシタである。Trimstart信号を用いてＱ２０，Ｒ８，Ｍ７又はＱ１９，Ｒ２３，Ｍ０を接続することで、トランスコンダクタンスは切り換え可能である。

図１２は制限／遅延ブロック８０４の代表的実施例を示している。この図では、Ｑ１８，Ｑ１９，Ｒ１８及びＲ１９がリミッタとして働き、Ｒ１８，Ｒ２０及びＣ１，Ｃ２の組み合わせが遅延をもたらす。バイアスポイントはＱ１７及びＲ１５によって設定される。

図１３はミキサ８０６の代表的実施例を示している。この図では、Ｑ６−Ｑ９が標準的ギルバートミキサとして働き、Ｒ１及びＲ２はミキサの負荷抵抗である。（Ｑ２３，Ｑ２６及びＲ９，Ｒ１１によってＤＣバイアスされる）Ｑ２２及びＱ２３はＤＣレベルのシフトに用いられる。積分用キャパシタＣ１を駆動するトランスコンダクタンスは、（Ｑ２５及びＲ０によってＤＣバイアスされる）Ｑ３，Ｑ４，Ｑ１０及びＱ１１によって形成される。Ｃ１両端の電圧は周波数経路のゲインを制御する。

図１４はゲイン可変増幅器７５及び１７５の代表的実施例を示している。このブロックでは差分周端数信号をＶmod（図３参照）を駆動することができる単一信号に変換する。抵抗Ｒ３４両端の電圧はＶＣＯのＶmodを変調する。トランジスタＭ３及びＭ４はカレントミラーを構成する。トランジスタＱ３５及び抵抗Ｒ４４は、抵抗Ｒ３４を通るＤＣ−電流／電圧を設定するのに使用される。これにより周波数入力をマイナスにすることができる。トランジスタＱ１８，Ｑ１９，Ｍ１及びＭ２は共に抵抗Ｒ４３と、（トランジスタＱ３２及びＱ３４並びに抵抗Ｒ４０及びＲ４１によってＤＣバイアスされる）エミッタ・デジェネレイト型（emitter degenerated）トランスコンダクタンスを形成し、トランジスタＭ３及びＭ４によって構成されるカレントミラーに電流を出力する。この回路はゲイン固定部分をなす。

ゲイン可変部分は、（Ｑ３０及びＱ３１並びに抵抗Ｒ３８及びＲ３９によってＤＣバイアスされる）トランジスタＱ１２，Ｑ１３，Ｍ１及びＭ２並びに抵抗Ｒ４２で構成される別のトランスコンダクタンスで形成される。ゲインの変化を可能とすべく、ギルバート型ゲイン増幅器がトランジスタＱ１４−Ｑ１７，Ｑ３６及びＱ３７で形成される。ギルバート型ゲイン増幅器は、（トランジスタＱ２７及びＱ２８並びに抵抗Ｒ１５及びＲ１６でＤＣバイアスされる）トランジスタＭ２３及びＭ２４で形成されるトランスコンダクタンスを用いて電流制御される。

トランジスタＭ２４のゲートのＤＣレベルは、トランジスタＱ２９，抵抗Ｒ１７，Ｒ４５及びトランジスタＱ０によって設定される。Trimstart信号の前（すなわち、ＰＬＬロックの間）に、ゲイン可変部分はＭＯＳスイッチＭ１０を用いて最大値の半分に設定される。これによりTrimstart信号が出力された後にゲインが下方及び上方に対称的に変化可能となる。

ＶＣＯと分周器入力との２つの変調点に関して本発明の実施形態を説明してきた。しかしながら本発明は、１つのローパス経路と１つのハイパス経路とを有するあらゆる２点変調器にも等しく適用され得る。例えば、ローパス経路はＰＬＬ基準信号によって提供されても良い。

本発明の特定の実施形態及びアプリケーションを図示し説明したが、本発明はここに開示した詳細な構成及び組み合わせに制限されるものではなく、特許請求の範囲で定義される本発明の要旨及び範囲を逸脱すること無しに、様々な修正、変更及び変形例が可能であることは上記の説明から明らかであろう。

詳細な説明を添付の図面と共に参照することで本発明をより良く理解することができるであろう。
２点変調器を示すブロック図である。 一般的な差動型のオンチップＶＣＯの概略回路図である。 変調用に最適化した変更されたＶＣＯの概略回路図である。 本発明の実施形態による、付加的チャージポンプを有する変更した位相周波数検出器のブロック図である。 本発明の実施形態による、２点位相変調及びＶＣＯゲイン推定値の設定用のフィードバックを用いた変調器のブロック図である。 本発明の別の実施形態による、２点位相変調及びＶＣＯゲイン推定値の設定用のフィードバックを用いた変調器のブロック図である。 本発明の実施形態による、チャージポンプ出力の代わりにループ電圧を測定するように変更した、図６と同様な変調器のブロック図である。 本発明の実施形態による、チャージポンプ出力の代わりにループ電圧を測定するように変更した、別の変調器のブロック図である。 図８の変調器用のループ電圧増幅器の代表的実施例のブロック図である。 図８の変調器用のＶＣＯトリミングループの代表的実施例の回路図である。 図８に示したループ電圧増幅器の代表的実施例の回路図である。 図８に示した制限／遅延ブロックの代表的実施例の回路図である。 図８に示したミキサの代表的実施例の回路図である。 図８に示した可変ゲインブロックの代表的実施例の回路図である。

Claims (46)

1. 位相周波数検出器、該位相周波数検出器に接続されたローパス変調入力、電圧制御発振器、及び該電圧制御発振器に接続されたハイパス変調入力を有する位相ロックループと、
   前記位相周波数検出器と前記電圧制御発振器との間に接続され、前記位相周波数検出器からの誤差信号を受信し、前記ハイパス変調入力及び前記ローパス変調入力が併せて前記電圧制御発振器への全パス変調入力を形成するように、前記ハイパス変調入力のゲインを制御するように構成されたトリミング回路と、を備えることを特徴とする位相検出器。
2. 前記トリミング回路が、前記電圧制御発振器のゲインの推定値を前記電圧制御発振器に供給するように構成されていることを特徴とする請求項１に記載の位相検出器。
3. 前記位相周波数検出器が、第１のチャージポンプと第２のチャージポンプとを含み、前記誤差信号が、前記第１のチャージポンプからのフィードバック成分と、前記第２のチャージポンプからのゲイン制御成分とを含むことを特徴とする請求項１に記載の位相検出器。
4. 前記トリミング回路内に、該トリミング回路の動的動作を制御するように構成されたフィルタを備えることを特徴とする請求項１に記載の位相検出器。
5. 補償回路がループフィルタと並列に配置されていることを特徴とする請求項４に記載の位相検出器。
6. 補償回路がループフィルタの後に配置されていることを特徴とする請求項４に記載の位相検出器。
7. 前記電圧制御発振器に接続され、該電圧制御発振器の所望する出力信号の中心周波数に基づいて、該電圧制御発振器のゲインの推定値を当該電圧制御発振器に出力する、可変増幅器を更に備えることを特徴とする請求項１に記載の位相検出器。
8. 前記電圧制御発振器が、前記可変増幅器の出力を受信する独立した変調入力を有することを特徴とする請求項７に記載の位相検出器。
9. 前記ローパス変調入力と前記ハイパス変調入力とを組み合わせる加算器を更に備えることを特徴とする請求項１に記載の位相検出器。
10. 前記トリミング回路が、
    スタート信号の受信に応じて前記誤差信号を増幅するように構成されたループ電圧増幅器と、
    前記ハイパス変調入力に供給される変調信号を遅延させ制限するように構成された遅延及び制限部と、
    増幅された誤差信号を遅延され制限された変調信号と混合するように構成されたミキサと、
    混合された信号を積分するように構成された積分器とを備え、積分された混合信号は、前記ハイパス変調入力に供給される前記変調信号のゲインを制御するのに使用されることを特徴とする請求項１に記載の位相検出器。
11. 前記ループ電圧増幅器が、前記誤差信号をフィルタするように構成されたローパスフィルタと、フィルタされた誤差信号を増幅するように構成された差動増幅器とを含むことを特徴とする請求項１０に記載の位相検出器。
12. 前記ループ電圧増幅器が、前記差動増幅器のフィードバック経路にトランスコンダクタンス・セルを更に含み、前記トランスコンダクタンス・セルのトランスコンダクタンスの高い値と低い値との間の切り換えが、前記差動増幅器をバンドパス増幅器に変換させることを特徴とする請求項１に記載の位相検出器。
13. データ強化型ＧＳＭ環境の通信システムで使用されるように構成されていることを特徴とする請求項１に記載の位相検出器。
14. 符号分割多重アクセスの通信システムで使用されるように構成されていることを特徴とする請求項１に記載の位相検出器。
15. 位相周波数検出器、該位相周波数検出器に接続されたローパス変調入力、電圧制御発振器、及び該電圧制御発振器に接続されたハイパス変調入力を有する位相ロックループと、トリミング回路とを有する位相検出器において、前記電圧制御発振器のゲインを制御する方法であって、
    前記位相周波数検出器からの誤差信号を前記トリミング回路で受信するステップと、
    前記ハイパス変調入力及び前記ローパス変調入力が併せて前記電圧制御発振器への全パス変調入力を形成するように、前記トリミング回路及び前記誤差信号を用いて、前記ハイパス変調入力のゲインを制御するステップと、を備えることを特徴とする方法。
16. 前記電圧制御発振器のゲインの推定値を前記電圧制御発振器に供給するステップを更に備えることを特徴とする請求項１５に記載の方法。
17. 前記誤差信号を受信するステップが、前記誤差信号のフィードバック成分と、前記誤差信号のゲイン制御成分とを受信するステップを含むことを特徴とする請求項１５に記載の方法。
18. 前記トリミング回路の動的動作を制御するように、受信した前記誤差信号をフィルタするステップを更に備えることを特徴とする請求項１５に記載の方法。
19. 前記誤差信号が、フィルタされた後の前記トリミング回路によるものであることを特徴とする請求項１８に記載の方法。
20. 前記誤差信号が、フィルタされる前の前記トリミング回路によるものであることを特徴とする請求項１８に記載の方法。
21. 前記電圧制御発振器の所望する出力信号の中心周波数に基づいて、該電圧制御発振器のゲインの推定値を当該電圧制御発振器に供給するステップを更に備えることを特徴とする請求項１５に記載の方法。
22. 前記電圧制御発振器が、該電圧制御発振器のゲインの前記推定値を受信する独立した変調入力を有することを特徴とする請求項２１に記載の方法。
23. 前記ローパス変調入力と前記ハイパス変調入力とを組み合わせるステップを更に備えることを特徴とする請求項１５に記載の方法。
24. 前記ハイパス変調入力のゲインを制御するステップが、
    スタート信号の受信に応じて前記誤差信号を増幅するステップと、
    前記ハイパス変調入力に供給される変調信号を遅延させ制限するステップと、
    増幅された誤差信号を遅延され制限された変調信号と混合するステップと、
    混合された信号を積分するステップとを備え、積分された混合信号は、前記ハイパス変調入力に供給される前記変調信号のゲインを制御するのに使用されることを特徴とする請求項１５に記載の方法。
25. 前記誤差信号を増幅するステップが、前記誤差信号をローパスフィルタするステップと、前記誤差信号を差動増幅するステップとを含むことを特徴とする請求項２４に記載の方法。
26. 前記誤差信号を増幅するステップが、前記誤差信号をバンドパス信号に変換するステップを更に含むことを特徴とする請求項２５に記載の方法。
27. データ強化型ＧＳＭ環境の通信システムで使用されることを特徴とする請求項１５に記載の方法。
28. 符号分割多重アクセスの通信システムで使用されることを特徴とする請求項１５に記載の方法。
29. 位相周波数検出器と、
    電圧制御発振器と、
    前記位相周波数検出器と前記電圧制御発振器との間に接続され、前記位相周波数検出器からの誤差信号を受信し、前記誤差信号及び前記電圧制御発振器のゲインの推定値に基づいて、前記電圧制御発振器のゲインを制御するように構成されたトリミング回路と、を備えることを特徴とする位相ロックループ。
30. 周波数制御入力信号に応答して出力周波数を生成する同調入力を有し、フィードバックループを有する電圧制御発振器と、
    前記フィードバックループの外部で前記電圧制御発振器のゲイン変動を補償する補償回路と、を備えることを特徴とする周波数シンセサイザ。
31. 前記補償回路が、前記電圧制御発振器に該電圧制御発振器のゲイン変動の推定値を供給することを特徴とする請求項３０に記載の周波数シンセサイザ。
32. 基準信号及びフィードバック信号に応答して誤差出力信号を生成する位相比較器を更に備えており、該位相比較器は第１のチャージポンプ及び第２のチャージポンプを備え、前記第１のチャージポンプは前記基準信号を受信し、前記第２のチャージポンプは分割された信号を受信し、前記第１及び第２のチャージポンプは第１及び第２の出力電流を生成し、前記第１の出力電流は誤差信号として使用可能であり、前記第２の出力電流は前記電圧制御発振器のゲインの推定値を調整するのに使用可能であることを特徴とする請求項３０に記載の周波数シンセサイザ。
33. 前記誤差信号に応答して周波数制御入力信号を生成するループフィルタと、前記第２の出力電流に応答して前記補償回路を含むトリミングループの動的な動作を設定するトリミング回路と、を更に備えることを特徴とする請求項３２に記載の周波数シンセサイザ。
34. 前記補償回路が、前記電圧制御発振器に接続され、前記フィードバックループのゲインの範囲を縮小させるように、所望する出力周波数の中心周波数に基づいて前記ゲイン変動の推定値を出力する可変増幅器を更に含むことを特徴とする請求項３３に記載の周波数シンセサイザ。
35. 前記電圧制御発振器が、前記可変増幅器の出力を受信する独立した変調入力を有することを特徴とする請求項３４に記載の周波数シンセサイザ。
36. 所与の出力周波数を有する信号を合成する方法であって、
    フィードバックループを有する制御発振器の周波数制御入力に供給された周波数制御信号に応じて出力周波数を生成するステップと、
    前記フィードバックループの外部で前記制御発振器のゲイン変動を補償するステップと、を備えることを特徴とする方法。
    前記生成するステップが、誤差出力信号を生成する位相比較器に、基準周波数信号及びフィードバック信号を供給するステップを備え、前記位相比較器が、第１のチャージポンプ及び第２のチャージポンプを含み、前記基準周波数信号が前記第１のチャージポンプに供給され、前記フィードバック信号を含むプリスケーラ入力信号が前記第２のチャージポンプに供給され、
    前記第１及び第２のチャージポンプが第１及び第２の出力電流を生成し、前記第１の出力電流は誤差信号として使用可能であり、前記第２の出力電流は前記制御発振器のゲインの推定値を調整するのに使用可能であることを特徴とする請求項１３に記載の方法。
37. 前記誤差信号に応じて前記周波数制御入力信号を生成するステップと、前記第２の出力電流に応じてトリミングループの動的な動作を設定するステップと、を更に備えることを特徴とする方法。
38. 前記フィードバックループのゲインの範囲を縮小させるように、所望する出力周波数の中心周波数に基づいて前記ゲイン変動の推定値を出力するステップを更に備えることを特徴とする方法。
39. 基準周波数信号及びフィードバック信号に応じて誤差出力信号を生成する位相比較器を備える位相検出器であって、
    前記位相比較器が、第１のチャージポンプ及び第２のチャージポンプを含み、前記第１のチャージポンプが基準周波数信号を受信し、前記第２のチャージポンプがプリスケーラ入力信号を受信し、前記第１及び第２のチャージポンプが第１及び第２の出力電流を生成し、前記第１の出力電流は誤差信号として使用可能であり、前記第２の出力電流は制御発振器のゲインの推定値を調整するのに使用可能であることを特徴とする位相検出器。
40. 所与の出力周波数を有する信号を合成するシステムであって、
    フィードバックループを有する制御発振器の周波数制御入力に供給された周波数制御信号に応じて出力周波数を生成する手段と、
    前記フィードバックループの外部で前記制御発振器のゲイン変動を補償する手段と、を備えることを特徴とするシステム。
41. ＶＣＯゲインを自動的に補償する補償ループを有する２点位相変調器であって、
    周波数制御入力に応じて出力周波数を生成する同調入力を有し、フィードバックループを有する制御発振器と、
    前記フィードバックループの外部で、前記制御発振器のゲイン変動を補償する補償回路と、を備えることを特徴とする変調器。
42. 前記補償回路が、前記制御発振器に前記ゲイン変動の推定値を供給することを特徴とする請求項４１に記載の変調器。
43. 基準周波数信号及びフィードバック信号に応じて誤差出力信号を生成する位相比較器を更に備え、前記位相比較器が、第１のチャージポンプ及び第２のチャージポンプを含み、前記第１のチャージポンプが前記基準周波数信号を受信し、前記第２のチャージポンプが分割された信号を受信し、前記第１及び第２のチャージポンプが第１及び第２の出力電流を生成し、前記第１の出力電流は誤差信号として使用可能であり、前記第２の出力電流は前記制御発振器のゲインの推定値を調整するのに使用可能であることを特徴とする請求項４１に記載の変調器。
44. 前記誤差信号に応じて前記周波数制御信号を生成するループフィルタと、前記第２の出力電流に応じて前記補償回路を含むトリミングループの動的動作を設定するトリミングが色と、を更に備えることを特徴とする請求項４３に記載の変調器。
45. 前記制御発振器に接続され、前記フィードバックループのゲインの範囲を縮小させるように、所望する出力周波数の中心周波数に基づいて前記ゲイン変動の推定値を出力する可変増幅器を更に備えることを特徴とする請求項４４に記載の変調器。
46. 前記制御発振器が、前記可変増幅器の出力を受信する独立した変調入力を有することを特徴とする請求項４５に記載の変調器。

Images