JP2005529760A - 集積化された導電シールドを有するマイクロエレクトロメカニカル・デバイス - Google Patents

Abstract

このマイクロエレクトロメカニカル・デバイスの出力がドリフトしないようにする導電層を提供する、この適切なデバイス・エレメント層の間に挿入された、パターン化され堆積された金属の層、または機械的品質のドーピングされたポリシリコンの層を含むマイクロエレクトロメカニカル・デバイスとその製造方法。この導電層は、このデバイスの感知エレメントまたは能動エレメントのカプセル封じを行うことができ、またこのデバイスのエレメントのある部分だけを選択的にカバーすることができる。さらに、この金属、または機械的品質のドーピングされたポリシリコンを、そのデバイスの基板コンタクトと同じ電源に結合することによって、この導電層をその基板の電圧に設定することができ、これは、ファラデー・シールドとしての機能を果たし、このデバイスの出力と干渉する望ましくない移動するイオンを引き付けることができる。

Description

本発明は、集積化されたマイクロエレクトロメカニカル・デバイスに関し、より詳細には、集積化された導電シールドを有する半導体マイクロエレクトロメカニカル・デバイスと、それを製造する方法とに関する。

マイクロエレクトロメカニカル・デバイス（microelectromechanical device）は、多くの用途において、有用である。これらのデバイスは、自動車用センサから宇宙探査機上で使用されるアクチュエータに至るまで、広範囲にわたっている。一般的に、これらのセンサおよびアクチュエータは、環境状態についての情報を提供し、かつ／または、これら環境状態の変化に反応する。例えば、マイクロエレクトロメカニカル圧力センサ・デバイスを使用して、自動車エンジンの吸気圧（または真空度）を測定することができる。作動中に、このマイクロエレクトロメカニカル圧力センサ・デバイスは、その吸気圧（または真空度）に比例した電気出力を提供する。この電気出力をエンジン管理システムが使用して、その自動車エンジンへの燃料の送出を制御することができる。

別の有用な用途においては、１つまたは複数のマイクロエレクトロメカニカル加速度計デバイスを使用して、乗り物の加速度または逆に減速度を測定することができる。衝突状況においては、これらのデバイスにより、衝突検出システムが、エアバッグを展開すべきかどうかを判断可能にすることができるようになる。

さらに、マイクロエレクトロメカニカル・デバイスは、多くのタイプの産業用装置で、広範に活用されている。簡単な１つの付属アセンブリ機械から大量の複雑な機械に至るまで、これらのマイクロエレクトロメカニカル・デバイスが、プロセス制御および品質制御についてのフィードバックを提供する。

マイクロエレクトロメカニカル・デバイスは、呼吸装置、透析機、輸液ポンプなど多くの医療装置デバイス中の構成要素として、組み込むことができる。外科手術の処置においては、医師は、マイクロエレクトロメカニカル・デバイスを使用した様々な外科手術装置からのデータの助けを受ける。これらのデバイスは、一般に、外科医が手術を行う周辺区域についての情報を提供する。例えば、カテーテル（catheter）が配置される区域のゲージ圧または絶対圧力は、そのカテーテルの先端に取り付けられたマイクロエレクトロメカニカル・センサ・デバイスの電気出力によって、提供することができる。手術中または他の医療処置中に、これらの電気出力は、外科医にとっても価値のあるフィードバックを提供することができる。

これらの引用例は、今日の自動化された世界における様々な用途において使用されるマイクロエレクトロメカニカル・デバイスの幅の広さを示すが、多数の他のマイクロエレクトロメカニカル・デバイスも存在する。さらに、これらデバイスのタイプ、およびその関連用途は、急激に広まり続けている。マイクロエレクトロメカニカル・デバイスの採用が拡大し、サイズがますます小さくなっているので、これらのデバイスの品質および性能を維持し改善するには、これらのデバイスが正確に、確実に、再現可能に、また反復して動作するようにするために、デバイスおよびプロセスの制御の改善を実施する必要もある。

環境の影響を受けやすいマイクロエレクトロメカニカル・デバイスに作用する、または与えられる環境状態は、デバイスが許容可能な性能レベルを達成できないようにし得る望ましくない効果を引き起こすこともある。しばしば、一形態または別の形態のエネルギーを含むことがあるこれらの環境状態は、デバイスの電気出力にドリフトや不安定性など望ましくない効果を引き起こすこともある。このドリフトまたは不安定性を低下させ、またはなくするためには、望ましくないエネルギーの交換を最小にし、またはなくするシステムおよび方法が望ましいはずである。

一実施形態によれば、圧力センサや加速度計などの半導体マイクロエレクトロメカニカル・デバイスは、感知エレメントが形成される基板を含んでもよい。導電シールドを、この感知エレメントの少なくとも一部分上に、製造することができる。さらに、この導電シールドを、基板と結合することができる。この結合によって、この導電シールドと基板は、この感知エレメントの少なくとも一部分のカプセル封じ（encapsulation）を形成することができる。さらに、この導電シールドをこの基板と結合することにより、この導電シールドと基板の両方を、ほぼ同じ電圧に設定可能にすることができる。

なお、以下では例示の実施形態について添付図面に関して説明している。ここで、様々な図面中において、同様な参照番号は、同様な要素を指す。

本明細書中で説明するこのマイクロエレクトロメカニカル・デバイスの実施形態については、好ましいマイクロエレクトロメカニカル圧力センサと、その構造の構成要素とに関して説明している。このマイクロエレクトロメカニカル圧力センサを製造するためのここで説明している構造およびプロセスは、他のマイクロエレクトロメカニカル・デバイスにも、同様に適用可能である。

図１は、第１の処理段階におけるマイクロエレクトロメカニカル・デバイス１００の下部構造の断面の一実施形態を示す概念図である。図１および他の後続の図は、ある処理段階におけるマイクロエレクトロメカニカル・デバイスの下位構造を示しているが、これらの段階は、例証の目的のためにすぎず、本実施形態の範囲を限定し、後続の処理ステップを提供し、あるいは柔軟性のない製造手法を提供することを、必ずしも意図するわけではない。

図１を参照すると、このマイクロエレクトロメカニカル・デバイス１００は、基板１０２、基板シリコン層１０２ａ、埋込み酸化膜層１０４、および、この基板シリコン層１０２ａの上に堆積された上部エピタキシャル層１０６を含んでいる。

この基板１０２は、サファイアやセラミックなどの非半導体の基板材料を含むことができ、かつ／または、Ｎ形シリコン・ウェーハやＰ形シリコン・ウェーハなどの半導体基板材料を含むこともできる。この基板１０２は、バルク・シリコン基板であることが好ましい。シリコンは、マスク、イオン注入、エッチング、ドーピングなどの多数の一般のシリコン半導体処理技法の使用を可能にする。この好ましいマイクロエレクトロメカニカル圧力センサにおいては、基板１０２デバイスは、高濃度ドープしたＰ形シリコン・ウェーハから製造することができる。

この基板１０２は、その最終的なマイクロエレクトロメカニカル・デバイス中に存在していてもよく、あるいは、処理中に取り除かれてもよい。例えば、この好ましいマイクロエレクトロメカニカル圧力センサを製造する際に、この基板１０２の「裏面」をエッチングして取り除いて、圧力を感知するためのシリコン・ダイアフラム（silicon diaphragm）を形成することができる。したがって、この基板１０２は、このダイアフラムを形成しそれにアクセスできるようにする１つまたは複数の開口部を、含むことができる。他の実施形態においては、この基板１０２は、このマイクロエレクトロメカニカル・デバイスの移動可能エレメントを浮遊させるための開口部を含むこともできる。これらの開口部を作製するために、化学エッチング・プロセスを使用して、この基板１０２の一部分をエッチングすることができる。

この埋込み酸化膜層１０４は、この基板１０２中にイオン注入される。この埋込み酸化膜層１０４は、ＳＩＭＯＸ（Separation by IMplantation of OXygen、サイモックス）プロセスを使用して、この基板１０２中に作製されることが好ましい。あるいは、この埋込み酸化膜層１０４は、ＢＳＯＩ（Bonded Silicon On Insulator、接着型シリコン・オン・インシュレータ）、ＢＥＳＯＩ（Bonded and Etchback Silicon On Insulator、接着エッチバック型シリコン・オン・インシュレータ）、または他の同様なプロセスを使用して、形成することができる。この埋込み酸化膜層１０４を作製するための他のプロセスも、同様に可能である。このＳＩＭＯＸプロセス中に、酸素イオンがイオン注入プロセスを使用して、バルク・シリコン基板の１つまたは複数の表面にイオン注入される。酸素イオンは、基板表面１０３などの一表面を介してのみ、イオン注入されることが好ましい。このイオン注入プロセスを制御することにより、その基板表面１０３を介してこの基板１０２中にイオン注入される酸素原子が、この基板のその表面下の所定の深さにおいて、この埋込み酸化膜層１０４を作製する。

この基板表面１０３の下に埋込み酸化膜層１０４を作製することにより、埋込み酸化膜層１０４上に残る基板シリコン層１０２ａがもたらされる。この基板シリコン層１０２ａは、この埋込み酸化膜層１０４によって残りのバルク基板から分離されるバルク基板層を備えている。好ましい実施形態においては、この基板シリコン層１０２ａとこの基板１０２は、この埋込み酸化膜層１０４を「サンドイッチ」している。この基板シリコン層１０２ａは、このマイクロエレクトロメカニカル・デバイス・エレメントの他の層がその上に形成され得る基部を提供する。

このＳＩＭＯＸプロセスにはまた、埋込み酸化膜層１０４の作製中および作製後に、高温のアニール・プロセスを含めて、このイオン注入プロセスの制御の促進をスムーズに進め、この基板表面中の欠陥を最少にすることもできる。この高温のアニールの後に、この基板のユニット・セルは、単結晶シリコン構造に構成されることが好ましい。この単結晶構造では、その上に単結晶エピタキシャル・シリコン層を堆積することができる表面が提供される。

標準のエピタキシャル技法およびエピタキシャル・プロセスを使用して、この上部エピタキシャル層１０６をこの基板１０２上に堆積することができる。例示の構成においては、上部エピタキシャル層１０６は、基板シリコン層１０２ａ上に堆積される。このエピタキシャル層１０６を堆積させるための標準のエピタキシャル技法およびエピタキシャル・プロセスは、ＣＶＤ（chemical vapor deposition、化学気相成長）、ＡＰＣＶＤ（atmospheric pressure chemical vapor deposition、常圧化学気相成長）、ＬＰＣＶＤ（low pressure chemical vapor deposition、低圧化学気相成長）、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition、プラズマ化学気相成長）、および他の堆積技法を含んでいる。

さらに、ドーパント材料をこの堆積プロセス中に導入することができ、それによって、この上部エピタキシャル層１０６を導電性になるようにすることができる。あるいは、この上部エピタキシャル層１０６を、堆積の後にドーピングすることもできる。

この上部エピタキシャル層１０６と基板シリコン層１０２ａの組み合わされた厚みにより、マイクロエレクトロメカニカル・デバイスの１つまたは複数のエレメントを作製するための使用可能なシリコンを提供することができる。この基板シリコン層１０２ａに追加された上部エピタキシャル層１０６の厚みは、回路またはマイクロエレクトロメカニカル・デバイスのタイプに応じて変化することもある。例えば、この上部エピタキシャル層１０６と基板シリコン層１０２ａの組み合わされた厚みは、ＣＭＯＳ回路の全体の厚みが約５００Åから２０００Åに一般に分布するＣＭＯＳ回路から、バイポーラ回路の全体の厚みが０．３μｍから１０μｍに分布することもあるバイポーラ回路へ変化している。他のデバイスの全体の厚みが変化するので、この上部エピタキシャル層１０６と基板シリコン層１０２ａの組み合わされた厚みも、同様に変化することもある。

図２は、第２の処理段階におけるマイクロエレクトロメカニカル・デバイス２００の下部構造の断面の一実施形態を示す概念図である。図２に示すように、このマイクロエレクトロメカニカル・デバイス２００は、基板２０２、基板シリコン層２０２ａ、埋込み酸化膜層２０４、上部エピタキシャル層２０６、およびこの上部エピタキシャル層２０６の適用可能区域上に形成され、または「成長」された熱酸化膜層２１０を含んでいる。

好ましい実施形態においては、この基板２０２は、高濃度ドープされたＰ形シリコン基板を含み、この埋込み酸化膜層２０４は、埋込み二酸化ケイ素（ＳｉＯ_２）層を含む。この上部エピタキシャル層２０６は、Ｎ形上部エピタキシャル層とすることができる。この熱酸化膜層２１０は、このＮ形上部エピタキシャル層上に「成長」されたＳｉＯ_２層として形成されることが好ましい。

このマイクロエレクトロメカニカル・デバイス２００はまた、この熱酸化膜層２１０からパターン化されエッチングされた開口部２３０ａおよび２３０ｂを含むこともある。開口部２３０ａおよび２３０ｂは、この開口部２３０ａおよび２３０ｂによって露出された上部エピタキシャル層２０４や基板シリコン層２０２ａなどその下に存在する層を、選択的にドーピングするために作製される。これらの下に存在する層は、イオン注入および／または拡散を使用してドーピングすることができる。図２は、この熱酸化膜層２１０中に２つの開口部、すなわち開口部２３０ａおよび２３０ｂしか示していないが、このマイクロエレクトロメカニカル・デバイス２００の下部構造は、この熱酸化膜層２１０中に追加の開口部を含むこともできる。あるいは、このマイクロエレクトロメカニカル・デバイス２００の下部構造は、この熱酸化膜層２１０中に１つの開口部しか含まないこともある。

さらに第１のドーピングされた領域２３４ａおよび２３４ｂとして示されるいくつかの第１のドーピング領域が、このマイクロエレクトロメカニカル・デバイス２００の下部構造中に含まれている。第１のドーピング領域２３４ａおよび２３４ｂは、それぞれ開口部２３０ａおよび２３０ｂによって露出されたこのマイクロエレクトロメカニカル・デバイスの層中に適切なドーパント材料を拡散またはイオン注入することによって作製することができる。好ましい実施形態においては、この第１のドーピング領域２３４ａおよび２３４ｂは、ＳｉＯ_２熱酸化膜層中の開口部を介してＮ形の上部エピタキシャル層中にＰ形ドーパントを拡散またはイオン注入することによって作製することができる。このマイクロエレクトロメカニカル・デバイス２００はまた、この開口部２３０ａおよび２３０ｂによって露出された区域上に成長されたイオン注入酸化膜層を含むこともできる。このイオン注入酸化膜は、このドーピング・プロセス中に開口部２３０ａおよび２３０ｂによって露出された区域を保護するために使用される。

図２は、２つの第１のドーピング領域、すなわち第１のドーピング領域２３４ａおよび２３４ｂしか示していないが、このマイクロエレクトロメカニカル・デバイス２００の下部構造は、２つ以上の第１のドーピング領域を含むこともできる。あるいは、このマイクロエレクトロメカニカル・デバイス２００の下部構造は、１つの第１のドーピング領域しか含まないこともある。このマイクロエレクトロメカニカル・デバイスはまた、集積回路プロセスにおいて一般に使用される他の有益層および犠牲層を含むこともできる。

図３は、第３の処理段階におけるマイクロエレクトロメカニカル・デバイス３００の下部構造の断面の一実施形態を示す概念図である。図３は、本明細書中で記載する点を除いてほとんどの点でマイクロエレクトロメカニカル・デバイス２００と同様なマイクロエレクトロメカニカル・デバイス３００の一例を示すものである。図３に示すように、このマイクロエレクトロメカニカル・デバイス３００は、基板３０２、基板シリコン層３０２ａ、埋込み酸化膜層３０４、上部エピタキシャル層３０６、熱酸化膜層３１０、少なくとも１つの第２の開口部３１２、第１のドーピング領域３３４ａおよび３３４ｂ、少なくとも１つの第２のドーピング領域３３８、ボンディング・パッド位置３５０ａおよび３５０ｂ、ならびに感知エレメント３６０を含んでいる。

このマイクロエレクトロメカニカル・デバイス３００の熱酸化膜層３１０は、パターン化され、エッチングされ、あるいは別の方法で取り除かれて、少なくとも１つの第２の開口部３１２が作製される。ランナ、接続経路、および／またはボンディング・パッド位置３５０ａや３５０ｂなどのボンディング・パッド位置のために留保された位置を除いて、この第２の開口部３１２は、この上部エピタキシャル層３０６のすべての区域を露出させる。この熱酸化膜層３１０が、一般に処理中に下に存在する層が変更されないように保護するバリアを提供することを想定すれば、この第２の開口部３１２を作製することにより、この数層の下に存在する層のうちのどれかを、追加の処理を用いて変更することができる。

したがって、この露出された上部エピタキシャル層３０６をブランケット・ドーピングすることによって、少なくとも１つの第２のドーピング領域３３８を作製することができる。例えば、この上部エピタキシャル層３０６がＮ形である場合には、その第２のドーピング領域３３８は、Ｐ形であることが好ましい。Ｐ形ドーパントを使用してＮ形の上部エピタキシャル層をブランケット・ドーピングすることによって、このＰ形領域を作製することができる。ブランケット・ドーピングはまた、この上部エピタキシャル層３０６の以前にドーピングされた区域におけるドーパント原子の濃度を増大させる。したがって、十分な量のＰ形ドーパントを用いたＮ形の上部エピタキシャル層のブランケット・ドーピングは、このＮ形上部エピタキシャル層の以前にドーピングされていない、またはカウンタ・ドープされた区域を、Ｐ形ドーピング領域になるようにする。また、第１のドーピング領域３３４ａや３３４ｂなど以前にＰ形にドーピングされた領域を十分な量のＰ形ドーパントを用いてブランケット・ドーピングすることによって、ドーパント濃度の増大が引き起こされる。このブランケット・ドーピング・プロセス中に、この下に存在する上部エピタキシャル層を損傷から保護するために、このマイクロエレクトロメカニカル・デバイス３００は、上部エピタキシャル層３０６のこの露出された区域上に成長されたイオン注入酸化膜をオプションとして含むことができる。

以上で指摘したように、このマイクロエレクトロメカニカル・デバイス３００はまた、感知エレメント３６０も含んでいる。この感知エレメント３６０は、第１のドーピング領域３３４ａおよび３３４ｂと第２のドーピング領域３３８とによって構成されることが好ましい。この感知エレメント３６０は、この好ましいマイクロエレクトロメカニカル圧力センサ、ならびに、加速度計、磁気抵抗センサ、ジャイロスコープなど他のマイクロエレクトロメカニカル・デバイスの感知構成要素を提供することができる。これらのデバイスにおいて、この感知エレメントは、導電性エレメント、容量性エレメント、または他の感知構成要素を含むことができる。この感知エレメント３６０はまた、ダイオードおよびトランジスタを含むこともある。他の構成も、同様に可能である。

様々な処理段階のうちの１つの間に、このマイクロエレクトロメカニカル・デバイス３００のある種のフィーチャ（feature）または構成要素を、後続の製造段階で使用するために製造することができる。製造されているマイクロエレクトロメカニカル・デバイスの構成およびタイプに応じて、このデバイスの製造中に、１つまたは複数の層から材料を取り除いて、下に存在する層へのアクセスを実現することができる。ある処理段階における下に存在する層へのアクセスは、後の段階における後続の処理のために利用可能にすることができる。したがって、このマイクロエレクトロメカニカル・デバイス３００は、この基板３０２へのアクセスを提供する少なくとも１つのバイア３４８を含んでいる。

このバイア３４８は、このマイクロエレクトロメカニカル・デバイス３００の各層から材料の所定のボリュームをパターン化およびエッチングすることによって、またはそれ以外の方法で取り除くことによって、作製される。これらの層から取り除かれる材料には、この上部エピタキシャル層３０６、埋込み酸化膜層３０４、基板シリコン層３０２ａ、および／またはこの熱酸化膜層３１０の下の他の任意の有益層または犠牲層の一部分が含まれる。

バイア３４８と同様に、マイクロエレクトロメカニカル・デバイス３００の処理中に、回路コンタクト領域３５４など他のフィーチャまたは構成要素を後で処理を行うために、一段階において製造することができる。回路コンタクト領域３５４は、バイア３４８によって露出された基板３０２の区域上に製造することが好ましい。回路コンタクト領域３５４は、この基板３０２のその露出された区域をドーピングすることによって製造することができる。あるいは、この回路コンタクト領域３５４は、この基板３０２のその露出された区域をドーピングし、次いでこのドーピングした区域を白金と反応させることによって製造することができる。基板３０２など高濃度にＰ形ドーピングしたシリコン基板においては、この回路コンタクト領域３５４は、Ｎ＋形回路コンタクト領域を含むことが好ましい。

図４は、第４段階におけるマイクロエレクトロメカニカル・デバイス４００の下部構造の断面の一実施形態を示す概念図である。図４に示すように、このマイクロエレクトロメカニカル・デバイス４００は、基板４０２、基板シリコン層４０２ａ、埋込み酸化膜層４０４、上部エピタキシャル層４０６、熱酸化膜層４１０、少なくとも１つの第２の開口部４１２、第１のドーピング領域４３４ａおよび４３４ｂ、少なくとも１つの第２のドーピング領域４３８、ボンディング・パッド位置４５０ａおよび４５０ｂ、ならびに感知エレメント４６０を含んでいる。さらに、このマイクロエレクトロメカニカル・デバイス４００は、この基板４０２上に形成された絶縁層４１４および導電シールド層４１６を含むこともできる。

例示の実施形態において、絶縁層４１４は、その感知エレメント４６０上に直接に堆積される。この絶縁層４１４は、以上で指摘した様々なタイプのＣＶＤ堆積のうちの１つを使用して、二酸化ケイ素（ＳｉＯ_２）から製造することができることが好ましい。しかし、この絶縁層４１４は、他の酸化膜または絶縁物を使用した他のプロセスを使用して、製造することもできる。化学的なバリアを提供するのに加えて、この絶縁層４１４は、この感知エレメント４６０を他の構成要素から分離する電気的絶縁体として機能することもできる。さらに、この絶縁層４１４は、この感知エレメント４６０を処理中における機械的損傷から保護する機械的バリアを提供することもできる。

このマイクロエレクトロメカニカル・デバイスは、この感知エレメント４６０上に形成された導電シールド層４１６を含んでいる。多レベルの層をなす実施形態においては、この導電シールド層４１６は、堆積されるときに感知エレメント４６０を含む下に存在する諸層の形状に従うことができる。この導電シールド層４１６は、ドーピングされたポリシリコン層から形成されることが好ましい。以下でさらに詳細に説明するように、この導電シールド層４１６は、その代わりに金属または金属材料の層から構成されることもある。

ドーピングされたポリシリコンから形成されたこの導電シールド層４１６は、以上で指摘した様々なＣＶＤプロセスのうちの１つまたは複数のプロセスを使用して、この基板４０２の一部または全部の上に堆積することができる。さらに、このドーピング・ポリシリコン層のドーピングは、複数の工程でオキシ塩化リン（ＰＯＣｌ_３）の堆積とドライブ（drive）を使用して行うことができる。あるいは、このドーピングを、この堆積と同時に行うこともできる。あるいは、イオン注入プロセスを使用して、そのポリシリコンの堆積後にこのドーピングを行うこともできる。

ポリシリコン層のドーピングに際して、この導電シールド層４１６の弾性率（ヤング率（Young's Modulus））をほぼ同じヤング率に保持することにより、このマイクロエレクトロメカニカル・デバイス４００の出力におけるいくつかの望ましくない効果を防止することができる。これらの望ましくない効果の中にはとりわけ、機械的履歴現象および熱的履歴現象が含まれる。したがって、この導電シールド層４１６の機械的弾性は、感知エレメント４６０を含めて導電シールド層４１６の下に存在する諸層の弾性率（ヤング率）を示すことが好ましい。かかる機械的弾性を提供するために、この導電シールド層４１６は、１Ｅ＋１５原子／ｃｍ^２のホウ素のドーズ量を用いてドーピングしたポリシリコン層から形成されることが好ましい。この導電シールド層４１６は、同様に他のドーパントとドーズ量を使用してドーピングされるポリシリコンから形成することもできる。

以上で指摘したように、このマイクロエレクトロメカニカル・デバイス４００は、タングステン（Ｗ）、クロム（Ｃｒ）、ベリリウム（Ｂｅ）などの金属または金属材料から構成された導電シールド層４１６を含むことができる。かかる場合には、この導電シールド層４１６を構成するこの金属または金属材料は、金属または金属材料がこの導電シールド層４１６の下に存在する諸層の弾性率（ヤング率）とほぼ同じヤング率を示すように選択することができる。さらに、このマイクロエレクトロメカニカル・デバイス４００の出力における履歴現象は、この導電シールド層４１６を構成する金属または金属材料がその弾性変形領域内に保持される場合には防止することができる。

図５は、第５の処理段階におけるマイクロエレクトロメカニカル・デバイス５００の下部構造の断面の一実施形態を示す概念図である。図５は、集積された導電シールドを有するマイクロエレクトロメカニカル・デバイス５００の一例を示しており、これは、本明細書中で説明する点を除いてほとんどの点で、マイクロエレクトロメカニカル・デバイス４００と同様である。

図５を参照すると、このマイクロエレクトロメカニカル・デバイス５００は、基板５０２、基板シリコン層５０２ａ、埋込み酸化膜層５０４、上部エピタキシャル層５０６、熱酸化膜層５１０、少なくとも１つの第２の開口部５１２、絶縁層５１４、導電シールド層５１６、第１のドーピング領域５３４ａおよび５３４ｂ、少なくとも１つの第２のドーピング領域５３８、ボンディング・パッド位置５５０ａおよび５５０ｂ、ならびに感知エレメント５６０を含んでいる。さらに、このマイクロエレクトロメカニカル・デバイス５００は、バイア５４８、５５２ａおよび５５２ｂ、ならびに回路コンタクト領域５５４、５５６ａおよび５５６ｂを含んでいる。このマイクロエレクトロメカニカル・デバイス５００はまた、パッシベーション層５１８、およびこのパッシベーション層５１８の少なくとも一部分上に堆積される第１の金属層５６２を含むことができる。このマイクロエレクトロメカニカル・デバイス５００は、バリア層や上部メタライゼーション層など他のいくつかの金属層（図示せず）を含むことができる。

このパッシベーション層５１８は、この基板５０２上に堆積された諸層の少なくとも一部分上に堆積され、または成長されたＳｉＯ_２から製造することができる。このパッシベーション層５１８は、このマイクロエレクトロメカニカル・デバイス５００を作製するための材料層を含む基板５０２のこの面上に堆積されることが好ましい。このパッシベーション層５１８は、基板５０２の全面にわたって堆積させることもできるが、これらの層の所定の区域を後続の処理のためにマスクして除外できることが好ましい。

このパッシベーション層５１８は、このマイクロエレクトロメカニカル・デバイス５００上に加えられる外部環境に対する電気機械的バリアを提供することができる。例示の一実施形態においては、このパッシベーション層５１８は、窒化ケイ素層（Ｓｉ_３Ｎ_４）を含むことができる。外部環境に対する電気機械的なバリアを提供することに加えて、このＳｉ_３Ｎ_４層は、スクラッチ（scratch）保護および湿気保護を提供することもできる。ドーピングなしのＳｉ_３Ｎ_４から製造されたこのパッシベーション層５１８は、この層によって保護されたこのマイクロエレクトロメカニカル・デバイスのエレメントにとってのナトリウム・バリア、強度のある誘電体、および酸化バリアを提供することができる。このパッシベーション層５１８は、同様に他の材料を使用して製造することもできる。

バイア５４８、５５０ａおよび５５０ｂは、このマイクロエレクトロメカニカル・デバイス５００の下に存在する諸層に対するアクセスを提供する。バイア５５２ａおよび５５２ｂは、その熱酸化膜層５１０に対するアクセスを提供することが好ましい。バイア５５２ａおよび５５２ｂはまた、ボンディング・パッドやランナ経路など他のエレメントを製造するための下に存在する諸層のうちのいくつかに対するアクセスを提供することもできる。したがって、バイア５５２ａおよび５５２ｂは、それぞれボンディング・パッド位置５５０ａおよび５５０ｂに対応することもできる。このマイクロエレクトロメカニカル・デバイス５００の下に存在する諸層にアクセスするための３つのバイア、すなわちバイア５４８、５５０ａおよび５５０ｂだけしか、図５には示されていないが、このマイクロエレクトロメカニカル・デバイス５００は、３個のバイアより多い、または少ないバイアを含むこともできる。

このマイクロエレクトロメカニカル・デバイス５００には、回路コンタクト領域５５４、５５６ａ、５５６ｂなど複数の基板回路コンタクト領域が含まれる。これらの回路コンタクト領域５５４、５５６ａおよび５５６ｂは、それぞれバイア５４８、５５０ａおよび５５０ｂによって露出された区域に対応する基板５０２の区域上に形成された白金サリサイド（ＰｔＳｉ）コンタクトを含むことができる。これらの基板回路コンタクト領域は、同様に他の金属または導電材料から形成されるコンタクトを含むこともできる。

一実施形態においては、回路コンタクト領域５５４は、導電シールド層５１６をその基板５０２に結合するための場所を提供することができる。この導電シールド層５１６は、この回路コンタクト領域５５４においてバイア５４８を介してこの基板５０２に結合し、または別の方法で接続することができる。この導電シールド層５１６をその基板５０２に結合することによって、この導電シールド層とこの基板をほぼ同電圧に設定することができる。この電圧は、一定の電圧であってもよいし、またその代わりに変化する電位であってもよい。さらに、この電圧は、感知エレメントのアース電位よりも低い電圧に設定することもでき、また高い電圧に設定することもでき、あるいはアース電位に設定することもできる。

あるいは、このマイクロエレクトロメカニカル・デバイス５００が、この導電シールド層を結合し、または別の方法で接続するための外部ノードを有する独立したマイクロエレクトロメカニカル・デバイスである場合には、この導電シールド層５１６をこのノードと結合し、または別の方法で接続することができる。この外部ノードに結合し、または別の方法で接続した後に、この導電シールド層５１６は、この外部ノードの電圧に設定することができる。別の代替形態として、このマイクロエレクトロメカニカル・デバイス５００が、この導電シールド層を結合し、または別の方法で接続するためのノードを有する別のシステムの一部分である場合には、この導電シールド層５１６をかかるシステムのノードと同様に結合し、または別の方法で接続することができる。このノードに結合し、または別の方法で接続した後に、この導電シールド層５１６を、このシステムの電圧に設定することができる。

これらの回路コンタクト領域の１つにおいて、この導電シールド層５１６を基板５０２と結合する構成の一例は、Ｐ形基板中のＮ形回路コンタクト領域上にＮ形ドーピングされたポリシリコン導電シールド層を単に堆積させることによって提供することができる。別の例示の構成では、この基板回路コンタクト領域５５４におけるこの導電シールド層５１６の基板５０２との結合は、Ｐ形基板中のＮ形回路コンタクト領域上に形成されたＰｔＳｉコンタクト上に堆積されたＮ形ドーピングされたポリシリコン導電シールド層との間に作製されるコンタクトによって提供することができる。

代替構成においては、この導電シールド層５１６の基板５０２との結合は、このＮ形基板回路コンタクト領域上に直接に堆積されたポリシリコン膜または金属膜との間の物理コンタクトによって提供することができる。さらに別の構成においては、この導電シールド層５１６は、バイア５４８を介してこの基板５０２と結合することができる。この結合は、金属層または金属導電シールド層を堆積させ、この金属層または金属導電シールド層をＮ形基板回路コンタクト領域と反応させることから形成されるコンタクトによって提供することができる。他の結合の構築も同様に可能である。

さらに、この導電シールド層５１６がどれだけ多く感知エレメント５６０をカバーしているかに応じて、回路コンタクト領域５５４におけるこの導電シールド層５１６のこの基板５０２との結合は、この感知エレメント５６０の部分的なまたは完全なカプセル封じを提供することができる。この導電シールド層５１６がこの感知エレメント５６０の完全なカプセル封じを提供する場合には、この導電シールド層５１６は、望ましくないイオン干渉からのこの感知エレメント５６０の保護を提供することができる。この感知エレメント５６０の部分的なカプセル封じはまた、完全なカプセル封じよりも少ないにもかかわらず、望ましくないイオン干渉に対する保護を提供することができる。

１つまたは複数の形態のエネルギー、例えば熱エネルギーの存在下においては、このマイクロエレクトロメカニカル・デバイスの構成物の内部で捕捉されたイオンは、この感知エレメント５６０に向かって移動することもある。さらに、エネルギーに富む環境からのイオンは、エネルギーに富む環境からこの感知エレメント５６０に向かって移動することもある。あるいは、エネルギーに富む環境からのイオンは、このマイクロエレクトロメカニカル・デバイスの原子中のエネルギーの交換を引き起こし、それによってこのマイクロエレクトロメカニカル・デバイスの構成物内部でイオンを生成し、それがこの感知エレメント５６０に向かって移動することもある。

例えば、このパッシベーション層５１８の外部表面に加えられる、シリコン・オイルに由来するイオンなど、エネルギーに富む環境からのイオンは、パッシベーション層５１８を介して様々なレートで移動することもある。このパッシベーション層を通過した後に、これらのイオンは、このマイクロエレクトロメカニカル・デバイスの構造中のボイドを介してさらに移動することもある。さらに、外部ソースからのイオンは、このパッシベーション層５１８の構造中の原子をイオン化し、これが次にこのパッシベーション層とその下の諸層の原子の間で電荷を交換することによって、この感知エレメント５６０へと移動する。

別の実施例として、自由イオンを含むシリコン・オイル浴に、Ｓｉ_３Ｎ_４から製造されたパッシベーション層５１８を含むマイクロエレクトロメカニカル・デバイス５００を浸し、このデバイスが十分なエネルギー源を受けるようにすることにより、Ｓｉ_３Ｎ_４パッシベーション層５１８のランダム原子が、イオン化されるようになることもある。十分なエネルギーをもつと、これらの帯電された原子は、この感知エレメント５６０に向かって移動し、これによって、このマイクロエレクトロメカニカル・デバイス５００の出力が、変化する電子伝導または正孔伝導のためにドリフトするようになり得る。

導電シールド層５１６が感知エレメント５６０の少なくとも一部分をカバーし、導電シールド層５１６が電源に結合されるマイクロエレクトロメカニカル・デバイス５００の実施形態の一例においては、外部ソースからこの感知エレメントに向かって移動する望ましくないイオンを、導電シールド層５１６に引き付けることができる。同様に、導電シールド層５１６は、望ましくない内部に由来するイオン、すなわち帯電した原子を引き付けることができる。イオンの引付けをスムーズに実施するためには、この導電シールド層５１６を基板５０２に結合することが好ましい。この場合に、この組合せを同じ電圧に設定し、アース電位に設定することが好ましい。この組合せを同じ電圧に設定することにより、帯電した原子をこの感知エレメント５６０に向かってではなく、この導電シールド層に向かって移動させることができる。

図６は、半導体マイクロエレクトロメカニカル・デバイスを製造する方法を実行するための機能を示す概念的な流れ図６００である。図６を参照すると、この方法は、ブロック６０２に示すような基板上に感知エレメントを形成する工程と、ブロック６０４に示すようなこの感知エレメント上に導電シールド層を形成する工程と、ブロック６０６に示すようなこの導電シールド層をこの基板に結合する工程とを含んでいる。

図６に示すように、このマイクロエレクトロメカニカル・デバイスを製造する方法の実施形態の一例は、ブロック６０２に示すような基板上に感知エレメントを形成する工程を含んでいる。この感知エレメントは、例えば圧力センサ・デバイス、加速度計デバイス、力センサ・デバイス、湿度センサ・デバイス、レベル・センサ・デバイス、磁気センサ・デバイス、および赤外線センサ・デバイス中で使用されるセンサを含むことができる。これらのデバイス中のこのセンサは、トランジスタ、ダイオード、抵抗、またはキャパシタから構成することができる。ブロック６０２における基板上に感知エレメントを形成する工程は、シリコン基板中に酸素をイオン注入して埋込み酸化膜層を作製し、この埋込み酸化膜層によって、この埋込み酸化膜層上に残る基板シリコン層が作製される。あるいは、基板上に感知部を形成する工程は、ＢＳＯＩ、ＢＥＳＯＩ、または他の同様なプロセスを使用して埋込み酸化膜層を作製する工程を含んでいる。圧力センサ／トランスデューサなどのマイクロエレクトロメカニカル・デバイスにおいては、この埋込み酸化膜層は、シリコン基板の一表面下の表面から約２０００Åの所にイオン注入することができる。

ブロック６０２に示すような基板上に感知エレメントを形成する工程はまた、この基板シリコン層上に真性上部エピタキシャル層を堆積させ、または配置する工程を含むこともできる。約９０００Åの厚さを有する上部エピタキシャル層が好ましい。さらに、ブロック６０２において、基板上に感知エレメントを形成する工程は、この上部エピタキシャル層でカバーされた基板の適用可能な区域上に熱酸化膜層を「成長させる工程」を含むことができる。この熱酸化膜層は、約１３８００Åの厚さにまで成長させることが好ましい。ブロック６０２における、半導体材料のいくつかの層を成長させ堆積させる工程、およびこれらいくつかの層をエッチングし、または別の方法で取り除く工程を含んでいる感知エレメントを形成するプロセスにおいては、マイクロエレクトロメカニカル・デバイスの多レベルの層をなす構成がもたらされ得る。

さらに、ブロック６０２に示すような基板上に感知エレメントを形成する工程は、リード線、接続経路、およびボンディング・パッドのための熱酸化膜層をパターン化しエッチングする工程などの他の集積回路製造プロセスを実施する工程を含むことができる。ブロック６０２に示すような基板上に感知エレメントを形成する工程は、適切なＮ形またはＰ形のドーパントを用いて堆積させイオン注入した層の選択された区域にイオン注入し、または拡散する工程をさらに含むことができる。これらの選択された区域は、約２．４Ｅ＋１４原子／ｃｍ^２のホウ素ドーパントのドーズ量を用いて約８０ＫｅＶでイオン注入されることが好ましい。

このマイクロエレクトロメカニカル・デバイスを製造する方法はまた、ブロック６０４に示すように、感知エレメント上に導電シールドを形成する工程も含んでいる。多レベルの層をなすマイクロエレクトロメカニカル・デバイスにおいては、この導電シールドの形状は、下に存在する諸層の形状をたどることができる。この感知エレメント上に導電シールドを形成する工程は、ＬＰＣＶＤ、超高真空ＣＶＤ、ＭＢＥ（Molecular Beam Epitaxy、分子線エピタキシー）などの化学気相成長により１層または複数層のポリシリコン層を堆積させることによって、実施することができる。好ましいマイクロエレクトロメカニカル圧力センサにおいては、１層または複数層のポリシリコン層を形成する工程は、第１および第２のポリシリコン層を堆積させることによって実現することができる。ＬＰＣＶＤを使用して、第１のポリシリコン層を堆積させて約１５００Åの厚さを達成することができる。このポリシリコン層の堆積を実施するために、温度などのＬＰＣＶＤプロセスの１つまたは複数のパラメータを制御することができる。堆積中のこの温度は、摂氏約６１０度に制御することが好ましい。ただし、ＬＰＣＶＤプロセスの他のパラメータと同様に、この温度は変化させることもできる。

さらに、機械的品質の、または低ストレスのポリシリコンを含むこともある第２のポリシリコン層を、ＬＰＣＶＤプロセスによって堆積させて約１５００Åの厚さを達成することができる。堆積中に、その温度は、摂氏約５９８度に制御される。第１のポリシリコン層を堆積させるのと同様に、この第２のポリシリコン層を堆積させる際のＬＰＣＶＤプロセスの温度は、変化させることができる。

堆積中に、この導電シールドでは、このポリシリコンをドーピングする必要もあるが、これについては、適切な濃度のＮ形またはＰ形原子を導入することによって原位置（in-situ）で提供することができる。あるいは、ブロック６０４に示されるその感知エレメント上に導電シールドを形成する工程は、イオン注入を手段とした堆積後のドーピングする工程を含むこともある。この好ましいマイクロエレクトロメカニカル圧力センサ・デバイスにおいては、堆積後のイオン注入は、約１Ｅ＋１５原子／ｃｍ^２のリンのドーパントのドーズ量を約５０ＫｅＶでその堆積されたポリシリコン中にイオン注入する工程を含んでいてもよい。別の例示の代替形態においては、複数の工程におけるＰＯＣｌ_３の堆積とドライブを使用して、このポリシリコンのドーピングを実施することもできる。

ブロック６０４に示すその感知エレメント上にこの導電シールドを形成する工程は、このドーピングされたポリシリコン層を含む層構造のこの基板をアニールする工程も含んでいる。圧力センサや加速度計などのマイクロエレクトロメカニカル・デバイスにおいては、ブロック６０４に示すその感知エレメント上に導電シールドを形成する工程は、摂氏約９５０度における、窒素（Ｎ_２）環境中で２５０分以上の期間にわたる堆積後のアニールを含めることができることが好ましい。またブロック６０４においてその感知エレメント上に導電シールドを形成する工程には、その感知エレメントの少なくとも一部分がカバーされるように、特定の構造にこのシールドを形成するための処理ステップも含まれる。

一代替実施形態においては、６０４に示すその感知エレメント上にこの導電シールドを形成する工程は、銅、アルミニウム、チタン−タングステン、金、他の金属または合金などの金属層を堆積させる工程を含むこともある。その感知エレメント上にこの導電シールドを堆積させるための金属堆積技法は、超高真空ＣＶＤなどのＣＶＤプロセスを含むこともある。

このマイクロエレクトロメカニカル・デバイスを製造する方法はまた、ブロック６０６に示すようなこの導電シールドをその基板に結合する工程も含んでいる。この導電シールドの形状とこのマイクロエレクトロメカニカル・デバイスの層構造が、この導電シールドをその基板に結合する方法に影響を及ぼすこともある。したがって、ブロック６０６におけるこの導電シールドをその基板へ結合する工程は、変化し得るものである。例えば、この導電シールドを容量性結合、抵抗結合、または他の電気的結合を使用してその基板に結合することができる。

ブロック６０６に示すようなこの導電シールドをその基板に結合する工程は、その基板中に回路コンタクト領域を作製する工程と、この導電シールドをこの回路コンタクト領域に接続する工程とを含むこともある。好ましい実施形態においては、この回路コンタクト領域は、ドーパントをその基板中にイオン注入し拡散することによって製造することができる。あるいは、この導電シールドをその基板に結合する工程は、以下でより詳細に説明するようなメタライゼーション相互接続システムを使用して実現することができる。

図７は、集積化された導電シールドを有するマイクロエレクトロメカニカル・デバイスを製造する方法を実行するための代替的な機能を示す概念的な流れ図７００である。図７は、本明細書中で説明する点以外はほとんどの点で流れ図６００と同様である例示の流れ図７００を示すものである。好ましい実施形態においては、半導体マイクロエレクトロメカニカル・デバイスを製造する方法は、（ｉ）基板上に感知エレメントを形成する工程７０２と、（ｉｉ）ブロック７１０に示すような、その基板中に１つまたは複数の回路コンタクト領域を作製する工程と、（ｉｉｉ）ブロック７０４に示すような、導電シールドを形成する工程と、（ｉｖ）ブロック７１２に示すような、この導電シールドとこの感知エレメントの間の絶縁層を形成する工程と、（ｖ）ブロック７１６に示すような、この導電シールドをパターン化しエッチングする工程と、（ｖｉ）ブロック７１８に示すような、この導電シールドと基板の間の諸層をパターン化しエッチングする工程と、（ｖｉｉ）ブロック７２２に示すような、メタライゼーション相互接続システムを形成する工程と、（ｖｉｉｉ）ブロック７０６に示すような、この導電シールドを基板に結合する工程と、（ｉｘ）ブロック７２４に示すような、その基板上にパッシベーション層を形成する工程とを含むことができる。

ブロック７１０に示すような、その基板中に１つまたは複数の回路コンタクト領域を作製する工程は、その基板中の選択された区域中にドーパントをイオン注入し、または拡散することによって実施することができる。次いで、このドーピングした区域を白金（Ｐｔ）および／または銅などの１つまたは複数の金属と反応させることができる。

ブロック７１２において、この導電シールドとこの感知エレメントの間に絶縁層を形成する工程は、ＳｉＯ_２熱酸化膜層などの酸化膜層を成長させ、または別のタイプの絶縁体を堆積させることによって提供することができる。この絶縁層は、この感知エレメントをこのマイクロエレクトロメカニカル・デバイスの他の層から分離する電気的絶縁体として機能することができる。さらに、この導電シールドと感知エレメントの間の絶縁層を形成することにより、この絶縁層は、この感知エレメントおよび他の諸層を機械的損傷から保護することができる。

このマイクロエレクトロメカニカル・デバイスを製造する方法７００はまた、ブロック７０４に示すような、この感知エレメント上に導電シールドを形成する工程も含んでいる。ブロック７０４に示すような、この感知エレメント上に導電シールドを形成する工程は、ＣＶＤプロセスを使用してこの感知エレメントの少なくとも一部分上、またはその基板の他の部分上に導電シールド層を堆積させ、または配置する工程を含むこともある。この導電シールド層を形成するに際して、この感知エレメントを含むその層構造の基板の一部分上にポリシリコン層を堆積させることができ、次いでこのポリシリコン層をドーピングしてこのポリシリコン層を導電性にすることができる。あるいは、ブロック７０４に示すような、この感知エレメント上にこの導電シールドを形成する工程は、この感知エレメントを含むその層構造の基板上に銅、アルミニウム、チタン−タングステン、金、他の金属または合金などの金属層を堆積させる工程を含むこともある。

マイクロエレクトロメカニカル・デバイスの製造の好ましい実施形態においては、この方法７００は、ブロック７１６に示すような、この導電シールドの選択的な区域をパターン化しエッチングして、その基板および／または下に存在する他の諸層の区域を露出する工程を含むこともある。さらに、マイクロエレクトロメカニカル・デバイスを製造する方法７００は、ブロック７１８に示すような、この導電シールドとその基板の間の選択された区域をパターン化しエッチングして、その基板および／または下に存在する他の諸層の区域を露出する工程を含むこともある。

また、マイクロエレクトロメカニカル・デバイスを製造する方法７００には、ブロック７２２に示すような、メタライゼーション相互接続システムを形成するプロセスも含まれる。メタライゼーション相互接続システムを形成するプロセス中において、この導電シールドは、その基板に結合し、または接続することができる。ブロック７２２に示すような、メタライゼーション相互接続システムを形成する工程は、スパッタリング・プロセスまたは他の金属堆積プロセスによって、約６５０Åの白金（Ｐｔ）層をその基板の選択された区域上に堆積させる工程を含むこともある。さらに、ブロック７２２に示すような、メタライゼーション相互接続システムを形成する工程は、この白金層をその基板の露出された区域と反応させてその基板の露出された区域上に白金サリサイド（ＰｔＳｉ）コンタクト区域を作製する工程を含むこともある。さらに、ブロック７２２に示すような、メタライゼーション相互接続システムを形成する工程は、ＰｔＳｉコンタクトを作製した後にエッチング・プロセスによって残りのＰｔを取り除く工程を含むこともある。

さらに、ブロック７２２において、メタライゼーション相互接続システムを形成する工程は、１層または複数層の金属層を堆積させる工程を含むこともある。これらの金属層は、このマイクロエレクトロメカニカル・デバイスの様々な層に堆積させ、接続することができる。したがって、メタライゼーション相互接続システムを形成する工程は、その基盤または下に存在する他の諸層の露出された区域上にチタン−タングステン（Ｔｉ−Ｗ）など第１レベルの金属を堆積させる工程を含むこともある。この第１レベルの金属の堆積は、スパッタリング・プロセスまたは他の金属堆積技法を使用して実現することができる。この第１レベルの金属を堆積させる工程は、この導電シールドをその基板上のこのＰｔＳｉコンタクトと接続する電気的コンタクト、または導電性プラグを提供することができる。

メタライゼーション相互接続システムを形成する工程はまた、スパッタリング・プロセスまたは他の金属堆積技法を使用して金など第２の金属層を堆積させる工程を含むこともできる。この導電シールドとその基板の間の諸層の厚さに応じて、その結果この多レベル金属の厚さは変化する。同様に、任意の層または複数の層の位置とこの導電シールドの位置に応じて第２の金属層の堆積が、この導電シールドとその基板の間の結合を提供することもある。

また、マイクロエレクトロメカニカル・デバイスを製造する方法７００の一実施形態には、ブロック７０６に示すような、この導電シールドをその基板に結合するプロセスも含まれる。ブロック７０６に示すような、この導電シールドをその基板に結合する工程は、その基板上に配置された回路コンタクト領域にこの導電シールド層を結合しかつ／または接続する工程によって実現することができる。この回路コンタクト領域にこの導電シールド層を結合しかつ／または接続する工程は、メタライゼーション相互接続システムを使用して実現することができる。代替的な実施形態においては、この導電シールドをその基板に結合するプロセスは、この導電シールド層とある外部ノードの間に金ワイヤなどのストラップを取り付ける工程を含むこともある。

マイクロエレクトロメカニカル・デバイスを提供する方法７００によれば、この導電シールドをその基板に結合しまたは接続することによって、イオン汚染を防止する機能を果たすことができる。この感知エレメントのイオン汚染を防止するこのプロセスを実施するために、この導電シールドとその基板の組合せを特定の電圧または電位に設定することができる。一部の状態では、この組合せを、一定の電圧に設定することになる。あるいは、この導電シールドとその基板の組合せをこの感知エレメントの最大出力より高い電圧に設定することによって、この感知エレメントのイオン汚染を防止する機能を提供することができる。他の電圧オプションも、可能である。この導電シールドを特定の電圧または電位に設定するオプションは、事実上この導電シールドに望ましくないイオンを引き付けさせ、ファラデー・シールドとして機能させるものである。

このマイクロエレクトロメカニカル・デバイスを製造する方法はまた、ブロック７２４に示すような、その基板上にパッシベーション層を形成する工程も含んでいる。ブロック７２４に示すようなその基板上にパッシベーション層を形成する工程は、その露出された基板上に窒化ケイ素Ｓｉ_３Ｎ_４層を堆積させることによって達成される。あるいは、ポリシリコン導電シールド層の場合には、その基板上にパッシベーション層を形成する工程は、その基板上にＳｉＯ_２層を成長させることによって達成することができる。金属導電シールドの場合には、その基板上にパッシベーション層を形成する工程は、金属導電シールド上にシリコン層を形成することによって実現することができる。

このマイクロエレクトロメカニカル・デバイス、およびこのデバイスを製造する方法は、非平面のマイクロエレクトロメカニカル・デバイスの現行の構造が、このデバイスのエレメントと、このマイクロエレクトロメカニカル・デバイスの出力を安定させるこのパッシベーションの露出された上部面と、の間に導電層をもたないという認識からもたらされたものである。しかし、この適切なデバイス・エレメント層の間に挿入されたパターン化された金属、または機械的品質のドーピングされたポリシリコンの層は、このマイクロエレクトロメカニカル・デバイスの出力がドリフトしないようにする導電層を提供することができる。この導電層は、このデバイスのエレメントのほとんど完全なカプセル封じを形成することができ、またこのデバイスのエレメントのある部分を選択的にカバーすることができる。さらに、この金属または機械的品質のドーピングされたポリシリコンをそのデバイスの基板コンタクトと同じ電源に結合することによって、この導電層に、その基板の電圧を加えることができる。

本発明の原理を適用することができる広い様々な実施形態を考慮して、この例証された実施形態は、例示的なものにすぎず、本発明の範囲を限定するものとして解釈すべきではないことを理解されたい。例えば、この流れ図のステップは、これらの説明したもの以外の順序においても解釈することができ、またこれらのブロック図中においては、より多くのエレメントまたはより少ないエレメントを使用することもできる。これらの特許請求項は、その効果について述べられていなければ、この説明された順序またはエレメントに限定されるものとしては読むべきではない。さらに、どの請求項における用語「手段（means）」の使用も、３５Ｕ．Ｓ．Ｃ．§１１２、パラグラフ６を行使することを意図しており、単語「手段」のないどの請求項もそのようには意図していない。したがって、添付の特許請求の範囲の範囲および趣旨に含まれるすべての実施形態及びその等価形態が、本発明として請求されている。

本発明の好ましい実施形態および代替実施形態について例示し説明してきた。しかし、添付の特許請求範囲によって定義されるように、本発明に対する変更形態および修正形態は、本発明の真の趣旨および範囲を逸脱することなく実施することができることが理解されよう。

第１段階の処理におけるマイクロエレクトロメカニカル・デバイスの下部構造の垂直断面を示す概念図である。 第２段階の処理におけるマイクロエレクトロメカニカル・デバイスの下部構造の垂直断面を示す概念図である。 第３段階の処理におけるマイクロエレクトロメカニカル・デバイスの下部構造の垂直断面を示す概念図である。 第４段階の処理における集積化された導電シールドを有する半導体マイクロエレクトロメカニカル・デバイスの実施形態の一例の垂直断面を示す概念図である。 第５段階の処理における集積化された導電シールドを有する半導体マイクロエレクトロメカニカル・デバイスの実施形態の一例の垂直断面を示す概念図である。 集積化された導電シールドを有する半導体マイクロエレクトロメカニカル・デバイスを製造する方法の実施形態の一例を示す概念的な流れ図である。 集積化された導電シールドを有する半導体マイクロエレクトロメカニカル・デバイスを製造する方法の実施形態の別の一例を示す概念的な流れ図である。

Claims (52)

1. 基板と、
   前記基板上に形成された感知エレメントと、
   前記感知エレメント上に形成された導電シールドと、
   を備え、前記導電シールドが、前記基板に結合されている、半導体マイクロエレクトロメカニカル・デバイス。
2. 前記導電シールドは、ドーピングされたシリコンを含む、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
3. 前記導電シールドは、ドーピングされたポリシリコンを含む、請求項２に記載の半導体マイクロエレクトロメカニカル・デバイス。
4. 前記導電シールドは、ドーピングされた弾性ポリシリコンを含む、請求項３に記載の半導体マイクロエレクトロメカニカル・デバイス。
5. 前記感知エレメントと前記導電シールドとの間に形成された絶縁層をさらに含む、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
6. 前記絶縁層は、酸化膜を含む、請求項５に記載の半導体マイクロエレクトロメカニカル・デバイス。
7. 前記絶縁層は、二酸化ケイ素（ＳｉＯ_２）膜を含む、請求項５に記載の半導体マイクロエレクトロメカニカル・デバイス。
8. 前記導電層上に形成されたパッシベーション層をさらに含む、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
9. 前記基板に結合された前記導電シールドは、前記基板とほぼ同じ電圧に設定される、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
10. 前記導電シールドおよび前記基板が、前記感知エレメントの完全なカプセル封じを提供する、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
11. 前記導電シールドおよび前記基板は、前記基板とほぼ同じ電圧に設定される、請求項１０に記載の半導体マイクロエレクトロメカニカル・デバイス。
12. 前記導電シールドおよび前記基板は、実質的に一定の電圧に設定される、請求項１０に記載の半導体マイクロエレクトロメカニカル・デバイス。
13. 前記導電シールドおよび前記基板は、変化する電圧に設定される、請求項１０に記載の半導体マイクロエレクトロメカニカル・デバイス。
14. 前記基板は、アース電圧を提供する少なくとも１つのノードを含み、前記基板上に形成された前記感知エレメントは、アース電圧を有し、前記基板上に形成された前記感知エレメントは、前記基板に結合され、前記基板に結合された前記導電シールドは、前記基板の前記ノードの前記アース電圧とほぼ同じに設定される、請求項１０に記載の半導体マイクロエレクトロメカニカル・デバイス。
15. 前記感知エレメントは、外部の力に応答して第１の信号を提供する第１の出力を含み、半導体マイクロエレクトロメカニカル・デバイスは、前記第１の信号に比例する最大出力電圧を有する第２の信号を提供する第２の出力をさらに含み、前記基板に結合された前記導電シールドは、前記第２の信号の前記最大出力電圧よりも高い電圧に設定される、請求項１０に記載の半導体マイクロエレクトロメカニカル・デバイス。
16. 前記基板上に形成された前記導電シールドが、前記感知エレメントの部分的なカプセル封じを提供する、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
17. 前記導電シールドおよび前記基板は、前記基板とほぼ同じ電圧に設定される、請求項１６に記載の半導体マイクロエレクトロメカニカル・デバイス。
18. 前記導電シールドおよび前記基板は、実質的に一定の電圧に設定される、請求項１６に記載の半導体マイクロエレクトロメカニカル・デバイス。
19. 前記導電シールドおよび前記基板は、変化する電圧に設定される、請求項１６に記載の半導体マイクロエレクトロメカニカル・デバイス。
20. 前記基板は、アース電圧を提供する少なくとも１つのノードを含み、前記基板上に形成された前記感知エレメントは、アース電圧を有し、前記基板上に形成された前記感知エレメントは、前記基板に結合され、前記基板に結合された前記導電シールドは、前記基板の前記ノードの前記アース電圧とほぼ同じに設定される、請求項１６に記載の半導体マイクロエレクトロメカニカル・デバイス。
21. 前記感知エレメントは、外部の力に応答して第１の信号を提供する第１の出力を含み、半導体マイクロエレクトロメカニカル・デバイスは、前記第１の信号に比例する最大出力電圧を有する第２の信号を提供する第２の出力をさらに含み、前記基板に結合された前記導電シールドは、前記第２の信号の前記最大出力電圧よりも高い電圧に設定される、請求項１６に記載の半導体マイクロエレクトロメカニカル・デバイス。
22. 前記導電シールドは、低抵抗になるまでドーピングされる、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
23. 前記基板は、シリコン・ウェーハを含み、導電シールドは、前記感知エレメントと前記シリコン・ウェーハ基板の少なくとも一部分との上に形成され、前記導電シールドは、前記シリコン・ウェーハ基板に結合される、請求項１に記載の半導体マイクロエレクトロメカニカル・デバイス。
24. 第１形ドーパント基板と、
    第２形ドーパント・エピタキシャル層と、
    前記第２形ドーパント・エピタキシャル層の一部分に形成された少なくとも１つの感知エレメントと、
    前記少なくとも１つの感知エレメントの少なくとも一部分上に形成された絶縁層と、
    前記感知エレメントの前記少なくとも一部分上に形成された導電ポリシリコン層と、
    前記第１形ドーパント基板上に形成されたパッシベーション層と、
    前記少なくとも１つの感知エレメントと前記パッシベーション層の間に形成された少なくとも１つのバイアと、
    を備え、前記導電ポリシリコン層が、前記少なくとも１つのバイアを介して前記第１形ドーパント基板に結合される、半導体マイクロエレクトロメカニカル・デバイス。
25. 前記導電ポリシリコン層と前記第１形ドーパント基板は、ほぼ同じ電圧に設定される、請求項２４に記載の半導体マイクロエレクトロメカニカル・デバイス。
26. 包囲物とストラップとをさらに含み、前記ストラップは、前記第１形ドーパント基板と前記包囲物とを結合する、請求項２４に記載の半導体マイクロエレクトロメカニカル・デバイス。
27. 前記包囲物は、一定の電位に設定される、請求項２６に記載の半導体マイクロエレクトロメカニカル・デバイス。
28. 前記第１形ドーパント基板中の第２形ドーパント領域と、
    前記導電ポリシリコン層と前記第２形ドーパント領域とを結合する前記少なくとも１つのバイア中に提供される少なくとも１つの導電プラグと、
    をさらに含み、前記導電ポリシリコン層と前記第２形ドーパント領域が、ほぼ同じ電位に設定される、請求項２４に記載の半導体マイクロエレクトロメカニカル・デバイス。
29. 基板と、
    前記基板上に形成された上部エピタキシャル層と、
    前記上部エピタキシャル層の少なくとも一部分上に成長された熱酸化膜層と、
    前記熱酸化膜層の少なくとも一部分においてパターン化され、エッチングされた少なくとも１つのランナと、
    前記上部エピタキシャル層中に形成された感知エレメントと、
    前記感知エレメントの少なくとも一部分上に形成された導電シールドと、
    を備える半導体マイクロエレクトロメカニカル・デバイス。
30. メタライゼーション相互接続システムをさらに含み、前記メタライゼーション相互接続システムが、前記導電シールド層を前記基板に相互接続する、請求項２９に記載の半導体マイクロエレクトロメカニカル・デバイス。
31. 前記半導体マイクロエレクトロメカニカル・デバイスは、圧力センサ、加速度計、湿度センサ、自動車用センサ、電流センサ、光ファイバ・センサ、力センサ、赤外線センサ、質量気流センサ、光センサ、近接センサ、レベル・センサ、温度センサ、濁度センサ、磁気抵抗センサ、磁気ランダム・アクセス・メモリ、または超音波センサからなる群から選択される、請求項３０に記載のデバイス。
32. 前記半導体マイクロエレクトロメカニカル・デバイスは、絶縁体圧力センサ上のシリコンを含む、請求項３０に記載のデバイス。
33. 前記上部エピタキシャル層は、約９０００Åの厚さに形成される、請求項３２に記載の方法。
34. 前記熱酸化膜層は、約１３８００Åの厚さになるまで成長される、請求項３２に記載のデバイス。
35. 前記導電シールドは、第１の導電シールド層を含み、前記第１の導電シールド層は、摂氏約６１０度において約１５００Åの厚さになるまで形成される、請求項３２に記載のデバイス。
36. 前記導電シールドは、さらに第２の導電シールド層を含み、前記第２の導電シールド層は、摂氏約５９８度において約１５００Åの厚さになるまで形成される、請求項３５に記載のデバイス。
37. 基板上に感知エレメントを形成する工程と、
    前記感知エレメント上に導電シールドを形成する工程と、
    前記導電シールドを前記基板に結合する工程と、
    を含む、半導体マイクロエレクトロメカニカル・デバイスを製造する方法。
38. 前記導電シールドと前記基板とをほぼゼロの電位差に設定する工程をさらに含む、請求項３７に記載の方法。
39. 前記導電シールドおよび前記基板をほぼ一定の電圧に設定する工程をさらに含む、請求項３７に記載の方法。
40. 前記導電シールドおよび前記基板を可変の電圧に設定する工程をさらに含む、請求項３７に記載の方法。
41. 前記感知エレメントは、最大電圧信号を有する出力を提供し、該方法は、前記導電シールド層および前記基板を前記最大電圧信号よりも高い電圧に設定する工程をさらに含む、請求項３７に記載の方法。
42. 少なくとも１つの導電プラグを形成する工程と、
    前記導電シールドと前記基板とをほぼゼロの電位差に設定する工程と、
    をさらに含み、前記導電シールドが、前記少なくとも１つの導電プラグを介して前記基板に結合する、請求項３７に記載の方法。
43. 少なくとも１つの導電プラグを形成する工程と、
    前記導電シールドおよび前記基板をほぼ一定の電圧に設定する工程と、
    をさらに含み、前記導電シールドが、前記少なくとも１つの導電プラグを介して前記基板に結合する、請求項３７に記載の方法。
44. 少なくとも１つの導電プラグを形成する工程と、
    前記導電シールドおよび前記基板を可変な電圧に設定する工程と、
    をさらに含み、前記導電シールドが、前記少なくとも１つの導電プラグを介して前記基板に結合する、請求項３７に記載の方法。
45. 前記半導体マイクロエレクトロメカニカル・デバイスは、最大電圧信号を有する出力を備え、該方法は、
    少なくとも１つの導電プラグを形成する工程と、
    前記導電シールドおよび前記基板を前記半導体マイクロエレクトロメカニカル・デバイスの前記最大電圧信号より高い電圧に設定する工程と、
    をさらに含み、前記導電シールドが、前記少なくとも１つの導電プラグを介して前記基板に結合する、請求項３７に記載の方法。
46. 基板上に上部エピタキシャル層を堆積させる工程と、
    前記上部エピタキシャル層の少なくとも一部分上に熱酸化膜層を成長させる工程と、
    前記熱酸化膜層の少なくとも一部分をランナのためにパターン化しエッチングする工程と、
    前記熱酸化膜層を感知エレメントのためにパターン化しエッチングする工程と、
    前記基板上に前記感知エレメントを形成する工程と、
    前記感知エレメントの少なくとも一部分上に導電シールドを形成する工程と、
    前記導電シールドをパターン化しエッチングする工程と、
    前記導電シールドを前記基板に結合する工程と、
    を含む、半導体マイクロエレクトロメカニカル・デバイスを製造する方法。
47. 前記半導体マイクロエレクトロメカニカル・デバイスは、圧力センサ、加速度計、湿度センサ、自動車用センサ、電流センサ、光ファイバ・センサ、力センサ、赤外線センサ、質量気流センサ、光センサ、近接センサ、レベル・センサ、温度センサ、濁度センサ、磁気抵抗センサ、磁気ランダム・アクセス・メモリおよび超音波センサからなる群から選択される、請求項４６に記載の方法。
48. 前記半導体マイクロエレクトロメカニカル・デバイスは、絶縁体圧力センサ上のシリコンを含む、請求項４６に記載の方法。
49. 前記上部エピタキシャル層は、前記基板の少なくとも一部分上に約９０００Åの厚さに堆積される、請求項４７に記載の方法。
50. 前記熱酸化膜層は、約１３８００Åの厚さになるまで成長される、請求項４７に記載の方法。
51. 前記導電シールドは、第１の導電シールド層を含み、前記第１の導電シールド層は、摂氏約６１０度において約１５００Åの厚さになるまで形成される、請求項４７に記載の方法。
52. 前記導電シールドは、さらに第２の導電シールド層を含み、前記第２の導電シールド層は、摂氏約５９８度において約１５００Åの厚さになるまで形成される、請求項５１に記載の方法。

Images