JP2005520458A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005520458A5 JP2005520458A5 JP2004513944A JP2004513944A JP2005520458A5 JP 2005520458 A5 JP2005520458 A5 JP 2005520458A5 JP 2004513944 A JP2004513944 A JP 2004513944A JP 2004513944 A JP2004513944 A JP 2004513944A JP 2005520458 A5 JP2005520458 A5 JP 2005520458A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel data
- module
- parallel
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims 27
- 230000000875 corresponding Effects 0.000 claims 4
- 230000001808 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 230000001360 synchronised Effects 0.000 claims 1
Claims (20)
- デジタルデータがパラレルに第1のモジュールから第2のモジュールへ複数のパラレルデータ伝送線路を含む通信チャネル上で転送されるパラレルデータ通信装置において用いられる、前記第2のモジュールに配置された終端回路であって、
当該終端回路は、前記複数のパラレルデータ伝送線路の異なったものにそれぞれ結合された複数の抵抗回路を有し、前記複数の抵抗回路は、前記パラレルデータ伝送線路上の前記データを用いて基準電圧を供給するように適応された、
終端回路。 - デジタルデータがパラレルに第1のモジュールから第2のモジュールへ転送されるパラレルデータ通信装置において、当該装置は、
複数のパラレルデータ伝送線路を含むと共に前記第1の及び第2のモジュール間で前記デジタルデータを転送するように適応された通信チャネルと、
前記第2のモジュールに配置された、前記複数のパラレルデータ伝送線路の異なったものにそれぞれ結合された複数の抵抗回路を含む終端回路であって、前記複数の抵抗回路は、前記パラレルデータ伝送線路上の前記データを用いて基準電圧を供給するように適応された、終端回路と、
を有する装置。 - 請求項2に記載のパラレルデータ通信装置において、前記基準電圧は、前記複数のパラレルデータ伝送線路の前記異なったもののそれぞれにバイアス電圧を供給する、装置。
- 請求項3に記載のパラレルデータ通信装置において、前記バイアス電圧は、前記データを前記データ伝送線路上の符号化されたデータとして表すのに用いられるコードシステムによって規定される、装置。
- 請求項4に記載のパラレルデータ通信装置において、更に、前記第1のモジュールに符号化回路を含み、前記符号化回路は、データ値を前記符号化されたデータに変換するように適応された、装置。
- 請求項5に記載のパラレルデータ通信装置において、前記第1のモジュールの前記符号化回路は、論理1及び論理0のそれぞれの量に少なくともおおよその均衡を保証するようにデータ値を符号化するように適応された、装置。
- 請求項6に記載のパラレルデータ通信装置において、前記符合化されたデータは、論理1及び論理0の前記それぞれの量の厳密な均衡を含む、装置。
- 請求項2に記載のパラレルデータ通信装置において、更に、前記第1のモジュールに符号化回路を含み、前記第2のモジュールに復号回路を含む、装置。
- 請求項8に記載のパラレルデータ通信装置において、前記第1のモジュールの前記符号化回路は、データ値を対応する符合化されたデータに符合化するように適応され、前記符合化されたデータは論理1及び論理0のそれぞれの量のおおよその均衡を含み、前記第2のモジュールの前記復号回路は、前記符合化されたデータを前記対応するデータ値に復号するように適応された、装置。
- パラレルデータ通信装置であって、
データ値を対応する符合化されたデータに符合化するように適応された符号化回路とデータドライバの組とを含む第1のモジュールと、
データレシーバの組と、前記符合化されたデータを前記対応するデータ値に復号するように適応された復号回路と、終端回路とを含む第2のモジュールと、
複数のパラレルデータ伝送線路を含むと共に前記第1のモジュールの前記データドライバの組から前記第2のモジュールの前記データレシーバの組へ前記符合化されたデータを転送するように適応された通信チャネルと、
前記第2のモジュールに配置された、前記複数のパラレルデータ伝送線路の異なったものにそれぞれ結合された複数の抵抗回路を含む終端回路であって、前記複数の抵抗回路は、前記パラレルデータ伝送線路上の前記データを用いてバイアス基準電圧を供給するように適応された、終端回路と、
を有する装置。 - 請求項10に記載のパラレルデータ通信装置において、前記通信チャネルは、複数の前記符合化されたデータに同期した少なくとも1つのクロック信号を伝送するクロック信号通信経路を含む、装置。
- 請求項11に記載のパラレルデータ通信装置において、前記クロック信号通信経路は、差動クロック信号を供給するように協調して生成されるクロック信号の対を伝送する、装置。
- 請求項11に記載のパラレルデータ通信装置において、前記符合化されたデータは、論理1及び論理0のそれぞれの量の厳密な均衡を含む、装置。
- デジタルデータがパラレルに第1のモジュールから第2のモジュールへ複数のパラレルデータ伝送線路を含む通信チャネル上で転送されるパラレルデータ通信装置において用いられる、前記第2のモジュールに配置された終端回路であって、当該終端回路は、
前記複数のパラレルデータ伝送線路の1つに抵抗的に結合するための第1の手段と、
前記複数のパラレルデータ伝送線路の他のものに抵抗的に結合するための第2の手段と、
を含み、
前記第1の及び第2の手段は、前記パラレルデータ伝送線路上の前記データを用いて基準電圧を供給するために互いに結合された、
終端回路。 - 請求項14に記載の終端回路において、ほぼ同数の論理1及び論理0を含むように符号化されたデータを前記パラレルデータ伝送線路上で送信する手段を更に含み、前記基準電圧は、前記パラレルデータ伝送線路上の前記データによってバイアスされる、終端回路。
- デジタルデータがパラレルに第1のモジュールから第2のモジュールへ転送されるパラレルデータ通信装置において、当該装置は、
複数のパラレルデータ伝送線路を含むと共に前記第1の及び第2のモジュール間で前記デジタルデータを転送するよう適応された通信チャネルと、
前記第2のモジュールに配置された、前記複数のパラレルデータ伝送線路の異なったものにそれぞれ結合された複数の抵抗手段を含む終端手段であって、前記複数の抵抗手段は、前記パラレルデータ伝送線路上の前記データを用いて基準電圧を供給する、終端手段と、
を有する装置。 - 請求項16に記載の装置において、ほぼ同数の論理1及び論理0を含むように符号化されたデータを前記パラレルデータ伝送線路上で送信する手段を更に含み、前記基準電圧は、前記パラレルデータ伝送線路上の前記データによってバイアスされる、装置。
- デジタルデータがパラレルに第1のモジュールから第2のモジュールへ複数のパラレルデータ伝送線路を含む通信チャネル上で転送され、前記第2のモジュールに終端回路が配置された、パラレルデータ通信装置において用いられる、前記パラレルデータ伝送線路を終端する方法において、
前記複数のパラレルデータ伝送線路に抵抗的に結合して、当該抵抗から、前記パラレルデータ通信線路上の前記データを用いて基準電圧を供給するステップを有する方法。 - 請求項18に記載の方法において、ほぼ同数の論理1及び論理0を含むように符号化されたデータを前記パラレルデータ伝送線路上で送信するステップを更に含み、前記基準電圧は、前記パラレルデータ通信線上の前記データによってバイアスされる、方法。
- 請求項18に記載の方法において、同数の論理1及び論理0を含むように符号化されたデータを前記パラレルデータ伝送線路上で送信するステップを更に含み、前記基準電圧は、前記パラレルデータ通信線上の前記データによってバイアスされる、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/871,160 US6859883B2 (en) | 2001-05-31 | 2001-05-31 | Parallel data communication consuming low power |
PCT/IB2002/001918 WO2003107194A2 (en) | 2001-05-31 | 2002-05-28 | Parallel data communication consuming low power |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005520458A JP2005520458A (ja) | 2005-07-07 |
JP2005520458A5 true JP2005520458A5 (ja) | 2006-01-05 |
Family
ID=25356842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004513944A Pending JP2005520458A (ja) | 2001-05-31 | 2002-05-28 | 低い電力を消費するパラレルデータ通信 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6859883B2 (ja) |
EP (1) | EP1407366B1 (ja) |
JP (1) | JP2005520458A (ja) |
DE (1) | DE60215175T2 (ja) |
WO (1) | WO2003107194A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190532A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Ltd | 半導体記憶装置 |
AU2002367333A1 (en) * | 2002-01-08 | 2003-07-24 | Koninklijke Philips Electronics N.V. | High-pressure discharge lamp and method of manufacturing an electrode feedthrough for such a lamp |
GB2402026B (en) * | 2003-05-20 | 2005-07-13 | Micron Technology Inc | System and method for balancing capactively coupled signal lines |
GB2405215B (en) * | 2003-08-21 | 2005-09-28 | Micron Technology Inc | System and method for testing devices utilizing capacitively coupled signalling |
GB2407207B (en) * | 2003-10-13 | 2006-06-07 | Micron Technology Inc | Structure and method for forming a capacitively coupled chip-to-chip signalling interface |
EP1770539A1 (en) * | 2005-09-15 | 2007-04-04 | Alcatel Lucent | Method of transmitting information words over a bus, and driver circuit and circuit board using the same |
CN101351966A (zh) * | 2006-01-03 | 2009-01-21 | Nxp股份有限公司 | 串行数据通信系统和方法 |
US8126402B1 (en) * | 2006-12-05 | 2012-02-28 | Nvidia Corporation | Transmission line common-mode filter |
DE102008034445B4 (de) * | 2008-07-24 | 2010-03-11 | Diehl Aerospace Gmbh | Verfahren und Einrichtung zum Erfassen von Bus-Teilnehmern |
EP2278714B1 (en) * | 2009-07-02 | 2015-09-16 | Nxp B.V. | Power stage |
US8787502B2 (en) | 2012-04-24 | 2014-07-22 | Nxp B.V. | Capacitive isolated voltage domains |
US8571093B1 (en) | 2012-04-24 | 2013-10-29 | Nxp B.V. | Communication interface for galvanic isolation |
US8818265B2 (en) | 2012-04-24 | 2014-08-26 | Nxp B.V. | Interface for communication between voltage domains |
US8867592B2 (en) | 2012-05-09 | 2014-10-21 | Nxp B.V. | Capacitive isolated voltage domains |
US9007141B2 (en) | 2012-05-23 | 2015-04-14 | Nxp B.V. | Interface for communication between voltage domains |
US8680690B1 (en) | 2012-12-07 | 2014-03-25 | Nxp B.V. | Bond wire arrangement for efficient signal transmission |
US9467060B2 (en) | 2013-04-03 | 2016-10-11 | Nxp B.V. | Capacitive level shifter devices, methods and systems |
US8896377B1 (en) | 2013-05-29 | 2014-11-25 | Nxp B.V. | Apparatus for common mode suppression |
US10396840B2 (en) | 2013-12-27 | 2019-08-27 | Intel Corporation | High speed short reach input/output (I/O) |
JP6398801B2 (ja) * | 2015-03-09 | 2018-10-03 | 沖電気工業株式会社 | メモリ装置へのデータ書き込み/読み出し制御方法及びメモリ装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4142081A1 (de) | 1990-12-20 | 1992-07-23 | Murata Manufacturing Co | Abschlussschaltkreis zum abschluss einer datenbusleitung |
US5208562A (en) | 1991-10-07 | 1993-05-04 | Isp Technologies, Inc. | Bus terminator circuit having RC elements |
US5239559A (en) * | 1991-11-08 | 1993-08-24 | Methode Electronics, Inc. | Terminator method and apparatus |
US5686872A (en) * | 1995-03-13 | 1997-11-11 | National Semiconductor Corporation | Termination circuit for computer parallel data port |
SE517770C2 (sv) * | 1997-01-17 | 2002-07-16 | Ericsson Telefon Ab L M | Seriell-parallellomvandlare |
JP3024583B2 (ja) * | 1997-03-24 | 2000-03-21 | 日本電気株式会社 | バス終端回路 |
JPH10289042A (ja) * | 1997-04-11 | 1998-10-27 | Toyo Electric Mfg Co Ltd | 並列データバス終端回路 |
KR100292625B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 고속인터페이스장치 |
US6211698B1 (en) | 1999-06-29 | 2001-04-03 | Hyundai Electronics Industries Co., Ltd. | High speed interface apparatus |
-
2001
- 2001-05-31 US US09/871,160 patent/US6859883B2/en not_active Expired - Lifetime
-
2002
- 2002-05-28 WO PCT/IB2002/001918 patent/WO2003107194A2/en active IP Right Grant
- 2002-05-28 EP EP02733069A patent/EP1407366B1/en not_active Expired - Fee Related
- 2002-05-28 DE DE60215175T patent/DE60215175T2/de not_active Expired - Lifetime
- 2002-05-28 JP JP2004513944A patent/JP2005520458A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005520458A5 (ja) | ||
US8307265B2 (en) | Interconnection techniques | |
US8984380B2 (en) | Method and system for operating a communication circuit configurable to support one or more data rates | |
US7627182B2 (en) | Method and apparatus for varied format encoding and decoding of pixel data | |
JP2004523188A5 (ja) | ||
CN113556212B (zh) | Pci-express中的预编码机制 | |
CN101366181B (zh) | 高速传输系统 | |
US20070164883A1 (en) | Method and device for transmitting data over a plurality of transmission lines | |
US20080198904A1 (en) | Multi-Channel Galvanic Isolator Utilizing a Single Transmission Channel | |
US8451869B1 (en) | 8/10 and 64/66 aggregation | |
WO2006071825A3 (en) | 16b/10s coding apparatus and method | |
CN100534040C (zh) | 一种以太网光口适配装置及以太网传输方法 | |
CN1905543B (zh) | 可编程调节串行数据信号占空比的电路和方法 | |
WO2006065817A3 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
WO2005096575A1 (en) | A circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (pam-3) channel | |
WO2007145487A3 (en) | Method of encoding/decoding using low density check matrix | |
ATE422787T1 (de) | Paketschnittstellensystem | |
TW200604816A (en) | Data communication | |
JP2008544697A5 (ja) | ||
CN108234056A (zh) | 采用同波长半双工方式的单纤双向时间传递方法与系统 | |
DK0609177T3 (da) | Fremgangsmåde til bidirektional informationsoverførsel og anordning til udøvelse af fremgangsmåden | |
CN105681819A (zh) | 信号的发送、接收方法及装置、系统 | |
WO2005074226A1 (en) | Method and system for communicating information witnin a physical link layer | |
US9178692B1 (en) | Serial link training method and apparatus with deterministic latency | |
WO2008024181A3 (en) | Method and apparatus for transferring digital data between circuits |