JP2005510895A - 歪みを低減するためのバイアス方法と回路 - Google Patents

Abstract

【課題】温度変動や製造プロセスドリフトに依存することなく、歪み成分を取り除くこと。
【解決手段】本発明は、トランジスタの２次または３次の非線形性の選択的キャンセルに関する技術を提供する。数学的に、非線形性は、いくつかの成分が負符号を持つ複数成分の合計によって表現されうる。この成分は、僅かに異なるバイアス電圧においては、トランジスタの直流電流に比例する。各バイアストランジスタは、この成分の１つを表している直流電流を生成する。フィードバック回路は、この直流電流信号を感知し、この直流電流信号を零にするバイアストランジスタのバイアス電圧を生成する。このバイアス電圧のうちの１つは、メイントランジスタに印加され、その結果、選択された非線形性がキャンセルされる。本発明によって提供されるこのような歪みキャンセル効果は、トランジスタの製造時や動作時における温度変化に対して余り影響を受けない。

Description

本発明は、一般に、トランジスタ回路に係り、更に詳しくは、歪みを低減するためのバイアス方法および回路に関する。

トランジスタ増幅器およびミキサは、オーディオから無線の周波数（ＲＦ）に至る範囲の周波数で動作するアナログ回路のブロックの生成に広く使用されている。一般に、これらの回路は、信号によって搬送される情報を維持するために、動作する信号の歪みを最小限にとどめることが要求されている。

動作中の回路における信号歪みは、トランジスタの非線形性によって生成される。単純な共通ソース型のＮＭＯＳ増幅器と、図１（ａ）および図１（ｂ）にそれぞれ示すような
その等価回路について考える。図１（ａ）において、Ｍ１はＮＭＯＳトランジスタ、Ｃは直流電流（ＤＣ）ブロックコンデンサ、Ｒ_Ｌはドレンバイアス抵抗である。図１（ｂ）に示す等価回路は、図１（ａ）の回路の理想的モデルである。図１（ｂ）において、Ｖ_ＧＳはゲートソース電圧であり、Ｉ_ＤはＭ１のドレン電流である。ドレン電流Ｉ_Ｄは、Ｖ_ＧＳの関数である。適切な動作のため、零ではないＤＣドレン電流がトランジスタＭ１を介して流れるように、トランジスタＭ１のゲートは、閾電圧以上にバイアスされねばならない。このゲートバイアス電圧は、一般的に図１（ａ）および図１（ｂ）においてバイアス回路として示される付加的な回路によって生成される。

広く使用されている従来技術であるバイアス回路を図２に示す。ここで、トランジスタＭ２は、ゲート長さは同一であるが、幅は狭いトランジスタＭ１の縮小版（複製品）である。また、図２には、リファレンス電流ソースＩ_ＲＥＦと、バイアス抵抗Ｒ_Ｂが示されている。バイアス抵抗は、増幅器の動作周波数において、増幅器入力からバイアス回路を隔離する。トランジスタＭ１のドレンは、高ゲインのために、飽和領域でバイアスされる。理想的には、トランジスタＭ１は、下記の式（１）に示すような特徴を有する線形電圧制御型電流ソースとして動作する。

ここで、Ｖ_ＴＨはトランジスタＭ１の閾電圧であり、ｇ_ｍはトランスコンダクタンスと呼ばれるバイアスに依存しない係数であり、その単位はボルトＶに対するアンペアＡである（Ａ／Ｖ）。

更に、Ｉ_ＤとＶ_ＧＳのＤＣ値を、下記の式（２）を用いて、交流電流（ＡＣ）から分離すると便利である。

ここで、Ｉ_Ｄ０はＤＣドレン電流、Ｖ_ＧＳ０はバイアス回路によって生成されたＭ１のＤＣゲートソース電圧である。式（２）において、Ｖ_ＧＳは、入力信号電圧（ｖ_ＩＮ）に等しいＡＣゲートソース電圧であり、ｉ_ＤはＡＣドレン電流である。式（１）は、導入されたＡＣ値について、下記に示す式（３）の通り書き換えられる。

なお、全ての項は、既に定義した通りである。

ＡＣ入力信号ｖ_ＩＮがこの回路に印加された場合、トランジスタＭ１は、ドレンバイアス抵抗Ｒ_Ｌを通った電圧降下−ｇ_ｍｖ_ＩＮＲ_Ｌをもたらす出力ＡＣ電流ｇ_ｍｖ_ＩＮを生成する。ドレンバイアス抵抗Ｒ_Ｌにおける電圧は、増幅器の出力信号であり、−ｇ_ｍＲ_Ｌはそのゲインである。

図１（ａ）および図１（ｂ）に示すような理想的な増幅器では、出力信号は、入力信号がスケールされたものである（すなわち、システムのみせかけの応答はない）。出力信号のスペクトルは、入力信号と同様に、同じ周波数成分を有する。

残念ながら、現実のトランジスタにおけるトランスコンダクタンスは一定ではなく、入力バイアス電圧の関数となっている。この関数は、しばしば、洗練された方程式、あるいは方程式のシステムによって記述される。回路の分析を簡単にするために、この関数は、式（４ａ）に示すように、Ｖ_ＧＳ０近傍におけるテイラー展開によって置き換えられる。ここで、ｇ_１、ｇ_２およびｇ_３は、それぞれ式（４ｂ）に示すような展開係数である。

このｇ_ｍ展開を、上述した式（３）に適用することによって、式（５）に示すように、現実のＮＭＯＳ抵抗の出力電流に対する関係を得る。

この展開は、ベキ級数と呼ばれる。この級数における第１項は、線形項であり、トランジスタ（例えばトランジスタＭ１）の望ましい関数を表している。第２項は２次非線形性、第３項は３次非線形性、というように呼ばれる。この非線形性は、望ましいものではない。というのも、望ましい信号と干渉し、誤った応答をもたらすからである。

望ましい基礎的な応答に関連して、回路誤応答を低減するための良く知られた技術はたくさんある。これら技術は、しばしば、線形化技術として参照される。最も簡単で、広く使われている技術は、ＦＥＴ出力電流の２次展開係数ｇ_２および３次展開係数ｇ_３は、閾電圧よりも十分高いゲート対ソース電圧における線形トランスコンダクタンスｇ_１に対応して減少する事実に基づいている。従って、十分に大きなＶ_ＧＳ０を選択すれば、回路の基礎的な応答に対応した十分小さな誤応答になる。残念ながら、この技術は、回路のＤＣ電流の消費を増大させるために、ある応用（たとえばバッテリー動作するデバイス）には適用することができない。

別の技術は、多くの電界効果トランジスタにとって、２次展開係数または３次展開係数のうちの何れか一方が零になるような特定の入力バイアス電圧が存在するという事実に基づいている。これらのバイアス電圧は、一般に、閾電圧に近いので、大きなＤＣドレン電流にはならない。仮に、トランジスタがそのような電圧でバイアスされた場合には、理論的に、零の２次歪み、または３次歪みを生成する。シミュレーションあるいは測定されたトランジスタの伝達特性から、ｇ_２またはｇ_３が零であるバイアス電圧を計算することは可能である。計算されたバイアス電圧は、モデルが抽出された典型的なトランジスタか、測定されたトランジスタサンプルかの何れか一方についてのみ最適である。これはまた、シミュレーションまたは測定された伝達特性における特定温度においてのみ最適である。例えば、抵抗デバイダを用いることによって、ｇ_２またはｇ_３が零になるように計算されたゲート対ソース電圧を生成するようなバイアス回路を設計することは可能である。しかしながら、動作温度が変化すると、抵抗製造プロセスのパラメータがドリフトするので、これによる歪みを満足行くように除去することができない。
U.S. Provisional Application Ser. No. 60/284,791, filed Apr. 18, 2001

したがって、温度変動や製造プロセスドリフトに依存することなく、歪み成分を取り除くバイアス回路の必要性が大きいと認識されよう。本発明は、以下に示す詳細説明および補足図面から明らかなように、上記利点および他の利点を提供するものである。

本発明は、トランジスタをバイアスする方法と回路に具体的に示される。バイアスされるトランジスタは、線形すなわち、直線を描く１次項と、非線形すなわち、２次非線形および３次非線形のような、直線からの伝達特性の偏差を示す高次項とによって特徴付けられうる伝達特性を有している。この創造的な方法は、選択されたトランジスタの非線形性に比例した直流電流（以下、「ＤＣ」と称する。）信号を生成し、このＤＣ信号を使って、選択された非線形性が零となるトランジスタのバイアス電圧を生成する。

ある実施例では、この選択された非線形性は２次非線形性であり、ＤＣ信号は、第１、第２、および第３の部分からなる。この第１、第２、および第３の部分が合成されることによってＤＣ信号を形成する。別の実施例では、選択された非線形性は、３次非線形性であって、ＤＣ信号は、第１、第２、第３、および第４の部分からなる。第１、第２、第３、および第４の部分が合成されることによってＤＣ信号を形成する。

この方法は、ＤＣ信号を生成するバイアス回路素子にミラーを備えることを含みうる。また、ＤＣ信号を感知し、ＤＣ信号および選択された非線形性が零であるバイアス電圧を生成するために、フィードバック回路が提供されることもありうる。このＤＣ信号は、電流または電圧であって、単一端値または差分値でありうる。

このトランジスタの応答は、線形項と、非線形項すなわち非線形性とを持つベキ級数によって特徴付けられる。この非線形性は、それぞれ複数の成分から成っている。このバイアス回路は、選択された非線形性の各々の成分に対応したＤＣ信号部分を生成するために設計された各バイアストランジスタを備えている。各ＤＣ信号部分は合成され、選択された非線形性に比例したＤＣ信号を形成する。ＤＣ信号を感知し、ＤＣ信号と、選択された非線形性とが零であるバイアストランジスタのバイアス電圧を生成するために、フィードバック回路が提供されうる。例えば、２次非線形性は、第１、第２、および第３の成分によって特徴付けられうる。このバイアス回路は、第１、第２、および第３の成分に対応するＤＣ信号部分を生成する第１、第２、および第３のバイアストランジスタを備えうる。各ＤＣ信号部分は合成され、２次非線形性に比例したＤＣ信号が生成される。フィードバック回路は、このＤＣ信号を感知し、ＤＣ信号が零であるバイアストランジスタのバイアス電圧を生成する。これら電圧のうちの１つは、２次非線形性を効果的にキャンセルするメイントランジスタに印加される。

本発明によれば、温度変動や製造プロセスドリフトに依存することなく、歪み成分を取り除くことができる。

本出願は、特許文献１の優先権を主張する。特許文献１の全体は、ここでは参考文献として組み込まれている。

本発明は、トランジスタにおける２次または３次の非線形性、および対応する信号歪みを選択的に低減する方法およびバイアス回路を開示する。ここに記載された技術は、ある回路から別の回路へのプロセス変化や、温度変動に関わらず、満足行くように動作する。

本発明の原理は、多くの電界効果トランジスタにとって、出力電流の２次展開係数および３次展開係数（すなわちｇ_２およびｇ_３）が、入力バイアス電圧に依存するという事実に基づいている。すなわち、式（５）におけるＡＣ出力電流ｉ_Ｄは、２次展開係数ｇ_２および３次展開係数ｇ_３によって特徴付けられる２次非線形性および３次非線形性をもつベキ級数である。また、展開係数ｇ_２，ｇ_３の値は、入力バイアス電圧に依存する。この依存は、特定の入力バイアス電圧において、ｇ_２またはｇ_３の何れかが零となるようにされる。仮に、増幅器入力が、この電圧でバイアスされる場合には、２次非線形性または３次非線形性はキャンセルされ、この信号は、２次または３次の歪みを表さない。

一例として、図１（ａ）におけるトランジスタと、図１（ｂ）に記載された等価回路とについて検討してみる。既に述べたように、ドレン電流Ｉ_Ｄは、ゲート対ソース電圧Ｖ_ＧＳの関数である。ショートチャンネルＮＭＯＳトランジスタの伝達特性は、図３（ａ）に示す通りである。ここで、ドレン電流Ｉ_Ｄは、ゲート対ソース電圧Ｖ_ＧＳの関数としてプロットされている。図３（ｂ）から図３（ｄ）は、式（４ａ）から導出される展開係数ｇ_１〜ｇ_３のグラフである。図３（ｂ）は、トランジスタＭ１の線形的なトランスコンダクタンスを示している。図３（ｃ）は、２次非線形性の係数を示している。展開係数ｇ_２と、それに対応する２次歪みは、Ｖ_ＧＳが１．６３Ｖの場合、零であることに留意されたい。図３（ｄ）は、トランジスタＭ１の３次非線形性の係数を示している。展開係数ｇ_３と、それに対応する３次歪みは、Ｖ_ＧＳが０．７４Ｖの場合、零であることに留意されたい。

従来技術で知られている技術を使うことによって、既存の抵抗デバイダを用い、固定されたＤＣ電圧でトランジスタＭ１にバイアスをかけることが可能である。例えば、図３（ｄ）は、約０．７４Ｖのバイアス電圧は、展開係数ｇ_３の値が零になることを示している。しかしながら、図３（ａ）から図３（ｄ）の特性曲線は、特定温度において単一のＮＭＯＳトランジスタを示すことに着目すべきである。トランジスタの製造プロセスにおける温度変動とドリフトは、これらの特性を、Ｖ_ＧＳ軸に対してシフトさせる。図３（ｄ）において、零を通る点近傍のｇ_３の急な傾きは、仮にバイアス電圧が０．７４Ｖに固定されているならば、この点における僅かなシフトであっても、３次歪みを大幅に増加させることを示している。従って、当該技術分野で知られている固定ＤＣバイアス電圧回路は、２次または３次歪みを安定した低減または除去を達成するには不十分である。温度が変動し、プロセス条件がドリフトするような環境において、選択された非線形性をキャンセルするような最適なバイアス電圧を自動的に生成し、維持するようなバイアス回路を設計することは魅力的である。本発明は、これに対処する。

２次または３次の歪みが零になるような最適なバイアス電圧を生成し、自動的に維持するために、バイアス回路は、図２に示すバイアストランジスタＭ２のような増幅トランジスタの複製品と、この複製品のトランジスタのｇ_２またはｇ_３に比例したＤＣ電圧や電流のような測定可能な電気量を生成する手段とを備えるべきである。このバイアス回路は更に、この電気量を感知し、増幅トランジスタとその複製品のｇ_２＝０またはｇ_３＝０の場合におけるバイアス電圧を自動的に調整するＤＣフィードバックを備えるべきである。

ｇ_２またはｇ_３に比例したＤＣ電圧またはＤＣ電流を生成する方法は、微分というよりむしろ電圧／電流の小さな偏差に着目して式（４ｂ）を書き直すことによって得られる。

式（６ａ）から式（６ｃ）における括弧内の項は、オペレーティングパラメータであることに留意されたい。例えば、式（６ｂ）における項

は、電圧（Ｖ_ＧＳ＋ΔＶ_ＧＳ）における電流Ｉ_Ｄを示すことを意図している。同様に、式（６ｃ）における項

は、電圧（Ｖ_ＧＳ＋３ΔＶ_ＧＳ／２）における電流Ｉ_Ｄを示している。ΔＶ_ＧＳは、Ｖ_ＧＳからの小さな変位である。式（６ｂ）および式（６ｃ）における中括弧内の項は、２次歪みおよび３次歪みをそれぞれキャンセルするために、ｇ_２＝０またはｇ_３＝０の場合に零に設定される測定可能な量である。図４は、式（６ｂ）の中括弧内の項を生成し、この項を零に設定するようにＶ_ＧＳを自動的に調整するバイアス回路の一例を示している。

トランジスタＭ２ａ，Ｍ２Ｂ，Ｍ２ｃは、図１に示すトランジスタＭ１の複製品であり、Ｍ１と同一のゲート長さを有しているが、その幅は縮小されている。これら３つの複製品のゲートは、抵抗チェーン２Ｒ，２Ｒを介し、電流シンクＩ_０でバイアスされる。抵抗ユニット値Ｒと電流値Ｉ_０は、電圧降下Ｉ_０Ｒが、式（６ａ）から式（６ｃ）におけるΔＶ_ＧＳ／２に等しくなるように選択される。図４における各抵抗の値は、電圧降下がΔＶ_ＧＳにおいて容易に測定できるように２Ｒに選択される。

図４に示す回路は、ΔＶ_ＧＳの値が、Ｖ_ＧＳの値よりもはるかに小さく、（Ｖ_ＧＳ＋ΔＶ_ＧＳ）と（Ｖ_ＧＳ−ΔＶ_ＧＳ）がＶ_ＧＳに近いことを確認した場合には、満足するように動作する。例えば、仮にＩ_０が０．０５ｍＡの値を持つように選択され、２Ｒが４００Ωに選択された場合には、ΔＶ_ＧＳは２０ｍＶとなる。ΔＶ_ＧＳの実際の値は、ここで記載された原理を使った回路設計者の知識の範囲内で選択される。従って、本発明は、特定の電流値Ｉ_０、抵抗ユニット値Ｒ、あるいは選択されたΔＶ_ＧＳ値に限定されない。

３つのバイアストランジスタＭ２ａ，Ｍ２ｂ，Ｍ２ｃは全て同じＷ／Ｌ比を有している。トランジスタＭ２ａ，Ｍ２ｃは単一のトランジスタデバイスである。一方、トランジスタＭ２ｂは、２つのパラレルデバイスからなり、それら各々は、トランジスタＭ２ａおよびトランジスタＭ２ｃと同一サイズである。これは、図４の回路において、トランジスタＭ２ｂに関連してｍ＝２が指定されたことによって示される。なお、ｍは多重度ファクターである。

トランジスタＭ２ａは、式（６ｂ）の中括弧に示されている第１のサマンドで示された電流を生成する。すなわち、トランジスタＭ２ａは、

に等しい値を持つ電流を生成する。それに対し、トランジスタＭ２ｃは、式（６ｂ）の中括弧に示されている第２のサマンドで示された電流を生成する。すなわち、トランジスタＭ２ｃは、

に等しい値を持つ電流を生成する。更に、トランジスタＭ２ｂは、式（６ｂ）の中括弧に示されている第３のサマンドで示された電流を生成する。

トランジスタＭ２ａ，Ｍ２ｃの電流は、ドレンを一体的に接続することによって加えられる。トランジスタＭ２ａ，Ｍ２ｃの共通ドレンと、トランジスタＭ２ｂのドレンは、一対のトランジスタＭ３ａ，Ｍ３ｂを備えた電流ミラーを介してバイアスされる。ここでトランジスタＭ３ａ，Ｍ３ｂは同一サイズのＰＭＯＳトランジスタである。トランジスタＭ３ａとトランジスタＭ３ｂの各ドレンの間の差分ＤＣ電圧は、式（６ｂ）の中括弧内の数学項、すなわち、２次展開係数ｇ_２に比例したＤＣ信号である。仮に差分電圧が零である場合には、トランジスタＭ２ａとトランジスタＭ２ｃとの合成電流は、トランジスタＭ２ｂの電流に等しく、式（６ｂ）の中括弧内の項は零である。ドレン電圧がトランジスタＭ３ａのものと同一である場合、トランジスタＭ３ｂは、トランジスタＭ３ａと同一の電流を生成する電流ミラーである。

この電流のバランスは、図４のオペレーショナル増幅器ＯＡ１によって保証される。オペレーショナル増幅器ＯＡ１は、トランジスタＭ３ａとトランジスタＭ３ｂとの各ドレン間の差分ＤＣ電圧を感知し、抵抗チェーン２Ｒ，２Ｒ用の入力電圧を生成し、もって、フィードバックループを生成する。オペレーショナル増幅器ＯＡ１の機能は、図４に示すような回路の一例に基づいて、回路設計者によって容易に理解される。手短にいえば、オペレーショナル増幅器ＯＡ１は、この差分入力電圧を高いゲインで増幅し、ドレン電圧が等しくなるまで各トランジスタの動作ポイントが調整されるように、この増幅した電圧を、極性とともに、トランジスタＭ２ａ，Ｍ２ｂ，Ｍ２ｃのゲートに供給する。

トランジスタＭ３ａのゲートおよびドレンは、互いに結合されている。オペレーショナル増幅器ＯＡ１の正の入力は、トランジスタＭ３ｂ，Ｍ２ｂの各ドレンの合流点に結合されている。仮に、一例として、トランジスタＭ３ｂのドレン電圧が増加した場合には、オペレーショナル増幅器ＯＡ１の出力は、増加した信号を直接的に、トランジスタＭ２ａのゲートと、抵抗ネットワーク２Ｒ，２Ｒを経由してトランジスタＭ２ｂ，Ｍ２ｃのゲートとに与える。トランジスタＭ２ｂにおけるこの増加したゲート電圧は、ドレン電圧を低下させ、もって、トランジスタＭ３ｂのドレン電圧を、そのゲート電圧と平衡にする。このゲート電圧はまた、トランジスタＭ３ａのゲートおよびドレンの電圧である。従って、トランジスタＭ３ａ，Ｍ３ｂのドレン電流は、等しく維持される。

したがって、図４における電圧Ｖ_ＧＳは、２次非線形性の寄与を除去する（すなわちｇ_２＝０）望ましいバイアス電圧である。このバイアス電圧は、トランジスタＲ_Ｂを介してトランジスタＭ１（図１（ａ）参照）のゲートに与えられる。これによって、動作周波数において、トランジスタＭ１からのバイアス回路を孤立させる。典型的な実施例において、この孤立トランジスタＲ_Ｂは、約１０ｋΩの値を持ちうる。図４におけるフィードバックループは、プロセス及び温度の変動があった場合であっても、２次非線形性を零にするようなレベルで図１（ａ）におけるゲートＭ１に供給されるＶＧＳを自動的に維持する。

図４の回路は、選択的に、２次非線形性の成分に比例する電流を生成する。これは、２次非線形性を効果的にキャンセルするバイアス電圧の生成に使用される。同様なアプローチは、３次非線形性をキャンセルするためにも使用されうる。図５は、式（６ｃ）の中括弧内の数学項を効果的にキャンセルし、もって、展開係数ｇ_３の値を零に設定する回路の典型的な実施例を示している。

図５の回路は、図４の回路と同様に動作するが、以下に補足する。式（６ｃ）は、中括弧内に４つのサマンドがあることを示している。図５における各トランジスタＭ２ａ，Ｍ２ｂ，Ｍ２ｃ，Ｍ２ｄは、式（６ｃ）の中括弧内の各サマンドによって示されているＤＣ電流を生成する。トランジスタＭ２ａ，Ｍ２ｂ，Ｍ２ｃ，Ｍ２ｄは、図１におけるトランジスタＭ１の複製品であり、トランジスタＭ１と同一のゲート長さを有しているが、幅は縮小されている。これら４つの複製品のゲートは、抵抗チェーン２Ｒ，Ｒ，Ｒ，２Ｒを介して、電流シンクＩ_０でバイアスされている。

抵抗Ｒを介して電流Ｉ_０が通ることによって生成される電圧降下は、式（６ａ）から式（６ｃ）におけるΔＶ_ＧＳ／２に等しい。この電圧降下は、（Ｖ_ＧＳ＋３ΔＶ_ＧＳ／２）と、（Ｖ_ＧＳ−３ΔＶ_ＧＳ／２）とがＶ_ＧＳに近くなるように、相対的に小さく選択される。既に述べたように、唯一の要求は、ΔＶ_ＧＳがＶ_ＧＳよりも十分小さいことである。同様に、抵抗Ｒ，２Ｒの値は、便利な抵抗値を持つようにエンジニアリング的に選択されうる。電流シンクＩ_０の値もまた、ここで記載した内容に基づいて、設計事項として選択される。例えば、仮に、本発明の回路がバッテリーで動作する回路に使用されることを意図している場合には、選択されたΔＶ_ＧＳによって、電流シンクＩ_０における電流ドローと、抵抗Ｒ，２Ｒ内の電力消費とを最小化することが望ましい。それに対し、外部電源を有する回路はそのような制約はない。従って、本発明は、抵抗Ｒ，２Ｒに対して選択された特別な値、または電流シンクＩ_０を介した電流の値に限定されるものではない。４つのトランジスタは全て同一のＷ／Ｌ比を持っている。しかしながら、トランジスタＭ２ａおよびトランジスタＭ２ｄは単一のトランジスタデバイスである。一方、トランジスタＭ２ｂおよびトランジスタＭ２ｃはそれぞれトランジスタＭ２ａおよびトランジスタＭ２ｄと同一サイズの３つのパラレルデバイスで構成されている。これは、図５の回路において、トランジスタＭ２ｂ，Ｍ２ｃについてｍ＝３が指定されたことによって示される。

トランジスタＭ２ａは、式（６ｃ）の中括弧内に示された第１のサマンドによって表される電流を生成する。すなわち、トランジスタＭ２ａは、

に等しい電流を生成する。トランジスタＭ２ｂは、式（６ｃ）の中括弧内に示された第３の電流を生成する。すなわち、トランジスタＭ２ｂは、

に等しい電流を生成する。トランジスタＭ２ｃは、式（６ｃ）の中括弧内に示された第２の電流を生成する。すなわち、トランジスタＭ２ｃは、

に等しい電流を生成する。更に、トランジスタＭ２ｄは、式（６ｃ）の中括弧内に示された第４の電流を生成する。すなわち、トランジスタＭ２ｄは、

に等しい電流を生成する。

トランジスタＭ２ａ，Ｍ２ｃの電流は、各々のドレンを接続することによって印加される。トランジスタＭ２ｂ，Ｍ２ｄの電流も、同様にして印加される。

トランジスタＭ２ａ，Ｍ２ｃとトランジスタＭ２ｂ，Ｍ２ｄとの共通ドレンは、トランジスタＭ３ａ，Ｍ３ｂを備えた電流ミラーを介してバイアスされる。ここでトランジスタＭ３ａ，Ｍ３ｂは同一サイズのＰＭＯＳトランジスタである。トランジスタＭ３ａとトランジスタＭ３ｂの各ドレンの間の差分ＤＣ電圧は、式（６ｃ）の中括弧内の数学項、すなわち、３次展開係数ｇ_３に比例したＤＣ信号である。仮に差分電圧が零である場合には、トランジスタＭ２ａ，Ｍ２ｃを介して印加された電流と、トランジスタＭ２ｂ，Ｍ２ｄを介して印加された電流とは等しく、式（６ｃ）の中括弧内の項は零である。

この電流のバランスは、図５のオペレーショナル増幅器ＯＡ１によって保証される。このオペレーショナル増幅器ＯＡ１は、図４のオペレーショナル増幅器ＯＡ１と類似した方法で動作する。特に、図５のオペレーショナル増幅器ＯＡ１は、トランジスタＭ３ａとトランジスタＭ３ｂとの各ドレン間の差分ＤＣ電圧を感知し、フィードバックループを形成している抵抗チェーン２Ｒ，Ｒ，Ｒ，２Ｒ用の入力電圧を生成する。このフィードバックループは、プロセスおよび温度の変動があった場合であっても、３次非線形性を零にするようなレベルで、図１（ａ）におけるゲートＭ１に供給されるＶＧＳを自動的に維持する。

従って、本発明は、２次非線形性あるいは３次非線形性のうちの何れかの実質的な減少を達成するとともに、トランジスタの製造に使用されるプロセスの変動や温度変化に対して低い感度を持つ簡単なアプローチを可能にする。図４および図５における典型的なバイアス回路は、付加的な回路素子を加えるにも関わらず、本発明のバイアス回路を動作するために必要なＤＣ電流増加は、無視して良い。これは、バッテリーで動作するアプリケーションに特に有利である。更に、本発明のバイアス回路は、トランジスタＭ１（図１（ａ）参照）の雑音指数のような他の回路特性を低下させない。更に、本発明のＤＣバイアス回路は、現実的にいかなる周波数でも動作するトランジスタ（例えば、図１（ａ）におけるトランジスタＭ１）に使用されうる。

記載されたバイアス回路は、本発明において可能な実施例である。ＤＣ電圧を零にしたり、２次展開係数または３次展開係数に比例する電流に基づいて最適なバイアス電圧を生成することができる他のバイアス回路トポロジーもある。本発明は、あらゆる周波数で動作するＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＨＥＭＴ、ＢＪＴ、およびＨＢＴのゲインステージに使用することが可能である。たとえ、本発明の種々の実施例および利点が、前述の記載に規定され、上記開示が実例のみであり、その詳細において変更がなされようとも、本発明の一般的な原理の範囲内にあると理解されるべきである。すなわち、本発明は、請求項によってのみ限定されるものである。

従来技術による共通ソーストランジスタ増幅器の回路図と、これに等価な回路の回路図。 図１（ａ）の共通ソーストランジスタ増幅器のバイアスに用いられる従来技術のバイアス回路。 入力バイアス電圧の関数である典型的なトランジスタの伝達特性（ａ）と、ベキ級数展開係数（ｂ）、（ｃ）、（ｄ）とを示す図。 ２次非線形性が零であるような入力バイアス電圧を生成するために設計された本発明のバイアス回路の一例を示す図。 ３次非線形性が零であるような入力バイアス電圧を生成するために設計された本発明のバイアス回路の一例を示す図。

符号の説明

Ｍ１，Ｍ２，Ｍ３…トランジスタ
Ｒ…抵抗

Claims (30)

1. バイアス回路が備えられたトランジスタにバイアスをかける方法であって、
   選択された非線形性に比例した直流電流信号を生成し、
   この直流電流信号を使って、前記選択された非線形性が零になるような前記トランジスタのバイアス電圧を生成する方法。
2. 請求項１に記載の方法において、
   前記選択された非線形性は２次非線形性であって、
   前記直流電流信号は、第１、第２、および第３の部分からなる方法。
3. 請求項２に記載の方法において、
   前記第１、第２、および第３の部分が合成されると、前記直流電流信号となる方法。
4. 請求項１に記載の方法において、
   前記選択された非線形性は３次非線形性であって、
   前記直流電流信号は、第１、第２、第３、および第４の部分からなる方法。
5. 請求項４に記載の方法において、
   前記第１、第２、第３、および第４の部分が合成されると、前記直流電流信号となる方法。
6. 請求項１に記載の方法において、
   前記直流電流信号を生成するバイアス回路素子に更に電流ミラーを備えるようにした方法。
7. 請求項１に記載の方法において、
   前記直流電流信号を感知し、前記直流電流信号と前記選択された非線形性が零になるような前記バイアス電圧を生成するフィードバック回路を更に備えるようにした方法。
8. 請求項１に記載の方法において、
   前記直流電流信号は、単一端電流または差分電流である方法。
9. 請求項１に記載の方法において、
   前記直流電流信号は、単一端電圧または差分電圧である方法。
10. トランジスタバイアス回路であって、
    選択された非線形性に比例した直流電流信号の一部分である直流電流をそれぞれ生成する複数のバイアストランジスタと、
    前記各直流電流を合成して、前記直流電流信号を生成する合成回路と、
    前記直流電流信号を感知し、前記選択された非線形性をキャンセルするバイアストランジスタの入力バイアス電圧を生成するフィードバック回路と
    を備えたトランジスタバイアス回路。
11. 請求項１０に記載のトランジスタバイアス回路において、
    前記選択された非線形性は、第１、第２、および第３の成分によって特徴付けられる２次非線形性であり、
    前記複数のバイアストランジスタは、前記第１、第２、および第３の成分にそれぞれ比例した直流電流信号の各部分を生成する第１、第２、および第３のバイアストランジスタを備えたトランジスタバイアス回路。
12. 請求項１１に記載のトランジスタバイアス回路において、
    前記合成回路は、前記第１、第２、および第３の直流電流信号の各部分を合成し、前記直流電流信号を生成するようにしたトランジスタバイアス回路。
13. 請求項１２に記載のトランジスタバイアス回路において、
    前記フィードバック回路を、
    前記直流電流信号を感知し、前記２次非線形性をキャンセルするバイアストランジスタの入力バイアス電圧を生成するように構成したトランジスタバイアス回路。
14. 請求項１０に記載のトランジスタバイアス回路において、
    前記選択された非線形性は、第１、第２、第３、および第３の成分によって特徴付けられる３次非線形性であり、
    前記複数のバイアストランジスタは、前記第１、第２、第３、および第４の成分にそれぞれ比例した直流電流信号の各部分を生成する第１、第２、第３、および第４のバイアストランジスタを備えたトランジスタバイアス回路。
15. 請求項１４に記載のトランジスタバイアス回路において、
    前記合成回路は、前記第１、第２、第３、および第４の直流電流信号の各部分を合成し、前記直流電流信号を生成するようにしたトランジスタバイアス回路。
16. 請求項１５に記載のトランジスタバイアス回路において、
    前記フィードバック回路を、
    前記直流電流信号を感知し、前記３次非線形性をキャンセルするバイアストランジスタの入力バイアス電圧を生成するように構成したトランジスタバイアス回路。
17. 請求項１０に記載のトランジスタバイアス回路において、
    前記合成回路は、前記複数のバイアストランジスタに結合され、前記複数のバイアストランジスタにバイアスをかける電流ミラーを含んでいるトランジスタバイアス回路。
18. 請求項１０に記載のトランジスタバイアス回路において、
    前記フィードバック回路は、前記直流電流信号を感知し、増幅するオペレーショナル増幅器を含んでいるトランジスタバイアス回路。
19. 請求項１０に記載のトランジスタバイアス回路において、
    前記フィードバック回路は、前記複数のバイアストランジスタの個々のバイアス電圧を生成し、前記直流電流信号の一部分の生成を確実にする抵抗チェーンを含んでいるトランジスタバイアス回路。
20. 請求項１０に記載のトランジスタバイアス回路において、
    前記直流電流信号は、単一端電流または差分電流であるトランジスタバイアス回路。
21. 請求項１０に記載のトランジスタバイアス回路において、
    前記直流電流信号は、単一端電圧または差分電圧であるトランジスタバイアス回路。
22. トランジスタの信号歪みを最小化するトランジスタバイアス回路であって、
    選択された非線形性に比例した直流電流信号を生成する手段と、
    前記直流電流信号を用いて、前記選択された非線形性が零になるような前記トランジスタのバイアス電圧を生成する手段と
    を備えたトランジスタバイアス回路。
23. 請求項２２に記載のトランジスタバイアス回路において、
    前記選択された非線形性は、２次非線形性であり、
    前記直流電流信号を生成する手段は、第１、第２、および第３の部分を生成するようにしたトランジスタバイアス回路。
24. 請求項２３に記載のトランジスタバイアス回路において、
    前記第１、第２、および第３の部分が合成されると前記直流電流信号になるトランジスタバイアス回路。
25. 請求項２２に記載のトランジスタバイアス回路において、
    前記選択された非線形性は、３次非線形性であり、
    前記直流電流信号を生成する手段は、第１、第２、第３、および第４の部分を生成するようにしたトランジスタバイアス回路。
26. 請求項２５に記載のトランジスタバイアス回路において、
    前記第１、第２、第３、および第４の部分が合成されると前記直流電流信号になるトランジスタバイアス回路。
27. 請求項２２に記載のトランジスタバイアス回路において、
    前記直流電流信号を生成する手段にバイアスをかける電流ミラーを備えた手段を更に備えたトランジスタバイアス回路。
28. 請求項２２に記載のトランジスタバイアス回路において、
    前記直流電流信号を感知し、前記直流電流信号と前記選択された非線形性が零になるような前記バイアス電圧を生成するフィードバック手段を更に備えたトランジスタバイアス回路。
29. 請求項２２に記載のトランジスタバイアス回路において、
    前記直流電流信号は、単一端電流または差分電流であるトランジスタバイアス回路。
30. 請求項２２に記載のトランジスタバイアス回路において、
    前記直流電流信号は、単一端電圧または差分電圧であるトランジスタバイアス回路。

Images