JP2005510066A - マルチチップモジュール - Google Patents
マルチチップモジュール Download PDFInfo
- Publication number
- JP2005510066A JP2005510066A JP2003544839A JP2003544839A JP2005510066A JP 2005510066 A JP2005510066 A JP 2005510066A JP 2003544839 A JP2003544839 A JP 2003544839A JP 2003544839 A JP2003544839 A JP 2003544839A JP 2005510066 A JP2005510066 A JP 2005510066A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- series arrangement
- array
- port
- signal port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/04—Fixed joints
- H01P1/047—Strip line joints
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Waveguide Connection Structure (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
マルチチップモジュールの一方のIC(10)上の信号ポート(12)と、同一モジュールの他方の隣接するIC(11)上の信号ポート(13)とを相互接続するためのボンドワイヤ・トランジション配列は、一方のポート(12)上の信号が、同一IC(10)の該ポートと接地端(33)との間の直列伝送線路セグメント配列(30)に沿ったタップポイントにサブ信号として現れ、サブ信号が、他方のIC(11)上の他のポート(13)と接地端(34)との間に接続された第2の直列伝送線路セグメント配列(31)に沿って再結合される、分散型信号トランジション・プロセスを用いる。空間的に対応するタップポイントは、ボンドワイヤ(35)によって相互接続される。
Description
本発明は、ボンドワイヤにより相互接続される2つ又はそれ以上のマイクロ波回路を有するマルチチップモジュールに関し、詳細には、マイクロ波回路がモノリシックマイクロ波集積回路(MMIC)又はマイクロストリップライン集積回路(MIC)であるマルチチップモジュールに関する。
小形システムに対する継続的な要求から、マイクロ波システム及びサブシステムには高度に集積された回路(IC)が使用されている。これらのICは、マイクロストリップライン集積回路(MIC)又はモノリシックマイクロ波集積回路(MMIC)の形態をとる。MMICは、現在及び将来のマイクロ波システム設計における主要な構成部品であるが、実際には、マイクロ波システムは、これら2つの構成部品が混在したものに加えて、同様には集積できないインダクタ、抵抗器、及びキャパシタ等の多数の集中素子を備える。これらは全てマルチチップモジュール(MCM)上に一緒にアッセンブルされ、種々の構成部品はボンドワイヤ又はリードワイヤによって相互接続される。
ボンドワイヤは、相互接続される種々の回路の作動波長に比較して可能な限り短くされるので、低周波においてMMIC又はMICの電気的特性に影響を及ぼすことはない。しかしながら、高周波においては、電気的特性に相当影響を及ぼすことが観察されており、これらの電気的特性としては、ICの散乱パラメータ及びノイズを挙げることができる。従って、ボンドワイヤによる相互接続は、マルチチップモジュールの設計及び集積化に大きく影響し、IC設計者はこのことを考慮する必要がある。
ボンドワイヤは、最も一般的には集中インダクタンスと見なされるが、この単純モデルは、以下の要因によって高周波において複雑となる。
(a)寄生キャパシタンスは、単純にインダクタンスにではなく、ボンドワイヤに関連する。
(b)2本以上のボンドワイヤを並列に使用する場合、状況を複雑にする近接効果が存在する。
(c)2つ又はそれ以上の誘電体の存在が、相互接続の分散特性の計算を一層難しくする。
(d)ボンドワイヤの抵抗を考慮する必要があり、高周波における表皮効果は特に重要であり、高周波抵抗は、そのDC値の何倍にもなる場合がある。
(a)寄生キャパシタンスは、単純にインダクタンスにではなく、ボンドワイヤに関連する。
(b)2本以上のボンドワイヤを並列に使用する場合、状況を複雑にする近接効果が存在する。
(c)2つ又はそれ以上の誘電体の存在が、相互接続の分散特性の計算を一層難しくする。
(d)ボンドワイヤの抵抗を考慮する必要があり、高周波における表皮効果は特に重要であり、高周波抵抗は、そのDC値の何倍にもなる場合がある。
各ICの間のボンドワイヤ・トランジションは、主としてインダクタンスと特定の寄生キャパシタンスとで構成されるので、本質的に低域通過特性を有する。ボンドワイヤを高周波において使用可能にするために、ボンドワイヤ相互接続を補償する必要がある。これを実現するために以下の公知の方法が使用される。
(1)ボンドワイヤは、可能な限り短くされる。図1は、各々が信号ポート12、13を有する2つのICチップ10、11を示し、これらの信号ポート12、13には、チップの端部近傍においてそれぞれボンドパッド16、17で終端する伝送線路セグメント14、15がそれぞれ接続される。短いボンドワイヤ18は、2つのボンドパッドを接続する。しかしながら、この方法には物理的な限界があり、例えば、製造公差に起因してカスケード組立体で実現するのは困難である。
(2)インダクタンスを低減するために、2本又はそれ以上のボンドワイヤを並列に接続すると(図2参照)、大型ボンドパッドが必要になるので寄生キャパシタンスが大きくなり、やはり帯域幅が制限される。
(3)図3に示すように、2つ又はそれ以上の集中キャパシタンス19、20は、ボンドワイヤに直列に取り付けられる。これによって帯域通過特性が生じ、結果的に、このようなトランジションは、限られた帯域幅でしか使用できない。別の欠点は、MMIC技術において一般に使用されるMIMタイプのキャパシタが、このようなキャパシタに使用される誘電体の薄さが原因で、それらのトッププレートに結合できない点にある。しかしながら、このトランジション配列は、Di−caps(登録商標)のような集中キャパシタを使用する場合には、MICとMICとの相互接続において使用することができる。
(4)2本以上のボンドワイヤを使用する場合、各々のチップ上で「T字形フレア」と呼ばれる大型のボンドパッドが使用される(2つのフレア21、22を示す図2を参照のこと)。図示のキャパシタは、フレアの開回路スタブ部分の開放端キャパシタンスである。これらのキャパシタンスは、実際には寄生ボンドパッドキャパシタンスである。この構成は非常に一般的であるが、その低域通過特性によって帯域幅が制限される。
(2)インダクタンスを低減するために、2本又はそれ以上のボンドワイヤを並列に接続すると(図2参照)、大型ボンドパッドが必要になるので寄生キャパシタンスが大きくなり、やはり帯域幅が制限される。
(3)図3に示すように、2つ又はそれ以上の集中キャパシタンス19、20は、ボンドワイヤに直列に取り付けられる。これによって帯域通過特性が生じ、結果的に、このようなトランジションは、限られた帯域幅でしか使用できない。別の欠点は、MMIC技術において一般に使用されるMIMタイプのキャパシタが、このようなキャパシタに使用される誘電体の薄さが原因で、それらのトッププレートに結合できない点にある。しかしながら、このトランジション配列は、Di−caps(登録商標)のような集中キャパシタを使用する場合には、MICとMICとの相互接続において使用することができる。
(4)2本以上のボンドワイヤを使用する場合、各々のチップ上で「T字形フレア」と呼ばれる大型のボンドパッドが使用される(2つのフレア21、22を示す図2を参照のこと)。図示のキャパシタは、フレアの開回路スタブ部分の開放端キャパシタンスである。これらのキャパシタンスは、実際には寄生ボンドパッドキャパシタンスである。この構成は非常に一般的であるが、その低域通過特性によって帯域幅が制限される。
本発明の第1の態様によれば、第1の信号ポートと第1の基準電位点とを有する第1のマイクロ波回路と、第2の信号ポートと第2の基準電位点とを有し、第1のマイクロ波回路に隣接して配置された第2のマイクロ波回路とを備え、第1の信号ポートと第1の基準電位点との間に、N−1個の連続したタップポイントを有しN個の伝送線路セグメントから成る第1の直列配列が接続され、第2の信号ポートと第2の基準電位点との間に、N−1個の連続したタップポイントを有し複数の伝送線路セグメントから成る第2の直列配列が接続された、マルチチップモジュールであって、第1の直列配列の信号ポートの端部が、第2の直列配列の基準電位点の端部と空間的に対応し、第2の直列配列の信号ポートの端部が、第1の直列配列の基準電位点の端部と空間的に対応し、同様に、空間的に対応するタップポイント対が、それぞれのボンドワイヤによって相互に接続されることを特徴とするマルチチップモジュールが提供される。
第1の直列配列と第2の直列配列の少なくとも一方において、信号ポートに最も近い伝送線路セグメントがベンドであることが好ましい。
第1の直列配列と第2の直列配列は、開回路であることが好都合である。この構成において、第1の直列配列と第2の直列配列の少なくとも一方において、開回路キャパシタンスが、該配列の基準電位端に設けられることが好ましい。
マイクロ波回路は、モノリシックマイクロ波集積回路(MMIC)又はマイクロストリップライン集積回路(MIC)であることが好ましい。
本発明の第2の態様によれば、マルチチップモジュールの一方のICの第1の信号ポート上の信号を、同一マルチチップモジュールの他方の隣接するICの第2の信号ポート上の信号にインターフェース接続するための方法であって、第1の伝送線路配列内で信号を複数のサブ信号に分解する段階と、サブ信号を、ボンドワイヤによって、第2の伝送線路配列に入力する段階と、入力されたサブ信号を、第2の伝送線路配列内で、第2の信号ポートにおいて結合信号へと再結合する段階とを含む。
以下に添付図面を参照して、例示的に、本発明の1つの実施形態を説明する。
以下に添付図面を参照して、例示的に、本発明の1つの実施形態を説明する。
図4を参照して、本発明の実施形態を説明する。前述のように、2つのICチップ(MMIC又はMIC回路)は、ボンドワイヤを使用して相互接続された信号ポート12、13をそれぞれ有する。しなしながら、この場合、トランジションの分散形態は、信号ポート12、13と基準電位(接地)点33、34との間に接続された、伝送線路セグメント32の直列配列30、31をそれぞれ設けることによって実現される。各々のMMIC又はMIC回路の底面は接地電位である。実際のトランジションは、ボンドワイヤ35を用いて、一方の直列配列30に沿う各タップポイントを、空間的に対応する他方の直列配列31に沿うタップポイントに接続することにより実現される。各タップポイント対を相互に直接向かい合うように配置することによって、ボンドワイヤを可能な限り短くすることができるが、このことが望ましいことは既に分かっている。本構成において、直列配列30の末端の信号ポートは、直列配列31の末端でない信号ポートとほぼ向かい合っており、逆の場合も同じであることに留意されたい。
従って、本構成において、例えば、信号ポート12、13がそれぞれ出力ポート及び入力ポートである場合、直列配列30への出力信号は、ボンドワイヤ接続線35の全てに分散され、結果的に生成されたサブ信号は、直列配列31によって、IC11の入力ポート13で再度1つの信号に結合される。
この形式の相互接続は、トランジションの分散特性によって帯域幅が非常に広い。図5には、相互接続の典型的な性能の考え方が示されており、周波数に対する、トランジション・スキームに関する種々のSパラメータの大きさ(dB表示)がプロットされている。
図4に示す実際の実施形態において、直列配列30、31の各々に全部で5つの伝送線路セグメントが示されており、各々の配列において、信号ポートに最も近いセグメントは、マイターベンド36である。各々の配列において、接地端33に最も近い最後の伝送線路セグメント32は、開回路スタブであり、キャパシタンス37、38は、これらのスタブの開放端キャパシタンスである。関連する特定のICチップのレイアウトにもよるが、マイターベンドは必要ない場合があり、また、セグメント数は、図示の5つより多くても少なくてもよい。ボンドワイヤ35及び伝送線路の数は、帯域幅及びトランジションの反射係数の判定基準である。
実際には、直列配列30の各伝送線路セグメント32のパラメータ値は、相互に異なっていてもよい。同様に、直列配列31の各伝送線路セグメント32のパラメータ値は、相互に異なっていてもよい。また、セグメント39、40といった対応するセグメントのパラメータ値は、相互に異なっていてもよい。本設計は、多重分岐線路ゼロdBカプラに基づいており、ボンドワイヤ35は分岐線路であり、線路30、31は直通線路又は結合線路である。結合ポート及び絶縁ポートは、開回路キャパシタンス37、38で終端する。
Claims (6)
- 第1の信号ポート(12)と第1の基準電位点(33)とを有する第1のマイクロ波回路(10)と、第2の信号ポート(13)と第2の基準電位点(34)とを有し、前記第1のマイクロ波回路(10)に隣接して配置された第2のマイクロ波回路(11)とを備え、前記第1の信号ポート(12)と前記第1の基準電位点(33)との間に、N−1個の連続したタップポイントを有しN個の伝送線路セグメント(32)から成る第1の直列配列(30)が接続され、前記第2の信号ポート(13)と前記第2の基準電位点(34)との間に、N−1個の連続したタップポイントを有し複数の伝送線路セグメント(32)から成る第2の直列配列(31)が接続されたマルチチップモジュールであって、
前記第1の直列配列(30)の前記信号ポートの端部が、前記第2の直列配列(31)の前記基準電位点の端部と空間的に対応し、前記第2の直列配列(31)の前記信号ポートの端部が、前記第1の直列配列(30)の前記基準電位点の端部と空間的に対応し、同様に、空間的に対応するタップポイント対が、それぞれのボンドワイヤ(35)によって相互に接続されることを特徴とするマルチチップモジュール。 - 前記第1の直列配列(30)と前記第2の直列配列(31)の少なくとも一方において、前記信号ポートに最も近い前記伝送線路セグメントが、ベンド(36)であることを特徴とする請求項1に記載のマルチチップモジュール。
- 前記第1の直列配列(30)及び前記第2の直列配列(31)が、開回路であることを特徴とする請求項1又は2に記載のマルチチップモジュール。
- 前記第1の直列配列(30)と前記第2の直列配列(31)の少なくとも一方において、開回路キャパシタンス(37、38)が、前記配列の前記基準電位点の端部に設けられていることを特徴とする請求項1に記載のマルチチップモジュール。
- 前記マイクロ波回路(10、11)が、モノリシックマイクロ波集積回路(MMIC)又はマイクロストリップライン集積回路(MIC)であることを特徴とする前記請求項のいずれか1項に記載のマルチチップモジュール。
- マルチチップモジュールの一方のIC(10)の第1の信号ポート(12)上の信号を、同一マルチチップモジュールの他方の隣接するIC(11)の第2の信号ポート(13)上の信号にインターフェース接続するための方法であって、
第1の伝送線路配列(30)内で前記信号を複数のサブ信号に分解する段階と、
前記サブ信号を、ボンドワイヤによって、第2の伝送線路配列(31)に入力する段階と、
入力された前記サブ信号を、第2の伝送線路配列内で、前記第2の信号ポート(13)において結合信号へと再結合する段階と、
を含むことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01127087A EP1313163B1 (en) | 2001-11-14 | 2001-11-14 | Multichip module |
PCT/IB2002/004732 WO2003043118A1 (en) | 2001-11-14 | 2002-10-28 | Multichip module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005510066A true JP2005510066A (ja) | 2005-04-14 |
Family
ID=8179238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003544839A Pending JP2005510066A (ja) | 2001-11-14 | 2002-10-28 | マルチチップモジュール |
Country Status (8)
Country | Link |
---|---|
US (1) | US7227430B2 (ja) |
EP (1) | EP1313163B1 (ja) |
JP (1) | JP2005510066A (ja) |
CN (1) | CN100375330C (ja) |
AT (1) | ATE325434T1 (ja) |
CA (1) | CA2465296A1 (ja) |
DE (1) | DE60119339T2 (ja) |
WO (1) | WO2003043118A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI511252B (zh) * | 2013-09-12 | 2015-12-01 | 國立交通大學 | 一種連接結構及其使用方法 |
TWI562449B (en) * | 2014-02-26 | 2016-12-11 | Advanced Semiconductor Eng | Tunable radio frequency coupler and manufacturing method thereof |
CN104868219B (zh) * | 2014-02-26 | 2017-09-08 | 日月光半导体制造股份有限公司 | 可调式射频耦合器及其制作方法 |
US10162789B2 (en) | 2015-09-03 | 2018-12-25 | Altera Corporation | Distributed multi-die protocol application interface |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1401152A (fr) * | 1960-03-02 | 1965-06-04 | Telecommunications Sa | Récepteur adapté à facteur de bruit amélioré pour liaison de télécommunication |
US4540954A (en) * | 1982-11-24 | 1985-09-10 | Rockwell International Corporation | Singly terminated distributed amplifier |
FR2595173A1 (fr) * | 1986-02-28 | 1987-09-04 | Labo Electronique Physique | Circuit amplificateur distribue large bande dans le domaine des hyperfrequences |
JPH0653715A (ja) * | 1992-07-30 | 1994-02-25 | Mitsubishi Electric Corp | マイクロ波増幅器 |
JP2752883B2 (ja) * | 1993-06-11 | 1998-05-18 | 日本電気株式会社 | 高周波増幅器 |
JP4206589B2 (ja) * | 1999-12-02 | 2009-01-14 | 富士通株式会社 | 分布増幅器 |
-
2001
- 2001-11-14 AT AT01127087T patent/ATE325434T1/de not_active IP Right Cessation
- 2001-11-14 DE DE60119339T patent/DE60119339T2/de not_active Expired - Lifetime
- 2001-11-14 EP EP01127087A patent/EP1313163B1/en not_active Expired - Lifetime
-
2002
- 2002-10-28 WO PCT/IB2002/004732 patent/WO2003043118A1/en active Application Filing
- 2002-10-28 CA CA002465296A patent/CA2465296A1/en not_active Abandoned
- 2002-10-28 US US10/495,290 patent/US7227430B2/en not_active Expired - Lifetime
- 2002-10-28 CN CNB028226089A patent/CN100375330C/zh not_active Expired - Lifetime
- 2002-10-28 JP JP2003544839A patent/JP2005510066A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1313163B1 (en) | 2006-05-03 |
US7227430B2 (en) | 2007-06-05 |
EP1313163A1 (en) | 2003-05-21 |
DE60119339T2 (de) | 2007-05-10 |
CN100375330C (zh) | 2008-03-12 |
CN1586022A (zh) | 2005-02-23 |
ATE325434T1 (de) | 2006-06-15 |
US20050083150A1 (en) | 2005-04-21 |
CA2465296A1 (en) | 2003-05-22 |
DE60119339D1 (de) | 2006-06-08 |
WO2003043118A1 (en) | 2003-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5528203A (en) | Coplanar waveguide-mounted flip chip | |
US7470968B2 (en) | T-coil apparatus and method for compensating capacitance | |
US4864250A (en) | Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance | |
JPH10284912A (ja) | マイクロ波電力合成・分配回路 | |
JP2005510066A (ja) | マルチチップモジュール | |
US7242266B2 (en) | Distributed interconnect | |
US5942957A (en) | Flip-mounted impedance | |
KR20040018261A (ko) | 3-레벨 밸런과 그것의 제조 방법 | |
US20010048155A1 (en) | Interchangeable bond-wire interconnects | |
US11843360B2 (en) | Power combiner/divider | |
US6252760B1 (en) | Discrete silicon capacitor | |
CN101453045B (zh) | 一种兰格耦合器 | |
KR100386729B1 (ko) | 방향성 결합기 | |
CN108281743B (zh) | 一种片上集成紧凑型宽带功分器 | |
CN117525799B (zh) | 一种具有高隔离度的紧凑型功率分配器 | |
JP3470020B2 (ja) | 半導体集積回路の配線構造 | |
CN116387787B (zh) | 三维结构的小型化威尔金森功分器 | |
JP3795295B2 (ja) | モノリシックマイクロ波電力分配合成回路 | |
JPH0878458A (ja) | 半導体デバイス | |
CN117393978A (zh) | 一种具有滤波功能的高集成度功率分配器 | |
JP2022048564A (ja) | 半導体集積回路 | |
US6888428B2 (en) | High frequency semiconductor integrated circuit capable of switching between characteristics | |
GB2363013A (en) | Circuit board and method for impedance matching | |
JPH06310916A (ja) | マイクロ波集積回路 | |
MXPA96001906A (en) | Reversible kitchen or micropastilla mounted in guiaondas coplana |