JP2005507154A - 規則的2相絶縁膜、およびそれを含む半導体デバイス - Google Patents

規則的2相絶縁膜、およびそれを含む半導体デバイス Download PDF

Info

Publication number
JP2005507154A
JP2005507154A JP2002588610A JP2002588610A JP2005507154A JP 2005507154 A JP2005507154 A JP 2005507154A JP 2002588610 A JP2002588610 A JP 2002588610A JP 2002588610 A JP2002588610 A JP 2002588610A JP 2005507154 A JP2005507154 A JP 2005507154A
Authority
JP
Japan
Prior art keywords
dielectric constant
insulating film
phase
porous low
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002588610A
Other languages
English (en)
Other versions
JP3842220B2 (ja
Inventor
ゲイツ、スティーヴン、マッコネル
マリー、クリストファー、ビー
ニッタ、サチャナラヤナ、ヴィ
プルショサマン、サンパス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005507154A publication Critical patent/JP2005507154A/ja
Application granted granted Critical
Publication of JP3842220B2 publication Critical patent/JP3842220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149Honeycomb-like
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • Y10T428/249958Void-containing component is synthetic resin or natural rubbers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967Inorganic matrix in void-containing component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967Inorganic matrix in void-containing component
    • Y10T428/249969Of silicon-containing material [e.g., glass, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978Voids specified as micro
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978Voids specified as micro
    • Y10T428/249979Specified thickness of void-containing component [absolute or relative] or numerical cell dimension
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987With nonvoid component of specified composition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987With nonvoid component of specified composition
    • Y10T428/24999Inorganic
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987With nonvoid component of specified composition
    • Y10T428/249991Synthetic resin or natural rubbers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31652Of asbestos
    • Y10T428/31663As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Silicon Compounds (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】優れた機械的性質をもつ多孔性低誘電率絶縁膜、ならびにその膜の製造方法および金属配線構造間の絶縁層としての膜の使用法を提供すること。
【解決手段】多孔性低誘電率絶縁膜は、間隔が実質的に均一であり、また3次元周期格子のサイトに事実上配置される、1から10nmの直径をもつ単分散空孔からなる第1相;および第1相を囲む固体である第2相;を含む。詳細には、膜の第2相は、(i)間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、1から10nmの直径をもつナノ粒子からなる規則的要素、および(ii)2.8以下の誘電率をもつ絶縁材料からなる規則性のない要素、を含む。

Description

【技術分野】
【0001】
本発明は高速マイクロプロセッサ、特定用途向け集積回路(ASIC)、および他の高速集積回路(IC)のための相互接続構造(feature)に関する。詳細には、本発明は、回路速度が向上した低誘電率(以下、low−kと表示する)相互接続構造を提供する。さらに、本発明の構造は、類似の誘電率をもつ従来の構造より機械的強度がある。本発明の構造は、類似の誘電率をもつ従来技術の膜より機械的強度がある、多孔性のlow−k絶縁膜を少なくとも含む。
【背景技術】
【0002】
半導体産業は絶え間なく密度を上げるように促されており、性能達成のために、最先端の相互接続構造を利用するように強いられてきた。たとえば、最近、銅Cuが0.25μm世代およびそれ以下の世代の製品の配線技術として導入され、また0.13μm世代までに、low−k絶縁体(比誘電率kが約3.8以下である材料)が、さらに性能を上げるためにこのような相互接続と組み合わせられるであろうと期待されている。
【0003】
メタライゼーションの場合に、新しい配線材料の選択は理に適っていて直接的であるが、金属間絶縁体(intermetal dielectric、IMD)の選択は同じ様には明らかではない。最近、有機またはガラス材料系の多くの新しいlow−k絶縁体が、半導体産業で入手可能になった。たとえば、本発明の譲受人に譲渡された米国特許出願番号09/360,738;本発明の譲受人に譲渡された米国特許出願番号09/361,396;Rostoker他の米国特許第5,393,712号;Kapoor他の米国特許第5,470,801号;およびKapoor他の米国特許第5,598,026号を参照。
【0004】
しかし、適当な候補を選択し、次にそれらの材料を半導体製品に組み入れるためには、広範な特性評価と集積化の努力が必要とされる。
【0005】
IMD用の材料選択過程では、材料の電気的および化学的性質が重要視されることが多い。たとえば、先端的な相互接続用途のIMDは、低誘電率、低リーク、高破壊強度および通常の処理温度での優れた熱安定性を示さなければならない。
【0006】
初期の評価過程では、これらの性質が非常に重要視されるかもしれないが、半導体の製造で使用される絶縁体の選択では、機械的性質および加工性の問題が大きな役割、恐らく支配的でさえある役割を演じる。たとえば、化学的機械研磨(CMP)およびパッケージ化などの工程作業で、軟らかい絶縁体構造は損傷を受けるであろう。したがって、機械的性質および加工性もIMDの選択時に注意深く考慮されなければならない。
【0007】
low−k絶縁体の前記の欠点に鑑み、従来技術のlow−k絶縁体に比べて機械的性質が向上した、新規な多孔性low−k絶縁膜の開発が求められている。
【特許文献1】
本発明の譲受人に譲渡された米国特許出願番号09/360,738
【特許文献2】
本発明の譲受人に譲渡された米国特許出願番号09/361,396
【特許文献3】
Rostoker他の米国特許第5,393,712号
【特許文献4】
Kapoor他の米国特許第5,470,801号
【特許文献5】
Kapoor他の米国特許第5,598,026号
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明の1つの目的は、誘電率kが約2.0より小さく、好ましくは約1.8以下であるlow−k絶縁膜を提供することである。本明細書に記載されるすべての誘電率は、特に指摘されなければ、真空の値に対する比である。
【0009】
本発明の別の目的は、優れた機械的性質(具体的には、約0.2GPa以上の硬度、および約2.0GPa以上の弾性率)をもつlow−k絶縁膜を提供することである。
【0010】
本発明のさらなる目的は、大きさ(約1から約10nmの範囲の制御可能な直径をもつ選択された大きさ)が実質的に均一であり、また間隔が実質的に均一であり、存在位置が事実上周期的である空孔をもつlow−k絶縁膜を提供することである。
【0011】
本発明のさらなる目的は、直径が約1から約10nmであり、連結しておらず、また低誘電率マトリックス材料により隔てられている空孔をもつ、low−k絶縁膜を提供することである。
【0012】
本発明の他の目的には以下のものが含まれる:
−前記の性質をもつ膜を作製する方法を提供すること。
−本発明の多孔性low−k絶縁膜がメタル・ライン間の絶縁層として用いられる、集積回路(IC)上の埋込み薄膜配線構造を提供すること。
−本発明の多孔性low−k絶縁膜が金属配線構造間の絶縁層として用いられる、集積回路(IC)上のデュアル・ダマシン型薄膜配線構造を提供すること。
【課題を解決するための手段】
【0013】
これらおよび他の目的および利点は、2相を含む多孔性絶縁膜を提供することにより本発明において達成される。本発明の絶縁膜の第1相は、大きさが実質的に均一であり、1〜10nmの範囲にある直径をもつ選択された大きさであり、また間隔が実質的に均一であり、存在位置が事実上周期的であるナノメートル・スケールの空孔(すなわち空隙)からなる。本発明の膜の第2相は、固体の相であり、低誘電率マトリックスからなり、そのマトリックス内にはナノメートル・スケールの粒子が分散している。ナノメートル・スケールの粒子は、Si、C、OおよびHあるいは他の材料からなり、また間隔は実質的に均一であり、存在位置は事実上周期的である。
【0014】
詳細には、本発明の多孔性low−k絶縁膜は、
間隔が実質的に均一であり、3次元周期格子のサイトに事実上位置する、約1から約10nmの直径をもつ単分散空孔からなる第1相;および
前記第1相を囲む第2相;を含み、前記第2相は、(i)間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、約1から約10nmの直径をもつナノ粒子からなる規則的要素、および(ii)約2.8未満の誘電率をもつ絶縁材料からなる規則性のない要素、を含む固体相である。
【0015】
本発明で用いられるナノ粒子は、Si、C、OおよびHからなるか、あるいは前記のことに適合する他のナノ粒子でありうる。
【0016】
本発明のさらなる態様は、本質的な構造構成要素の1つとして、本発明の多孔性low−k絶縁膜を少なくとも含む相互接続構造に関する。この相互接続構造では、本発明の多孔性low−k絶縁体は、金属配線構造間に形成される絶縁層として用いられる。
【0017】
本発明の別の態様は、前記の多孔性low−k絶縁膜の製造方法に関する。詳細には、本発明の方法は、
(a)水溶性または水蒸気可溶性酸化物粒子の懸濁体を、前記酸化物粒子の凝集を防ぐのに有効でありながら、前記懸濁体中の酸化物粒子の可溶性は保持する表面配位基で被覆し、一方、粒子の直径が約1から約10nmで単分散の、たとえばSiCOH粒子を別に生成させるステップ;
(b)前記の被覆された水溶性または水蒸気可溶性酸化物粒子と前記単分散粒子を、前駆体混合物とするために、誘電率が約2.8以下の絶縁性バインダー材料を含む溶液に加えるステップ;
(c)前記前駆体混合物を基板表面に塗布するステップ;
(d)前記の塗布された前駆体混合物を、前記粒子を3次元格子に配列することができるステップと架橋膜を生成させるステップを少なくとも含む、硬化プロセスに従わせるステップ;
(e)前記の被覆された水溶性または水蒸気可溶性酸化物粒子を、前記の膜内に空孔を生成させるために、前記の架橋膜から除去するステップ;および
(f)前記の膜から残留水および水酸基を除去するために、前記空孔を含む前記の膜をアニールするステップ;を含み、前記の膜は、間隔が実質的に均一であり、元々は水溶性または水蒸気可溶性酸化物粒子により占められていた3次元周期格子のサイトに事実上配置される、約1から約10nmの直径をもつ単分散空孔からなる第1相;ならびに前記第1相を囲む第2相;を含み、前記第2相は、(i)間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、約1から約10nmの直径をもつナノ粒子からなる規則的要素、および(ii)前記バインダーからなる規則性のない要素、を含む固体相である。
【発明を実施するための最良の形態】
【0018】
本発明は、機械的強度が従来の多孔性絶縁膜より優れた多孔性low−k絶縁膜を提供し、本発明に添付される図を参照することにより、より詳細に以下に説明されるであろう。
【0019】
最初に、様々な面を通しての、本発明の多孔性low−k絶縁膜の絵図である図1〜4が参照される。これらの図に示される面は図4に明らかにされている。図1〜4に示されるように、本発明の膜は、単分散の空孔10、ナノ粒子12、および絶縁性マトリックス14を含む3つの異なる構成要素を含む。単分散空孔は本発明の膜の第1相を表し、ナノ粒子および絶縁性マトリックスは本発明の膜の第2相を表す。本発明の多孔性low−k絶縁膜の前記構成要素のそれぞれは、より詳細に以下に記載される。
【0020】
詳細には、本発明の多孔性low−k絶縁膜の空孔(あるいは空隙)10は、約1から約0nm、好ましくは約1から約5nmの直径をもち、約3nmの空孔直径が最も好ましい。さらに、図1にも示されるように、空孔10は、実質的に等しい間隔で離れており、存在位置が事実上周期的である。さらに言えば、空孔10は3次元格子に配置されている。空孔10は、球状に具体的に描かれているが、楕円、卵形および円柱を含めて、これらに限定されないが、他の形状もまた本発明では想定されている。本明細書では、用語「直径」は、特性寸法または近似的大きさを意味し、球形空孔の幾何学的直径に限らない。
【0021】
ナノ粒子12は、本発明の膜にやはり存在し、約1から約10nmの直径をもち、より好ましくは、ナノ粒子12の直径は約2.0から約3nmである。本発明では、ナノ粒子12は、Si、C、OおよびHからなり、それらは、間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置されている。本発明では、ナノ粒子は第2、すなわち固体相の規則的構成要素を表す。本発明の他の実施形態では、ナノ粒子12は他の組成をもつ。
【0022】
第2相の他の構成要素は、空孔10およびナノ粒子12を完全に囲む絶縁性マトリックス(あるいはバインダー)14である。本発明の膜の絶縁性マトリックスには、規則性がなく、約2.8以下、好ましくは約2.6以下の誘電率をもつlow−k絶縁材料からなる。
【0023】
絶縁性マトリックス(あるいはバインダー)として本発明で用いることができるlow−k絶縁材料の実例には、これらに限定されないが、ポリアリーレンエーテル、熱硬化性ポリアリーレンエーテル、SiLK(登録商標)(Dow Chemical Companyにより供給される半導体絶縁材)などの熱硬化性芳香族樹脂、メチル−またはフェニルシルセスキオキサン(MSQまたはPSQ)のようなオルガノシルセスキオキサン(OSQ);水素シルセスキオキサン(HSQ);OSQとHSQの混合物;などのSi含有ポリマー、酸化物でドープされているか、またはされていないSi、C、OおよびHからなるアモルファス・アロイが含まれる。これらの低誘電率物質の混合物または複合体あるいはその両方もまた本発明で用いることができる。本発明の膜のマトリックスとして用いることができる好ましいlow−k絶縁性バインダーには、MSQ、PSQ、HSQおよびMSQ−HSQ混合物が含まれる。
【0024】
図1〜4に示されるように、空孔10は典型的には、中心−中心間距離Vccおよび端部−端部間距離Veeにより隔てられており、周期的3次元格子の格子サイトに位置している。本明細書では、用語「周期的3次元格子」は、数個の格子定数(たとえば、5個以上)から非常に多数の格子定数までの、ある範囲の距離にわたって規則的繰返し単位がある構造を表す。本発明の好ましい構造では、約50から約100nm、またそれ以上の距離にわたり、規則的な空孔がある。空孔とナノ粒子の間の距離はABにより表される。ありうる格子欠陥は本発明の膜の一部であるから、すべての格子サイトに空孔が位置することは必ずしも必要ではない。空孔の形状は球状空孔に限定されないことが再度強調される。そうではなく、本発明では、他の形状の空孔もまた想定されている。やはり格子サイトに位置しており、間隔が等しいのは、ナノ粒子12である。ここでも、ありうる格子欠陥は膜の一部であるため、本発明ではすべての格子にナノ粒子が位置することは必ずしも必要ではない。
【0025】
本発明では、距離Vccは典型的には、約2から約10nmであり、約3から約6nmの距離がより一層好ましい。距離Veeに関しては、その距離は、約1から約8nmであり、約2から約5nmの距離がより一層好ましい。他方、距離ABは普通約1から約10nmであるが、約2から約5nmの距離が非常により好ましい。
【0026】
本発明では、多孔性low−k絶縁膜は、約2.0未満、好ましくは約1.8未満の誘電率をもつ。本発明の膜の誘電率は、膜内に空孔10が存在するために、通常バインダー材料のそれより小さいことに注意。したがって、本発明の膜は通常、膜を作るのに用いられるバインダー材料より小さい実効誘電率をもつ。前記のように、本発明の多孔性low−k絶縁膜は約2.0未満、好ましくは1.8以下の実効誘電率をもつ。
【0027】
誘電率が小さいこと以外に、本発明の膜はさらに、優れた機械的性質をもつとして特徴づけられる。具体的には、本発明の多孔性low−k絶縁膜は、ナノ−インデンテーション試験により測定して、約0.2GPa以上の硬度、ならびに約2.0GPa以上の弾性率をもつ。より好ましくは、本発明の多孔性low−k絶縁膜は、約0.2から約0.4GPaの硬度、ならびに約2から約4GPaの弾性率をもち、同時に約2.0未満の誘電率を示す。
【0028】
上に記載され、図1〜4に示される、本発明の膜を生成させる際に用いられる方法が、以下に記載される。本発明の方法の第1ステップは、水溶性(または水蒸気可溶性)酸化物粒子を含む懸濁体を生成させるステップを少なくとも含む。水溶性(または水蒸気可溶性)酸化物粒子を、当分野の技術者によく知られている技術を用いて、酸化物粒子を懸濁させることができる溶剤に加えることにより、懸濁体は生成される。懸濁媒体として本発明で用いることができる典型的な溶剤には、これらに限定されないが、アルコール(メタノール、エタノール、プロパノールおよびブタノールなど)、アルカン(ブタン、ペンタン、ヘキサン、ヘプタン、オクタン、ノナン、デカンおよびドデカンならびに石油エーテルもしくはケロシンのような粗留分など)、ケトン(アセトン、およびメチルエチルケトンを含むが、これらに限定されない)、エーテル(エチルエーテル、プロピルエーテル、ブチルエーテル、ペンチルエーテル、ヘキシルエーテル、ヘプチルエーテル、オクチルエーテル、フェニルエーテル、およびメチルフェニルエーテル(アニソール)など)、芳香族化合物(ベンゼン、トルエン、キシレン、およびメシチレンなど)、およびカルボン酸(酢酸、プロピオン酸、酪酸など)が含まれる。
【0029】
アルコール、ケトンおよびカルボン酸の場合、水の割合と溶液のpHが、酸化物粒子が溶解しないようなものである限り、水との混合物を用いることができる。これらの溶剤の中で、ヘキサン、トルエン、エタノール、アセトン、メチルエチルケトン、オクチルエーテル、フェニルエーテルが、それらの有効性とコストの組合せにより通常用いられ、ヘキサン、アセトン、エタノールが、それらの沸点が低いために最も好ましい。
【0030】
本発明で用いられる酸化物粒子には、水に浸漬されると絶縁性マトリックス内に空孔、すなわち空隙を生成するように、水または水蒸気に十分に溶ける酸化物粒子が含まれる。このような水溶性または水蒸気可溶性酸化物の例には、これらに限定されないが、ケイ素酸化物、ゲルマニウム酸化物などが含まれる。酸化物粒子の混合物もまた本発明では想定されている。本発明で用いられる酸化物粒子の別の特徴は、それらが約1から約10nm、好ましくは約1から約5nm、最も好ましくは約2.5nmの直径をもつ空孔を、絶縁性マトリックス内に生成しうることである。
【0031】
懸濁体を生成するのに用いられる溶剤および酸化物粒子の量は変わりうるし、本発明にとって重要ではない。しかし、典型的には、約1から約10グラムの酸化物粒子が、約1000ミリリットルの溶剤に加えられる。
【0032】
当分野の技術者によく知られている技術を利用して、本発明で用いられる水溶性または水蒸気可溶性酸化物粒子を生成させることができる。本発明の一実施形態では、ゲルマニウム酸化物粒子を作るために、本発明の譲受人に譲渡された米国特許出願番号09/360,738(全体が参照により本明細書に組み込まれる)に開示される合成方法を用いることが好ましい。本発明のこの実施形態では、典型的には約1から約10nmの大きさをもつ最も小さいゲルマニウム酸化物粒子を作るために、水と溶剤の比Rは約1%以下で行われる、すなわちRはほぼ0に等しい。
【0033】
次に、懸濁した水溶性または水蒸気可溶性酸化物粒子は、表面配位基が酸化物粒子上を被覆するステップに従う。本発明のこのステップは、少なくとも表面配位基を含む化合物が懸濁体に添加される通常の溶液化学を利用して実施される。
【0034】
本発明で用いられる表面配位基には、水溶性または水蒸気可溶性酸化物粒子の凝集を防ぐのに有効でありながら、懸濁体中の酸化物粒子の可溶性は保持することができる表面配位子が含まれる。本発明のこのステップで用いることができる適切な表面配位基には、これらに限定はされないが、R’−Si(R”)という式をもち、R’が線状または分岐状で4から18個の炭素原子を含む有機部分であり、R”がメトキシ、エトキシ、プロポキシからなる群から選択されるオルガノシラン;あるいはR’−Si(X)という式をもち、R’は前記のように定義され、XがF、Cl、BrおよびIなどのハロゲン化物であるオルガノハロシラ;が含まれる。
【0035】
前記の場合に、ゲルミロキサン(Germiloxane)類似体、すなわちR’−Ge(R”)またはR’−Ge(X)で、R’、R”およびXが上の定義と同じものもまた適切な表面活性配位子であろう。同様に、R−COOHという式をもち、Rが線状または分岐状で4から18個の炭素原子を含む有機部分である長鎖カルボン酸を用いることができる。いくつかの実施形態では、環式または芳香族環を含む長鎖カルボン酸もまた本発明で用いることができる。
【0036】
ナノ粒子成長のための界面活性剤、すなわち表面配位子には、式R Nをもち、2個までのR基は水素原子であってもよく、他のR基は線状または分岐状で4から18個の炭素原子を含む有機部分である長鎖アルキルアミン;式ROHをもち、Rが4から18個の炭素原子(線状、分岐状、環式または芳香族)を含む有機部分である長鎖アルコール;式R−POOHをもち、Rが線状または分岐状で4から18個の炭素原子を含み、さらに環式構造または芳香族環を含んでいてもよい有機部分である長鎖ホスホン酸;および、式R−SOOHをもち、Rが線状または分岐状で4から18個の炭素原子を含み、さらに環式構造または芳香族環を含んでいてもよい有機部分である長鎖スルホン酸;が含まれる。
【0037】
前記のすべての場合において、表面配位子の有機官能基は、これらの安定化配位子のフルオロカーボン類似体とするために、フッ素により水素が部分的または完全に置換されていてもよい。
【0038】
本発明で用いることができる可能な他の配位子の中で、オレイン酸が表面配位子として、分散媒がオクチルエーテルまたはフェニルエーテルの場合は特に、最も好ましいということが見出されている。
【0039】
前駆体としてシロキサンおよびシルセスキオキサンの代わりにゲルマニウム・アルコキシドまたはゲルマニウム塩化物を用いて、前記のものと同じ方法により、炭素の多いゲルマニウム酸化物粒子(水溶性)を作り出すことができる。
【0040】
本発明で用いられる表面配位基の濃度は変わるが、典型的には約0.1から約1wt%の表面配位基が約1000ミリリットルの懸濁体に添加される。本発明のこのステップの後に、任意選択で、約1から約10nmの範囲の粒子直径をもつように、被覆された酸化物粒子を大きさで選別するために、クロマトグラフィーまたは同様にサイズ特異的な他の分離技術を用いてもよい。
【0041】
被覆された酸化物粒子の調製前、後もしくはそれと同時に、約1から約10nmの粒子直径をもつSiCOHナノ粒子が、当分野の技術者によく知られた技術を用いて別に調製される。SiCOHナノ粒子は、たとえば、次の様にして調製される。SiCOH(低誘電率)ナノ粒子の調製は、シロキサンまたはシルセスキオキサンから選択される適当なシリコン前駆体の、1%〜5重量%の溶液を、界面活性剤(上で指定された表面配位子)と、約0.1ないし1%の水含有有機溶剤(典型的にはオクチルエーテルまたはフェニルエーテル)とを含む高温溶液(80°〜120℃)に注入することにより進行する。SiCOH粒子の望みの最終組成を与えるようにシロキサン分子を選択することができる。界面活性剤溶液は、逆ミセルと呼ばれるミクロ相分離構造を示す。この分子の溶液では、水は非極性溶剤中の界面活性剤の凝集により形成された小さな親水性ポケットに隔離される。注入により、シロキサンまたはシルセスキオキサン前駆体が高温の界面活性剤溶液に分散し、ミセルの内部で選択的に加水分解され、炭素の多い低密度ケイ素酸化物粒子を生成する。粒子の成長は、5〜10分後に約140℃に温度を上げて、水を留去し、加水分解反応を停止し、成長しているポリマーを架橋粒子に凝結させることにより、ナノメートルの大きさに限定される。反応混合物を加熱し続けると、大きさはさらに大きくならずに、個々の粒子の密度が増加する傾向がある。界面活性剤および表面剤は粒子の表面に配位して溶剤中で粒子を安定化し凝集を防ぐ。次に、溶液を冷却し短鎖アルコール(たとえばメタノールまたはエタノール)あるいはアセトンを加えることにより、粒子を抽出することができる。次いで、ヘキサン、オクタン、トルエン、塩化メチレンまたはクロロホルムに、精製粒子を容易に再分散させることができる。通常、ナノ粒子は、酸化物粒子を懸濁させるのに用いられるものと同じまたは異なる溶剤に懸濁される。
【0042】
次に、ナノ粒子および被覆された酸化物粒子は、前駆体混合物を生成させるために、前記のlow−k絶縁性バインダー(すなわち、絶縁性マトリックス)の1種を含む溶液に加えられる。low−k絶縁性バインダーの溶液に存在する溶剤は通常、アセトン、ヘキサン、エタノールまたはメタノールなどの有機溶剤である。本発明では他の有機溶剤もまた用いることができる。
【0043】
本発明のこのステップでは通常、約0.1から約10wt%の酸化物粒子、および約0.1から約10wt%のSiCOHナノ粒子が、約1000ミリリットルの前記low−k絶縁性バインダー溶液に加えられる。より好ましくは、約1から約5wt%の被覆された酸化物粒子、および約1から約5wt%のSiCOHナノ粒子が、約1000ミリリットルのlow−k絶縁性バインダーの前記溶液に加えられる。
【0044】
low−k絶縁性バインダーに加えられる、被覆された酸化物粒子とナノ粒子の比は約1から約10であり、約2から約5がより一層好ましい。
【0045】
通常、本発明では、本発明のlow−k絶縁膜の形成を通じて、25℃で約2センチポイズの溶液粘度を維持することが好ましい。必要であれば、本発明のこの時点で、あるいは別の時点で、蒸発ステップを用いて混合物からいくらかの溶剤を除去することにより、混合物の粘度を調節することができる。
【0046】
次に、被覆された酸化物粒子、SiCOHナノ粒子および絶縁性バインダーを含む前駆体溶液は、スピン・コーティング、浸漬、ディップ・コーティング、およびブラッシングを含めて、当分野の技術者によく知られているコーティング法を用いて、適当な基板の表面に塗布される。本発明では、様々なこれらのコーティング手法の中で、前駆体混合物を基板表面上にスピン・コートすることが非常に好ましい。本発明でスピン・コーティングが用いられる場合、約500rpmの遅い伸展ステップとその後の約3000rpmの高速スピンを用いることが好ましい。
【0047】
本発明で用いることができる適切な基板には、これらに限定されないが、半導体ウェハ、メタル・ラインおよびバイア、拡散バリア層、導電性金属、有機または無機絶縁体を含めて他の絶縁体ならびにこれらの基板の組合せが含まれる。本発明の基板として半導体ウェハが用いられる場合、ウェハは、ウェハの表面上または内部に形成された1個または複数の能動素子を含んでいてもよい。本発明で用いることができる可能な1つの基板が、たとえば、図5に示されている。
【0048】
次に、塗布された基板は様々な硬化ステップに従う。本発明において任意選択で用いることができる硬化ステップの1つは、スピン・コート膜から残留溶剤を除去できるだけ十分に高い温度で実施される高温焼付け(hot baking)ステップである。この任意選択の高温焼付けステップは通常、約80°から約200℃の温度で、約1から約10分間、空気中のホットプレート上で実施される。
【0049】
本発明で必要とされる硬化ステップは、膜に規則性を付与する部分硬化ステップである、すなわちそれは水溶性または水蒸気可溶性酸化物粒子とナノ粒子を膜内で格子サイトに固定する。詳細には、この部分硬化および規則化ステップは、約50ppm未満のOまたはHOをその中に含む、He、NまたはArなどの不活性雰囲気を用いて、炉内で実施される。塗布された基板は、約200°から約300℃の温度で、約30から120分間、炉内でアニールされる。部分硬化と規則化ステップで選択される温度は、low−k絶縁性バインダーを架橋させる温度より低いことに注意。
【0050】
最終の硬化ステップは、やはり必要とされ、膜内に存在する前記の構成要素をもつlow−k絶縁膜を生成させるために、low−k絶縁性バインダーを架橋できる硬化ステップである。具体的には、この硬化ステップは、前記の部分的および規則化硬化ステップより高温で実施される。本発明では、最終硬化ステップは約350°から約450℃の温度で、約60から約240分間実施される。
【0051】
前記の硬化ステップの後で、次に硬化膜は室温に冷却され、次いで硬化膜は、被覆された水溶性酸化物粒子が膜から除去されて膜内に同じ直径の空孔を形成するのに十分な時間、水中に浸漬される。別法として、冷却された硬化膜を用具内で高圧水蒸気の中に置いてもよい。本発明のこのステップは、水溶性(または水蒸気可溶性)酸化物粒子を膜から除去するだけであることに注意。すなわちナノ粒子と絶縁性マトリックスは本発明のこのステップから影響を受けない。通常、本発明の浸漬ステップは、約5から約120分間実施され、約10から約30分間がより一層好ましい。浸漬ステップは通常、室温で行われるが、約100℃未満の高温もまた本発明では用いることができることに注意。
【0052】
浸漬ステップに続いて、次に膜を、約50ppm未満のOおよびHOを含む制御された雰囲気を用いて、炉内でアニールされる。通常、このアニーリング・ステップは、約200°から約400℃の温度で、約1から約4時間実施される。アニーリング・ステップの目的は、膜から水および水酸基を取り除くことであることに注意。したがって、前記のもの以外で、膜から水および水酸基を除去できる他の温度および時間も本発明で用いてもよい。
【0053】
前記の方法により、次の利点がある、本発明の前記多孔性low−k絶縁膜が得られる:(i)本発明の膜は、約2.0以下、好ましくは約1.8以下の低誘電率をもつ;(ii)本発明の膜の硬度および弾性率は、ナノメートル・スケールの空孔の規則化により、空孔に規則性がない、同じ密度および誘電率の膜と比べて増加している;(iii)空孔はlow−kマトリックス、たとえば、メチルシルセスキオキサン(MSQ)、フェニルシルセスキオキサン(PSQ)、水素シルセスキオキサン(HSQ)あるいはHSQ−MSQ混合物により隔てられており、したがって繋がっていない;(iv)空孔は大きさ(直径)が均一であり、空孔直径は制御される;(v)空孔は、間隔が実質的に均一で、存在位置が事実上周期的である;また(vi)本発明の膜に基づくICの相互接続配線構造は、優れた相互接続速度をもち、機械的強度が比較的大きい、すなわちそれらは従来のlow−k膜より強固である。
【0054】
本発明の多孔性low−k絶縁膜を含む相互接続配線構造が、図5、6および7を参照することにより以下に記載される。これらの図に示される構造は、本明細書にすでに記載された方法を用いて調製されるlow−k絶縁膜以外は、当分野の技術者によく知られている従来の処理ステップを用いて作製されることに注意。
【0055】
最初に図5および6が参照され、これらは、本発明の多孔性low−k絶縁膜を含む、IC上の埋込み型相互接続配線構造の横断面図である。詳細には、図5に示される構造は、その上に形成された集積回路素子(図には示されていない)をもつ基板21を含む。SiN、SiCH、またはSiNCHなどの通常の材料からなるバリア層22が上部構造を前に形成された集積素子から隔てている。パターン化された導電性ライン23およびバイア24が通常のプロセスを用いて、絶縁構造体25に形成される。導電性ラインおよびバイアは、Cu、Al、W、Pt、およびこれらの合金または組合せなどの通常の導電性材料からなり、一方絶縁構造体は、low−kまたはhigh−kの無機または有機絶縁体を含めて通常の絶縁体からなる。図5では、導電性ラインとバイアの間に何もないスペース26が存在する。
【0056】
図6では、本発明のlow−k絶縁膜27が、本発明の方法を用いて、図5に示される基板上に形成され、後に化学的機械研磨(CMP)のような通常の平坦化工程が実施される。
【0057】
図7は、本発明の多孔性low−k絶縁膜を含む、集積回路上のデュアル・ダマシン型相互接続構造の横断面図である。詳細には、図7では、基板31は、複数のメタル導電性素子32を含む、IC素子を含む。バリア層33はメタル導電性素子上に形成され、次にエッチングによりパターン化される。この構造はまた、本発明の方法を用いて形成され、その後でハードマスク37が付けられ、次にその構造がそこにバイアおよびライン開口部をもつようにパターン化された(リソグラフィおよびエッチング)、本発明の多孔性low−k絶縁膜34を含む。次に、バイアおよびライン開口部は導電性金属で充填され、充填された導電性バイア36および充填された導電性ライン35となる。この後、構造体は、図7に示される構造にするために、化学的機械研磨(CMP)により平坦化される。次に、SiN、SiCH、またはSiNCHなどのキャップ・バリア層38が平坦化された構造の上に形成される。
【0058】
本発明がその好ましい実施形態に関して具体的に示され説明されたが、本発明の精神および範囲から逸脱することなく、形態および詳細に前記および他の変更をなしうることが、当分野の技術者により理解されるであろう。したがって、本発明は、記載され例示されたそのままの形態および詳細に限定されるべきでなく、添付の特許請求の範囲内に入ると想定されている。
【図面の簡単な説明】
【0059】
【図1】特定の面を通しての、本発明の多孔性low−k絶縁膜の絵図である。
【図2】特定の面を通しての、本発明の多孔性low−k絶縁膜の絵図である。
【図3】特定の面を通しての、本発明の多孔性low−k絶縁膜の絵図である。
【図4】面A、BおよびCを示す、本発明の膜の概略的3次元図である。
【図5】本発明の多孔性low−k絶縁膜を含む、集積回路上の埋込み配線構造の横断面図である。
【図6】本発明の多孔性low−k絶縁膜を含む、集積回路上の埋込み配線構造の横断面図である。
【図7】本発明の多孔性low−k絶縁膜を含む、集積回路上のデュアル・ダマシン型相互接続配線構造の横断面図である。

Claims (16)

  1. 間隔が実質的に均一であり、3次元周期格子のサイトに事実上位置する、1から10nmの直径をもつ単分散空孔からなる第1相、および
    前記第1相を囲む第2相を含み、前記第2相が、(i)間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、1から10nmの直径をもつナノ粒子からなる規則的要素、および(ii)2.8未満の誘電率をもつ絶縁材料からなる規則性のない要素を含む固体相である
    多孔性低誘電率絶縁膜。
  2. 前記ナノ粒子がSi、C、OおよびHからなる請求項1に記載の多孔性低誘電率絶縁膜。
  3. 前記空孔が2〜10nmの中心−中心間距離Vccにより隔てられている請求項1に記載の多孔性低誘電率絶縁膜。
  4. 前記空孔が1〜8nmの端部−端部間距離Veeにより隔てられている請求項1に記載の多孔性低誘電率絶縁膜。
  5. 前記空孔および前記ナノ粒子が1〜10nmの距離ABにより隔てられている請求項1に記載の多孔性低誘電率絶縁膜。
  6. 前記ナノ粒子が2から3nmの直径をもつ請求項1に記載の多孔性低誘電率絶縁膜。
  7. 前記多孔性低誘電率絶縁膜が、ポリアリーレンエーテル、熱硬化性ポリアリーレンエーテル、熱硬化性芳香族樹脂、Si含有ポリマー、酸化物でドープされているか、またはされていないSi、C、OおよびHからなるアモルファス・アロイ、メチルシルセスキオキサン(MSQ)、水素シルセスキオキサン(HSQ)、フェニルシルセスキオキサン(PSQ)、ならびにこれらの混合物または複合体からなる群から選択される請求項1に記載の多孔性低誘電率絶縁膜。
  8. 前記多孔性低誘電率絶縁膜が、MSQ、HSQ、PSQ、またはMSQとHSQの混合物である請求項7に記載の多孔性低誘電率絶縁膜。
  9. 前記膜が0.2から0.4GPaの硬度をもつ請求項1に記載の多孔性低誘電率絶縁膜。
  10. 前記膜が2から4GPaの弾性率をもつ請求項1に記載の多孔性低誘電率絶縁膜。
  11. 金属配線構造間に形成された多孔性低誘電率絶縁膜を少なくとも含み、前記多孔性低誘電率絶縁膜が、間隔が実質的に均一であり、3次元周期格子のサイトに事実上位置する、1から10nmの直径をもつ単分散空孔からなる第1相、および前記第1相を囲む第2相を含み、前記第2相が、(i)間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、1から10nmの直径をもつナノ粒子からなる規則的要素、および(ii)2.8以下の誘電率をもつ絶縁材料からなる規則性のない要素を含む固体相である、相互接続構造。
  12. 前記金属配線構造がメタル・ラインまたはバイアである請求項11に記載の相互接続構造。
  13. 前記金属配線構造が、Cu、Al、W、Ptおよびこれらの合金または組合せからなる群から選択される導電性金属からなる請求項11に記載の相互接続構造。
  14. 前記構造がデュアル・ダマシン構造である請求項11に記載の相互接続構造。
  15. 前記構造が埋込み構造である請求項11に記載の相互接続構造。
  16. (a)水溶性または水蒸気可溶性酸化物粒子の懸濁体を、前記水溶性または水蒸気可溶性酸化物粒子の凝集を防ぐのに有効でありながら、前記懸濁体中の酸化物粒子の可溶性は保持する表面配位基で被覆し、一方、粒子の直径が1から10nmで単分散のSiCOH粒子を別に生成させるステップ、
    (b)前記の被覆された水溶性または水蒸気可溶性酸化物粒子と前記単分散粒子を、前駆体混合物とするために、誘電率が2.8以下の絶縁性バインダー材料を含む溶液に加えるステップ、
    (c)前記前駆体混合物を基板表面に塗布するステップ、
    (d)前記粒子を3次元格子に配列することができるステップと架橋膜を生成させるステップを少なくとも含む、前記の塗布された前駆体混合物を硬化プロセスにかけるステップ、
    (e)前記被覆された水溶性または水蒸気可溶性酸化物粒子を、前記架橋膜内に空孔を生成させるために、前記架橋膜から除去するステップ、および
    (f)前記架橋膜から残留水および水酸基を除去するために、前記空孔を含む前記架橋膜をアニールするステップを含み、
    前記架橋膜は、間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、1から10nmの直径をもつ単分散空孔の第1相、ならびに前記第1相を囲む第2相を含み、前記第2相は、(i)間隔が実質的に均一であり、3次元周期格子のサイトに事実上配置される、1から10nmの直径をもつナノ粒子からなる規則的要素、および(ii)前記バインダーからなる規則性のない要素、を含む固体相である、多孔性低誘電率絶縁膜の製造方法。
JP2002588610A 2001-05-03 2002-04-30 多孔性低誘電率絶縁膜、相互接続構造、及び多孔性低誘電率絶縁膜の製造方法 Expired - Fee Related JP3842220B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/848,153 US6780499B2 (en) 2001-05-03 2001-05-03 Ordered two-phase dielectric film, and semiconductor device containing the same
PCT/US2002/013749 WO2002091450A2 (en) 2001-05-03 2002-04-30 Ordered two-phase dielectric film, and semiconductor device containing the same

Publications (2)

Publication Number Publication Date
JP2005507154A true JP2005507154A (ja) 2005-03-10
JP3842220B2 JP3842220B2 (ja) 2006-11-08

Family

ID=25302487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002588610A Expired - Fee Related JP3842220B2 (ja) 2001-05-03 2002-04-30 多孔性低誘電率絶縁膜、相互接続構造、及び多孔性低誘電率絶縁膜の製造方法

Country Status (12)

Country Link
US (1) US6780499B2 (ja)
EP (1) EP1384256B1 (ja)
JP (1) JP3842220B2 (ja)
KR (1) KR100655825B1 (ja)
CN (1) CN100356521C (ja)
AT (1) ATE436088T1 (ja)
AU (1) AU2002303576A1 (ja)
DE (1) DE60232871D1 (ja)
IL (1) IL158609A0 (ja)
MY (1) MY126213A (ja)
TW (1) TW538538B (ja)
WO (1) WO2002091450A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182946A (ja) * 2009-02-06 2010-08-19 Panasonic Corp 半導体装置及びその製造方法
JP2011082540A (ja) * 2003-03-18 2011-04-21 Internatl Business Mach Corp <Ibm> 多相超低k誘電

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6784521B2 (en) * 2001-05-22 2004-08-31 Scientific Components Directional coupler
FR2827854B1 (fr) * 2001-07-25 2003-09-19 Saint Gobain Rech Substrat revetu d'un film composite, procede de fabrication et applications
US6906339B2 (en) * 2001-09-05 2005-06-14 Rensselaer Polytechnic Institute Passivated nanoparticles, method of fabrication thereof, and devices incorporating nanoparticles
US6831003B1 (en) 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
AU2004262253A1 (en) * 2003-03-06 2005-02-10 Rensselaer Polytechnic Institute Rapid generation of nanoparticles from bulk solids at room temperature
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7060638B2 (en) * 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
EP1626109A1 (en) * 2004-08-11 2006-02-15 "VLAAMSE INSTELLING VOOR TECHNOLOGISCH ONDERZOEK", afgekort "V.I.T.O." Web-reinforced separator and continuous method for producing same
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US7482389B2 (en) * 2005-04-20 2009-01-27 International Business Machines Corporation Nanoporous media with lamellar structures
US7960442B2 (en) * 2005-04-20 2011-06-14 International Business Machines Corporation Nanoporous media templated from unsymmetrical amphiphilic porogens
US20070042609A1 (en) * 2005-04-28 2007-02-22 Senkevich John J Molecular caulk: a pore sealant for ultra-low k dielectrics
JP2008544936A (ja) * 2005-05-12 2008-12-11 ジョージア テック リサーチ コーポレイション コーティングされた金属酸化物ナノ粒子およびその製造方法
KR100685734B1 (ko) * 2005-06-07 2007-02-26 삼성전자주식회사 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
WO2007002539A2 (en) * 2005-06-24 2007-01-04 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
US7674521B2 (en) 2005-07-27 2010-03-09 International Business Machines Corporation Materials containing voids with void size controlled on the nanometer scale
US7406222B2 (en) 2006-02-16 2008-07-29 Pavel Kornilovich Composite evanescent waveguides and associated methods
US7825038B2 (en) 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7790634B2 (en) 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080245769A1 (en) * 2006-07-17 2008-10-09 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
WO2008060534A1 (en) * 2006-11-10 2008-05-22 Georgia Tech Research Corporation Printable thin-film transistors with high dielectric constant gate insulators and methods for producing same
KR100900231B1 (ko) * 2007-06-21 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7745352B2 (en) 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7943531B2 (en) 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US7803722B2 (en) 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
KR101364382B1 (ko) * 2009-05-13 2014-02-17 아사히 가세이 이-매터리얼즈 가부시키가이샤 패턴 형성용 수지 조성물, 패턴 형성 방법, 및 발광 소자의 제조 방법
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US7935643B2 (en) 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US7989365B2 (en) 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
US8629067B2 (en) 2009-12-30 2014-01-14 Applied Materials, Inc. Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
CN102754193A (zh) 2010-01-06 2012-10-24 应用材料公司 使用氧化物衬垫的可流动电介质
SG182333A1 (en) 2010-01-07 2012-08-30 Applied Materials Inc In-situ ozone cure for radical-component cvd
JP2013521650A (ja) 2010-03-05 2013-06-10 アプライド マテリアルズ インコーポレイテッド ラジカル成分cvdによる共形層
US8236708B2 (en) 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US7994019B1 (en) 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US9525071B2 (en) * 2012-02-22 2016-12-20 Massachusetts Institute Of Technology Flexible high-voltage thin film transistors
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US20150171029A1 (en) * 2013-12-16 2015-06-18 David J. Michalak Inverse nanostructure dielectric layers
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
KR102650216B1 (ko) 2018-03-09 2024-03-21 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393712A (en) 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure
US5470801A (en) 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
TW302525B (ja) * 1995-02-28 1997-04-11 Hitachi Ltd
US5698483A (en) * 1995-03-17 1997-12-16 Institute Of Gas Technology Process for preparing nanosized powder
RU2093495C1 (ru) * 1995-09-27 1997-10-20 Акционерное общество закрытого типа "Карбид" Способ получения углеродного материала
US5952421A (en) * 1995-12-27 1999-09-14 Exxon Research And Engineering Co. Synthesis of preceramic polymer-stabilized metal colloids and their conversion to microporous ceramics
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
US5801092A (en) * 1997-09-04 1998-09-01 Ayers; Michael R. Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices
TW439197B (en) * 1997-10-31 2001-06-07 Dow Corning Electronic coating having low dielectric constant
US6143643A (en) * 1998-07-08 2000-11-07 International Business Machines Corporation Process for manufacture of integrated circuit device using organosilicate insulative matrices
US6231989B1 (en) * 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
US6440560B1 (en) * 1999-07-26 2002-08-27 International Business Machines Corporation Nanoparticles formed with rigid connector compounds
US6171687B1 (en) * 1999-10-18 2001-01-09 Honeywell International Inc. Infiltrated nanoporous materials and methods of producing same
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6271273B1 (en) * 2000-07-14 2001-08-07 Shipley Company, L.L.C. Porous materials
US6903175B2 (en) * 2001-03-26 2005-06-07 Shipley Company, L.L.C. Polymer synthesis and films therefrom
US20030006477A1 (en) * 2001-05-23 2003-01-09 Shipley Company, L.L.C. Porous materials

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082540A (ja) * 2003-03-18 2011-04-21 Internatl Business Mach Corp <Ibm> 多相超低k誘電
JP2010182946A (ja) * 2009-02-06 2010-08-19 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
ATE436088T1 (de) 2009-07-15
KR100655825B1 (ko) 2006-12-11
US20020164891A1 (en) 2002-11-07
JP3842220B2 (ja) 2006-11-08
DE60232871D1 (de) 2009-08-20
MY126213A (en) 2006-09-29
US6780499B2 (en) 2004-08-24
CN100356521C (zh) 2007-12-19
CN1650406A (zh) 2005-08-03
EP1384256A2 (en) 2004-01-28
IL158609A0 (en) 2004-05-12
KR20040002894A (ko) 2004-01-07
EP1384256B1 (en) 2009-07-08
WO2002091450A3 (en) 2003-11-27
TW538538B (en) 2003-06-21
AU2002303576A1 (en) 2002-11-18
WO2002091450A2 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
JP3842220B2 (ja) 多孔性低誘電率絶縁膜、相互接続構造、及び多孔性低誘電率絶縁膜の製造方法
KR100581815B1 (ko) 다공성 저-k 유전체 상호접속 구조물
TWI380968B (zh) 處理劑材料
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
JP2007238761A (ja) 膜形成用組成物、絶縁膜、およびその製造方法
Kohl et al. Air-gaps in 0.3 μm electrical interconnections
JP4999454B2 (ja) 損傷誘電体材料及び膜の修復及び回復
EP1245628A1 (en) Composition for preparing substances having nano-pores
JP5161571B2 (ja) 処理剤物質
JP2005517784A (ja) オルガノシロキサン
JP2006500769A (ja) 低k材料用の中間層接着促進剤
TW200404742A (en) Method for modifying porous film, modified porous film and use of same
JP2002524849A (ja) ナノ細孔シリカの機械的強度を最適化する方法
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
JP2002534804A (ja) 有機ヒドリドシロキサン樹脂による誘電フィルム
JP2001067963A (ja) 多孔質誘電体の製造方法
US20040176488A1 (en) Low dielectric materials and methods of producing same
JP2006503165A (ja) オルガノシロキサン
JP4426526B2 (ja) 最新式のマイクロエレクトロニクス用途およびデバイス用の平坦化膜およびそれらの製造方法
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JPH07122551A (ja) 半導体用絶縁膜または平坦化膜の形成方法
CN100428453C (zh) 含有低k介电阻挡膜的互连结构及其制造方法
JP2004303800A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2004303778A (ja) 絶縁膜形成材料及びそれを用いた絶縁膜

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060308

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees