JP2005503086A - 非平行光軸リアルタイム3次元(立体)映像処理システム及びその方法 - Google Patents
非平行光軸リアルタイム3次元(立体)映像処理システム及びその方法 Download PDFInfo
- Publication number
- JP2005503086A JP2005503086A JP2003528035A JP2003528035A JP2005503086A JP 2005503086 A JP2005503086 A JP 2005503086A JP 2003528035 A JP2003528035 A JP 2003528035A JP 2003528035 A JP2003528035 A JP 2003528035A JP 2005503086 A JP2005503086 A JP 2005503086A
- Authority
- JP
- Japan
- Prior art keywords
- cost
- value
- optical axis
- image processing
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/50—Depth or shape recovery
- G06T7/55—Depth or shape recovery from multiple images
- G06T7/593—Depth or shape recovery from multiple images from stereo images
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10004—Still image; Photographic image
- G06T2207/10012—Stereo images
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
- H04N13/189—Recording image signals; Reproducing recorded image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/20—Image signal generators
- H04N13/204—Image signal generators using stereoscopic image cameras
- H04N13/239—Image signal generators using stereoscopic image cameras using two 2D image sensors having a relative position equal to or related to the interocular distance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N2013/0074—Stereoscopic image analysis
- H04N2013/0081—Depth or disparity estimation from stereoscopic image signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
Description
【0001】
本発明は、映像処理システムに関し、特に、非平行光軸リアルタイム立体(3次元)映像処理システム及びその方法に関するものである。
【背景技術】
【0002】
一般に、リアルタイム立体(3次元)映像処理システムは、ステレオ整合(Stereo Matching)を主部とするプロセッサを用いるが、このとき、前記ステレオ整合とは、一対の2次元イメージから3次元空間の空間情報を再創出する過程(プロセス)をいう。
このようなプロセッサを用いた従来の技術としては、研究論文[Uemsh R. Dhond and J. K. Aggarwal. Structure from Stereo-a review. IEEE Transactions on Systems, Man, and Cybernetics, 19(6):553−572, nov/dec 1989]にステレオ整合に関する基本原理が記述されている。また、これを具現した従来のステレオ整合技術は、リアルタイム3次元映像整合システム(大韓民国特許出願第2000-41424号)に開示されている。
【0003】
このような従来のリアルタイム3次元映像整合システムは、同一の光学特性を有する一対のカメラにより構成されているが、それら一対のカメラにより同一の空間領域を映すと、両カメラの各水平イメージスキャンラインに互いに類似した空間領域が選択されるから上記各スキャンラインのピクセル対が3次元空間の各点に対応されるように、一つのイメージでのピクセルが他のイメージでのピクセルに整合する。このような簡単な幾何学的特性を利用して、一対のカメラから3次元空間内の一つの点までの距離を求めることができる。このとき、一つのカメラにより選択されたイメージにおける所定ピクセルの位置と、他のカメラにより選択されたイメージに対応する所定ピクセルとの差を両眼視差(disparity)といい、このような両眼視差から計算された幾何学的特性を深さ(depth)という。すなわち、両眼視差は距離情報を包含している。よって、入力映像からリアルタイムに両眼視差を計算することで、観測空間の3次元距離情報及び形態情報を測定することができる。
【0004】
然るに、このような従来のシステムにおいては、一対のカメラが平行に置かれた状態でのみ両眼視差値を計算して空間情報を認識することができる。しかも、このような方式では、近距離物体を観測する場合には目的物を最適に見ることができない。すなわち、遠距離物体を観測する場合は、一対のカメラに形成される角度が平行をなすと両眼視差が大きくないため問題にならないが、カメラ角が平行の状態で近距離物体を観測する場合には、測定された両眼視差値が非常に大きくなるか、または、同システムの両眼視差の測定範囲を超えるようになって、平行な前記両カメラの各映像に観測対象物体が正常に映されないため、映像整合が難しいという不都合な点があった。
【0005】
実際に、上記システムをASIC-チップ(application specific integrated circuit-chip)として具現するとき、従来のリアルタイム3次元映像整合システムは、記憶ユニットの占める空間がプロセッサ全体で多くの部分を占めるという不都合な点を有している。
また、上記システムにおいては、通常、前方プロセッサ(forward processor)と後方プロセッサ(backward processor)とが交互に動作する。したがって、一方のプロセッサが動作するときに他方のプロセッサはアイドリング状態に置かれるため、非効率的で処理速度が遅いという不都合な点があった。
【発明の開示】
【0006】
本発明は、このような従来の課題に鑑みてなされたもので、カメラ角を物体の位置によって調節可能にすることで観測が容易化され、両眼視差値が許容値水準以上にオーバーフロー(overflow)されることを防止し、よって、3次元空間上の位置及び形態を演算するためのシステム及びその方法を提供することを目的とする。
また、本発明の他の目的は、もし最上位プロセッシングエレメント(processing element)が最大両眼視差値を示し、最下位プロセッシングエレメントが最小の両眼視差値を示し、基礎プロセッシングエレメントベース(プロセッシングエレメント)は両眼視差値を'0'とするプロセッシングエレメントであると仮定するとき、両眼視差値として'0'を有する基礎プロセッシングエレメントの位置を適切に設定することで、出力される両眼視差の基準オフセット値を調節し得るシステム及びその方法を提供することにある。
【0007】
また、本発明のその他の目的は、従来の記憶装置を廉価な外部記憶装置によって代替することで製作費用を節減し得るシステム及びその方法を提供することにある。
また、本発明の更に他の目的は、処理された決定値を二つの記憶装置間における何れか一方の装置に交互に格納して、前後方プロセッサが休むことなく連続動作するようにすることで、従来のシステムの2倍以上速い性能を有するシステム及びその方法を提供することにある。
【0008】
本発明の上述および他の目的、特徴点、見方および利点は、添付図面を参照して以下に詳述する本発明の記載から更に明らかにする。
【発明を実施するための最良の形態】
【0009】
さて、カメラが人の目と同様な機能を遂行すると仮定すると、一対のカメラの焦点方向を遠近によって調節することで、距離の遠近に関わりなく全ての映像を最適にとらえることができる。よって、距離を遠近することによってカメラの観測視線に変化を与えるために、カメラの角度を制御する手段と、該角度の制御によって映像整合システムの設定を新しく更新する手段とが必要である。このような手段を利用すると、近距離対象物体でもよく観測することができるし、より効果的な映像整合が可能である。
【0010】
以下、本発明の実施の形態を、図面の参照に基づいて説明する。
図1は、本発明に係る非平行光軸リアルタイム3次元映像処理システムの構成を示したブロック図で、同図1に図示されるように、本発明に係る非平行光軸リアルタイム3次元映像処理システムは、光軸回転手段を有した左側カメラ10及び右側カメラ11、それら左側及び右側カメラ10、11のデジタル映像信号を一時的に格納するか、またはアナログ映像信号をデジタル変換してデジタル映像信号をそれぞれ出力する映像処理部12と、その出力された左側及び右側デジタル映像信号から最小の整合コストを示す決定値を計算して、該決定値による両眼視差値を出力する映像整合部(SMC;Stereo Matching Chip)13と、上記両眼視差値による映像をディスプレイするユーザシステム16と、前記映像整合部13に供与するための前記決定値を交互に格納する第1、第2の記憶装置14、15と、を包含して構成されている。
【0011】
ここで、図1には左側及び右側カメラ10、11の回転軸が図示されていないが、前記の左側及び右側カメラ10、11のレンズ部(図示せず)を構成する鏡筒部(図示せず)を回転させることができるか、または、同図1に示されたように、カメラの体部全体を回転させることができるように構成されているが、当該技術は、当業者には明白な技術であるため、その詳細な説明は省略する。
【0012】
そして、映像処理部12は、左側カメラ10及び右側カメラ11から得られた物体の映像を映像処理して、デジタル変換された左側映像及び右側映像を映像整合部13にピクセル単位で出力し、その後、該映像整合部13は、前記左側映像及び右側映像の各スキャンラインのピクセルデータの入力を順次受けて、前記左側映像及び右側映像の決定値をそれぞれ演算し、第1及び第2記憶装置14、15における一方の記憶装置に前記計算された決定値を格納し、他方の記憶装置の以前に格納された決定値を読出し、そのような格納と読出しの動作を交互に行いながら前記読み出した決定値から両眼視差値を計算してユーザシステム16に出力する。また、このような両眼視差値を出力する過程は、一対の映像の全てのスキャンラインに対し反復して遂行される。
【0013】
図2は、図1の映像整合部(SMC)13の詳細構成図で、同図2に図示された映像整合部13は、映像処理部12の左側及び右側映像信号をそれぞれ格納する各N/2個に構成された左側及び右側映像レジスタ20、21と、クロック信号(CLKE、CLKO)に同期して前記左側及び右側映像レジスタ20、21から入力される映像から決定値を計算して両眼視差値(Dout)を出力するN個のプロセッシング手段としてのプロセッシングエレメント22と、選択信号によって、第1及び第2記憶装置14、15と交互に前記決定値を取り交わす決定値バッファ24と、外部から制御信号の入力を受けてプロセッシングエレメント22のレジスタ43値を設定する設定信号(上位信号Top、下位信号Bottom、ベース信号Base及びリセット信号Reset)により前記プロセッシングエレメント22を制御する制御部23と、を包含して構成されている。
【0014】
以下、上述のように構成された映像整合部が一対のスキャンラインを処理する方法に関して説明する。
まず、制御部23は、外部の制御信号の入力を受けてN個のプロセッシングエレメント22に上位信号Top、下位信号Bottom、ベース信号Base及びリセット信号Resetをそれぞれ出力する。このとき、所望の視差値の範囲内にあるプロセッシングエレメント22における最上位プロセッシングエレメントで上位信号Topを活性化(active)させ、最下位プロセッシングエレメントで下位信号Bottomを活性化させる。また、被写体との距離による一対のカメラ10、11の光軸角度によって、上位信号Topにより活性化されたプロセッシングエレメントと下位信号Bottomにより活性化されたプロセッシングエレメント間で所望の両眼視差値が最適になるようにするため、両眼視差値が'0'に該当される適切な位置のプロセッシングエレメントでベース信号Baseを活性化させる。
【0015】
ここで、図2に示したように、複数のプロセッシングエレメント22における一番上方に位置されたプロセッシングエレメントN-1を最上位、一番下方に位置されたプロセッシングエレメント0を最下位と定義し、前記ベース信号Baseが活性化されるプロセッシングエレメント位置の両眼視差値を0とすると、その下のプロセッシングエレメントの両眼視差値は-1で、その次の下は両眼視差値が-2になる。すなわち、最上位及び最下位は、それぞれ両眼視差値の最小値及び最大値を示す。
【0016】
また、前記左側及び右側映像レジスタ20、21は、前記映像処理部12によりデジタル変換された右側映像及び左側映像の各スキャンラインのピクセルデータの入力を受けてプロセッシングエレメント22に出力する。このとき、プロセッシングエレメント22は、指定された最大の両眼視差値まで線形アレイ(linear array)状に複製されることが可能で、各プロセッシングエレメント22は、隣接したプロセッシングエレメントと情報を交換することができる。このような構造により、前記システムは、プロセッシングエレメント22の個数に制限されることなく最大速度で動作することができる。
【0017】
更に、上記左側及び右側映像レジスタ20、21は、該当する各システムクロック毎に各ピクセルの映像データを格納し、活性化された各プロセッシングエレメントは、左側及び右側映像から決定値を計算する。このとき、決定値バッファ24は、プロセッシングエレメント22により計算された決定値を第1記憶装置14及び第2記憶装置15に交互に格納し、それら第1記憶装置14及び第2記憶装置15から決定値を交互に読み出して前記プロセッシングエレメント22へ入力させる。すなわち、前記決定値バッファ24は、選択信号によって、プロセッシングエレメント22により計算された決定値を第1及び第2記憶装置14、15における一方の記憶装置に格納し、それら第1及び第2記憶装置14、15における他方の記憶装置から読み出した決定値をプロセッシングエレメント22へ入力させる。ここで、上記選択信号は、第1記憶装置14のデータにアクセスするか、第2記憶装置のデータにアクセスするかを示す信号である。
【0018】
また、前記プロセッシングエレメント22は、前記決定値バッファ24が第1記憶装置14または第2記憶装置15から交互に読み出した決定値を演算して両眼視差値を計算することで、ユーザシステム16へ出力する。このとき、前記両眼視差値は、前の両眼視差値に対する増減形態ないしオフセット形態で出力させるか、または実際の両眼視差値のような増感量形態として出力させることができる。
【0019】
ここで、前記左側及び右側映像レジスタ20、21及びプロセッシングエレメント22は、システムクロックから得た二つのクロック信号CLKE、CLKOにより制御される。前記クロックCLKEは、偶数番目のシステムクロックサイクルにトグル(toggle)され(最初のシステムクロックサイクルを'0'と仮定する)、右側映像を格納するための映像レジスタ20及び偶数番目のプロセッシングエレメント22に供給され、前記クロックCLKOは、奇数番目のシステムクロックサイクルにトグルされて、左側映像を格納するための映像レジスタ21及び奇数番目のプロセッシングエレメント22に供給される。よって、映像レジスタ20及び偶数番目のプロセッシングエレメント22から始まって、各システムクロックサイクル毎に映像レジスタ20または21及び偶数番目または奇数番目のプロセッシングエレメント22が動作される。
【0020】
図3は、図2のプロセッシングエレメント22の詳細構成図で、同図3に図示されたように、前記プロセッシングエレメント22は、左側及び右側映像レジスタ20、21に格納されたスキャンラインのピクセルを受けとり、整合コスト及び決定値を前記決定値バッファ24へ出力する前方プロセッシング手段としての前方プロセッサ(forward processor)30と、前記決定値バッファ24から出力された決定値Dbinを受けとり、両眼視差値を出力する後方プロセッシング手段としての後方プロセッサ(backward processor)31と、を包含して構成されている。
【0021】
以下、このように構成されたプロセッシングエレメント22の動作に関して説明する。
プロセッシングエレメント22は、前記前方プロセッサ30のコストレジスタ値及び前記後方プロセッサ31の活性レジスタ値が始動されたリセット信号Resetにより初期化される。すなわち、先ず、活性化されたベース信号Baseが入力されると、プロセッシングエレメント22は、前方プロセッサ30のコストレジスタ値が‘0'になり、後方プロセッサ31の活性レジスタ値が‘1'になる。反対に、先ず、前記プロセッシングエレメント22に非活性化されたベース信号Baseが入力されると、前方プロセッサ30のコストレジスタ値が略最大値になり、後方プロセッサ31の活性レジスタ値が‘0'になる。
【0022】
前方プロセッサ30は、クロックCLKE、CLKOの一方の信号に同期して左/右映像の一対のスキャンラインを処理して決定値Dcoutを計算し、該決定値Dcoutを、決定値バッファ24を介して第1記憶装置14または第2記憶装置15に格納する。
また、後方プロセッサ31は、決定値バッファ24を介して第1記憶装置14または第2記憶装置15から読み出した決定値を演算して両眼視差値を演算し、該両眼視差値をクロックCLKE、CLKOの一方の信号に同期して出力する。このとき、前記第1及び第2記憶装置14、15は、一方の記憶装置に前方プロセッサ30により計算された決定値が書き込まれる間に他方の記憶装置では後方プロセッサ31に決定値が入力される。
【0023】
次いで、次のスキャンラインを処理するとき、前方プロセッサ30は、選択信号を反転させて決定値Dcoutを格納するための記憶装置14、15を転換させ、後方プロセッサ31も、該転換された記憶装置14、15から決定値を読み出して前述した過程を繰り返す。
図4は、図3の前方プロセッサ30の詳細構成図で、同図4に図示されるように、前述の前方プロセッサ30は、映像レジスタ20、21から出力されたスキャンラインの二つのピクセルの差により整合コストを計算する絶対値計算器40と、該絶対値計算器40により計算された整合コストと後述するコストレジスタ43からフィードバックされた累積のコストとを加算する第1加算器41と、該第1加算器41の出力値及び前記プロセッシングエレメント22の累積コストを受けとり、上位(トップ)信号Top及び下位(ボトム)信号Bottomを設定することで、前記三つのコストを比較して最小のコストを出力する限定比較手段としての限定比較器42と、該限定比較器42の比較結果によって出力される最小のコストを累積コストとして格納する累積コストレジスタ43と、該累積コストレジスタ43に格納された累積のコストとオクルージョンコスト(Occlusion Cost)とを加算してプロセッシングエレメント22に出力する第2加算器44と、を包含して構成されている。
【0024】
ここで、前記コストレジスタ43は、ベース信号Base及びリセット信号Resetにより初期化される。
図5は、図4の限定比較器42の詳細構成図で、図示されたように、前記限定比較器42は、限定設定手段としての限定設定装置50と比較器51とを包含して構成されている。
【0025】
前記限定設定装置50は、上位コストuCostと下位コストdCostとを比較して最小のコストMinCostを出力する比較器52と、上位コストuCostまたは下位コストdCostを選択して前記比較器51に出力するマルチプレクサ(MUX)53と、下位信号Bottom及び前記比較器52の出力の入力を受けて論理積(AND)演算するANDゲート54と、上位信号Top及び前記ANDゲート54の出力を論理和(OR)演算して前記マルチプレクサ53を動作させるORゲート55と、を包含して構成されている。
【0026】
上記比較器51は、限定設定装置50からの出力コストと第1加算器の合算コストmCostとの間で最小のコスト入力MinCostを選択して出力し、かつ整合パス決定値(match path decision)を出力する。
また、上述の限定比較器42は、上位プロセッシングエレメントであることを知らせる上位信号Topが活性化されるとき、上位コストuCostの選択を阻止し、下位信号Bottomが活性化されるとき、下位コストdCostの選択を阻止するように機能し、その他の場合は、上位コストuCost、下位コストdCost及び合算コストmCost中、最小のコストMinCostを選択する。つまり、前記比較器52は、二つの入力uCost、dCostを比較して2つの値を出力するが、上方の出力は最小値を示し、下方の出力は入力された値の中で何れの値が最小であるかを示す。
【0027】
さらに、上記マルチプレクサ53は、ORゲート55の出力値によって、二つの入力値uCost、dCostの中の一つを選択して出力する。
次に、上述のように構成された前方プロセッサ30の作動を詳述する。
まず、上位信号Topが活性化される場合、限定比較器42は、既述した三つのコストuCost、dCost、mCostから上位コストuCostを比較対象より排除し、下位コストdCostと合算コストmCostとの両者だけを比較して最小のコストMinCostを出力し、下位コストdCostが最小値であると-1を、合算コストmCostが最小値であると0を、それぞれ決定値(Dcout=Dfout)として出力する。このとき、決定値を2bitであるとすると、‘11’は-1、‘00’は0、‘01’は+1と考えることができる。よって、上位信号Topが活性化された場合、該上位信号Topが入力された上記ORゲート55が、決定値の上位ビット(Dcout(1)=Dfout(1))を‘1'として出力し、前記決定値Dcoutによりマルチプレクサ53が下位コストdCostを選択して比較器51に出力する。したがって、上記比較器51は、下位コストdCostと合算コストmCostとを比較し、最小のコストMinCostを出力するようになる。
【0028】
また、下位信号Bottomが活性化される場合、前記の限定比較器42は、三つのコストuCost、dCost、mCostの中の下位コストdCostを比較対象から排除し、上位コストuCostと合算コストmCostとのみを比較して最小のコストMinCostを出力し、決定値Dbinを出力する。活性化されたボタム信号Bottomは、反転 (inverted) されて前記ANDゲート54の他方の入力端子に入力されるため、該ANDゲート54の出力信号が‘0'になり、上位信号Topが‘0'状態であるので、ORゲート55から出力される決定値の上位ビット(Dcout(1)=Dfout(1))が‘0'として出力される。
【0029】
よって、マルチプレクサ53が上位コストuCostを選択して比較器51に入力させるため、該比較器51は、上位コストuCostと合算コストmCostとを比較して最小のコストMinCostを出力する。
また、上位信号Top及び下位信号Bottomが全て活性化されない場合、限定比較器42は、三つのコストuCost、dCost、mCostの中の最小のコストMinCostを出力し、決定値Dcoutを出力する。
【0030】
このように動作される限定比較器42が出力する最小のコストMinCostは、クロックが加えられる都度、新しい全体のコストになって累積コストレジスタ43に格納される。
図6は、図4の累積コストレジスタ43の詳細構成図である。同図6に図示されたように、前記コストレジスタ43は、比較器42からの入力を受け、リセット信号Resetが入力されると、各クロック信号(CLKE又はCLKO)に同期してセット/リセットが可能なD-フリップフロップ(flip flop)62、63と、ベース信号Baseによって前記D-フリップフロップ62をセットまたはリセットの選択を行うデマルチプレクサ(DEMUX)61と、を包含して構成されている。
【0031】
ここで、上記D-フリップフロップ63は、固定値(‘1')によりセットされず、リセット信号Resetによってのみリセットされるように構成されている。
以下、このように構成された前記コストレジスタ43の動作に対して説明する。
上記のD-フリップフロップ62の下位には、最小のコスト(MinCost=U[i,j])の中の所定ビット数が格納され、上記D-フリップフロップ63の上位に所定ビット数が格納される。前記デマルチプレクサ61は、リセット信号Resetの入力を受けて、ベース信号Baseによってセット信号setまたはリセット信号Resetを前記D-フリップフロップ62に入力させる。
【0032】
前記D-フリップフロップ63は、固定された値‘1'によりセットされず、リセット信号Resetによってのみリセットされる。前記各D-フリップフロップ62、63の出力信号U[i-1,j]は、第二加算器44に出力され、該加算器44は、オクルージョンコストγとコストレジスタ43に格納された全体のコストとを合算し、その合算値Uoutを隣接したプロセッシングエレメントに出力する。前記オクルージョンコストγは定数である。
【0033】
図7は、図3の後方プロセッサ31の詳細図で、図示されたように、前記後方プロセッサ31は、リセット信号Resetの入力を受けるとそれをベース信号Baseによって後述する活性レジスタのセット入力またはリセット入力へ伝送するデマルチプレクサ73と、該デマルチプレクサ73の出力値によってセット/リセットが可能なD-フリップフロップにより構成された活性レジスタ71と、活性ビットパス(Ain1,Ain2,Aself)の各入力を論理和して前記活性レジスタ71に出力するORゲート70と、前記活性レジスタ71の出力を決定値Dbinによって出力するデマルチプレクサ72と、決定値Dbinを前記活性レジスタ71の出力によって制御、出力するトライステート(3状態)バッファ74と、を包含して構成される。
【0034】
次に、上述のように構成された後方プロセッサ31の作動に関して以下に説明する。
上記トライステート(3状態)バッファ74は、入力値が‘1'のとき、その入力値をそのまま出力し、その他の場合にはハイインピーダンス状態となって何も出力しない。
上記活性レジスタ71は値‘1’の時にはトライステートバッファ74が入力値Dbinを出力し、他方、上記活性レジスタ71が値‘0’の時には、上記トライステートバッファの出力は高インピーダンスとなる。制御部23により活性化されたリセット信号Resetと共に用いられるベース信号Baseにより初期にリセットされる。
【0035】
前述のORゲート70は、隣接したプロセッシングエレメント22の活性ビット経路Ain1、Ain2とフィードバックされた活性ビット経路Aselfとを論理和し、その結果を活性レジスタ71に出力する。前記入力端子Ain1は、下方に隣接したプロセッシングエレメントの出力端子Aout1に接続され、前記入力端子Ain2は、上方に隣接したプロセッシングエレメントの出力端子Aout2接続されるが、それら入力Ain1、Ain2は、隣接プロセッシングエレメントの活性レジスタ71から出力される活性ビットデータを伝達する経路を示す。よって、活性ビットAselfがハイ状態であると、ORゲート70の出力信号がハイ状態となる。
【0036】
上記入力信号(Ain1,Ain2)は、活性ビットの経路にクロックが印加されると、活性レジスタ71における活性ビットの状態を維持するようにし、上記活性ビットの新しい値は、後方プロセッサ31にクロックが印加されると、活性レジスタ71に格納、設定される。
上記デマルチプレクサ72は、第1記憶装置14または第2記憶装置15から読み出した決定値Dbinにより制御される。前記デマルチプレクサ72の出力信号(Aout1、Aself、Aout2)は、前記決定値Dbinがそれぞれ-1、0、+1の場合に活性ビット出力と同一値を有する。
【0037】
上記トライステート(3状態)バッファ74は、前記活性レジスタ71における活性ビットがハイ状態‘1’であると、決定値Dbinを両眼視差値(Dbout=Dout)として出力し、活性レジスタ71における活性ビットがロー状態‘0’であると、該トライステート(3状態)バッファ74の出力信号Dboutは、高インピーダンス状態となって、他のプロセッシングエレメントに具備された他の後方プロセッサの出力(Dbout)を妨害しないようになる。
【0038】
このとき、決定値Dbinの代りに両眼視差値を出力することができる。これは、決定値Dbinを出力して両眼視差値の相対的変化を示す場合とは異なって、実際の両眼視差値を示すようになる。
以下、本発明の実施形態によりスキャンライン対において各ピクセルを整合するためのアルゴリズムを説明する。
【0039】
制御部23は、上位信号Top、下位信号Bottom及びベース信号Baseを次のように設定する。
上位信号Topが活性化されたプロセッシングエレメントの番号:
jTOP
下位信号Bottomが活性化されたプロセッシングエレメントの番号:jBOTTOM
ベース信号Baseが活性化されたプロセッシングエレメントの番号:
jBASE
0≦jTOP≦jBASE≦jBOTTOM≦N-1
ここで、U[i,j]は、j番目のプロセッシングエレメントのi番目のクロックにおける前方プロセッサ30のコストレジスタ43の値を示したものである。すなわち、U[i,j]は、i番目のステップのj番目の前方プロセッサ30のコストレジスタ値を示す。
【0040】
まず、初期化動作を説明すると次のようである。
本発明に係るシステムの初期化時には、jBASE番目の累積コストレジスタを除外した全ての累積コストレジスタの累積コスト値を無限大(∞)、つまり略表示し得る最大値に設定する。
すなわち、U[0,jBASE]=0、
U[0,j]=∞、ここで、j∈[0,jBASE- 1,jBASE +1,...,N-1]
以後、前方プロセッシング及び後方プロセッシングの作動に付いて説明する。
【0041】
前方プロセッシングは、各ステム(stem)j及びサイト(site)iに対し、次のようなアルゴリズムを利用して最も良い経路及びコストを探す。
i=1 から 2N に関しては、
各 j∈[0,...,N-1]を遂行する。
このとき、 i+j =偶数なら、
U[i,j]=mink ∈ {-1,0,1},j+k ∈ {jBOT,jTOP}U[i-1,j+k]+rk2
PM[i,j]=arg mink ∈ {-1,0,1},j+k ∈ {jBOT,jTOP}U[i-1,j+k]+rk2
このとき、 i+j =奇数なら、
U[i,j]=U[i-1,j]+|gl[(i-j+1)/2]-gr[(i+j+1)/2]|
PM[i,j]=0
ここで、PM 及びPM'は、第1記憶装置14及び第2記憶装置15、または第2記憶装置15及び第1記憶装置14にそれぞれ対応され、前方プロセッサ30の出力値である決定値を格納する。また、gl及びgrは、それぞれ左右映像で同一の水平ライン位置上のi番目のピクセル値を示したものである。且つ、ガンマ(γ)はオクルージョンコストであって、各イメージにおいてあるピクセルが他のイメージと整合しないピクセルに対応される場合のコストとして、パラメータにより決定される。
【0042】
例えば、5番目のクロックで3番目のプロセッシングエレメントにおける上記前方プロセッシングの方法を説明すると次のようである。
前記5番目のクロック及び3番目のプロセッシングエレメントにおいて、前記5と3との和は偶数となるので、上位プロセッシングエレメントのコストレジスタ値(4番目のプロセッシングエレメントのコストレジスタ値)、下位プロセッシングエレメントのコストレジスタ値(2番目のプロセッシングエレメントのコストレジスタ値)及び自身のコストレジスタ値(3番目のプロセッシングエレメントのコストレジスタ値)をそれぞれ比較して、最小のコストを有するプロセッシングエレメントを求める。もし、上位プロセッシングエレメントのコストレジスタ値が最小のコストとして決定されると、‘+1'を決定値として出力し、下位プロセッシングエレメントのコストレジスタ値が最小のコストとして決定されると、‘-1'を決定値として出力し、自身のコストレジスタ値が最小のコストとして決定されると、‘0'を決定値として出力する。
【0043】
また、前記クロックの回数と、プロセッシングエレメントの番号との和が奇数であると、決定値は‘0'となるが、左右映像で同じ水平ライン位置上のi番目のピクセル値に係る情報を包含することで、前記前方プロセッシング過程で示されなかった映像情報を包含する。
後方プロセッシングは、次のようなアルゴリズムにより、前方プロセッシングの結果の決定値によって両眼視差値を生成し、出力する。
【0044】
i=1から2Nであるため、
d[i-1]=d[i]+ PM'[i, d(i)]を遂行する。
ここで、PM'[i, d(i)]は、第1記憶装置または第2記憶装置から読み出してi番目のクロックで、活性化ビット1を有する後方プロセッサを介して出力される決定値を示したものである。
【0045】
前記の活性レジスタ71は、まず制御部23により活性化されたリセット信号Resetとベース信号Baseとによって初期化される。前方プロセッサ30から出力された決定値がPM[i,j]に格納されると同時に、後方プロセッサ31は、前のスキャンラインで格納されたPM'[i,j]の決定値Doutを読み出し、PM[i,j]及びPM'[i,j]は、LIFO(Last in First out)の構造を有するスタックとして第1記憶装置14と第2記憶装置15とに対応する。
【0046】
また、同時に作動される前方プロセッシング及び後方プロセッシングが終了すると、上記のPM[i,j]及びPM'[i,j]は、それぞれ第2記憶装置15と第1記憶装置14とに変えられて次のプロセッシングを処理し、該プロセッシングが終了すると、再び役割が変わる方式により構成される。
このようなアルゴリズムにより、前方及び後方プロセッシングは、プロセッシングエレメントを利用して並列的に処理される。
【産業上の利用可能性】
【0047】
以上説明したように、本発明に係る非平行光軸リアルタイム3次元映像処理システム及びその方法においては、カメラ角を対象物の位置によって調節可能にすることで観測が容易で、両眼視差値が許容値水準以上にオーバーフローするのを防止することで、3次元空間上の位置及び形態を数値的に演算し得るという効果がある。
また、従来のシステムは、両眼視差値として一定範囲幅の値を有していたが、本発明に係るシステムは、カメラ光軸の角度による測定範囲に適合するように、両眼視差値の範囲が異なるようにする。すなわち、本発明に係るシステムは、最上位プロセッシングエレメントが最大の両眼視差値を示し、最下位プロセッシングエレメントが最小の両眼視差値を示し、ベースプロセッシングエレメントは、両眼視差値を‘0'とするプロセッシングエレメントと仮定するとき、両眼視差値として‘0'を有するベースプロセッシングエレメントの位置を適切に設定することで、出力される両眼視差の基準オフセット値、すなわち、寸法値を調節することができる。
【0048】
また、本発明は、最上位、最下位及びベースプロセッシングエレメントの設定によって両眼視差の最大及び最小範囲を限定することができるので、外部の測定環境において発生する雑音(ノイズ)により両眼視差の数値範囲を超えた場合、誤った両眼視差の出力を防止するため、両眼視差数値範囲限定手段が更に包含される。実際に本システムをASICチップに具現するとき、従来のリアルタイム3次元映像整合システムは、決定スタックの構成部分が占める空間がプロセッサ全体で多くの部分を占有するようになるが、本発明に係るシステムにおいては、決定スタックないし従来の記憶装置を廉価な外部記憶装置により代替することで製作費用を節減し得るという効果がある。
【0049】
また、本発明は、決定スタックの機能を遂行する外部記憶装置を二つ付加して、前方プロセッサにより処理された決定値を第1の外部記憶装置に格納する間、後方プロセッサが第2の外部記憶装置からそれに格納されている決定値を読み出して処理し、次のイメージスキャンライン(Scan Line)を処理するとき、前方プロセッサで第2の外部記憶装置に決定値を格納する間、後方プロセッサが第1の外部記憶装置から格納された決定値を読み出す過程を行うようにする。よって、本システムは、先立って処理された決定値を二つの記憶装置の中の何れか一方に交互に格納して、前後方プロセッサが休むことなく連続動作するようにすることで、従来のシステムの2倍以上の速い性能を有するという効果がある。
【図面の簡単な説明】
【0050】
【図1】本発明に係る非平行光軸リアルタイム3次元映像処理システムの構成を示したブロック図、
【図2】図1の映像整合部(SMC)の詳細構成図、
【図3】図2のプロセッシングエレメントの詳細構成図、
【図4】図3の前方プロセッサの詳細構成図、
【図5】図4の限定比較器の詳細構成図、
【図6】図4の累積コストレジスタ(accumulated cost register)の詳細構成図、
【図7】図3の後方プロセッサの詳細構成図。
Claims (28)
- 被写体の遠、近距離によって左、右カメラの光軸角を制御する光軸制御手段と、
前記左、右カメラのデジタル映像信号を暫時的に格納し、かつアナログ映像信号をデジタル変換してデジタル映像信号をそれぞれ出力する映像処理部と、
前記左、右デジタル映像信号から最小の整合コストを示す決定値を演算して、該決定値による両眼視差値を出力する映像整合部と、
前記決定値を交互に格納する第1記憶装置および第2記憶装置と、
を具備して構成されることを特徴とする非平行光軸リアルタイム3次元映像処理システム。 - 前記両眼視差値に従って処理された映像をディスプレイ表示するディスプレイ手段を更に具備することを特徴とする請求項1記載の非平行光軸リアルタイム3次元映像処理システム。
- 前記映像整合部は、
前記左、右カメラの映像信号をそれぞれ格納する左側及び右側映像レジスタと、
前記左側及び右側映像レジスタから入力される映像からクロック信号により決定値を演算し、前記両眼視差値を出力するプロセッシング手段と、
外部からの選択信号によって、第1記憶装置、第2記憶装置と交互に前記決定値を取り交わす入/出力決定値バッファと、
外部からの制御信号の入力を受けて、前記プロセッシング手段のレジスタ値を設定する設定信号を用いて、前記プロセッシング手段を制御する制御部と、
を具備して構成されることを特徴とする請求項1記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記制御部は、前記両眼視差値の範囲内に該当する個所にあるプロセッシング手段中、最上位プロセッシング手段を活性化させる上位(Top)信号と、
前記両眼視差値の範囲内に該当する個所にあるプロセッシング手段中、最下位プロセッシング手段を活性化させる下位信号(Bottom)と、
前記両眼視差値の範囲内に該当する個所にあるプロセッシング手段中、両眼視差値が‘0'に該当する個所に位置されたプロセッシング手段を活性化させるベース(Base)信号と、
前記プロセッシング手段を初期化するリセット(Reset)信号と、
から構成された設定信号を各プロセッシング手段に入力することを特徴とする請求項3記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記決定値バッファは、
前記プロセッシング手段により計算された決定値を第1記憶装置または第2記憶装置に交互に格納し、該第1記憶装置または第2記憶装置から決定値を交互に読み出して前記プロセッシング手段に出力することを特徴とする請求項3記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記プロセッシング手段は、
前記映像レジスタに格納されたスキャンラインのピクセルの入力を受けて整合コストを計算し、該計算された決定値を前記決定値バッファに出力する前方プロセッシング手段と、
ベース及びリセット信号により制御され、前記決定値バッファから決定値の入力を受けて両眼視差値を出力する後方プロセッシング手段と、
を具備して構成されることを特徴とする請求項3記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記プロセッシング手段は、
前記前方プロセッシング手段から出力される決定値が決定値バッファ手段の入力になり、該決定値バッファ手段の出力値である決定値が後方プロセッシング手段の入力になることを特徴とする請求項6記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記前方プロセッシング手段は、
前記左側及び右側映像レジスタから出力されるスキャンラインの各ピクセルの差により整合コストを計算し、該整合コストとコストレジスタからフィードバックされたコストとを加算した後、上位及び下位信号の設定によって、前記加算されたコスト、最上位プロセッシング手段のコスト及び最下位プロセッシング手段のコストの入力を受けて、前記三つのコスト中最小のコストを出力する限定比較手段と、
前記最小のコストを全体のコストとして格納し、該全体のコストとオクルージョンコスト(Occlusion Cost)とを加算して、該加算されたコストを隣接したプロセッシング手段に出力するコスト格納手段と、
を具備して構成されることを特徴とする請求項6記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記限定比較手段は、
入力される前記三つのコストを比較して上位及び下位コストの入力を受け、最上位プロセッシング手段が活性化されていることを上位信号が報知すると、下位コストを選択し、最下位プロセッシング手段が活性化されていることをベース信号が報知するときは上位コストを選択し、その他の場合は前記入力されるコスト中最小のコストを選択する限定設定手段と、
前記限定設定手段の三つの入力の中の上位及び下位でない残りの一つのコストと前記限定設定手段から出力されるコスト中最小のコストを選択する比較器と、
を包含して構成されることを特徴とする請求項8記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記コスト格納手段は、
セットまたはリセットされるD-フリップフロップと、
前記リセット信号を受けると、ベース信号に従って前記D-フリップフロップをセットまたはリセットさせるデマルチプレクサと、
を包含して構成されることを特徴とする請求項8記載の非平行光軸リアルタイム立体映像処理システム。 - 前記コスト格納手段は、
前記リセット信号が活性化されると、ベース信号が活性化されたプロセッシング手段のコスト格納手段が残りのプロセッシング手段のコスト格納手段の値よりも小さい最小値を有するようにすることを特徴とする請求項8記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記後方プロセッシング手段は、
前記リセット信号の入力を受けて、ベース信号によって活性レジスタのリセット端またはセット端への入力として前記リセット信号を出力する第1デマルチプレクサと、
前記第1デマルチプレクサの制御によってセットまたはリセットされる複数のD-フリップフロップから構成された活性レジスタと、
活性ビットの入力を受け、該活性ビットを論理和して前記活性レジスタへ出力するORゲートと、
前記活性レジスタの出力値を前記決定値に従って出力する第2デマルチプレクサと、
前記活性レジスタの制御によって前記決定値を出力する3状態バッファ(スリーステートバッファ)と、
を包含して構成されることを特徴とする請求項6記載の非平行光軸リアルタイム3次元映像処理システム。 - 前記活性レジスタは、
前記リセット信号の活性時に、ベース信号が活性化されたプロセッシング手段の活性レジスタだけを活性化させることを特徴とする請求項12記載の非平行光軸リアルタイム3次元映像処理システム。 - 一対のカメラ間角度調節手段と、
ある測定距離による最適の映像整合のための両眼視差の最大値及び最小値を制御する制御手段と、
後方プロセッサと前方プロセッサとを連続作動させるために、二つの記憶装置を交互に使用する処理手段と、
を包含して構成されることを特徴とする非平行光軸リアルタイム3次元映像処理システム。 - 一対の非平行光軸間の角を調節制御することにより被写体を最適で観測するための手段と、
カメラ光軸間の角度に従って、両眼視差のオフセット値を調節制御し、両眼視差数値範囲を限定するプロセッシングエレメント設定手段と、
前記プロセッシングエレメント設定手段に連結された外部記憶装置に対し、前記決定値を格納し、かつ読出しする手段と、
前記決定値を格納または読出しするための第1及び第2記憶装置を交互に使用するインターフェース手段と、
を包含して構成されることを特徴とする非平行光軸リアルタイム3次元映像処理システム。 - リアルタイム3次元映像処理システムの作動方法が、
被写体の遠、近距離に応じて最適の観測と効率的な映像整合を得るために左、右カメラの光軸値を調節制御し、
前記左、右カメラの映像信号をデジタル変換し、
そのデジタル変換された前記左、右カメラの映像信号から決定値を演算し、該決定値による両眼視差値を出力する、
ことを順次遂行することを特徴とする非平行光軸リアルタイム3次元映像処理方法。 - 前記出力ステップは、
前記決定値を第1および第2記憶装置に交互に格納し或いは前記第1および第2記憶装置から交互に前記決定値を読み出すステップを更に具備することを特徴とする請求項16記載の非平行光軸リアルタイム3次元映像処理方法。 - 前記出力ステップは、
前記デジタル変換された映像信号を受け、前記決定値(Dbin)を演算し、かつ該決定値(Dcout)を第1記憶装置に格納し、
前記格納された決定値を利用して両眼視差値を演算する、
ことを順次遂行するステップを具備することを特徴とする請求項16記載の非平行光軸リアルタイム3次元映像処理方法。 - 次の映像信号を受信し、決定値を演算し、かつ該決定値を第2記憶装置に格納し、
該格納された決定値を利用して両眼視差値を演算する、
ステップを更に具備したことを特徴とする請求項18記載の非平行光軸リアルタイム3次元映像処理方法。 - 前記第1記憶装置に前記決定値が格納される間、前記第2記憶装置に格納された決定値を利用して両眼視差値を演算することを特徴とする請求項18記載の非平行光軸リアルタイム3次元映像処理方法。
- 前記第2記憶装置に前記決定値が格納される間、前記第1記憶装置に格納された決定値を利用して両眼視差値を計算することを特徴とする請求項19記載の非平行光軸リアルタイム3次元映像処理方法。
- 前記格納ステップは、
ベース信号によって前方プロセッシング手段を初期化し、
外部から入力されるクロック信号の回数と前記決定値の計算に利用されるプロセッシング手段の番号とを加算し、
その加算結果に従って決定値を演算する、
ステップを具備することを特徴とする請求項18記載の非平行光軸リアルタイム3次元映像処理方法。 - 前記加算結果が偶数であると、上位信号及び下位信号中何れの信号が活性化されるかを判断して、その判断結果に従って各決定値を演算することを特徴とする請求項22記載の非平行光軸リアルタイム3次元映像処理方法。
- 前記判断の結果、前記上位信号だけが活性であると、上位コスト、下位コスト及び累積コストの中の該上位コストを比較対象から排除し、
前記下位コストと累積コストとだけを比較して最小のコストを格納し、
該最小のコストが累積コストであるか下位コストであるかを報知する情報を決定値として決定することを特徴とする請求項23記載の非平行光軸リアルタイム3次元映像処理方法。 - 前記判断の結果、前記下位信号だけが活性であると、上位コスト、下位コスト及び累積コストの中の前記下位コストを比較対象から排除し、
前記上位コストと累積コストとだけを比較して最小のコストを格納し、
該最小のコストが累積コストであるか、上位コストであるかを報知する情報を決定値として決定することを特徴とする請求項23記載の非平行光軸リアルタイム立体映像処理方法。 - 前記判断の結果、前記上位信号及び下位信号の何れもが活性でないと、
上位コスト、下位コスト及び累積コストの中の最小のコストを格納し、上位コスト、累積コスト、下位コストにおける最小のコストを報知する情報を決定値として決定することを特徴とする請求項23記載の非平行光軸リアルタイム3次元映像処理方法。 - 前記加算結果が奇数であると、‘0'値を決定値として決定し、入力された一対の映像ピクセル値の差の絶対値を格納されたコストに加算することを特徴とする請求項22記載の非平行光軸リアルタイム3次元映像処理方法。
- 前記演算ステップは、
ベース信号によって後方プロセッシング手段を初期化し、
活性化されたプロセッシング手段の決定値の入力を受けて以前に演算された両眼視差値に加算し、該加算された値を両眼視差値として出力する、
ステップを具備することを特徴とする請求項18記載の非平行光軸リアルタイム3次元映像処理方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0055533A KR100424287B1 (ko) | 2001-09-10 | 2001-09-10 | 비평행 광축 실시간 입체 영상 처리 시스템 및 방법 |
PCT/KR2002/001700 WO2003024123A1 (en) | 2001-09-10 | 2002-09-10 | Non-parallel optical axis real-time three-dimensional image processing system and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005503086A true JP2005503086A (ja) | 2005-01-27 |
Family
ID=19714112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003528035A Pending JP2005503086A (ja) | 2001-09-10 | 2002-09-10 | 非平行光軸リアルタイム3次元(立体)映像処理システム及びその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040228521A1 (ja) |
EP (1) | EP1454495A1 (ja) |
JP (1) | JP2005503086A (ja) |
KR (1) | KR100424287B1 (ja) |
WO (1) | WO2003024123A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433625B1 (ko) * | 2001-11-17 | 2004-06-02 | 학교법인 포항공과대학교 | 스테레오 카메라의 두영상과 양안차도를 이용한 다시점영상 합성 장치 |
KR100503820B1 (ko) * | 2003-01-30 | 2005-07-27 | 학교법인 포항공과대학교 | 시스톨릭 어레이를 이용한 멀티레이어 실시간 입체 영상정합 시스템 및 방법 |
TWI334798B (en) * | 2007-11-14 | 2010-12-21 | Generalplus Technology Inc | Method for increasing speed in virtual third dimensional application |
KR20110000848A (ko) * | 2009-06-29 | 2011-01-06 | (주)실리콘화일 | 3차원 거리정보 및 영상 획득 장치 |
TWI402479B (zh) * | 2009-12-15 | 2013-07-21 | Ind Tech Res Inst | 深度感測方法及應用其之系統 |
JP2013077863A (ja) * | 2010-02-09 | 2013-04-25 | Panasonic Corp | 立体表示装置および立体表示方法 |
US9049434B2 (en) | 2010-03-05 | 2015-06-02 | Panasonic Intellectual Property Management Co., Ltd. | 3D imaging device and 3D imaging method |
WO2011108277A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 立体撮像装置および立体撮像方法 |
JP5491617B2 (ja) | 2010-03-05 | 2014-05-14 | パナソニック株式会社 | 立体撮像装置、および立体撮像方法 |
KR101142873B1 (ko) | 2010-06-25 | 2012-05-15 | 손완재 | 입체 영상 생성 방법 및 장치 |
KR20120051308A (ko) * | 2010-11-12 | 2012-05-22 | 삼성전자주식회사 | 3d 입체감을 개선하고 시청 피로를 저감하는 방법 및 장치 |
US8989481B2 (en) * | 2012-02-13 | 2015-03-24 | Himax Technologies Limited | Stereo matching device and method for determining concave block and convex block |
CN103512892B (zh) * | 2013-09-22 | 2016-02-10 | 上海理工大学 | 电磁线薄膜绕包的检测方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63142212A (ja) * | 1986-12-05 | 1988-06-14 | Raitoron Kk | 3次元位置計測方法及びその装置 |
JP2961140B2 (ja) * | 1991-10-18 | 1999-10-12 | 工業技術院長 | 画像処理方法 |
US5179441A (en) * | 1991-12-18 | 1993-01-12 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Near real-time stereo vision system |
US5383013A (en) * | 1992-09-18 | 1995-01-17 | Nec Research Institute, Inc. | Stereoscopic computer vision system |
JPH07175143A (ja) * | 1993-12-20 | 1995-07-14 | Nippon Telegr & Teleph Corp <Ntt> | ステレオカメラ装置 |
US6326995B1 (en) * | 1994-11-03 | 2001-12-04 | Synthonics Incorporated | Methods and apparatus for zooming during capture and reproduction of 3-dimensional images |
JP3539788B2 (ja) * | 1995-04-21 | 2004-07-07 | パナソニック モバイルコミュニケーションズ株式会社 | 画像間対応付け方法 |
EP0913351A1 (en) * | 1997-09-12 | 1999-05-06 | Solutia Europe N.V./S.A. | Propulsion system for contoured film and method of use |
JP2951317B1 (ja) * | 1998-06-03 | 1999-09-20 | 稔 稲葉 | ステレオカメラ |
US6671399B1 (en) * | 1999-10-27 | 2003-12-30 | Canon Kabushiki Kaisha | Fast epipolar line adjustment of stereo pairs |
US6714672B1 (en) * | 1999-10-27 | 2004-03-30 | Canon Kabushiki Kaisha | Automated stereo fundus evaluation |
US6674892B1 (en) * | 1999-11-01 | 2004-01-06 | Canon Kabushiki Kaisha | Correcting an epipolar axis for skew and offset |
KR100374784B1 (ko) * | 2000-07-19 | 2003-03-04 | 학교법인 포항공과대학교 | 실시간 입체 영상 정합 시스템 |
KR100392252B1 (ko) * | 2000-10-02 | 2003-07-22 | 한국전자통신연구원 | 다안식 스테레오 카메라의 주시각 제어 방법 |
-
2001
- 2001-09-10 KR KR10-2001-0055533A patent/KR100424287B1/ko not_active IP Right Cessation
-
2002
- 2002-09-10 WO PCT/KR2002/001700 patent/WO2003024123A1/en not_active Application Discontinuation
- 2002-09-10 EP EP02770293A patent/EP1454495A1/en not_active Withdrawn
- 2002-09-10 JP JP2003528035A patent/JP2005503086A/ja active Pending
-
2004
- 2004-03-08 US US10/795,777 patent/US20040228521A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20040228521A1 (en) | 2004-11-18 |
KR20030021946A (ko) | 2003-03-15 |
WO2003024123A1 (en) | 2003-03-20 |
EP1454495A1 (en) | 2004-09-08 |
KR100424287B1 (ko) | 2004-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102351542B1 (ko) | 시차 보상 기능을 갖는 애플리케이션 프로세서, 및 이를 구비하는 디지털 촬영 장치 | |
US11470257B2 (en) | Dual aperture zoom digital camera | |
KR101657039B1 (ko) | 화상 처리 장치, 화상 처리 방법, 및 촬상 시스템 | |
TWI524306B (zh) | 圖像轉換和多視圖輸出系統及方法 | |
EP1175104A2 (en) | Stereoscopic image disparity measuring system | |
JP2005503086A (ja) | 非平行光軸リアルタイム3次元(立体)映像処理システム及びその方法 | |
JP6551743B2 (ja) | 画像処理装置および画像処理方法 | |
JP2017525206A (ja) | 完全に球形の画像を取り込むことができる視差を有しないマルチカメラシステム | |
JP2010128820A (ja) | 立体画像処理装置、方法及びプログラム並びに立体撮像装置 | |
KR100503820B1 (ko) | 시스톨릭 어레이를 이용한 멀티레이어 실시간 입체 영상정합 시스템 및 방법 | |
JP2006079584A (ja) | 複数の映像ラインを利用した映像整合方法及びそのシステム | |
JP2012069090A (ja) | 画像処理装置および方法 | |
JP2019080243A (ja) | 撮像装置、撮像装置の制御方法、及びプログラム | |
JP6155471B2 (ja) | 画像生成装置、撮像装置および画像生成方法 | |
JP6278668B2 (ja) | 複眼撮像装置 | |
WO2017134770A1 (ja) | 映像同期装置 | |
JP2005020606A (ja) | デジタルカメラ | |
JP6732440B2 (ja) | 画像処理装置、画像処理方法、及びそのプログラム | |
KR20220075028A (ko) | 다중 크롭 기능을 갖는 이미지 센서를 포함하는 전자 장치 | |
JP6665917B2 (ja) | 画像処理装置 | |
KR100769460B1 (ko) | 실시간 스테레오 영상 정합 시스템 | |
JP6079838B2 (ja) | 画像処理装置、プログラム、画像処理方法および撮像システム | |
JP5001960B2 (ja) | 3次元画像表示装置及び方法 | |
JP5090857B2 (ja) | 画像処理装置及び画像処理方法並びにプログラム | |
JP4089912B2 (ja) | デジタルカメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080526 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |