JP2005500694A - 集積回路および集積回路を製造する方法 - Google Patents
集積回路および集積回路を製造する方法 Download PDFInfo
- Publication number
- JP2005500694A JP2005500694A JP2003522166A JP2003522166A JP2005500694A JP 2005500694 A JP2005500694 A JP 2005500694A JP 2003522166 A JP2003522166 A JP 2003522166A JP 2003522166 A JP2003522166 A JP 2003522166A JP 2005500694 A JP2005500694 A JP 2005500694A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- insulating layer
- terminal
- type
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 65
- 238000003860 storage Methods 0.000 claims description 32
- 229910052721 tungsten Inorganic materials 0.000 claims description 18
- 239000010937 tungsten Substances 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 34
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 230000008021 deposition Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】集積回路のトランジスタの頂部の受動素子と、一方ではその下側の第１の接続レベルとの間、他方では集積回路の他の素子との間の低抵抗電気接触を提供すること。
【解決手段】本発明による集積回路は、局部的にドープされた単結晶基板中に形成された接合を備えた複数の能動素子と、該能動素子の頂部に設けられ、かつ、前記複数の能動素子のうちの少なくとも１つに電気接続された少なくとも１つの受動素子を備えている。第１の絶縁層が能動素子を受動素子のベースから分離している。本発明によれば、電気接触は、前記絶縁層の厚さにわたって形成された、能動素子の接合の境界から延びる接触表面を有する金属端子によってなされている。
【解決手段】本発明による集積回路は、局部的にドープされた単結晶基板中に形成された接合を備えた複数の能動素子と、該能動素子の頂部に設けられ、かつ、前記複数の能動素子のうちの少なくとも１つに電気接続された少なくとも１つの受動素子を備えている。第１の絶縁層が能動素子を受動素子のベースから分離している。本発明によれば、電気接触は、前記絶縁層の厚さにわたって形成された、能動素子の接合の境界から延びる接触表面を有する金属端子によってなされている。
Description
【技術分野】
【０００１】
本発明は一般に複数の能動素子および少なくとも１つ、好ましくは複数の受動素子を備えた集積回路およびこの種の集積回路の製造方法に関する。より詳細には、本発明は、複数の能動素子を備え、かつ、内部に１面のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルが組み込まれた集積回路の製造に関する。
【背景技術】
【０００２】
ＤＲＡＭセル（図１）は、電気接地Ｍとビット線ＢＬの間に直列に接続された制御ＭＯＳトランジスタＴおよび記憶コンデンサＣからなっている。制御トランジスタＴのゲートは、ワード線ＷＬに接続されている。トランジスタＴは、コンデンサＣとビット線ＢＬの間の電荷の流れを制御している。コンデンサＣの電荷がメモリ・セルの論理レベル（１または０）を決定している。メモリ・ポイントが読み出されると、コンデンサＣはビット線ＢＬに放電する。記憶コンデンサＣの電荷の値を高速かつ高い信頼性で読み出すためには、読出しフェーズの間、コンデンサの容量をビット線ＢＬの容量と比較して大きくしなければならない。
【０００３】
数百万個の個別セルを含むことができるメモリ・プレーンを生成するべく、極めて多数の上記種類のＤＲＡＭセルがマトリックスの形態でアセンブルされている。アプリケーションの中には、複雑な集積回路の内部にメモリ・プレーンが含まれているアプリケーションもあり、オンボード・メモリと呼ばれている。
【０００４】
この種のオンボード・メモリのセルの記憶コンデンサを製造する方法には、様々な方法がある。サブミクロンＭＯＳトランジスタを使用した、オンボードＤＲＡＭプレーンを備えた集積回路のコンテキストにおいては、最初に基板中に集積回路の素子を製造し、次に、電極配線レベルの前段に、能動素子の頂部に記憶コンデンサＣを製造することが一般的に好ましい。この製造シーケンスは、集積回路素子の集積密度を最大化するためには最も有効である。したがって、個々のコンデンサの容量を大きくするべく、メモリ・プレーンのシリコン表面全体を制御トランジスタに使用し、記憶コンデンサの電極を高さ方向に成長させることができる。
【０００５】
通常、記憶コンデンサは、２０ｎｍ程度の厚さの誘電体層によって分離された、例えばドープされた結晶シリコン製の２枚の導電プレートからなっている。この種の記憶コンデンサを製造するために、コンデンサの一方のプレートは、制御ＭＯＳトランジスタＴの一方の接合に接続されている（図１）。２つの領域が同じ伝導形式を有している場合、記憶コンデンサの一方のプレートを構成している多結晶シリコンとドープされた単結晶シリコン領域の間にオーミック・コンタクトを確立することができる。
【０００６】
次に、オンボードＤＲＡＭプレーンのセルの従来技術による記憶コンデンサについてより詳細に説明する。
【０００７】
図２は、従来技術による集積回路の一例を断面図で示したもので、図の右側部分にＮ型ＭＯＳトランジスタ１を備え、左側部分に、オンボードＤＲＡＭプレーンのセル内の記憶コンデンサとして使用されるコンデンサ２を備えている。
【０００８】
通常、この集積回路は、以下に示す方法で製造されている。
【０００９】
Ｐ型単結晶シリコン基板３中に、絶縁材が充填された浅いトレンチ７が形成される。トレンチ間の単結晶アクティブ領域５および６が、基板の表面と同じレベルにそろえられる。基板の表面に酸化膜８が形成され、酸化膜８の表面に多結晶シリコン１０が蒸着される。次に、詳細にはＭＯＳトランジスタ１の制御ゲートおよび集積回路の他のＭＯＳトランジスタのゲートを生成するべく多結晶シリコン１０がエッチングされる。
【００１０】
従来の方法でＮ型ドーパントが注入される。Ｎ型ドーパントの注入は、多結晶シリコン１０によってマスクされるため、アクティブ領域５および６のうちのマスクされていない部分５ａおよび６ａのみがＮ型シリコンに変換される。マスクされていない領域５ａおよび６ａに、オーミック・コンタクトを形成するために都合の良い５×１０１９ａｔ／ｃｍ３を超えるドーピング・レベル（図２のＮで示す）が得られる。
【００１１】
次に、２つの絶縁層１２および１３が連続して蒸着される。この絶縁層１２および１３は、互いに対して選択的にエッチングすることがきるように蒸着しなければならない。化学および機械研磨（ＣＭＰ）工程により、絶縁層１３の外側に平らな表面が生成される。絶縁層１３中に空洞１６が形成され、空洞１６の底部とアクティブ領域６ａの表面の間にコンタクト・ホール１７が形成される。
【００１２】
次に多結晶シリコン１８が蒸着され、それによりコンタクト・ホール１７が充填され、空洞１６の底部および側面が覆われる。多結晶シリコン１８は、コンデンサ２の第１のプレートを構成している。コンデンサ２の第１のプレートは、とりわけコンタクト・ホール１７中のスプリアス抵抗を小さくするべく濃くドーピングしなければならない。多結晶シリコン１８のＮ型ドーピング・レベルは、コンタクト・ホール１７の内側で少なくとも５×１０１９ａｔ／ｃｍ３のレベルでなければならず、そのために、化学気相成長（ＣＶＤ）プロセスを使用して、ドープされた多結晶シリコンを本来の位置に蒸着することができるが、ドーパントにより、蒸着中、蒸着速度が著しく減速され、それにより蒸着コストが高くなっている。他の方法として、ドープされていない多結晶シリコンを蒸着した後、イオン注入によってドープする方法もあるが、この方法の場合、層の厚さ全体にわたって確実に濃くドーピングするためには、とりわけコンタクト・ホール１７内の構造を強力に焼なまししなければならず、このような拡散焼なましに関連する熱的コスト（９５０℃で２０分間実施される）は、寸法がサブミクロンのＭＯＳトランジスタの製造とは両立しない。最後に、層１８のドーパントは、その下側を覆っているＮ型単結晶シリコンのアクティブ領域を拡大し、破壊することになるため、その領域中に侵入することは許されない。したがって、多結晶シリコンのドーパントとして、多結晶シリコン／単結晶シリコンの界面を容易に通過しない特性を有するヒ素が使用されることが好ましいが、ヒ素は比較的拡散が小さく、したがって熱的コストが増加する。
【００１３】
コンデンサ２を完成するために、ＣＶＤプロセスによって、例えばシリコン酸化膜またはシリコン窒化膜の絶縁蒸着物１９が生成される。次に、層１８および１９の頂部にドープされた多結晶シリコン層２０が蒸着され、コンデンサ２の第２のプレートが構成される。ＣＭＰ工程により、絶縁層１３の頂部表面上のすべての層１８、１９および２０が除去される。
【００１４】
次に、以下の工程を実施することにより、１つの接続レベルが生成される。酸化膜層３０を蒸着し、コンタクト開口３１および３２をエッチングする。コンタクト開口３１をＭＯＳトランジスタ１の一方の接合上に開放し、コンタクト開口３２をコンデンサ２の第２のプレート２０上に開放する。次に、コンタクト・ホール３１および３２にタングステン端子３３および３４を充填する。最後に、集積回路の第１の接続レベルを生成するべく、金属３５を蒸着し、エッチングする。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
この従来技術には多くの欠点がある。先ず、コンデンサ２の一方のプレートを構成している多結晶シリコン１８とドープされた単結晶シリコン領域６ａの間のオーミック・コンタクトに関する問題に注目されたい。多結晶シリコンの抵抗が大きいので、オーミック・コンタクトの抵抗が大きい。また、多結晶シリコンと単結晶シリコンの間のダイレクト・コンタクトを使用した技術は広く使用されておらず、単結晶シリコン／多結晶シリコンの界面の品質の制御および再現は困難なので、コンタクトの有効性が極めて悪い。
【００１６】
最後に、有効性の問題に関して、コンタクト・ホール１７の接触表面積は、対応する拡散６ａ表面積より一般的に狭い。コンタクト・ホール１７が完全に拡張していない。また、コンタクト・ホール１７は、アクティブ領域６ａとトレンチ７の間の境界を跨いでいない。
【００１７】
大きな技術的制約があるので、絶縁層１３を絶縁層１２に対して選択的にエッチングしなければならならない。この選択の必要性が、絶縁の選択をクリティカルにし、あるいは、詳細には絶縁層１２および１３の積層を複雑にしている。また、深くかつ狭い空洞１６のトポロジーが、空洞の底部へのコンタクト・ホール１７の形成を困難にしている。さらに、コンデンサ２の第１のプレートを構成している層１８の蒸着には、接触品質、困難性およびコストの点で信頼性がない。また、コンタクト・ホール１７の位置における層１８の比較的分厚い厚さが、他の問題をもたらしている。
【００１８】
最後に、絶縁層３０、１３および１２を連続して貫通しているため、コンタクト・ホール３１は極めて深くなっている（数マイクロメートル）。コンタクト・ホール３１および３２の深さが著しく異なっており、最小設計基準寸法を使用したこの種のコンタクトの生成を技術的に極めて困難にしている。したがって、より厳格な設計基準寸法の使用が余儀なくされ、そのために集積回路の表面積が広くなっている。
【００１９】
本発明の目的は、上で説明した欠点を除去し、あるいは著しく低減することである。
【００２０】
したがって本発明の目的の１つは、集積回路のトランジスタの頂部の受動素子と、一方ではその下側の第１の接続レベルとの間、他方では集積回路の他の素子との間の低抵抗電気接触を提供することである。
【００２１】
本発明の他の目的は、集積回路に対する汚染物質である受動素子を構成している材料と接触させるための単結晶シリコンの使用を可能にすることである。
【００２２】
本発明の他の目的は、オンボードＤＲＡＭセルの記憶コンデンサとそのコンデンサの制御トランジスタの接合との間の接触を信頼性の高い接触にすることである。
【００２３】
本発明の他の目的は、オンボードＤＲＡＭセルの記憶コンデンサとそのコンデンサの制御トランジスタの接合との間を、専用の工程を使用することなく電気接触させることである。
【００２４】
本発明の他の目的は、第１の金属接続レベルと集積回路の能動素子との間のコンタクト開口の生成を容易にすることである。
【課題を解決するための手段】
【００２５】
本発明による集積回路は、局部的にドープされた単結晶基板中に形成された接合を備えた複数の能動素子と、該能動素子の頂部に設けられ、かつ、前記複数の能動素子のうちの少なくとも１つに電気接続された少なくとも１つの受動素子を備えている。第１の絶縁層が能動素子を受動素子のベースから分離している。本発明によれば、電気接触は、前記絶縁層の厚さにわたって形成された、能動素子の接合の境界から延びる接触表面を有する金属端子によってなされている。
【００２６】
本発明による一実施形態では、集積回路は、複数のトランジスタと、集積回路のトランジスタの頂部に蒸着された第１の絶縁層の内部に形成された局部金属接続レベルを備えた受動素子を備えている。この集積回路は、第１の絶縁層の厚さを完全に貫通した３つのタイプの金属端子を備えている。
【００２７】
第１のタイプの端子は、集積回路のアクティブ領域と第１の接続レベルとの間の第１の接触段を構成している。第２のタイプの端子は、集積回路のアクティブ領域を第１の絶縁層上に位置する受動素子に縦方向に接続している。第３のタイプの端子は、集積回路の２つの分かれたアクティブ領域を横方向に接続している。
【００２８】
第２のタイプの端子は、能動素子の接合の境界から延びる接触表面を有していることが有利である。
【００２９】
受動素子は、コンデンサまたは誘導子を備えている。
【００３０】
第１の絶縁層の最終厚さは、０．３マイクロメートルより厚いことが好ましい。
【００３１】
第１の絶縁層の頂部表面は平らであることが有利である。
【００３２】
金属端子は、主としてタングステン製であることが好ましい。
【００３３】
有利な一実施形態では、受動素子は、第１の絶縁層の頂部に蒸着された第２の絶縁層の厚さ全体にわたって形成された空洞中にセットされている。第２の絶縁層の厚さは、２マイクロメートルより厚いことが有利である。
【００３４】
集積回路の好ましい実施形態は、マトリックス化された、制御トランジスタおよび記憶コンデンサを個々に備えたＤＲＡＭセルのオンボード・メモリ・プレーンを備えている。また、この集積回路は、複数のＭＯＳトランジスタを備えている。記憶コンデンサの頂部に第１の接続レベルが設けられている。第１の絶縁層がＭＯＳトランジスタを記憶コンデンサのベースから分離している。局部接続レベルには、絶縁層の各々の側に開口した３つのタイプの金属端子が含まれている。第１のタイプの端子は、集積回路のアクティブ領域と第１の接続レベルとの間の第１の接触段を形成している。第２のタイプの端子は、集積回路のアクティブ領域を記憶コンデンサの一方のプレートに縦方向に接続している。第３のタイプの端子は、集積回路の２つの分かれたアクティブ領域を横方向に接続している。
【００３５】
第２のタイプの端子は、能動素子の接合の境界から延びる接触表面を有していることが有利である。
【００３６】
集積回路の一変形態様は、第１の絶縁層の頂部に設けられた第２の絶縁層を備えている。第２の絶縁層の全厚さにわたって空洞が貫通し、第２のタイプの端子の頂部表面上に開口している。記憶コンデンサの第１の電極が前記空洞の底部および内部側面を覆っている。
【００３７】
また、第２の絶縁層の頂部に配置された第３の絶縁層が設けられている。
【００３８】
コンタクト開口が第２および第３の絶縁層を貫通し、第１のタイプの金属端子の頂部表面上に開口している。
【００３９】
マトリックス化された、それぞれ制御トランジスタおよび記憶コンデンサからなるＤＲＡＭセルのオンボード・メモリ・プレーンおよび複数のＭＯＳトランジスタを備えた集積回路を製造するための本発明による方法には、
・シリコン基板中にトランジスタを形成するステップ
・トランジスタの頂部に第１の絶縁層を蒸着するステップ
・前記絶縁層の表面を平らにするべく研磨操作を実施するステップ
・絶縁層を貫通する空洞を形成し、かつ、第１のタイプの端子の底部部分がその下側の集積回路の少なくとも１つの素子と電気接触し、第２のタイプの端子の底部部分が制御トランジスタの接合と電気接触し、また、第３のタイプの端子の底部部分が、接続すべき集積回路の素子と電気接触するよう、空洞に金属端子を充填するステップ
・コンデンサの底部電極が第２のタイプの端子の頂部部分と電気接触するよう、第２のタイプの端子の頂部にコンデンサを形成するステップ
が含まれている。
【００４０】
製造方法の一実施形態には、金属端子を形成するステップに続いて、
・第１の絶縁層の頂部および金属端子の頂部表面に、２マイクロメートルより厚い第２の絶縁層を蒸着するステップ
・第２の絶縁層を貫通し第２のタイプの端子の頂部表面まで空洞を形成するステップ
・前記空洞の底部および側面に記憶コンデンサの電極を成長させるステップ
が含まれている。
【００４１】
本発明は、本発明の一実施形態についての以下の詳細な説明を考察することでより良く理解されよう。これは例に過ぎず何ら制限するものではなく、添付の図面で説明される。図において、類似アイテムは同じ参照番号で示されており、また、集積回路を表現する場合の通常の実践と同様、図はスケール通りには画かれていない。
【発明を実施するための最良の形態】
【００４２】
図３は、１面のオンボードＤＲＡＭセルを備えた本発明による集積回路を製造するための第１の工程を実施例として示したものである。図３の左側部分は、メモリ・ポイントの記憶コンデンサの制御トランジスタＴを示し、図３の右側部分は、能動素子の一例として、集積回路の他の任意のトランジスタＴｉを示している。この２つのトランジスタは、以下のように製造されている。誘電材料が充填された浅いトレンチ１０１がＰ型単結晶シリコン基板１００中に形成される。ゲート酸化膜１０３が形成される。次に多結晶シリコンの層が蒸着される。エッチングが施され、多結晶シリコンによってＭＯＳトランジスタの制御ゲート１０２が形成される。この制御ゲートは、ゲート酸化膜１０３によって基板から絶縁されている。リン・イオンまたはヒ素イオンの注入により、Ｎ型にドープされた単結晶シリコン領域１０４が、注入の間、カバーされていない単結晶シリコン中に生成される。また、このイオン注入により、導電層のエッチングの後、多結晶シリコンが残留する。
【００４３】
次に、分厚い第１の酸化膜１０５が蒸着される。化学および機械研磨（ＣＭＰ）操作により、蒸着した酸化膜１０５に平らな表面が生成される。この酸化膜の厚さは約０．４ミクロンである。酸化膜の厚さは、酸化膜の下側の回路のレリーフによって変動する。第１の分厚い酸化膜１０５中に、空洞１０６ａ、１０７ａおよび１０８ａが形成される。金属が蒸着され、続いて蒸着した金属を研磨することにより、空洞１０６ａ、１０７ａおよび１０８ａ中にのみ、金属端子、例えばタングステン端子１０６、１０７および１０８が生成される。端子の機能および寸法は異なっている。端子１０６は、集積回路の素子との第１段のコンタクトである。端子１０７は、ＤＲＡＭセルの制御ＭＯＳトランジスタＴの２つの接合のうちの一方と、オンボードＤＲＡＭセルの記憶コンデンサの第１の電極（この段階では未だ形成されていない）との間の縦方向の接続を提供している。端子１０８は、局部接続レベルを提供している。この端子１０８を使用して、集積回路の密に間隔を隔てた２つの素子を接続している。例えば、端子１０８は、多結晶シリコンＭＯＳトランジスタＴｉのゲート１０２を、隣接する濃くドープされた単結晶シリコン領域に直接接続することができる。また、端子１０８は、端子１０８の経路上に集積回路の他の素子が存在しないことを条件として、例えば密に間隔を隔てた２つの分かれたアクティブ領域を同様に適切に接続することができる。
【００４４】
図４は、図３に示す第１の工程の上面図である。図４の長方形１０９は、浅いトレンチ１０１の相手側を示している。これらは単結晶シリコンアクティブ領域であり、この領域に集積回路の様々な素子が形成される。長方形１０２は、エッチングが施された多結晶シリコンを表している。同じく金属端子１０６、１０７および１０８が示されている。
【００４５】
第１のコンタクト段である端子１０６の特性寸法は、その集積回路の集積密度を決定するパラメータを構成している。この特性寸法は、可能な限り小さくしなければならない。端子１０６の特性寸法は、実際には、使用する製造プロセスに公認された最小サイズによって決まり、また、端子を形成する前にエッチングが施される層１０５の厚さによって決まる。層１０５は、薄ければ薄いほど、より正確なエッチングを施すことができる。本発明による製造プロセスにより、その主な機能が集積回路のすべての素子、とりわけ多結晶シリコン１０２を覆うことである酸化膜１０５の厚さを薄くすることができる。
【００４６】
アクティブ領域１０９とＤＲＡＭセルの記憶コンデンサの底部電極（この段階では未だ形成されていない）の間の縦方向の接続を提供する端子１０７の特性寸法は、この特定の接続構成に合致している。端子１０７は、集積回路の様々な素子間に望ましくない電気接触が生じない状態であることを条件として、可能な限り大きい寸法で構築される。
【００４７】
局部接続レベルを提供している端子１０８の特性寸法は、必要な連続性に合致している。図４に示す実施例では、端子１０８は、ＭＯＳトランジスタＴｉのゲートと同じＭＯＳトランジスタＴｉの接合との間の電気接触を確立している。また、端子１０８は、図４には示されていないが、集積回路の他の素子に向けて拡張させることも可能である。
【００４８】
図５は、実施例によって考察した、本発明による印刷回路の製造における次の工程を示したものである。図５は、オンボードＤＲＡＭセルの記憶コンデンサＣの製造を示している。層１０５の頂部表面に第２の絶縁層１１３が蒸着される。層１０５には、タングステン端子１０６、１０７および１０８が既に形成されている。製造プロセスのこの段階では、２つの積層絶縁層１０５および１１３が存在している。この２つの積層絶縁層は、互いに選択的にエッチングすることができるよう、異なる種類の層にすることができる。また、この２つの積層絶縁層を同じ種類、例えばシリコン酸化膜の層にし、第３の層、例えばシリコン窒化膜で分離することもできる。この種の積層により、絶縁層１１３を選択的にエッチングし、中間層中でエッチングを停止することができる。
【００４９】
次に、空洞１１６が絶縁層１１３中にエッチングされる。選択的にエッチングが施されるため、空洞１１６の底部は実質的に平らであり、その一部はタングステン端子１０７の頂部表面上に、また、一部は酸化膜層１０５の頂部表面上に位置している。
【００５０】
次に、空洞１１６の内部にＤＲＡＭセルの記憶コンデンサＣが形成される。この空洞の深さがコンデンサＣの容量を部分的に決定している。また、コンデンサＣの容量を大きくする必要がある場合は、絶縁層１１３の厚さを数マイクロメートル以上にすることができる。次に、空洞１１６の底部および側面を覆うべく多結晶シリコンが蒸着される。この多結晶シリコンがコンデンサＣの第１のプレート１２６を構成している。この多結晶シリコンは、とりわけタングステン端子１０７との界面の接触抵抗を小さくするべく、濃くドープしなければならない。このドーピング要求事項は、ドープすべき多結晶シリコンの厚さが、蒸着した多結晶シリコンの厚さに過ぎないため、容易に満足することができる。従来技術の場合のように、ドープすべき多結晶シリコンの厚さが局部的に分厚くなることになるレリーフによる影響は何ら存在していない。そのために、例えば、リンの注入および引き続く１０００℃での２０秒間の高速熱焼なまし（ＲＴＡ）で十分である。熱的コストが小さく、また、容易に拡散する原子を使用することができる。拡散に対する障壁を生成するタングステン端子１０７により、多結晶層１２６からのリン原子は、いかなる場合においても、トランジスタＴの領域１０４の極めて薄いＮ接合まで侵入することができず、したがってＮ接合を妨害する危険はない。多結晶層１２６のドーピングの伝導形式は本質的ではなく、また、単結晶シリコン１００中の接合の伝導形式と必ずしも同じ伝導形式である必要はない。次に絶縁層１２７、例えばシリコン酸化膜またはシリコン窒化膜が蒸着される。次に、空洞１１６の内部の層１２６および１２７の頂部に、ドープされた多結晶シリコンの第２のプレート１２８が形成される。ＣＭＰステージにより、絶縁層１１３の頂部に存在している層１２６、１２７および１２８から、あらゆる余剰材料が除去される。
【００５１】
接触抵抗を小さくするために、タングステン端子１０７の表面が、一方では領域１０４の単結晶シリコンと接触し、他方ではプレート１２６と接触することにより、あらゆる有効空間の使用のために、メモリ・セルの表面積を広くすることなく広げられている。詳細には、領域１０４のドープされた単結晶シリコンから延びる端子１０７を生成するべく、タングステン端子の製造が極めて良好に制御されている。これは、単結晶シリコンと多結晶シリコンの間の直接接触を業界のスケールで制御することがより困難であり、そのためにコンタクト・ホール１７（図２）を充填している多結晶シリコンを介して接触させている従来技術の場合とは異なっている。また、一方では金属の抵抗率により、他方では端子１０７の断面がコンタクト・ホール１７に対して拡大されていることにより、タングステン端子１０７の縦方向の抵抗が、従来技術によるコンタクト・ホール１７中の多結晶シリコンの縦方向の抵抗に対して著しく小さくなっている。本発明によるこの重要な態様は、接合を含む集積回路の能動素子とコンデンサ、抵抗または誘導子などの受動素子との間を、金属コンタクトによって能動素子のレベルより高いレベルで電気接続する必要がある場合にも等しく適用することができることに留意されたい。
【００５２】
図６は、オンボード・メモリを備えた集積回路を製造するための本発明による方法の次の工程を示したものである。分厚い第３の酸化膜層１３０が蒸着される。化学および機械研磨（ＣＭＰ）操作により、蒸着した酸化膜１３０に平らな表面が生成される。酸化膜１３０の厚さは約０．５マイクロメートルである。次に、コンタクト開口１３１が絶縁層１３０および１１３を貫通してエッチングされ、また、コンタクト開口１３２が絶縁層１３０を貫通してエッチングされる。次に、これらの開口に金属端子、例えばタングステン端子１３３および１３４が充填される。端子１３３および１３４のベースは、それぞれ、一方ではタングステン端子１０６の頂部部分と電気接触し、他方ではコンデンサＣの多結晶シリコンの第２のプレート１２８と電気接触している。次に、金属層、例えばアルミニウム層１３５が蒸着され、エッチングされる。このアルミニウム層は、集積回路の第１の接続レベルを構成している。タングステン端子１３３は、タングステン端子１０６上に位置している。このタングステン端子１３３は、集積回路の素子との第２の接触段を構成している。
【００５３】
本発明の方法によれば、集積回路のコンタクトの開口は、２つのステージで、より薄い絶縁酸化膜を貫通して実施されるため、集積回路のコンタクトを開口するための技術操作が容易になっている。このことは、コンデンサＣが存在することにより酸化膜層１１３が存在し、それにより縦方向の距離が著しく長くなるため、とりわけ重要である。したがって、本発明により、集積回路の最小設計基準寸法を大きくする必要を余儀なくされることになる３つの絶縁層１０５、１１３、１３０のすべての厚さにわたるコンタクトの開口が回避され、それによりオンボードＤＲＡＭを備えた本発明による回路の素子密度が著しく高くなっている。
【００５４】
他に多くの実施形態を考えることができる。ここでは、集積回路を製造するための本発明による方法の一実施例の主要工程についてのみ説明した。特に接合形式を変更することが可能である。多結晶シリコンのアクティブ領域はケイ化物の含有が可能であり、絶縁層の数および性質に対する制限はない。また、接続レベルの数および性質に対する制限もない。オンボードＤＲＡＭセルとの連携に使用する技術には、例えばバイポーラ、ＪＦＥＴ等の任意の技術を使用することができる。
【００５５】
本発明は、集積回路の能動素子の頂部に設けられる任意のタイプのコンデンサに適用することができ、品質が高く、抵抗の小さい、製造が経済的で、かつ、回路空間を節約することができる接触が達成される。
【００５６】
また、図に示すように、回路に形成されるコンデンサＣのための空洞１１６と同様の空洞を使用してダマスカス・プロセスによって形成された、銅誘導子で代用することも可能である。
【００５７】
以上、本発明について、コンデンサを参照して説明したが、集積回路の能動素子の頂部に設けられる任意のタイプの受動素子、抵抗または誘導子に同じ方法で本発明を適用することができることは明らかであり、同じく品質が高く、抵抗の小さい、製造が経済的で、かつ、回路空間を節約することができる接触が達成される。
【００５８】
したがって本発明は、とりわけ、単結晶シリコンに直接接触させることができない汚染物質を含んだ任意のタイプの受動素子に適用することができる。本発明は、例えば灰チタン石（ＰＺＴ）材料を使用した銅誘導子およびコンデンサに適用される。
【図面の簡単な説明】
【００５９】
【図１】従来技術によるＤＲＡＭポイントの回路図。
【図２】従来技術による集積回路の断面図。
【図３】本発明による集積回路を製造するための第１の工程を示す断面図。
【図４】図３に示す工程を実施中の集積回路の上面図。
【図５】図３に示す工程に続く製造工程を示す断面図。
【図６】図５に示す工程に続く製造工程を示す断面図。
【符号の説明】
【００６０】
１０５ 第１の絶縁層
１０６、１０７、１０８ 金属端子
１１３ 第２の絶縁層
１１６ 空洞
１２６ 記憶コンデンサのプレート（底部電極）
１３０ 第３の絶縁層
１３１ コンタクト開口
１３５ 第１の接続レベル
Ｃ 記憶コンデンサ
Ｔ 制御トランジスタ
【０００１】
本発明は一般に複数の能動素子および少なくとも１つ、好ましくは複数の受動素子を備えた集積回路およびこの種の集積回路の製造方法に関する。より詳細には、本発明は、複数の能動素子を備え、かつ、内部に１面のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルが組み込まれた集積回路の製造に関する。
【背景技術】
【０００２】
ＤＲＡＭセル（図１）は、電気接地Ｍとビット線ＢＬの間に直列に接続された制御ＭＯＳトランジスタＴおよび記憶コンデンサＣからなっている。制御トランジスタＴのゲートは、ワード線ＷＬに接続されている。トランジスタＴは、コンデンサＣとビット線ＢＬの間の電荷の流れを制御している。コンデンサＣの電荷がメモリ・セルの論理レベル（１または０）を決定している。メモリ・ポイントが読み出されると、コンデンサＣはビット線ＢＬに放電する。記憶コンデンサＣの電荷の値を高速かつ高い信頼性で読み出すためには、読出しフェーズの間、コンデンサの容量をビット線ＢＬの容量と比較して大きくしなければならない。
【０００３】
数百万個の個別セルを含むことができるメモリ・プレーンを生成するべく、極めて多数の上記種類のＤＲＡＭセルがマトリックスの形態でアセンブルされている。アプリケーションの中には、複雑な集積回路の内部にメモリ・プレーンが含まれているアプリケーションもあり、オンボード・メモリと呼ばれている。
【０００４】
この種のオンボード・メモリのセルの記憶コンデンサを製造する方法には、様々な方法がある。サブミクロンＭＯＳトランジスタを使用した、オンボードＤＲＡＭプレーンを備えた集積回路のコンテキストにおいては、最初に基板中に集積回路の素子を製造し、次に、電極配線レベルの前段に、能動素子の頂部に記憶コンデンサＣを製造することが一般的に好ましい。この製造シーケンスは、集積回路素子の集積密度を最大化するためには最も有効である。したがって、個々のコンデンサの容量を大きくするべく、メモリ・プレーンのシリコン表面全体を制御トランジスタに使用し、記憶コンデンサの電極を高さ方向に成長させることができる。
【０００５】
通常、記憶コンデンサは、２０ｎｍ程度の厚さの誘電体層によって分離された、例えばドープされた結晶シリコン製の２枚の導電プレートからなっている。この種の記憶コンデンサを製造するために、コンデンサの一方のプレートは、制御ＭＯＳトランジスタＴの一方の接合に接続されている（図１）。２つの領域が同じ伝導形式を有している場合、記憶コンデンサの一方のプレートを構成している多結晶シリコンとドープされた単結晶シリコン領域の間にオーミック・コンタクトを確立することができる。
【０００６】
次に、オンボードＤＲＡＭプレーンのセルの従来技術による記憶コンデンサについてより詳細に説明する。
【０００７】
図２は、従来技術による集積回路の一例を断面図で示したもので、図の右側部分にＮ型ＭＯＳトランジスタ１を備え、左側部分に、オンボードＤＲＡＭプレーンのセル内の記憶コンデンサとして使用されるコンデンサ２を備えている。
【０００８】
通常、この集積回路は、以下に示す方法で製造されている。
【０００９】
Ｐ型単結晶シリコン基板３中に、絶縁材が充填された浅いトレンチ７が形成される。トレンチ間の単結晶アクティブ領域５および６が、基板の表面と同じレベルにそろえられる。基板の表面に酸化膜８が形成され、酸化膜８の表面に多結晶シリコン１０が蒸着される。次に、詳細にはＭＯＳトランジスタ１の制御ゲートおよび集積回路の他のＭＯＳトランジスタのゲートを生成するべく多結晶シリコン１０がエッチングされる。
【００１０】
従来の方法でＮ型ドーパントが注入される。Ｎ型ドーパントの注入は、多結晶シリコン１０によってマスクされるため、アクティブ領域５および６のうちのマスクされていない部分５ａおよび６ａのみがＮ型シリコンに変換される。マスクされていない領域５ａおよび６ａに、オーミック・コンタクトを形成するために都合の良い５×１０１９ａｔ／ｃｍ３を超えるドーピング・レベル（図２のＮで示す）が得られる。
【００１１】
次に、２つの絶縁層１２および１３が連続して蒸着される。この絶縁層１２および１３は、互いに対して選択的にエッチングすることがきるように蒸着しなければならない。化学および機械研磨（ＣＭＰ）工程により、絶縁層１３の外側に平らな表面が生成される。絶縁層１３中に空洞１６が形成され、空洞１６の底部とアクティブ領域６ａの表面の間にコンタクト・ホール１７が形成される。
【００１２】
次に多結晶シリコン１８が蒸着され、それによりコンタクト・ホール１７が充填され、空洞１６の底部および側面が覆われる。多結晶シリコン１８は、コンデンサ２の第１のプレートを構成している。コンデンサ２の第１のプレートは、とりわけコンタクト・ホール１７中のスプリアス抵抗を小さくするべく濃くドーピングしなければならない。多結晶シリコン１８のＮ型ドーピング・レベルは、コンタクト・ホール１７の内側で少なくとも５×１０１９ａｔ／ｃｍ３のレベルでなければならず、そのために、化学気相成長（ＣＶＤ）プロセスを使用して、ドープされた多結晶シリコンを本来の位置に蒸着することができるが、ドーパントにより、蒸着中、蒸着速度が著しく減速され、それにより蒸着コストが高くなっている。他の方法として、ドープされていない多結晶シリコンを蒸着した後、イオン注入によってドープする方法もあるが、この方法の場合、層の厚さ全体にわたって確実に濃くドーピングするためには、とりわけコンタクト・ホール１７内の構造を強力に焼なまししなければならず、このような拡散焼なましに関連する熱的コスト（９５０℃で２０分間実施される）は、寸法がサブミクロンのＭＯＳトランジスタの製造とは両立しない。最後に、層１８のドーパントは、その下側を覆っているＮ型単結晶シリコンのアクティブ領域を拡大し、破壊することになるため、その領域中に侵入することは許されない。したがって、多結晶シリコンのドーパントとして、多結晶シリコン／単結晶シリコンの界面を容易に通過しない特性を有するヒ素が使用されることが好ましいが、ヒ素は比較的拡散が小さく、したがって熱的コストが増加する。
【００１３】
コンデンサ２を完成するために、ＣＶＤプロセスによって、例えばシリコン酸化膜またはシリコン窒化膜の絶縁蒸着物１９が生成される。次に、層１８および１９の頂部にドープされた多結晶シリコン層２０が蒸着され、コンデンサ２の第２のプレートが構成される。ＣＭＰ工程により、絶縁層１３の頂部表面上のすべての層１８、１９および２０が除去される。
【００１４】
次に、以下の工程を実施することにより、１つの接続レベルが生成される。酸化膜層３０を蒸着し、コンタクト開口３１および３２をエッチングする。コンタクト開口３１をＭＯＳトランジスタ１の一方の接合上に開放し、コンタクト開口３２をコンデンサ２の第２のプレート２０上に開放する。次に、コンタクト・ホール３１および３２にタングステン端子３３および３４を充填する。最後に、集積回路の第１の接続レベルを生成するべく、金属３５を蒸着し、エッチングする。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
この従来技術には多くの欠点がある。先ず、コンデンサ２の一方のプレートを構成している多結晶シリコン１８とドープされた単結晶シリコン領域６ａの間のオーミック・コンタクトに関する問題に注目されたい。多結晶シリコンの抵抗が大きいので、オーミック・コンタクトの抵抗が大きい。また、多結晶シリコンと単結晶シリコンの間のダイレクト・コンタクトを使用した技術は広く使用されておらず、単結晶シリコン／多結晶シリコンの界面の品質の制御および再現は困難なので、コンタクトの有効性が極めて悪い。
【００１６】
最後に、有効性の問題に関して、コンタクト・ホール１７の接触表面積は、対応する拡散６ａ表面積より一般的に狭い。コンタクト・ホール１７が完全に拡張していない。また、コンタクト・ホール１７は、アクティブ領域６ａとトレンチ７の間の境界を跨いでいない。
【００１７】
大きな技術的制約があるので、絶縁層１３を絶縁層１２に対して選択的にエッチングしなければならならない。この選択の必要性が、絶縁の選択をクリティカルにし、あるいは、詳細には絶縁層１２および１３の積層を複雑にしている。また、深くかつ狭い空洞１６のトポロジーが、空洞の底部へのコンタクト・ホール１７の形成を困難にしている。さらに、コンデンサ２の第１のプレートを構成している層１８の蒸着には、接触品質、困難性およびコストの点で信頼性がない。また、コンタクト・ホール１７の位置における層１８の比較的分厚い厚さが、他の問題をもたらしている。
【００１８】
最後に、絶縁層３０、１３および１２を連続して貫通しているため、コンタクト・ホール３１は極めて深くなっている（数マイクロメートル）。コンタクト・ホール３１および３２の深さが著しく異なっており、最小設計基準寸法を使用したこの種のコンタクトの生成を技術的に極めて困難にしている。したがって、より厳格な設計基準寸法の使用が余儀なくされ、そのために集積回路の表面積が広くなっている。
【００１９】
本発明の目的は、上で説明した欠点を除去し、あるいは著しく低減することである。
【００２０】
したがって本発明の目的の１つは、集積回路のトランジスタの頂部の受動素子と、一方ではその下側の第１の接続レベルとの間、他方では集積回路の他の素子との間の低抵抗電気接触を提供することである。
【００２１】
本発明の他の目的は、集積回路に対する汚染物質である受動素子を構成している材料と接触させるための単結晶シリコンの使用を可能にすることである。
【００２２】
本発明の他の目的は、オンボードＤＲＡＭセルの記憶コンデンサとそのコンデンサの制御トランジスタの接合との間の接触を信頼性の高い接触にすることである。
【００２３】
本発明の他の目的は、オンボードＤＲＡＭセルの記憶コンデンサとそのコンデンサの制御トランジスタの接合との間を、専用の工程を使用することなく電気接触させることである。
【００２４】
本発明の他の目的は、第１の金属接続レベルと集積回路の能動素子との間のコンタクト開口の生成を容易にすることである。
【課題を解決するための手段】
【００２５】
本発明による集積回路は、局部的にドープされた単結晶基板中に形成された接合を備えた複数の能動素子と、該能動素子の頂部に設けられ、かつ、前記複数の能動素子のうちの少なくとも１つに電気接続された少なくとも１つの受動素子を備えている。第１の絶縁層が能動素子を受動素子のベースから分離している。本発明によれば、電気接触は、前記絶縁層の厚さにわたって形成された、能動素子の接合の境界から延びる接触表面を有する金属端子によってなされている。
【００２６】
本発明による一実施形態では、集積回路は、複数のトランジスタと、集積回路のトランジスタの頂部に蒸着された第１の絶縁層の内部に形成された局部金属接続レベルを備えた受動素子を備えている。この集積回路は、第１の絶縁層の厚さを完全に貫通した３つのタイプの金属端子を備えている。
【００２７】
第１のタイプの端子は、集積回路のアクティブ領域と第１の接続レベルとの間の第１の接触段を構成している。第２のタイプの端子は、集積回路のアクティブ領域を第１の絶縁層上に位置する受動素子に縦方向に接続している。第３のタイプの端子は、集積回路の２つの分かれたアクティブ領域を横方向に接続している。
【００２８】
第２のタイプの端子は、能動素子の接合の境界から延びる接触表面を有していることが有利である。
【００２９】
受動素子は、コンデンサまたは誘導子を備えている。
【００３０】
第１の絶縁層の最終厚さは、０．３マイクロメートルより厚いことが好ましい。
【００３１】
第１の絶縁層の頂部表面は平らであることが有利である。
【００３２】
金属端子は、主としてタングステン製であることが好ましい。
【００３３】
有利な一実施形態では、受動素子は、第１の絶縁層の頂部に蒸着された第２の絶縁層の厚さ全体にわたって形成された空洞中にセットされている。第２の絶縁層の厚さは、２マイクロメートルより厚いことが有利である。
【００３４】
集積回路の好ましい実施形態は、マトリックス化された、制御トランジスタおよび記憶コンデンサを個々に備えたＤＲＡＭセルのオンボード・メモリ・プレーンを備えている。また、この集積回路は、複数のＭＯＳトランジスタを備えている。記憶コンデンサの頂部に第１の接続レベルが設けられている。第１の絶縁層がＭＯＳトランジスタを記憶コンデンサのベースから分離している。局部接続レベルには、絶縁層の各々の側に開口した３つのタイプの金属端子が含まれている。第１のタイプの端子は、集積回路のアクティブ領域と第１の接続レベルとの間の第１の接触段を形成している。第２のタイプの端子は、集積回路のアクティブ領域を記憶コンデンサの一方のプレートに縦方向に接続している。第３のタイプの端子は、集積回路の２つの分かれたアクティブ領域を横方向に接続している。
【００３５】
第２のタイプの端子は、能動素子の接合の境界から延びる接触表面を有していることが有利である。
【００３６】
集積回路の一変形態様は、第１の絶縁層の頂部に設けられた第２の絶縁層を備えている。第２の絶縁層の全厚さにわたって空洞が貫通し、第２のタイプの端子の頂部表面上に開口している。記憶コンデンサの第１の電極が前記空洞の底部および内部側面を覆っている。
【００３７】
また、第２の絶縁層の頂部に配置された第３の絶縁層が設けられている。
【００３８】
コンタクト開口が第２および第３の絶縁層を貫通し、第１のタイプの金属端子の頂部表面上に開口している。
【００３９】
マトリックス化された、それぞれ制御トランジスタおよび記憶コンデンサからなるＤＲＡＭセルのオンボード・メモリ・プレーンおよび複数のＭＯＳトランジスタを備えた集積回路を製造するための本発明による方法には、
・シリコン基板中にトランジスタを形成するステップ
・トランジスタの頂部に第１の絶縁層を蒸着するステップ
・前記絶縁層の表面を平らにするべく研磨操作を実施するステップ
・絶縁層を貫通する空洞を形成し、かつ、第１のタイプの端子の底部部分がその下側の集積回路の少なくとも１つの素子と電気接触し、第２のタイプの端子の底部部分が制御トランジスタの接合と電気接触し、また、第３のタイプの端子の底部部分が、接続すべき集積回路の素子と電気接触するよう、空洞に金属端子を充填するステップ
・コンデンサの底部電極が第２のタイプの端子の頂部部分と電気接触するよう、第２のタイプの端子の頂部にコンデンサを形成するステップ
が含まれている。
【００４０】
製造方法の一実施形態には、金属端子を形成するステップに続いて、
・第１の絶縁層の頂部および金属端子の頂部表面に、２マイクロメートルより厚い第２の絶縁層を蒸着するステップ
・第２の絶縁層を貫通し第２のタイプの端子の頂部表面まで空洞を形成するステップ
・前記空洞の底部および側面に記憶コンデンサの電極を成長させるステップ
が含まれている。
【００４１】
本発明は、本発明の一実施形態についての以下の詳細な説明を考察することでより良く理解されよう。これは例に過ぎず何ら制限するものではなく、添付の図面で説明される。図において、類似アイテムは同じ参照番号で示されており、また、集積回路を表現する場合の通常の実践と同様、図はスケール通りには画かれていない。
【発明を実施するための最良の形態】
【００４２】
図３は、１面のオンボードＤＲＡＭセルを備えた本発明による集積回路を製造するための第１の工程を実施例として示したものである。図３の左側部分は、メモリ・ポイントの記憶コンデンサの制御トランジスタＴを示し、図３の右側部分は、能動素子の一例として、集積回路の他の任意のトランジスタＴｉを示している。この２つのトランジスタは、以下のように製造されている。誘電材料が充填された浅いトレンチ１０１がＰ型単結晶シリコン基板１００中に形成される。ゲート酸化膜１０３が形成される。次に多結晶シリコンの層が蒸着される。エッチングが施され、多結晶シリコンによってＭＯＳトランジスタの制御ゲート１０２が形成される。この制御ゲートは、ゲート酸化膜１０３によって基板から絶縁されている。リン・イオンまたはヒ素イオンの注入により、Ｎ型にドープされた単結晶シリコン領域１０４が、注入の間、カバーされていない単結晶シリコン中に生成される。また、このイオン注入により、導電層のエッチングの後、多結晶シリコンが残留する。
【００４３】
次に、分厚い第１の酸化膜１０５が蒸着される。化学および機械研磨（ＣＭＰ）操作により、蒸着した酸化膜１０５に平らな表面が生成される。この酸化膜の厚さは約０．４ミクロンである。酸化膜の厚さは、酸化膜の下側の回路のレリーフによって変動する。第１の分厚い酸化膜１０５中に、空洞１０６ａ、１０７ａおよび１０８ａが形成される。金属が蒸着され、続いて蒸着した金属を研磨することにより、空洞１０６ａ、１０７ａおよび１０８ａ中にのみ、金属端子、例えばタングステン端子１０６、１０７および１０８が生成される。端子の機能および寸法は異なっている。端子１０６は、集積回路の素子との第１段のコンタクトである。端子１０７は、ＤＲＡＭセルの制御ＭＯＳトランジスタＴの２つの接合のうちの一方と、オンボードＤＲＡＭセルの記憶コンデンサの第１の電極（この段階では未だ形成されていない）との間の縦方向の接続を提供している。端子１０８は、局部接続レベルを提供している。この端子１０８を使用して、集積回路の密に間隔を隔てた２つの素子を接続している。例えば、端子１０８は、多結晶シリコンＭＯＳトランジスタＴｉのゲート１０２を、隣接する濃くドープされた単結晶シリコン領域に直接接続することができる。また、端子１０８は、端子１０８の経路上に集積回路の他の素子が存在しないことを条件として、例えば密に間隔を隔てた２つの分かれたアクティブ領域を同様に適切に接続することができる。
【００４４】
図４は、図３に示す第１の工程の上面図である。図４の長方形１０９は、浅いトレンチ１０１の相手側を示している。これらは単結晶シリコンアクティブ領域であり、この領域に集積回路の様々な素子が形成される。長方形１０２は、エッチングが施された多結晶シリコンを表している。同じく金属端子１０６、１０７および１０８が示されている。
【００４５】
第１のコンタクト段である端子１０６の特性寸法は、その集積回路の集積密度を決定するパラメータを構成している。この特性寸法は、可能な限り小さくしなければならない。端子１０６の特性寸法は、実際には、使用する製造プロセスに公認された最小サイズによって決まり、また、端子を形成する前にエッチングが施される層１０５の厚さによって決まる。層１０５は、薄ければ薄いほど、より正確なエッチングを施すことができる。本発明による製造プロセスにより、その主な機能が集積回路のすべての素子、とりわけ多結晶シリコン１０２を覆うことである酸化膜１０５の厚さを薄くすることができる。
【００４６】
アクティブ領域１０９とＤＲＡＭセルの記憶コンデンサの底部電極（この段階では未だ形成されていない）の間の縦方向の接続を提供する端子１０７の特性寸法は、この特定の接続構成に合致している。端子１０７は、集積回路の様々な素子間に望ましくない電気接触が生じない状態であることを条件として、可能な限り大きい寸法で構築される。
【００４７】
局部接続レベルを提供している端子１０８の特性寸法は、必要な連続性に合致している。図４に示す実施例では、端子１０８は、ＭＯＳトランジスタＴｉのゲートと同じＭＯＳトランジスタＴｉの接合との間の電気接触を確立している。また、端子１０８は、図４には示されていないが、集積回路の他の素子に向けて拡張させることも可能である。
【００４８】
図５は、実施例によって考察した、本発明による印刷回路の製造における次の工程を示したものである。図５は、オンボードＤＲＡＭセルの記憶コンデンサＣの製造を示している。層１０５の頂部表面に第２の絶縁層１１３が蒸着される。層１０５には、タングステン端子１０６、１０７および１０８が既に形成されている。製造プロセスのこの段階では、２つの積層絶縁層１０５および１１３が存在している。この２つの積層絶縁層は、互いに選択的にエッチングすることができるよう、異なる種類の層にすることができる。また、この２つの積層絶縁層を同じ種類、例えばシリコン酸化膜の層にし、第３の層、例えばシリコン窒化膜で分離することもできる。この種の積層により、絶縁層１１３を選択的にエッチングし、中間層中でエッチングを停止することができる。
【００４９】
次に、空洞１１６が絶縁層１１３中にエッチングされる。選択的にエッチングが施されるため、空洞１１６の底部は実質的に平らであり、その一部はタングステン端子１０７の頂部表面上に、また、一部は酸化膜層１０５の頂部表面上に位置している。
【００５０】
次に、空洞１１６の内部にＤＲＡＭセルの記憶コンデンサＣが形成される。この空洞の深さがコンデンサＣの容量を部分的に決定している。また、コンデンサＣの容量を大きくする必要がある場合は、絶縁層１１３の厚さを数マイクロメートル以上にすることができる。次に、空洞１１６の底部および側面を覆うべく多結晶シリコンが蒸着される。この多結晶シリコンがコンデンサＣの第１のプレート１２６を構成している。この多結晶シリコンは、とりわけタングステン端子１０７との界面の接触抵抗を小さくするべく、濃くドープしなければならない。このドーピング要求事項は、ドープすべき多結晶シリコンの厚さが、蒸着した多結晶シリコンの厚さに過ぎないため、容易に満足することができる。従来技術の場合のように、ドープすべき多結晶シリコンの厚さが局部的に分厚くなることになるレリーフによる影響は何ら存在していない。そのために、例えば、リンの注入および引き続く１０００℃での２０秒間の高速熱焼なまし（ＲＴＡ）で十分である。熱的コストが小さく、また、容易に拡散する原子を使用することができる。拡散に対する障壁を生成するタングステン端子１０７により、多結晶層１２６からのリン原子は、いかなる場合においても、トランジスタＴの領域１０４の極めて薄いＮ接合まで侵入することができず、したがってＮ接合を妨害する危険はない。多結晶層１２６のドーピングの伝導形式は本質的ではなく、また、単結晶シリコン１００中の接合の伝導形式と必ずしも同じ伝導形式である必要はない。次に絶縁層１２７、例えばシリコン酸化膜またはシリコン窒化膜が蒸着される。次に、空洞１１６の内部の層１２６および１２７の頂部に、ドープされた多結晶シリコンの第２のプレート１２８が形成される。ＣＭＰステージにより、絶縁層１１３の頂部に存在している層１２６、１２７および１２８から、あらゆる余剰材料が除去される。
【００５１】
接触抵抗を小さくするために、タングステン端子１０７の表面が、一方では領域１０４の単結晶シリコンと接触し、他方ではプレート１２６と接触することにより、あらゆる有効空間の使用のために、メモリ・セルの表面積を広くすることなく広げられている。詳細には、領域１０４のドープされた単結晶シリコンから延びる端子１０７を生成するべく、タングステン端子の製造が極めて良好に制御されている。これは、単結晶シリコンと多結晶シリコンの間の直接接触を業界のスケールで制御することがより困難であり、そのためにコンタクト・ホール１７（図２）を充填している多結晶シリコンを介して接触させている従来技術の場合とは異なっている。また、一方では金属の抵抗率により、他方では端子１０７の断面がコンタクト・ホール１７に対して拡大されていることにより、タングステン端子１０７の縦方向の抵抗が、従来技術によるコンタクト・ホール１７中の多結晶シリコンの縦方向の抵抗に対して著しく小さくなっている。本発明によるこの重要な態様は、接合を含む集積回路の能動素子とコンデンサ、抵抗または誘導子などの受動素子との間を、金属コンタクトによって能動素子のレベルより高いレベルで電気接続する必要がある場合にも等しく適用することができることに留意されたい。
【００５２】
図６は、オンボード・メモリを備えた集積回路を製造するための本発明による方法の次の工程を示したものである。分厚い第３の酸化膜層１３０が蒸着される。化学および機械研磨（ＣＭＰ）操作により、蒸着した酸化膜１３０に平らな表面が生成される。酸化膜１３０の厚さは約０．５マイクロメートルである。次に、コンタクト開口１３１が絶縁層１３０および１１３を貫通してエッチングされ、また、コンタクト開口１３２が絶縁層１３０を貫通してエッチングされる。次に、これらの開口に金属端子、例えばタングステン端子１３３および１３４が充填される。端子１３３および１３４のベースは、それぞれ、一方ではタングステン端子１０６の頂部部分と電気接触し、他方ではコンデンサＣの多結晶シリコンの第２のプレート１２８と電気接触している。次に、金属層、例えばアルミニウム層１３５が蒸着され、エッチングされる。このアルミニウム層は、集積回路の第１の接続レベルを構成している。タングステン端子１３３は、タングステン端子１０６上に位置している。このタングステン端子１３３は、集積回路の素子との第２の接触段を構成している。
【００５３】
本発明の方法によれば、集積回路のコンタクトの開口は、２つのステージで、より薄い絶縁酸化膜を貫通して実施されるため、集積回路のコンタクトを開口するための技術操作が容易になっている。このことは、コンデンサＣが存在することにより酸化膜層１１３が存在し、それにより縦方向の距離が著しく長くなるため、とりわけ重要である。したがって、本発明により、集積回路の最小設計基準寸法を大きくする必要を余儀なくされることになる３つの絶縁層１０５、１１３、１３０のすべての厚さにわたるコンタクトの開口が回避され、それによりオンボードＤＲＡＭを備えた本発明による回路の素子密度が著しく高くなっている。
【００５４】
他に多くの実施形態を考えることができる。ここでは、集積回路を製造するための本発明による方法の一実施例の主要工程についてのみ説明した。特に接合形式を変更することが可能である。多結晶シリコンのアクティブ領域はケイ化物の含有が可能であり、絶縁層の数および性質に対する制限はない。また、接続レベルの数および性質に対する制限もない。オンボードＤＲＡＭセルとの連携に使用する技術には、例えばバイポーラ、ＪＦＥＴ等の任意の技術を使用することができる。
【００５５】
本発明は、集積回路の能動素子の頂部に設けられる任意のタイプのコンデンサに適用することができ、品質が高く、抵抗の小さい、製造が経済的で、かつ、回路空間を節約することができる接触が達成される。
【００５６】
また、図に示すように、回路に形成されるコンデンサＣのための空洞１１６と同様の空洞を使用してダマスカス・プロセスによって形成された、銅誘導子で代用することも可能である。
【００５７】
以上、本発明について、コンデンサを参照して説明したが、集積回路の能動素子の頂部に設けられる任意のタイプの受動素子、抵抗または誘導子に同じ方法で本発明を適用することができることは明らかであり、同じく品質が高く、抵抗の小さい、製造が経済的で、かつ、回路空間を節約することができる接触が達成される。
【００５８】
したがって本発明は、とりわけ、単結晶シリコンに直接接触させることができない汚染物質を含んだ任意のタイプの受動素子に適用することができる。本発明は、例えば灰チタン石（ＰＺＴ）材料を使用した銅誘導子およびコンデンサに適用される。
【図面の簡単な説明】
【００５９】
【図１】従来技術によるＤＲＡＭポイントの回路図。
【図２】従来技術による集積回路の断面図。
【図３】本発明による集積回路を製造するための第１の工程を示す断面図。
【図４】図３に示す工程を実施中の集積回路の上面図。
【図５】図３に示す工程に続く製造工程を示す断面図。
【図６】図５に示す工程に続く製造工程を示す断面図。
【符号の説明】
【００６０】
１０５ 第１の絶縁層
１０６、１０７、１０８ 金属端子
１１３ 第２の絶縁層
１１６ 空洞
１２６ 記憶コンデンサのプレート（底部電極）
１３０ 第３の絶縁層
１３１ コンタクト開口
１３５ 第１の接続レベル
Ｃ 記憶コンデンサ
Ｔ 制御トランジスタ
Claims (16)
- 局部的にドープされた単結晶基板中に形成された接合を含む複数の能動素子と、前記能動素子の頂部に設けられ、前記複数の能動素子のうちの少なくとも１つに電気接続された少なくとも１つの受動素子とを備え、第１の絶縁層が前記能動素子と前記受動素子のベースとを分離する集積回路であって、
前記電気接続は、前記絶縁層の厚さにわたって形成された、能動素子の接合の境界から延びる接触表面を有する金属端子によってなされる集積回路。 - 複数のトランジスタと、前記集積回路の前記トランジスタの頂部に蒸着された第１の絶縁層の内部に形成された局部金属接続レベルを備えた受動素子と、前記第１の絶縁層の厚さを完全に貫通した３つのタイプの金属端子とを備え、該３つのタイプの金属端子は、
前記集積回路のアクティブ領域と第１の接続レベルとの間の第１の接触段を構成している第１のタイプの端子と、
前記集積回路のアクティブ領域を前記第１の絶縁層上に位置する受動素子に縦方向に接続している第２のタイプの端子と、
前記集積回路の２つの分かれたアクティブ領域を横方向に接続している第３のタイプの端子と、である前記集積回路。 - 前記第２のタイプの端子は、能動素子の接合の境界から延びる接触表面を有する請求項２に記載の集積回路。
- 前記受動素子はコンデンサを備える前記請求項のいずれかに記載の集積回路。
- 前記受動素子は誘導子を備える前記請求項のいずれかに記載の集積回路。
- 前記第１の絶縁層の最終厚さが0.3マイクロメートルより厚く、
前記第１の絶縁層の頂部表面が平らであり、
前記金属端子が主としてタングステン製である、前記請求項のいずれかに記載の集積回路。 - 前記受動素子が、前記第１の絶縁層の頂部に蒸着された第２の絶縁層の厚さ全体にわたって形成された空洞中にセットされる、前記請求項のいずれかに記載の集積回路。
- 前記第２の絶縁層の厚さが２マイクロメートルより厚い請求項７に記載の集積回路。
- マトリックス化された、制御トランジスタ（Ｔ）および記憶コンデンサ（Ｃ）をそれぞれ備えたＤＲＡＭセルのオンボード・メモリ・プレーンと、
複数のＭＯＳトランジスタと、
前記記憶コンデンサ（Ｃ）の頂部に設けられた第１の接続レベルとを備え、
第１の絶縁層が前記ＭＯＳトランジスタを前記記憶コンデンサ（Ｃ）のベースから分離している集積回路であって、
局部接続レベルが、前記絶縁層の各々の側に開口した、３つのタイプの金属端子を備え、
第１のタイプの端子は、前記集積回路のアクティブ領域と前記第１の接続レベルとの間の第１の接触段を形成し、第２のタイプの端子は、前記集積回路のアクティブ領域を前記記憶コンデンサ（Ｃ）の一方のプレートに縦方向に接続し、第３のタイプの端子は、前記集積回路の２つの分かれたアクティブ領域を横方向に接続している、前記集積回路。 - 前記第２のタイプの端子が、能動素子の接合の境界から延びる接触表面を有している請求項９に記載の集積回路。
- 前記第１の絶縁層の頂部に設けられた第２の絶縁層と、
前記第２の絶縁層の全厚さにわたって貫通し、前記第２のタイプの端子の頂部表面上に開口した空洞と、
第１の電極が前記空洞の底部および内部側面覆っている記憶コンデンサと、を備える請求項９または１０に記載の集積回路。 - 前記第２の絶縁層の頂部に設けられた第３の絶縁層と、
前記第２および第３の絶縁層を貫通し、前記第１のタイプの金属端子頂部表面上に開口したコンタクト開口とを備える請求項９から１１のいずれかに記載の集積回路。 - 前記金属端子はタングステン製である請求項９から１２のいずれかに記載の集積回路。
- それぞれ制御トランジスタ（Ｔ）および記憶コンデンサ（Ｃ）からなる、マトリックス化されたＤＲＡＭセルのオンボード・メモリ・プレーンと、複数のＭＯＳトランジスタとを備えた集積回路を製造する方法であって、
シリコン基板中にトランジスタを形成するステップと、
前記トランジスタの頂部に第１の絶縁層を蒸着するステップと、
前記絶縁層の表面を平らにするべく研磨操作を実施するステップと、
前記絶縁層を貫通する空洞を形成し、第１のタイプの端子の底部部分がその下側の集積回路の少なくとも１つの素子と電気接触し、第２のタイプの端子の底部部分が前記制御トランジスタ（Ｔ）の接合と電気接触し、第３のタイプの端子の底部部分が、接続すべき前記集積回路の素子と電気接触するよう、前記空洞に金属端子を充填するステップと、
前記コンデンサの底部電極が前記第２のタイプの端子の頂部部分と電気接触するよう、前記第２のタイプの端子の頂部にコンデンサ（Ｃ）を形成するステップとを含む方法。 - 前記金属端子を形成するステップに続いて、
前記第１の絶縁層の頂部および前記金属端子の頂部表面に、２マイクロメートルより厚い第２の絶縁層を蒸着するステップと、
前記第２の絶縁層を貫通し、第２のタイプの端子の頂部表面まで空洞を形成するステップと、
前記空洞の底部および側面に前記記憶コンデンサ（Ｃ）の前記電極を成長させるステップとを含む、請求項１４に記載の集積回路を製造する方法。 - 前記金属端子が主としてタングステン製である、請求項１４または１５に記載の集積回路を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0110866A FR2828766B1 (fr) | 2001-08-16 | 2001-08-16 | Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication |
| PCT/FR2002/002886 WO2003017361A1 (fr) | 2001-08-16 | 2002-08-14 | Circuit integre comprenant des cellules memoire dram et procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005500694A true JP2005500694A (ja) | 2005-01-06 |
Family
ID=8866567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003522166A Pending JP2005500694A (ja) | 2001-08-16 | 2002-08-14 | 集積回路および集積回路を製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6958505B2 (ja) |
| EP (1) | EP1425794A1 (ja) |
| JP (1) | JP2005500694A (ja) |
| FR (1) | FR2828766B1 (ja) |
| WO (1) | WO2003017361A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268409B2 (en) * | 2004-05-21 | 2007-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spiral inductor with electrically controllable resistivity of silicon substrate layer |
| US7602027B2 (en) * | 2006-12-29 | 2009-10-13 | Semiconductor Components Industries, L.L.C. | Semiconductor component and method of manufacture |
| WO2008087498A1 (en) * | 2007-01-17 | 2008-07-24 | Stmicroelectronics Crolles 2 Sas | Dram stacked capacitor and its manufacturing method using cmp |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757927B2 (ja) * | 1990-06-28 | 1998-05-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体基板上の隔置されたシリコン領域の相互接続方法 |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| JP3623834B2 (ja) * | 1995-01-31 | 2005-02-23 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
| JP3532325B2 (ja) * | 1995-07-21 | 2004-05-31 | 株式会社東芝 | 半導体記憶装置 |
| US7701059B1 (en) * | 1997-08-21 | 2010-04-20 | Micron Technology, Inc. | Low resistance metal silicide local interconnects and a method of making |
| US6130102A (en) * | 1997-11-03 | 2000-10-10 | Motorola Inc. | Method for forming semiconductor device including a dual inlaid structure |
| US6133599A (en) * | 1998-04-01 | 2000-10-17 | Vanguard International Semiconductor Corporation | Design and a novel process for formation of DRAM bit line and capacitor node contacts |
| JP2000058783A (ja) * | 1998-08-06 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100268424B1 (ko) * | 1998-08-07 | 2000-10-16 | 윤종용 | 반도체 장치의 배선 형성 방법 |
| US6037216A (en) * | 1998-11-02 | 2000-03-14 | Vanguard International Semiconductor Corporation | Method for simultaneously fabricating capacitor structures, for giga-bit DRAM cells, and peripheral interconnect structures, using a dual damascene process |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| FR2800199B1 (fr) * | 1999-10-21 | 2002-03-01 | St Microelectronics Sa | Fabrication de memoire dram |
| US6492241B1 (en) * | 2000-04-10 | 2002-12-10 | Micron Technology, Inc. | Integrated capacitors fabricated with conductive metal oxides |
| US6358820B1 (en) * | 2000-04-17 | 2002-03-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
-
2001
- 2001-08-16 FR FR0110866A patent/FR2828766B1/fr not_active Expired - Fee Related
- 2001-09-18 US US09/955,926 patent/US6958505B2/en not_active Expired - Lifetime
-
2002
- 2002-08-14 WO PCT/FR2002/002886 patent/WO2003017361A1/fr not_active Application Discontinuation
- 2002-08-14 JP JP2003522166A patent/JP2005500694A/ja active Pending
- 2002-08-14 EP EP02794817A patent/EP1425794A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2828766A1 (fr) | 2003-02-21 |
| EP1425794A1 (fr) | 2004-06-09 |
| US20030034821A1 (en) | 2003-02-20 |
| US6958505B2 (en) | 2005-10-25 |
| FR2828766B1 (fr) | 2004-01-16 |
| WO2003017361A1 (fr) | 2003-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430404B1 (en) | Method of manufacturing a capacitor for a DRAM cell | |
| US20070218625A1 (en) | Trench metal-insulator-metal (mim) capacitors integrated with middle-of-line metal contacts, and method of fabricating same | |
| US20020011619A1 (en) | Semiconductor device having both memory and logic circuit and its manufacture | |
| JPH10500253A (ja) | 自己増幅ダイナミックｍｏｓトランジスタメモリセルを有する装置の製法 | |
| US6791135B2 (en) | Semiconductor device with improved capacitive element and method of forming the same | |
| JPH1168041A (ja) | 半導体装置の構造およびその製造方法 | |
| JP3782119B2 (ja) | 半導体記憶装置 | |
| KR100425399B1 (ko) | 커패시터를갖는반도체장치의제조방법 | |
| US20070069269A1 (en) | Stacked capacitor and method of fabricating same | |
| KR100609193B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5604382A (en) | Semiconductor device with pillar-shaped contact layer | |
| KR20100134230A (ko) | 반도체 소자 및 그 제조방법 | |
| JPH11145414A (ja) | 半導体装置 | |
| JPH06326271A (ja) | 半導体メモリセル及びその製造方法 | |
| JP2001168285A (ja) | 半導体装置およびその製造方法 | |
| KR950030352A (ko) | 반도체 디램 셀 및 디램셀의 캐패시터 제조 방법 | |
| JP2005500694A (ja) | 集積回路および集積回路を製造する方法 | |
| JP2000511359A (ja) | バリアのない半導体メモリ装置の製造方法 | |
| US5248891A (en) | High integration semiconductor device | |
| JP2000114475A (ja) | スタックトキャパシタメモリセルおよびその製造方法 | |
| US6133126A (en) | Method for fabricating a dopant region | |
| KR101006528B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| CN217903116U (zh) | 半导体存储器件 | |
| CN218069852U (zh) | 半导体存储器件 | |
| JP2000150829A (ja) | 半導体装置及びその製造方法 |