JP2005353668A - 構造体とその製造方法及び接合方法 - Google Patents

構造体とその製造方法及び接合方法 Download PDF

Info

Publication number
JP2005353668A
JP2005353668A JP2004169980A JP2004169980A JP2005353668A JP 2005353668 A JP2005353668 A JP 2005353668A JP 2004169980 A JP2004169980 A JP 2004169980A JP 2004169980 A JP2004169980 A JP 2004169980A JP 2005353668 A JP2005353668 A JP 2005353668A
Authority
JP
Japan
Prior art keywords
electrode
substrate
bump
bumps
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004169980A
Other languages
English (en)
Inventor
Masatake Akaike
正剛 赤池
Haruto Ono
治人 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004169980A priority Critical patent/JP2005353668A/ja
Publication of JP2005353668A publication Critical patent/JP2005353668A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 接合部分の高密度化等が要求されているなかで、基板間の接合精度を上げることが求まれられている。
【解決手段】 そこで、本発明は単数或いは複数の電極バンプが形成された配線を有する基板を用意する工程と前記電極バンプが形成された個所の裏面側を一部除去することにより、前記個所にバネの機能を付与する工程とを備える電極バンプを有する構造体の製造方法を提供するものである。
【選択図】 図4

Description

本発明は異なる基板にそれぞれ設けた微小な(マイクロ)回路電極同士、すなわちバンプとパッド間の回路電極同士の接合を行う方法及び装置に関するものである。
近年、MEMS(Micro−Electoric−Micro−System)の多機能化と小型軽量化にともなって、素子自体が複雑化しており製作が困難になってきている。このため、電子回路とMEMSをそれぞれ異なる基板に作製し、この後両基板の配線回路電極同士を電気的に接合し、同時に両基板を一体化する必要性が高まっている。
しかしながら、基板間の接合において、両基板に形成した微小な多数の回路電極同士を全て同時に歩留まり良く接合することは困難であった。
特許文献1において、面実装型半導体パッケージングとしてICバンプの配列ピッチと同一ピッチのコイル状の接点電極が形成され、このバンプとコイル状の接点電極が相対向して互いに電気的に接合している。
特許文献2において、面実装型半導体パッケージングとしてICに設けた金属バンプとコイル状のばね電極とを当接し、このばねによって、バンプとばね電極間は互いに押圧力で接触している。
特開平10−340773号 特開2002−164137号
しかしながら、上述した特許文献1に開示しているIC上のバンプ電極とバネ電極との電気的結合は、予め基台に設けた穴を通してIC基板上のバンプ電極をソケットに取り付けた個々のバネを介して常に押し付けた状態で行われている。このためIC上のバンプ電極とソケットのバネ電極は一対一の関係にあるため、電極間のピッチの狭い複数の電極、あるいは微少な電極間同士で電気的接合する場合、すなわち高密度実装の場合、作製が難しくなることが考えられる。
そして、上述した特許文献2に開示しているIC基板上のバンプ電極とコイルスプリングを有する一方のソケットの電極との電気的結合は、コイルスプリングの円周端部で該バンプ電極に当接して行われている。このためIC上のバンプ電極とソケットのスプリングバネ電極は一対一の関係にあることから、電極間のピッチの狭い多数の電極、及び微少な電極間同士を電気的接合する場合、すなわち高密度実装の場合、作製が難しくなることが考えられる。
そこで、本発明は単数或いは複数の電極バンプが形成された配線を有する基板を用意する工程と前記電極バンプが形成された個所の裏面側を一部除去することにより、前記個所にバネの機能を付与する工程とを備える電極バンプを有する構造体の製造方法を提供するものである。
また、本発明は、基板と、基板上に形成された配線と、前記配線と電気的に接合した電極バンプとを備え、前記電極バンプが形成された個所の前記基板の厚さが、前記基板両端の厚さよりも薄いことを特徴とする構造体を提供するものである。
本発明は第一のSi基板の配線回路上にAuからなる電極バンプ及び補強バンプをメッキによって形成し、該電極バンプ個所の裏面側を薄片化し、該薄片化したSi個所を可撓性を有する板バネとして用いるので、丁度該板バネ上に電極バンプを載置する構造になるため、第二のSi基板に形成した電極パッドと第一のSi基板の該電極バンプを、及び第一のSi基板の補強バンプと第二のSi基板のパッドとをそれぞれ相対向し、整合した状態で両Si基板に押圧力を印加することによって、該電極バンプ個所で電気的接合と同時に機械的接合強度を担い、そして該補強バンプ個所で該Si基板間の接合強度を担うので、接合後該板バネによって該電極バンプ及び該電極パッドは常に押し付け合う状態を保ち、安定的に基板間電極間の電気的接合を得ることができる。
さらに、電極バンプ個所のSi基板の板バネ化は、電極バンプ個所にあたる裏面のSi部を薄片化する方法であるため、該Si基板の裏面側を薄片化研磨するだけで可能になる。あるいは、フォトレジスト工程を用いて、該電極バンプ個所の裏面側のSi部を局所的にエッチングする方法でも良く、これらの方法によって微少な、かつ極めて多数の電極バンプを必要とする場合においても、容易に確実に電極バンプ個所を板バネ化することが可能である。
以下本発明をより具体的に説明する。
図1、図2、図3、図4、図5、図6は本発明の特徴を良く表す図面であり、同図において、1は第一のSi基板、2はSi基板1の上に形成したSi酸化膜からなる絶縁体、3は絶縁体2の上に形成したAlからなる配線、4は配線3の上に形成した窒化Siからなるパッシベイション膜、5は配線3の上に形成したAuからなる電極バンプ、6は電極バンプ5の周囲に形成したAuからなる補強バンプ、8は第一のSi基板1の裏面を薄片化研磨した時の研磨代ライン、9は薄片化によって形成された板バネ部、10は薄片化研磨する時に第一のSi基板1を取り付けるための研磨台、11は研磨台10に設けた補強バンプ挿入用の溝、12は第一のSi基板1を研磨台10に取り付けるための接着剤、16は第二のSi基板、17はSi酸化膜から成る絶縁体、18はSi酸化膜から成る絶縁体17の上に形成したAuから成る電極パッドである。
次に上記構成において、第一のSi基板1の所定の個所にフォトレジスト工程とメッキ成膜工程で電極バンプ5及び補強バンプ6を同時に形成し、この後図2に見るように第一のSi基板1を研磨台10の上に接着剤12を用いて密着した状態で接着する。この時、補強バンプ6が研磨台10の溝11の中に挿入するように位置決めを行う。この接着工程で、電極バンプ5を設けたSi部分は研磨台10の表面から電極バンプ5に相当する高さに、及び該電極バンプ5を設けた以外のSi部分は研磨台5の表面に密着してそれぞれ接着する。
この後、第一のSi基板1を図2の破線で示した研磨代ライン8まで研磨によって薄片化する。該研磨によって第一のSi基板1は、図3に見るように電極バンプ5の設置個所のSi基板部は、より多く研磨されることになり、この後接着剤12を剥離して研磨台10から開放した時、図4に見るように電極バンプ5の設置面のSi基板は平面状に弾性回復し、同時に該電極バンプの設置個所の裏面側は凹状に研磨形成される。そして、第一のSi基板1と第二のSi基板16を対向し、電極バンプ5と電極パッド18(図示なし)を互いに整合して、室温で該第一のSi基板1と該第二のSi基板16間に荷重印加(図示なし)したところ、電極バンプ5と電極パッド18を接合することができた。この時、補強バンプ6は第二のSi基板設けたバンプ(図示なし)と強固に接合した。
接合後、両基板間接合は補強バンプ個所で強固に接合しているので、図5に見るように、特に薄片化の進んだ板バネ部9において弾性的な可撓性を有することになるので、該板バネ9の押圧力に相当する力が常に補強バンプ6に加わることになり、電極バンプ5は該押圧力で常に第二のSi基板16のパッドを常に一定のバネ力で押し付けることになり、安定的に基板間電極間接合を可能に出来る。
本実施例において、19μm角の高さ15μmの寸法のAu電極バンプ6であり、研磨台10に接着剤12としてロウ剤を用いて取り付け、この後BG/SE(Back Grind/Spin Etching)加工によって研磨したところ、該Au電極バンプ5の設置個所で該電極バンプ5の高さに相当する厚さ分だけ凹状に薄片化した。さらに、薄片化研磨を進めていった場合においても、該電極バンプ5の高さに相当する凹状の溝の深さに変わりはなかった。
本実施例において、一方のSi基板に上記方法で作製した電極バンプ5と他方のSi基板に作製したAu電極パッド18同士で、基板間の電極間接合を行ったところ、該電極バンプ5と該電極パッド18間の電気的接合を得ることが出来た。
図7、図8、図9、図10、図11は本発明の特徴を良く表す図面であり、同図において、1は第一のSi基板、2は第一のSi基板1の上に形成したSi酸化膜からなる絶縁体、3は絶縁体2の上に形成したAlからなる配線、4は配線3の上に形成した窒化Siからなるパッシベイション膜、5は配線3の上に形成したAuからなる電極バンプ、6は電極バンプ5の周囲に配置したAuからなる補強バンプ、7はバンプ電極5の周囲に配置したAuからなる補助バンプ、8は第一のSi基板1の裏面を薄片化研磨した時の研磨代ライン、9は薄片化によって形成された板バネ部、10は薄片化研磨時の第一のSi基板1を取り付けるための研磨台、11は研磨台10に設けた補強バンプ6を挿入するための溝、12は第一のSi基板1を研磨台10に取り付けるためのUVテープ、13は研磨代ライン8を調整するための高さ調整板、14は補助バンプ7の高さを調整するために用いる押圧板、15は押圧板14に印加するための印加荷重、16は第二のSi基板、17はSi酸化膜から成る絶縁体、18は絶縁体17の上に形成したAuから成る電極パッドである。
次に上記構成において、第一のSi基板1の所定個所にフォトリソ工程、及びメッキ工程を経て、17μm角・高さ15μmの寸法のAu電極バンプ5、120μm角・高さ15μmの寸法の補強バンプ6、そして200μm角・高さ15μmの寸法の補助バンプ7をそれぞれAuメッキで同時に形成し、この後図8に見るように予め研磨台10の上に取り付けた高さ調整板13の上に電極バンプ5及び補助バンプ7を当接し、同時に補強バンプ6を溝11中に挿入して、第一のSi基板1を研磨台10上にUVテープを用いて取り付ける。該取り付け後、図8に見るように第一のSi基板1において電極バンプ5及び補助バンプ7の個所の裏面側のSiは凸状に盛り上がり、補強バンプ7個所の裏面側のSiは平坦である。この後、BG/SE(Back Grind/Spin Etching)加工によって第一のSi基板1の裏面側のSiの研磨を行った。このBG/SE加工によって第一のSi基板1の裏面側のSiを研磨代ライン8まで研磨し、さらに鏡面に研磨した(図9)。該BG/SE加工を施した後、該第一のSi基板1を研磨台10から取り外したところ、電極バンプ5及び補助バンプ7の個所での弾性変形が復元し、丁度該電極バンプ5及び補助バンプ7の個所の裏面側は、補助バンプ7の高さに高さ調整板14を加えた距離に相当する分だけ凹状に窪んで薄片化されている。さらに薄片化研磨を進めていった場合においても、該凹状の窪みの深さに変わりはなかった。この後さらに図10に見るように、補助バンプ7を押圧板14を介して印加荷重15を印加し、補助バンプ7を約6μmの高さまで塑性変形した。この後第一のSi基板1を洗浄し、そして250℃、1時間熱処理した。上記の方法で得た第一のSi基板1と第二のSi基板16とを相対向し、電極バンプ5と電極パッド18を互いに整合し、この後、室温で両Si基板間に押圧力(図示なし)を印加したところ、両基板同士は強固に接合した。そして両基板間の電極間の電気的接合を調べたところ導通を確認した。
接合後、両基板間は補強バンプ個所で強固に接合しているので、図11に見るように、特に薄片化の進んだバネ部9は弾性的な可撓性を有することになり、このため該板バネ部9の押圧力に相当する力は補強バンプ6で担うことになり、従って電極バンプ5は第二のSi基板の電極パッドを常に一定のバネ力で押し付けることになる。上記方法により、安定的に基板間電極間接合を可能することが出来る。
本実施例において、電極バンプ5の個所の裏面側Siを研磨によって薄片化したが、この他にも例えば、フォトリソプロセス、及びウエットエッチングあるいはドライエッチングを用いて、予め第一のSi基板1の電極バンプ5及び補助バンプ7の個所の裏面側Si基板を局所的に薄片化することも出来る。
尚、本実施例において電極バンプ5、補強バンプ6及び補助バンプ7の材料として、Auを用いたが、この他にも塑性変形能を有する材料であれば良く、例えば面心立法晶の金属材料であっても良い。好ましくはAu、Cu、Snであっても良い。
以上説明したように、本発明は第一のSi基板の配線回路上に電極バンプ及び補強バンプをメッキによって形成し、該バンプ個所の裏面側を薄片化し、該薄片化したSi個所を可撓性を有する板バネとして用いるので、丁度、該板バネ上に電極バンプを搭載した構造になるため、第一のSi基板の電極バンプと第二のSi基板の電極パッドを、及び第一のSi基板の補強バンプと第二のSi基板の電極パッドをそれぞれ相対向し、整合した状態で両Si基板に押圧力を印加することによって、該電極バンプ個所で電気的接合と同時に機械的な接合を、そして該補強バンプ個所で該Si基板間の接合強度を担うため、接合後該板バネによって該電極バンプと該電極パッド間は常に押し付け合う状態を保ち、安定的に基板間電極間の電気的接合を得ることができる。
さらに、電極バンプ個所のSi基板の板バネ化は、電極バンプ個所にあたる裏面のSiを薄片化するだけで可能になるため、微少でかつ極めて多数の電極バンプを必要とする場合、容易に電極バンプ個所を板バネ化することができる。
本発明の実施例1に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例1に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例1に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例1に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例1に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 図5のA部の拡大図である。 本発明の実施例2に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例2に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例2に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例2に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 本発明の実施例2に関わる基板間電極接合バンプにばね性を付与する方法及び構造を説明する図である。 図11のA部拡大図である。
符号の説明
1、16 Si基板
2、17 絶縁体
3 配線
4 パッシべイション膜
5 電極バンプ
6 補強バンプ
7 補助バンプ
8 研磨代ライン
9 板バネ部
10 研磨台
11 溝
12 接着剤、UVテープ
13 高さ調整板
14 押圧板
15 印加荷重
18 電極パッド

Claims (7)

  1. 単数或いは複数の電極バンプが形成された配線を有する基板を用意する工程と
    前記電極バンプが形成された個所の裏面側を一部除去することにより、前記個所にバネの機能を付与する工程とを備える電極バンプを有する構造体の製造方法。
  2. 前記個所の裏面側を一部除去する工程が、化学的エッチング又はスパッターリングエッチングによって行われることを特徴とする請求項1記載の構造体の製造方法。
  3. 前記基板が、Si基板であることを特徴とする請求項1記載の製造方法。
  4. 前記基板の一部を除去する工程が、前記バネの機能を付与する個所の裏面を凸状にし、前記凸部を研磨することによって、前記基板の一部を除去することを特徴とする請求項1記載の製造方法。
  5. 前記電極バンプ及び前記電極パッドの材料はAu、Cu、Al、Snのいずれかである請求項1記載の製造方法。
  6. 請求項1記載の構造体と、電極パッドが形成された基板とを用意する工程と、
    前記構造体と基板を相対向し、重ね合わせて荷重を印加することによって、前記電極バンプと前記電極パッド間を接合する工程とを備えたことを特徴とする接合方法。
  7. 基板と
    基板上に形成された配線と
    前記配線と電気的に接合した電極バンプとを備え、
    前記電極バンプが形成された個所の前記基板の厚さが、前記基板両端の厚さよりも薄いことを特徴とする構造体。
JP2004169980A 2004-06-08 2004-06-08 構造体とその製造方法及び接合方法 Withdrawn JP2005353668A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004169980A JP2005353668A (ja) 2004-06-08 2004-06-08 構造体とその製造方法及び接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004169980A JP2005353668A (ja) 2004-06-08 2004-06-08 構造体とその製造方法及び接合方法

Publications (1)

Publication Number Publication Date
JP2005353668A true JP2005353668A (ja) 2005-12-22

Family

ID=35587905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004169980A Withdrawn JP2005353668A (ja) 2004-06-08 2004-06-08 構造体とその製造方法及び接合方法

Country Status (1)

Country Link
JP (1) JP2005353668A (ja)

Similar Documents

Publication Publication Date Title
US7453157B2 (en) Microelectronic packages and methods therefor
JP4813035B2 (ja) 貫通電極付基板の製造方法
TWI410648B (zh) 在支撐基板上形成接觸元件的裝置及方法
JP5065586B2 (ja) 半導体装置の製造方法
KR100355972B1 (ko) 팁 구조물을 제조하는 방법
TW200534493A (en) Microelectronic packages and methods therefor
TWI335627B (en) Microelectronic assemblies having compliancy
JPH10506197A (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
JP2004251910A (ja) プリント回路基板用相互接続アセンブリ及び製造方法
US6524889B2 (en) Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
JP3505650B2 (ja) 異方性導電シートおよびその製造方法
JP2005353668A (ja) 構造体とその製造方法及び接合方法
KR20080073841A (ko) 프로브 헤드 및 그 제조방법
JP2004069485A (ja) プローブユニットおよびその製造方法、プローブカードおよびその製造方法
JP5162104B2 (ja) 相互接続部材の製造方法
KR20080053778A (ko) 프로브의 탐침 및 프로브의 제조방법
WO2005055252A1 (ja) シリコン製ばね電極および異方性導電シート
JPH09297154A (ja) 半導体ウエハの検査方法
JP3051617B2 (ja) 半導体装置の製造方法
JP4830505B2 (ja) 配線方法およびドナー基板
JP6548963B2 (ja) プローブの製造方法、プローブ、プローブ積層体、プローブ組立体およびプローブ組立体の製造方法
WO2007086144A1 (ja) プローブカードおよびその製造方法、ならびにプローブカードのリペア方法
JP2023504000A (ja) 基板接合
KR101322262B1 (ko) 프로브 카드 제조 방법
WO2006081119A1 (en) Connector system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904