JP2005352067A - 液晶ディスプレイ - Google Patents
液晶ディスプレイ Download PDFInfo
- Publication number
- JP2005352067A JP2005352067A JP2004171524A JP2004171524A JP2005352067A JP 2005352067 A JP2005352067 A JP 2005352067A JP 2004171524 A JP2004171524 A JP 2004171524A JP 2004171524 A JP2004171524 A JP 2004171524A JP 2005352067 A JP2005352067 A JP 2005352067A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrode
- liquid crystal
- crystal display
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】 本発明の目的は、アレイ反射ムラ及び電極の断線による部分滅点を抑制し、かつ透過率を向上させる、IPS液晶ディスプレイを提供することにある。
【解決手段】 本発明の液晶ディスプレイは、絶縁基板上に形成された共通電極線を含み、共通電極線に囲まれた画素が絶縁基板上に形成された液晶ディスプレイであって、画素は、絶縁基板上に該画素を横断して形成されたCs線と、これを覆って絶縁基板上に積層された絶縁膜と、絶縁基板上にCs線と絶縁して形成されたスイッチング素子と、スイッチング素子に接続され、絶縁膜上に形成された透明電極である第1画素電極と、これを覆って絶縁基板上に積層されたシールド絶縁層と、これを挟んで第1画素電極と重畳し、第1画素電極と電気的に接続されてシールド絶縁層上に形成された透明電極である第2画素電極とを有し、共通電極線は、第1画素電極と絶縁されてシールド絶縁層上に形成されている。
【選択図】 図1
【解決手段】 本発明の液晶ディスプレイは、絶縁基板上に形成された共通電極線を含み、共通電極線に囲まれた画素が絶縁基板上に形成された液晶ディスプレイであって、画素は、絶縁基板上に該画素を横断して形成されたCs線と、これを覆って絶縁基板上に積層された絶縁膜と、絶縁基板上にCs線と絶縁して形成されたスイッチング素子と、スイッチング素子に接続され、絶縁膜上に形成された透明電極である第1画素電極と、これを覆って絶縁基板上に積層されたシールド絶縁層と、これを挟んで第1画素電極と重畳し、第1画素電極と電気的に接続されてシールド絶縁層上に形成された透明電極である第2画素電極とを有し、共通電極線は、第1画素電極と絶縁されてシールド絶縁層上に形成されている。
【選択図】 図1
Description
本発明は、電極の断線による部分滅点及び電極の反射ムラを抑制し、かつ透過率を向上させて、更に表示品位を高めたIPS液晶ディスプレイに関するものである。
広視野角を得る液晶のIPS(In−Plane Switching)方式は、印加する電界が基板面に平行であり、横電界方式とも呼ばれる。IPS方式では基板に沿った電界のon/offにより液晶分子の配列が基板面内で変化する。そしてこの特有な分子配列の変化がツイスティド・ネマティク(Twisted Nematic;TN)方式等の縦電界方式には見られない画期的な広視野角を生む。以下、本明細書においてIPS方式の液晶ディスプレイをIPS液晶ディスプレイという。
IPS液晶ディスプレイは、絶縁基板とカラーフィルター基板が一定間隔で対向し、両基板の間に液晶が充填されている。例えば図19に示すIPS液晶ディスプレイ101の製造は下記の(1)〜(8)の順でおこなう。以下図17〜図19を用いて当該工程を説明する。
まず、図17を参照して工程(1)〜(5)を説明する。(1)ガラス基板110などの透明絶縁基板を準備する。(2)ガラス基板110上にゲート線112、Cs(storage capacity)線116、Cs線116に形成されたCs電極114、及びCs電極114からゲート線112方向に伸張した4本の軸部118を形成する。(3)CVD(chemical vapor deposition)によって第1絶縁層120を形成する。(4)ゲート線112の一部をゲート電極113としたTFT(Thin Film Transistor)124、TFT124のドレイン電極128に接続されるシグナル線132、第1絶縁層120を介してCs電極114と対向する対向電極134、対向電極134とTFT124のソース電極126とを接続する金属製の画素内配線130を同一層に形成する。その後図18のように第2絶縁層122を積層する。
次に、図18を参照して工程(5)、(6)を説明する。(5)対向電極134上の第2絶縁層122にスルーホールを形成し、第2絶縁層122を覆ってシールド絶縁層140を積層する。(6)対向電極134上のシールド絶縁層140にスルーホール138を形成し、上記第2絶縁層122に形成したスルーホールを介して対向電極134に接続する。
最後に、図19を参照して工程(7)、(8)を説明する。(7)画素電極142およびパッド152、共通電極線146、共通電極148、画素内共通電極148a、148bを形成する。(8)共通電極148及び画素電極142等を形成した層の上に配向層を形成する。
尚、以下特に区別する必要のない場合は、共通電極148と画素内共通電極148a、bを総称して共通電極148といい、画素内の4本の画素電極を総称して画素電極142ということとする。また、本明細書において共通電極線146は共通電極148を含む概念であり、共通電極線146から枝分かれして画素内に伸張する画素内共通電極148a、148b、及び共通電極線のうち画素電極と平行に配置されて主に液晶の配向に寄与する部分を、特に総称して共通電極というものとする。
上記工程で製造されたIPS液晶ディスプレイ101は、共通電極148と画素電極142によってガラス基板110と平行な電界を発生させ、電界の強弱で液晶分子の配列を基板面内で変化させる。液晶分子の配列が基板面内で変化する。そしてこの特有な分子配列の変化がTN方式等の縦電界方式には見られない画期的な広視野角を生む。
上記IPS液晶ディスプレイ101は、共通電極線146、共通電極148及び画素電極142がITO(Indium Tin Oxide)等から形成される透明電極であるため、金属電極を用いる場合より画素の透過率を上げることができる。ここで画素とは、隣り合う共通電極線146を接続する太い共通電極142と共通電極線146とで囲まれるディスプレイの単位領域をいい、画素の開口率とは液晶層150が形成されて画素中で実質的に表示を行なう領域の画素領域に対する割合である。又、透過率とは、画素を透過するバックライトからの光の透過率をいう。画素の開口率が高いほど透過率も高くなる。尚、以下本明細書においてIPS液晶ディスプレイ101は、共通電極148と画素電極142間に電圧差を与えない場合にディスプレイが黒の表示となる、ノーマリブラック型のIPS液晶ディスプレイとする。
また、IPS液晶ディスプレイ101は、共通電極線146がゲート線112を、画素の両端の共通電極148がシグナル線132を覆っているので、ゲート線112及びシグナル線132からの漏れ電界をシールドすることができる。
換言すると、上記第5工程においてより厚いシールド絶縁層140を、ゲート線112等と画素電極142や共通電極148間に形成することにより、漏れ電界のシールドをより強化することができる。又、シールド絶縁層140を厚くして漏れ電界のシールドが強化されると、共通電極線146や共通電極148の漏れ電界のシールドの負担が減り、画素の両端の共通電極148や共通電極線146の面積を小さくでき、画素の開口率をより向上させることができる。更に、厚いシールド絶縁層140を形成することで、ゲート線112等と共通電極線146等の間に生じる寄生容量を小さくすることができる。
しかし従来のIPS液晶ディスプレイ101は、同時に以下の(1)〜(3)ような欠点も有していた。
(1)TFT124のソース電極126と対向電極134とを接続する画素内配線130は、通常Al等の金属で画素内に形成されるため、透過率が画素内配線130の面積の分低下する。
(2)画素内配線130にAl等の反射率の高い金属を使用した場合、もしくは反射率の低い層によりAl等を覆う構造であっても工程不良によりAl等が露出してしまった場合、ディスプレイ正面より入射する光がAl表面で反射することによって、いわゆるアレイ反射ムラが生じ、表示品位を低下させる。
(3)製造工程において画素電極142又は共通電極148が断線することがあるが、この場合ノーマリブラック型のIPS液晶ディスプレイ101の画素中には部分滅点が生じる。
図8は、IPS液晶ディスプレイ101の画素中の何れかの画素電極142又は共通電極148が根元で断線した場合の、画素中に現れる部分滅点を示している。図20の画素電極142a〜d、及び画素内共通電極148a、bが断線した場合に、図12に示す画素102中の領域2a〜h中のどの領域が部分滅点となるかを以下に示す。
まず画素電極142a〜d、画素内共通電極148a、b及び画素102中の領域2a〜hを定義する。
図20においてCs線116の上部左の画素電極を142a、上部右の画素電極を142b、下部左の画素電極を142c、下部右の画素電極を142dとする。
次に、同じく図20において、画素を区切る両端の共通電極148間でこれと平行に共通電極線146からCs線116方向に伸びる2本の画素内共通電極を定義する。Cs線116の上部の画素内共通電極を148a、下部の画素内共通電極を148bとする。
また、図12において、左側の共通電極148と画素電極142aで挟まれる領域を画素部分領域2a、画素電極142aと画素内共通電極148aで挟まれる領域を画素部分領域2b、画素内共通電極148aと画素電極142bで挟まれる領域を画素部分領域2c、画素電極142bと右側の共通電極148で挟まれる領域を画素部分領域2d、左側の共通電極148と画素電極142cで挟まれる領域を画素部分領域2e、画素電極142cと画素内共通電極148bで挟まれる領域を画素部分領域2f、画素内共通電極148bと画素電極142dで挟まれる領域を画素部分領域2g、画素電極142dと右側の共通電極148で挟まれる領域を画素部分領域2hとする。
図8は、電極間に電位差を与えた場合に、画素中で明るく見える領域、やや暗く見える領域、及び真っ暗に見える領域を表す明暗図である。図8において、白い領域は明るく見える領域、ハッチングをかけた領域は暗く見える領域、及び斜線の領域は真っ暗に見える領域である。これらの明暗図8(a)〜(f)は、それぞれ以下に示す画素電極又は画素内共通電極が断線した場合に対応する。
明暗図(a):画素電極142d
明暗図(b):画素電極142c
明暗図(c):画素電極142b
明暗図(d):画素電極142a
明暗図(e):画素内共通電極148b
明暗図(f):画素内共通電極148a
明暗図(a):画素電極142d
明暗図(b):画素電極142c
明暗図(c):画素電極142b
明暗図(d):画素電極142a
明暗図(e):画素内共通電極148b
明暗図(f):画素内共通電極148a
図8より明らかなように、画素内配線130が形成されている位置は光が透過できないため、必ず真っ暗に見える。また、明暗図(a)では、画素電極142dが断線しても画素内配線130が他の画素電極142と等電位であるため、画素部分領域2g及び画素部分領域2hは完全な滅点とはならず、やや暗く見えるにとどまる。
本発明の目的は、アレイ反射ムラ及びITO電極の断線による部分滅点を抑制し、かつ透過率を向上させる、IPS液晶ディスプレイを提供することにある。
本発明の液晶ディスプレイは、絶縁基板と、該絶縁基板上に形成された共通電極線を含み、該共通電極線に囲まれた画素が前記絶縁基板上に形成された液晶ディスプレイであって、前記画素は、前記絶縁基板上に該画素を横断して形成されたCs線と、前記Cs線を覆って前記絶縁基板上に積層された絶縁膜と、前記絶縁基板上に前記Cs線と絶縁して形成されたスイッチング素子と、前記スイッチング素子に接続され、前記絶縁膜上に形成された透明電極である第1画素電極と、前記第1画素電極を覆って前記絶縁基板上に積層されたシールド絶縁層と、前記シールド絶縁層を挟んで前記第1画素電極と重畳し、該第1画素電極と電気的に接続されて該シールド絶縁層上に形成された透明電極である第2画素電極と、を有し、前記共通電極線は、前記第1画素電極と絶縁されて前記シールド絶縁層上に形成されている。
本発明の液晶ディスプレイは、前記画素は複数の第1画素電極及び前記シールド絶縁層を挟んで該複数の第1画素電極とそれぞれ重畳する第2画素電極を有し、隣り合う該第2画素電極に挟まれて前記共通電極線から伸張する透明電極である第2画素内共通電極を前記シールド絶縁膜上に更に有してもよい。
本発明の液晶ディスプレイは、前記複数の第1画素電極のうち隣り合う該第1画素電極に挟まれて伸張し、前記シールド絶縁層を介して前記第2画素内共通電極と重畳し、該第2画素内共通電極と電気的に接続された透明電極である第1画素内共通電極を、前記第1画素電極が形成された絶縁膜上に更に有し得る。
本発明の液晶ディスプレイは、前記透明電極はITO(Indium Tin Oxide)から形成され得る。
本発明の液晶ディスプレイは、前記画素内において、前記Cs線はCs電極を有し、前記第1画素電極は、前記絶縁膜を挟んで前記該Cs電極上方にこれと重畳して対向電極を有し、前記Cs電極及び対向電極が画素容量を形成し得る。
本発明の液晶ディスプレイは、前記対向電極及び前記第1画素電極と、前記絶縁膜の間に半導体層を更に含んでもよい。
本発明の液晶ディスプレイは、前記対向電極はITOから形成される透明電極であってもよい。
本発明の液晶ディスプレイは、前記シールド絶縁層は、フォトリソグラフィー法で形成される厚さの自由度が高いポリマー樹脂であり得る。
本発明の液晶ディスプレイは、IPSモ−ドであり得る。
透明画素電極と透明共通電極を絶縁膜を介して二重に配置し、画素容量を稼ぐという文献は多数存在するものの(上記特許文献3を参照。)、等電位の画素電位を与える透明画素電極を絶縁膜を介して垂直に二重に配置する先行文献は存在しない。
本発明の液晶ディスプレイは、第1透明電極が電極と同時にMIMもしくはMIS構造の画素容量を形成するのに機能する。
尚、本明細書において共通電極線とは共通電極を含む概念であり、共通電極線から枝分かれして画素内に伸張する画素内共通電極、及び共通電極線のうち画素電極と平行に配置されて液晶の配向に寄与する部分を、特に総称して共通電極というものとする。
又、本明細書において絶縁膜は、窒化膜等の絶縁膜であり、以下第1絶縁層、第2絶縁層等とよぶ。
本発明のIPS液晶ディスプレイは、画素内配線をITOで形成することにより透過率を向上させることができる。また、画素内配線をITO画素電極に置き換えることによりアレイ反射ムラを完全に防止することができる。
更に本発明のIPS液晶ディスプレイは、シールド絶縁層を介してその上下にITO透明画素電極を重畳して配したため、シールド絶縁層上のITO透明電極の断線による部分滅点を抑制することができる。
図1に示す本発明の第1の実施形態のIPS液晶ディスプレイ1は、下記の(1)〜(9)の工程順に製造される。即ち、図2〜図6、及び図1を参照して、
(1)ガラス基板10などの透明絶縁基板を準備する(図2)。
(2)ガラス基板10上にゲート線12、Cs(storage capacity)線16、Cs線16に形成されたCs電極14、及びCs電極14からゲート線12方向に伸張した4本の軸部18a、18b、18c、18dを形成する(図2)。
(3)CVD(chemical
vapor deposition)によって第1絶縁層20を形成する(図3)。
(4)ゲート線12の一部をゲート電極13とし、ソース電極26とドレイン電極28を有するTFT(thin film transistor)24、及びTFT24のドレイン電極28に接続されるシグナル線32、を同一層に形成し、第2絶縁層22を積層する(図4)。
(5)Cs線16上に形成されたCs電極14と対向し、第1絶縁層20及び第2絶縁層22を介して形成された対向電極34、対向電極34からゲート線12方向に第1画素電極42を伸張し、第1画素電極42とTFT24のソース電極26とを接続する(図5)。
(6)それらの上にシールド絶縁層40を積層する(図6)。
(7)対向電極34上のシールド絶縁層40にスルーホール38を形成する(図6)。
(8)対向電極34及び第1画素電極42に対向してパッド52及び第2画素電極44を形成し、更に共通電極線46、共通電極48、第2画素内共通電極48a、48bを形成する。対向電極34とパッド52はスルーホール38を介して電気的に接続され、第1画素電極42と第2画素電極44はパッド52を介して接続され等電位に保たれる(図1)。
(9)共通電極48及び第2画素電極44等を形成した層の上に配向層を形成する。
(1)ガラス基板10などの透明絶縁基板を準備する(図2)。
(2)ガラス基板10上にゲート線12、Cs(storage capacity)線16、Cs線16に形成されたCs電極14、及びCs電極14からゲート線12方向に伸張した4本の軸部18a、18b、18c、18dを形成する(図2)。
(3)CVD(chemical
vapor deposition)によって第1絶縁層20を形成する(図3)。
(4)ゲート線12の一部をゲート電極13とし、ソース電極26とドレイン電極28を有するTFT(thin film transistor)24、及びTFT24のドレイン電極28に接続されるシグナル線32、を同一層に形成し、第2絶縁層22を積層する(図4)。
(5)Cs線16上に形成されたCs電極14と対向し、第1絶縁層20及び第2絶縁層22を介して形成された対向電極34、対向電極34からゲート線12方向に第1画素電極42を伸張し、第1画素電極42とTFT24のソース電極26とを接続する(図5)。
(6)それらの上にシールド絶縁層40を積層する(図6)。
(7)対向電極34上のシールド絶縁層40にスルーホール38を形成する(図6)。
(8)対向電極34及び第1画素電極42に対向してパッド52及び第2画素電極44を形成し、更に共通電極線46、共通電極48、第2画素内共通電極48a、48bを形成する。対向電極34とパッド52はスルーホール38を介して電気的に接続され、第1画素電極42と第2画素電極44はパッド52を介して接続され等電位に保たれる(図1)。
(9)共通電極48及び第2画素電極44等を形成した層の上に配向層を形成する。
上記本発明のIPS液晶ディスプレイ1の製造工程は、従来のIPS液晶ディスプレイ101の製造工程より1工程多くなるが、両製造工程の最大の相違点は、第4工程と第5工程にある。従来のIPS液晶ディスプレイ101は、第4工程で対向電極134とソース電極126をAl等の金属製画素内配線130で接続した。しかし、本発明のIPS液晶ディスプレイ1は、第4工程で対向電極134と金属の画素内配線130は形成せず、第2絶縁層22を積層した後、ITOからなる対向電極34及び第1画素電極42を形成する。従って第1画素電極42は透明電極であり、金属の画素内配線130とは異なり開口率の低下が少ない。尚、第1画素電極42のうち少なくとも1つは、第2絶縁層22に設けられたコンタクトホール30を通じてソース電極26と接続される。
両IPS液晶ディスプレイ1及び101の他の製造工程は略同一である。結果として本発明のIPS液晶ディスプレイ1は従来と異なり、シールド絶縁層40の上下に等電位であるITO等の透明な第1画素電極42と第2画素電極44を重畳して配することとなる。
以下、上記工程により製造されるIPS液晶ディスプレイ1の構成を、上記工程に従って図を用いて詳細に説明する。
(1)透明絶縁基板10を準備する。透明絶縁基板10としては例えばガラス基板を用い、以下本明細書では透明絶縁基板10をガラス基板10と呼ぶこととする。
(2)図2のようにガラス基板10上にゲート線12およびCs(storage capacity)線16を形成する。複数のゲート線12をガラス基板10上に相互に平行に敷設させ、Cs線16は相互に隣接するゲート線12の間にゲート線12と平行に敷設させる。ここでCs線16はCs電極14を有し、Cs電極14の両端部からはゲート線12の方向に軸部18a、18b、18c、18dが伸張している。又、軸部18a、18b及び18c、18dはそれぞれ平行に形成されている。以下 特に区別する必要のない場合は、軸部18a、18b、18c、18dを総称して軸部18という。
(3)この工程では、図3に示すようにCVD(chemical vapor deposition)等によって、TFT(thin film transistor)24の形成に必要な半導体層等を形成し、その後、第1絶縁層20を積層する。ここで、TFT24のチャネル部や、次の工程で形成するシグナル線32とゲート線12及びCs線16の交差部にエッチングストッパーを形成する。
(4)次に工程(4)では、図4に示すように、ゲート線12の一部をゲート電極13として、エッチングによりTFT24のドレイン電極28とソース電極26が形成される。ドレイン電極28に接続されるシグナル線32は、Cs線16の軸部18を挟んで、軸部18と平行に、ゲート線12と交差して第1絶縁層20上に敷設される。その後第2絶縁層22を積層し、図4に示すようにソース電極26上の第2絶縁層22にコンタクトホール30を形成する。第2絶縁層22は、ソース電極26等の電気素子を保護する。
(5)工程(5)を図5を用いて説明する。Cs線16に形成されたCs電極14と対向し、第1絶縁層20及び第2絶縁層22を介して対向電極34を形成し、対向電極34からゲート線12方向に第1画素電極42を伸張する。第1画素電極42とTFT24のソース電極26とを、コンタクトホール30を介して接続する。尚、対向電極34及び第1画素電極42は、ITO等から形成される透明電極である。
(6)また、工程(6)では図6のように、例えばフォトリソグラフィー法によりポリマー樹脂等からなるシールド絶縁層40が対向電極34及び第1画素電極42を覆って積層される。続いて、対向電極34上のシールド絶縁層40にスルーホール38が開口される。
(7)この工程では図1のように、画素電極44およびパッド52、共通電極線46、共通電極48、第2画素内共通電極48a、bを形成する。パッド52はシールド絶縁層40を挟んで対向電極34上に形成され、スルーホール38を介して対向電極34と電気的に接続される。又、シールド絶縁層40上で、パッド52からゲート線12の方向にシグナル線24と平行に第2画素電極44を伸張させる。また、共通電極線46はシールド絶縁層40上で、ゲート線12を覆ってこれと平行に敷設される。更に画素の境界の共通電極48は、シグナル線32及びCs線16の軸部18a、18b、18c、18dを覆って、隣接する共通電極線46を接続する。パッド52及び第2画素電極44は、それぞれ対向電極34及び第1画素電極42に対向し、シールド絶縁層40を介して重畳して形成される。更に第2画素内共通電極48a、48bは、それぞれ第2画素電極44に挟まれて、共通電極線46からパッド52の方向に伸張する。
(8)共通電極48及び画素電極42等を形成したシールド絶縁層40の上に配向層を形成する。
上記構成の本発明のIPS液晶ディスプレイ1において、1画素中の第1、第2画素電極42、44の数は任意であるが、第1画素電極42のうち少なくとも一本はソース電極26とコンタクトホール30を介して接続され、対向電極34に接続される。対向電極34はスルーホール38を通じてパッド52に接続されるため、パッド52から伸張する第2画素電極44と第1画素電極42は等電位となる。
また、上記工程(6)で積層されるシールド絶縁層40は、例えばフォトリソグラフィー法によりポリマー樹脂等から形成されるため、厚さを広い範囲で自由に制御することが可能である。従って、厚いシールド絶縁層40を、ゲート線12等と第2画素電極44や共通電極48間に形成することにより、上記漏れ電界のシールドをより強化することができる。このため、画素の境界の共通電極48等の面積を小さくでき、開口率を上げることができる。更に、厚いシールド絶縁層40を形成することで、ゲート線12等と共通電極線46等の間に生じる寄生容量を小さくすることができる。
本発明のIPS液晶ディスプレイ1は、上述のようにシールド絶縁層40の下にも第1画素電極42を設け、部分滅点発生率を抑制する。シールド絶縁層40上のITO第2画素電極44に断線があっても、シールド絶縁層40下の第1画素電極の寄与により完全な滅点(透過率0を意味する)になることを防ぐことができる。但しここで第1画素電極42をAl等の金属による2重配線とすると、従来のIPS液晶ディスプレイ101と同様に透過率低下・アレイ反射ムラの問題が生じる。
そこで、これらの問題を回避するために本発明のIPS液晶ディスプレイ1は、シールド絶縁層40の下に設ける第1画素電極にもITO等の透明電極を使用する。ソース電極26とCs電極14を接続する第1画素電極42を、従来の画素内配線130に代えてITO等の透明電極とするので、アレイ反射ムラの危険性をゼロにすることができ、また透過率向上にも寄与する。
従って本実施形態1において、上記構造を具現化する手段としてITO−MIM(Metal-Insulater-Metal)構造を採用する。即ち、Cs電極14とITO等からなる対向電極34は、第1絶縁層20及び第2絶縁層22を挟んでMIM型画素容量を形成する。
図7の上段の図は、従来のIPS液晶ディスプレイ101及びIPS液晶ディスプレイ1の断面図であり、下段の図はそれぞれの上段の断面図に対応した各液晶ディスプレイ内の規格化透過率を表す図である。図7の断面図は、図1におけるA−A’の断面図であり、図7の下段の図において中央の共通電極及びこれを挟む両端の画素電極で谷となる分布曲線は規格化透過率を、等高線は電位を表す。尚、図7の等電位線はいわゆる上書き込みの場合の電位分布の様子を表し、中央の共通電極付近が最低電位、両端の画素電極は等電位であり、かつ当該両画素電極の近傍が最高電位となる。
即ち、図7(a)は正常なIPS液晶ディスプレイ101の断面(上段)及び規格化透過率(下段)を表す図、図7(b)は両画素電極142が断線した場合のIPS液晶ディスプレイ101の断面(上段)及び規格化透過率(下段)を表す図、図7(c)は正常なIPS液晶ディスプレイ1の断面(上段)及び規格化透過率(下段)を表す図、図7(d)は両第2画素電極44が断線した場合のIPS液晶ディスプレイ1の断面(上段)及び規格化透過率(下段)を表す図である。
図7(a)、(c)の下段図は、正常なIPS液晶ディスプレイ101及びIPS液晶ディスプレイ1のそれぞれ規格化透過率を表す図であるが、両者の規格化透過率分布は略等しい。しかし、図7(b)、(d)より、画素電極142が断線した場合のIPS液晶ディスプレイ101の規格化透過率は0であるのに対し、第2画素電極44が断線した場合のIPS液晶ディスプレイ1の規格化透過率は、正常な場合(図7(c))より劣るものの、1/4程度残存することがわかる。即ち、本発明のIPS液晶ディスプレイ1の当該画素はやや暗く見えるものの、IPS液晶ディスプレイ101の画素のように完全な部分滅点となることは回避される。
図9(a)〜(f)は、IPS液晶ディスプレイ1の画素中の何れかの第2画素電極44又は第2画素内共通電極48a、48bが断線した場合の、画素中に現れる部分滅点を示す。図8(a)〜(f)は、上述のように従来のIPS液晶ディスプレイ101の部分滅点を表す図である。
上記従来のIPSディスプレイ101と同様に、第2画素電極44a〜44d、第2画素内共通電極48a、48b及び画素2中の領域2a〜2hを定義する。
図11において、IPS液晶ディスプレイ1のCs線16の上部左の第2画素電極を44a、上部右の第2画素電極を44b、下部左の第2画素電極を44c、下部右の第2画素電極を44dとする。
次に、同じく図11において、画素を区切る境界の共通電極48間でこれと平行に共通電極線46からCs線16方向に伸びる2本の第2画素内共通電極を定義する。Cs線16の上部の第2画素内共通電極を48a、下部の第2画素内共通電極を48bとする。
また、図11及び図12において、左側の共通電極48と第2画素電極44aで挟まれる領域を画素部分領域2a、第2画素電極44aと第2画素内共通電極48aで挟まれる領域を画素部分領域2b、第2画素内共通電極48aと第2画素電極44bで挟まれる領域を画素部分領域2c、第2画素電極44bと右側の共通電極48で挟まれる領域を画素部分領域2d、左側の共通電極48と第2画素電極44cで挟まれる領域を画素部分領域2e、第2画素電極44cと第2画素内共通電極48bで挟まれる領域を画素部分領域2f、第2画素内共通電極48bと第2画素電極44dで挟まれる領域を画素部分領域2g、第2画素電極44dと右側の共通電極48で挟まれる領域を画素部分領域2hとする。
図9(a)〜(f)は上記図8(a)〜(f)と同様に、電極間に電位差を与えた場合に、画素中で明るく見える領域、やや暗く見える領域、及び真っ暗に見える領域を表す明暗図である。図において、斜線の領域は真っ暗に見える領域、ハッチングの領域はやや暗く見える領域、白の領域は明るく見える領域である。図8(a)〜(f)のIPS液晶ディスプレイ101と、各対応する図9(a)〜(f)のIPS液晶ディスプレイ1は、同じ位置の画素電極又は第2画素内共通電極が断線している。断線している画素電極又は第2画素内共通電極を以下に示す。
明暗図(a):第2画素電極44d
明暗図(b):第2画素電極44c
明暗図(c):第2画素電極44b
明暗図(d):第2画素電極44a
明暗図(e):第2画素内共通電極48b
明暗図(f):第2画素内共通電極48a
明暗図(a):第2画素電極44d
明暗図(b):第2画素電極44c
明暗図(c):第2画素電極44b
明暗図(d):第2画素電極44a
明暗図(e):第2画素内共通電極48b
明暗図(f):第2画素内共通電極48a
図9(a)〜(d)より明らかなように、第2画素電極44a〜44dが断線しても、シールド絶縁層40を挟んで重畳する第1画素電極42a〜42dに電位が与えられるため、各画素部分領域は真っ暗とはならずに、やや暗く見えるに留まる。また、IPS液晶ディスプレイ1においては、従来のIPS液晶ディスプレイ101中の画素内配線130は透明なITO第1画素電極42に置き換えられているため、バックライトからの光を十分に透過させ、第1画素電極42の配置された領域は従来のように真っ暗に見えない。
一方、図9(e)、(f)より、第2画素内共通電極48a、48bが断線した場合は、領域2b、2c領域及び2f、2gがそれぞれ真っ暗に見える。これは、第1画素電極42a、42b間及び第2画素電極44a、44b間が等電位となり、又、第1画素電極42c、42d間及び第2画素電極44c、44d間が等電位となり、液晶層50がバックライトからの光を透過させないためである。
以上のように、本実施形態のIPS液晶ディスプレイ1は、シールド絶縁層40の上下にそれぞれ第2画素電極44、第1画素電極42を配したため、第2画素電極44が断線した場合でも完全な部分滅点となることを防ぐことができる。即ち、断線した第2画素電極44の周辺はやや暗く見えるものの、IPS液晶ディスプレイ101の画素のように完全な部分滅点となることを防ぐことができる。但し、上記のように第2画素内共通電極48a、48bが断線した場合は、完全な部分滅点が発生することは免れない。
次に、本発明の第2の実施形態のIPS液晶ディスプレイ1001について説明する。以下、本第2の実施形態の説明において、第1の実施形態と同一の構成を表す構成要素については、同一の符号及び同一の図を用いることとする。
本実施形態のIPS液晶ディスプレイ1001の製造方法は、第1の実施形態のIPS液晶ディスプレイ1の上記(1)〜(8)の工程のうち、工程(5)〜(7)を除いて略同一である。
IPS液晶ディスプレイ1001の5番目の製造工程(1005)では、図13に示すように、シールド絶縁層40の下に第1画素電極42と共に、ITOを用いて第1画素内共通電極1048aと1048bを形成する。即ち、IPS液晶ディスプレイ1の製造工程(5)に加えて、第1画素内共通電極1048aと1048bを、第1絶縁層20及び第2絶縁層22を介してゲート線12と絶縁して、ゲート線12の上方から第1画素電極42間を第1画素電極42と平行に対向電極34の方向に伸張する。
次に、IPS液晶ディスプレイ1001の6番目の製造工程(1006)では、図14のように第1画素内共通電極1048aと1048bの上方のシールド絶縁層40にコンタクトホール1030を形成する。また、第1の実施形態と同様に、対向電極34上のシールド絶縁層40にスルーホール38を形成する。
更に、IPS液晶ディスプレイ1001の7番目の製造工程(1007)では、第1画素内共通電極1048a及び1048bと、共通電極線46を、上記シールド絶縁層40に形成したコンタクトホール1030を介して接続する工程が付加される。
本第2の実施形態においても第1の実施形態と同様に、Cs電極14とITO等からなる対向電極34は、第1絶縁層20及び第2絶縁層22を挟んでMIM型画素容量を形成する。
図10(a)〜(f)は上記図8及び図9(a)〜(f)と同様に、電極間に電位差を与えた場合に、画素中で明るく見える領域、やや暗く見える領域、及び真っ暗に見える領域を表す明暗図である。図8及び図9(a)〜(f)のIPS液晶ディスプレイ101及び1と、各対応する図10(a)〜(f)のIPS液晶ディスプレイ1001は、同じ位置の画素電極又は第2画素内共通電極が断線している。
上記工程で形成するIPS液晶ディスプレイ1001においては、何れの第2画素電極又は第2画素内共通電極が断線しても、真っ暗に見える領域を無くすことができる。上記第1の実施形態においては、第2画素内共通電極48a、48bが断線した場合は、図9(e)、(f)のような真っ暗の領域が発生した。しかし、本第2の実施形態では、シールド絶縁層の下に形成された第1画素内共通電極1048a、1048bが共通電極として機能するため、第1又は第2画素電極との間に電圧を生じ、やや暗く見えるものの、真っ暗に見える完全な部分滅点領域となることを回避することができる。
以上のように、本第2の実施形態のIPS液晶ディスプレイ1は、シールド絶縁層40の上下にそれぞれ重畳して第2画素電極44と第1画素電極42、及び第2画素内共通電極48a、bと第1画素内共通電極1048a、bを配したため、第2画素電極44又は第2画素内共通電極48a、bが断線した場合でも完全な部分滅点の発生を防ぐことができる。
最後に、本発明の第3の実施形態のIPS液晶ディスプレイ2001について説明する。以下、本第3の実施形態の説明において、第1又は第2の実施形態と同一の構成を表す構成要素については、同一の符号及び同一の図を用いることとする。
本第3の実施形態のIPS液晶ディスプレイ2001は、以下の工程で製造される。工程(1)〜(3)は、上記IPS液晶ディスプレイ1、1001の製造工程と同一である。
(1)ガラス基板10などの透明絶縁基板を準備する。
(2)図2のように、ガラス基板10上にゲート線12およびCs線16等を形成する。ここでCs線16には、画素内でCs電極14が形成される。
(3)図3のように、CVD(chemical vapor deposition)によって第1絶縁層20を形成する。
(2)図2のように、ガラス基板10上にゲート線12およびCs線16等を形成する。ここでCs線16には、画素内でCs電極14が形成される。
(3)図3のように、CVD(chemical vapor deposition)によって第1絶縁層20を形成する。
次に、本第3の実施形態のIPS液晶ディスプレイ2001では、上記第1及び第2の実施形態と異なり、以下の製造工程(2004)〜(2009)が採用される。工程(2004)を図15に示す。
(2004)以下の工程でTFT24を形成すべく、第1絶縁層20上に半導体層2020を積層する。半導体層2020は、例えばa−Si(アモルファス・シリコン)層及びn+層である。次に、Cs線16に形成されたCs電極14と対向し、第1絶縁層20及び半導体層2020を介して形成された対向電極34、対向電極34からゲート線12方向に第1画素電極42を伸張する。更に、第1画素内共通電極2048aと2048bを、第1絶縁層20及び半導体層2020を介してゲート線12と絶縁し、ゲート線12の上方から、第1画素電極42間を第1画素電極42と平行に対向電極34の方向に伸張する。尚、対向電極34、第1画素電極42及び第1画素内共通電極2048aと2048bは、ITO等から形成される透明電極である。
(2005)図16に示すように、ゲート線12の一部をゲート電極13とし、ソース電極26とドレイン電極28を有するTFT(thin film transistor)24、及びTFT24のドレイン電極28に接続されるシグナル線32、を半導体層2020上に形成する。ソース電極26と工程(2004)で形成した第1画素電極42の一つを接続して、第2絶縁層22を積層する。尚、第2絶縁層22には、下記の工程(2007)でシールド絶縁層40に形成されるコンタクトホール2031とスルーホール38にそれぞれ対応する、コンタクトホール2030と2038が形成される。
(2006)それらの上にシールド絶縁層40を積層する。
(2007)図16のように第1画素内共通電極2048aと2048bの上方のシールド絶縁層40にコンタクトホール2031を形成し、上記第2絶縁層22に形成されたコンタクトホール2030に接続する。また、第1の実施形態と同様に、対向電極34上のシールド絶縁層40にスルーホール38を形成し、上記第2絶縁層22のコンタクトホール2038に接続する。
(2008)図1のように対向電極34及び第1画素電極42にそれぞれ対向してパッド52及び第2画素電極44を形成し、更に共通電極線46、共通電極48を形成する。また、第1画素内共通電極1048a及び1048bと、共通電極線46を、上記第2絶縁層に形成したコンタクトホール2030およびシールド絶縁層40に形成したコンタクトホール2031を介して接続する。同様に、上記第2絶縁層及びシールド絶縁層40にそれぞれ形成したコンタクトホール2038及びスルーホール38を介して、対向電極34とパッド52を接続する。
(2009)共通電極48及び第2画素電極44を形成した層の上に配向層を形成する。
本第3の実施形態においては、上記第1及び第2の実施形態と異なり、ITO対向電極34の下方に形成された半導体層2020とCs電極14が、第1絶縁層20を挟んでMIS(Metal-Insulater-Semiconductor)型画素容量を形成する。
上記工程で形成するIPS液晶ディスプレイ2001においても、IPS液晶ディスプレイ1001と同様に図10(a)〜(f)に示すように、何れの第2画素電極又は第2画素内共通電極が断線しても、真っ暗に見える領域を無くすことができる。本第3の実施形態では、第2画素内共通電極が断線した場合、半導体層2020の上に形成された第1画素内共通電極2048a、2048bが共通電極として機能するため、第1又は第2画素電極との間に電界を生じ、やや暗く見えるものの、真っ暗に見える完全な滅点領域となることを回避することができる。
以上のように、本第3の実施形態のIPS液晶ディスプレイ1は、シールド絶縁層40および第2絶縁層22の上下にそれぞれ重畳して第2画素電極44と第1画素電極42、及び第2画素内共通電極48a、bと第1画素内共通電極1048a、bを配したため、第2画素電極44又は第2画素内共通電極48a、bが断線した場合でも完全な部分滅点の発生を防ぐことができる。
上記第3の実施形態のようなMIS型構造の変形例として、半導体層上の第1画素内共通電極2048aと2048bを形成しない構造も本発明のIPS液晶ディスプレイに含まれる。しかし、この場合は第1の実施形態と同様に、第2画素電極44が断線した場合は完全な部分滅点が発生することを回避できるが、第2画素内共通電極48a、48bが断線した場合は、完全な部分滅点の発生を回避できない。
以上、本発明の実施形態について説明したが、本発明のIPS液晶ディスプレイの構成は、上記実施形態に限定されない。上記実施形態のIPS液晶ディスプレイは、Cs線16を軸として形状が対称なデュアルドメイン構造をとるが、本発明のIPS液晶ディスプレイはデュアルドメイン構造でなくてもよい。電位の異なる、共通電極線又は共通電極と画素電極が櫛歯状に入れ違いに並列するIPSモードのすべての液晶ディスプレイについて、本発明は適用し得る。
また、画素電極、共通電極等は、透明電極であれば、特に素材はITOに限定されない。
更に、シールド絶縁層40は、例えばフォトリソグラフィー法によりポリマー樹脂等から形成されるが、厚さをある程度自由に調整できるのであれば材料は特にポリマー樹脂によらず、又、製法もフォトリソグラフィー法に限定されない。
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
表1は、従来型、第1画素電極が金属の場合、第1の実施形態、第2の実施形態のそれぞれのIPSディスプレイについて、断線個所を変えた場合の画素全体及び各領域の透過率を計算した表である。従来型IPSディスプレイで電極断線がない場合の透過率を100%とし、シールド絶縁層上の第2画素電極及び第2画素内共通電極が断線した場合の透過率を示す。図12を参照して、「左」領域は2a又は2eに、「中央左」は2b又は2fに、領域「中央右」は2c又は2gに、領域「右」領域は2d又は2hに、それぞれ対応している。
また、図21は、上記表1の透過光強度分布の計算における、従来型、第1画素電極が金属の場合、第1の実施形態、第2の実施形態のそれぞれのIPSディスプレイについて、断線がない場合、第2画素電極及び第2画素内共通電極が断線した場合の断面透過光強度分布を表す。図21において、青の曲線は断線がない場合、赤の曲線はすべての第2画素電極が断線した場合、黄の曲線はすべての第2画素内共通電極が断線した場合の、それぞれ断面における透過光強度分布を表す。尚、「左」領域及び「右」領域では、青の曲線と黄の曲線は略重なっている。
従来のIPSディスプレイ101では、上記のように、第2画素電極及び第2画素内共通電極のいずれが断線しても部分滅点が生じる。
第1画素電極が金属の場合のIPSディスプレイとは、第1の実施形態と同様のMIM構造をとるものの、シールド絶縁層下に形成する第1画素電極を、Al等の金属で形成したIPSディスプレイをいう。第1画素内共通電極は形成しない。この場合、4本の金属製の第1画素電極は光透過性がないため、全体透過率が大きくダウンする。また、第1の実施形態と同様に、第2画素内共通電極を断線した場合は真っ黒の部分滅点の発生は防げない。
第1の実施形態のIPSディスプレイ1001は、上記第1画素電極が金属の場合のIPSディスプレイと異なり第1画素電極がITOであるため、全体透過率は略100%となる。しかし上述のように、第2画素内共通電極を断線した場合は真っ黒の部分滅点の発生は回避できない。
第2の実施形態のIPSディスプレイでは、第1の実施形態にITOの第1画素内共通電極1048a、1048bが形成されるため、第2画素電極第又は2画素内共通電極のどちらが断線しても、完全な部分滅点の発生が回避できる。即ち、何れかの電極が断線した場合でも第2の実施形態のIPSディスプレイでは完全に真っ黒な領域は生じず、表1からわかるように、断線箇所の近傍領域においても断線がない場合の1/4〜1/5程度の透過光強度を得ることができる。
液晶テレビやパソコンディスプレイ、その他のIPS液晶ディスプレイすべてに利用可能である。
1、1001、2001:本発明のIPS液晶ディスプレイ
2a、2b、2c、2d、2e:画素部分領域
10、110:ガラス基板
12、112:ゲート線
13、113:ゲート電極
14、114:Cs電極
16、116:Cs線
18、118:軸部
18a、18b、18c、18d:軸部
20、120:第1絶縁層
22、122:第2絶縁層
24、124:TFT
26、126:ソース電極
28、128:ドレイン電極
30、1030、2030、2031、2038:コンタクトホール
32、132:シグナル線
34、134:対向電極
38、138:スルーホール
40、140:シールド絶縁層
42:第1画素電極
44:第2画素電極
46、146:共通電極線
48:共通電極
48a、48b:第2画素内共通電極
50、150:液晶層
52、152:パッド
101:従来のIPS液晶ディスプレイ
102a、102b、102c、102d、102e:画素部分領域
118a、118b、118c、118d:軸部
130:画素内配線
142、142a、142b、142c、142d:画素電極
148:共通電極
148a、148b:画素内共通電極
1048a、1048b、2048a、2048b:第1画素内共通電極
2020:半導体層
2a、2b、2c、2d、2e:画素部分領域
10、110:ガラス基板
12、112:ゲート線
13、113:ゲート電極
14、114:Cs電極
16、116:Cs線
18、118:軸部
18a、18b、18c、18d:軸部
20、120:第1絶縁層
22、122:第2絶縁層
24、124:TFT
26、126:ソース電極
28、128:ドレイン電極
30、1030、2030、2031、2038:コンタクトホール
32、132:シグナル線
34、134:対向電極
38、138:スルーホール
40、140:シールド絶縁層
42:第1画素電極
44:第2画素電極
46、146:共通電極線
48:共通電極
48a、48b:第2画素内共通電極
50、150:液晶層
52、152:パッド
101:従来のIPS液晶ディスプレイ
102a、102b、102c、102d、102e:画素部分領域
118a、118b、118c、118d:軸部
130:画素内配線
142、142a、142b、142c、142d:画素電極
148:共通電極
148a、148b:画素内共通電極
1048a、1048b、2048a、2048b:第1画素内共通電極
2020:半導体層
Claims (9)
- 絶縁基板と、該絶縁基板上に形成された共通電極線を含み、該共通電極線に囲まれた画素が前記絶縁基板上に形成された液晶ディスプレイであって、
前記画素は、
前記絶縁基板上に前記画素を横断して形成されたCs線と、
前記Cs線を覆って前記絶縁基板上に積層された絶縁膜と、
前記絶縁基板上に前記Cs線と絶縁して形成されたスイッチング素子と、
前記スイッチング素子に接続され、前記絶縁膜上に形成された透明電極である第1画素電極と、
前記第1画素電極を覆って前記絶縁基板上に積層されたシールド絶縁層と、
前記シールド絶縁層を挟んで前記第1画素電極と重畳し、該第1画素電極と電気的に接続されて該シールド絶縁層上に形成された透明電極である第2画素電極と、
を有し、
前記共通電極線は、前記第1画素電極と絶縁されて前記シールド絶縁層上に形成されている、液晶ディスプレイ。 - 前記画素は複数の第1画素電極及び前記シールド絶縁層を挟んで該複数の第1画素電極とそれぞれ重畳する第2画素電極を有し、隣り合う該第2画素電極に挟まれて前記共通電極
線から伸張する透明電極である第2画素内共通電極を前記シールド絶縁膜上に更に有する、請求項1に記載の液晶ディスプレイ。 - 前記複数の第1画素電極のうち隣り合う該第1画素電極に挟まれて伸張し、前記シールド絶縁層を介して前記第2画素内共通電極と重畳し、該第2画素内共通電極と電気的に接続された透明電極である第1画素内共通電極を、前記第1画素電極が形成された絶縁膜上に更に有する、請求項2に記載の液晶ディスプレイ。
- 前記透明電極はITO(Indium Tin Oxide)から形成される、請求項1乃至請求項3に記載の液晶ディスプレイ。
- 前記画素内において、
前記Cs線の一部がCs電極を形成し、
前記第1画素電極は、前記絶縁膜を挟んで前記Cs電極上方にこれと重畳して対向電極を有し、
前記Cs電極及び対向電極が画素容量を形成する、
請求項1乃至請求項4に記載の液晶ディスプレイ。 - 前記対向電極及び前記第1画素電極と、前記絶縁膜の間に半導体層を更に含む、請求項5に記載の液晶ディスプレイ。
- 前記対向電極はITOから形成される透明電極である、請求項1乃至請求項6に記載の液晶ディスプレイ。
- 前記シールド絶縁層は、フォトリソグラフィー法で形成されるポリマー樹脂である、請求項1乃至請求項7に記載の液晶ディスプレイ。
- IPS(In−Plane Switching)モ−ドの液晶ディスプレイである、請求項1乃至請求項8に記載の液晶ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171524A JP2005352067A (ja) | 2004-06-09 | 2004-06-09 | 液晶ディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171524A JP2005352067A (ja) | 2004-06-09 | 2004-06-09 | 液晶ディスプレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005352067A true JP2005352067A (ja) | 2005-12-22 |
Family
ID=35586618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171524A Pending JP2005352067A (ja) | 2004-06-09 | 2004-06-09 | 液晶ディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005352067A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018287A (ja) * | 2004-06-29 | 2006-01-19 | Lg Philips Lcd Co Ltd | 液晶表示素子及びその製造方法 |
JP2013254052A (ja) * | 2012-06-06 | 2013-12-19 | Japan Display Inc | 液晶表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1048670A (ja) * | 1996-08-07 | 1998-02-20 | Hitachi Ltd | アクティブマトリクス基板とその製法および液晶表示装置 |
JP2000056324A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | アクティブマトリクス型液晶表示装置 |
JP2001194675A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
JP2002090779A (ja) * | 2000-09-20 | 2002-03-27 | Hitachi Ltd | 液晶表示装置 |
JP2002107753A (ja) * | 2000-09-28 | 2002-04-10 | Nec Corp | 液晶表示装置 |
JP2004109794A (ja) * | 2002-09-20 | 2004-04-08 | Hitachi Displays Ltd | 液晶表示装置 |
-
2004
- 2004-06-09 JP JP2004171524A patent/JP2005352067A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1048670A (ja) * | 1996-08-07 | 1998-02-20 | Hitachi Ltd | アクティブマトリクス基板とその製法および液晶表示装置 |
JP2000056324A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | アクティブマトリクス型液晶表示装置 |
JP2001194675A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
JP2002090779A (ja) * | 2000-09-20 | 2002-03-27 | Hitachi Ltd | 液晶表示装置 |
JP2002107753A (ja) * | 2000-09-28 | 2002-04-10 | Nec Corp | 液晶表示装置 |
JP2004109794A (ja) * | 2002-09-20 | 2004-04-08 | Hitachi Displays Ltd | 液晶表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018287A (ja) * | 2004-06-29 | 2006-01-19 | Lg Philips Lcd Co Ltd | 液晶表示素子及びその製造方法 |
JP2013254052A (ja) * | 2012-06-06 | 2013-12-19 | Japan Display Inc | 液晶表示装置 |
US9268179B2 (en) | 2012-06-06 | 2016-02-23 | Japan Display Inc. | Liquid crystal display device utilizing a lateral electric field |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047586B2 (ja) | 横電界方式のアクティブマトリクス型液晶表示装置 | |
US9335600B2 (en) | Liquid crystal display device and method for fabricating the same | |
JP5299768B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置 | |
JP4162890B2 (ja) | 液晶表示装置 | |
US9293649B2 (en) | Display device having dummy data lines | |
WO2010084642A1 (ja) | 表示装置内蔵型タッチパネル | |
JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
TWI468826B (zh) | 畫素陣列基板 | |
JP4490450B2 (ja) | 液晶表示装置及びその薄膜トランジスタ基板 | |
KR101098084B1 (ko) | 액정 표시 장치 | |
CN110687712B (zh) | 液晶显示器 | |
JP2015049426A (ja) | 液晶表示装置 | |
JP2007264231A (ja) | Ffsモードの液晶表示パネル | |
KR20020071764A (ko) | 액정 표시 장치 | |
JP2011150153A (ja) | 液晶表示装置 | |
US9389467B2 (en) | Liquid crystal display | |
JP6591194B2 (ja) | 液晶表示装置 | |
JP2009181091A (ja) | 液晶表示装置 | |
JP3766563B2 (ja) | 液晶表示装置 | |
US20160124275A1 (en) | Liquid crystal display having improved transmittance | |
US7342626B2 (en) | Display device | |
JP2019128429A (ja) | 液晶表示装置 | |
JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
JP5172023B2 (ja) | 液晶表示装置の製造方法 | |
CN101728399B (zh) | 薄膜晶体管数组基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100908 |