JP2005346559A - Ｉｃモジュールおよびその製造方法 - Google Patents

Ｉｃモジュールおよびその製造方法 Download PDF

Info

Publication number
JP2005346559A
JP2005346559A JP2004167277A JP2004167277A JP2005346559A JP 2005346559 A JP2005346559 A JP 2005346559A JP 2004167277 A JP2004167277 A JP 2004167277A JP 2004167277 A JP2004167277 A JP 2004167277A JP 2005346559 A JP2005346559 A JP 2005346559A
Authority
JP
Japan
Prior art keywords
chip
frame
module
reinforcing plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004167277A
Other languages
English (en)
Inventor
Bunro Sano
文朗 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nittoku Engineering Co Ltd
Original Assignee
Nittoku Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nittoku Engineering Co Ltd filed Critical Nittoku Engineering Co Ltd
Priority to JP2004167277A priority Critical patent/JP2005346559A/ja
Publication of JP2005346559A publication Critical patent/JP2005346559A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 モールド部の厚みを薄くしても、中のＩＣチップの破損を防ぐＩＣモジュールを提供する。
【解決手段】 ＩＣチップ（１）周りをモールドしてＩＣチップ（１）を保護するＩＣモジュール（５０、６０）において、基板（４）と接続したＩＣチップ（１）を補強板（３）の上に配置し、ＩＣチップ（１）を取り囲む枠（６）を補強板（３）の上に設け、枠（６）内に樹脂を充填してモールド部（９）を形成し、枠（６）の上部にモールド部（９）を覆う蓋（７）を設けた。
【選択図】 図２

Description

本発明は、ＩＣモジュールのおよびその製造方法の改良に関するものである。
従来のＩＣモジュールは、金属板あるいは電極回路を形成した基板上にＩＣチップを配置し、ＩＣチップの端子と金属板あるいは基板の電極回路とをボンディング線よりボンディングした後、ＩＣチップおよびボンディング線を樹脂によりモールドしてＩＣチップを保護していた。また、このモールド部をステンレス板で片側あるいは両側から補強するものもある。
なお、ＩＣモジュールには、例えば、特許文献１に記載されているようなものがある。
特願２００３−２７１９１８号
しかし、非接触ＩＣカードは一般に厚みが０．７６ｍｍ程度であり、ＩＣチップを含めたＩＣモジュールの厚さは０．３ｍｍ〜０．５ｍｍが望ましいなど、ＩＣモジュールのサイズには制限があるにもかかわらず、近年のＩＣカードの多機能化、データ容量の拡大により、ＩＣチップは大型化してきている。このため、ＩＣチップを保護するモールド部の厚みが薄くなり、ＩＣモジュールに点圧がかかっても、応力が十分に緩和されず、ＩＣチップが破壊されるという問題があった。
また、厚みの薄い薄型のＩＣチップを使うということもできるが、薄型ＩＣチップはケミカルエッチングなどの加工が難しいため、コストが高くなってしまう。
したがって、本発明の目的は、モールド部の厚みを薄くしたＩＣモジュールにおいて、外部から点圧が加わっても、ＩＣチップに応力がかかって破壊されることを防止するＩＣモジュールを提供することである。
第１の発明は、ＩＣチップ周りをモールドしてＩＣチップを保護するＩＣモジュールにおいて、基板と接続したＩＣチップを補強板の上に配置し、前記ＩＣチップを取り囲む枠を前記補強板の上に設け、前記枠内に樹脂を充填してモールド部を形成し、前記枠の上部に前記モールド部を覆う蓋を設けた。
第２の発明は、第１の発明において、前記補強板をステンレス部材で形成した。
第３の発明は、第１または２の発明において、前記基板を、フレームと、前記フレームによって支持されるフレキシブル基板とから構成した。
第４の発明は、ＩＣチップ周りをモールドしてＩＣチップを保護するＩＣモジュールの製造方法において、基板と接続したＩＣチップを補強板の上に配置し、前記ＩＣチップを取り囲む枠を前記補強板の上に設け、前記枠内に樹脂を充填してモールド部を形成し、前記枠の上部に前記モールド部を覆う蓋を設けた。
第１および第４の発明によると、ＩＣモジュールの外部から点圧がかかった場合においても、蓋から枠へと応力を万遍なく分散させるので、ＩＣチップに過大な力がかからず、破損を防ぐことができる。また、モールド部の厚みを薄くできるので、高価な薄型ＩＣチップを使う必要がなくなり、ＩＣモジュールのコストを下げることができる。
第２の発明によると、補強板を軽くて強度の高いステンレスで形成することにより、基板およびＩＣチップを確実に固定することができる。
第３の発明によると、柔軟なフレキシブル基板を用いても、応力を蓋から枠へと万遍なく分散させるので、ＩＣチップに過大な力がかからず、破損を防ぐことができる。
以下、本発明の実施の形態を添付図面に基づいて説明する。
図１（ａ）、（ｂ）は、ＩＣモジュール５０の一実施形態を示す上面透視図および側面図である。ＩＣモジュール５０は、一例として、四辺が１０ｍｍ、厚さが０．５ｍｍの立方体状に形成され、その略中央に、４．１５ｍｍ×４．８５ｍｍの大きさのＩＣチップ１が配置されている。
このＩＣモジュール５０は、図示しないＩＣカード上でアンテナコイルのリード部と接続され、ＩＣカードを構成する部品として用いられる。
図２は本実施形態のＩＣモジュール５０の断面図である。
ＩＣチップ１は台座２を介してステンレス製の補強板３の上に配置されている。補強板３の上には、ＩＣチップ１と干渉しないように切欠き部４ａが設けられた基板４が接着剤によって固着される。ＩＣチップ１の端子１ａと基板４の電極４ｂとの間はボンディング線５によって接続され、このボンディング線５を通して電気信号のやり取りが行われる。
基板４の上には、ＩＣチップ１の周囲を所定の間隔をもって囲う枠部６が電極４ｂの外側に設けられる。枠部６は、図３に示すように、高さが０．２ｍｍ、左右の枠壁６ａの厚みがそれぞれ１ｍｍ、および前後の枠壁６ｂ、６ｃの厚みがそれぞれ２ｍｍに形成され、前部の枠壁６ｂの内側の両側にはアールが１ｍｍの湾曲部６ｄが設けられる。
そして、枠部６の上部には、ＩＣチップ１の上部を所定の間隔をもって覆う蓋部７が設けられる。枠部６および蓋部７は、ステンレスまたは高強度のプラスティック（熱硬化性樹脂）から形成される。
枠部６と蓋部７とによって画成された隙間には、エポキシ樹脂が隙間無く充填され、モールド部９が形成される。これによって、ＩＣチップ１は、補強板３と枠部６と蓋部７とで一体的に固定される。
この構成により、ＩＣモジュール５０の上部から点圧がかかった場合においても、蓋部７が枠部６およびモールド部９の応力を分散させるので、ＩＣチップ１に過大な力がかからず、破損を防ぐことができる。
次に、本実施形態のＩＣモジュール５０の製造方法を説明する。
まず、図４（ａ）で示すように、ＩＣチップ１の外形よりやや大きい切欠き部４ａを形成した基板４を補強板３に接着剤で固定する。そして、切欠き部４ａ内で露出した補強板３の上に台座２を介してＩＣチップ１を取り付け、基板４の電極４ｂとＩＣチップ１の端子１ａとをボンディング線５で接続する。
次に、図４（ｂ）で示すように、電極４ｂの外側の基板４上に、ＩＣチップ１の高さよりも高く形成された枠部６を固定する。
そして、図４（ｃ）で示すように、枠部６内にエポキシ樹脂をＩＣチップ１がすっぽり隠れるように枠部６の高さまで隙間なく充填し、モールド部９を形成する。
その後、図４（ｄ）で示すように、枠部６およびモールド部９の上部に蓋部７をかぶせて熱硬化樹脂で接着し、ＩＣモジュール５０を完成させる。
最後に、ＩＣモジュール５０をＩＣカード基板上に配置し、同じくＩＣカード基板上に配置されたアンテナコイルのリード部とＩＣモジュール５０の電極とを超音波溶着、熱溶着、ヒュージング、導電ペーストなどの方法により接続する。そして、ＩＣカード基板表面を樹脂シートで覆い、その上に印刷などを行ってＩＣカードを完成させる。
なお、本実施形態では、ＩＣチップ１の端子１ａと電極４ｂとをボンディング線５によって接続したが、ＩＣチップの下面に外部端子を設けて基板の表面の電極に導電ペーストまたはヒュージングなどの方法によって直接接合しても良い。
図５は第２実施形態のＩＣモジュール６０を示す図である。
本実施形態によると、第１実施形態の基板４を補強板３の上に直接的に載せる代わりに、補強板３の上にフレーム２０を載せ、その上にフレキシブル基板２１を配する構成とした。
フレーム２０は、図６で示すように、前部２０ａにフレキシブル基板２１と接着剤で接着させるボンディングエリア２３を有するコの字型に形成され、一対のフレーム２０を、補強板３の略中央に配置されたＩＣチップ１を挟んで対称に配置させることにより構成する。
他の構成は第１実施形態と同じであり、同じ構成には同じ符号を付す。
この構成により、柔軟なフレキシブル基板２１を用いた場合でも、第１実施形態と同様に、ＩＣモジュール６０の上部から点圧がかかっても、蓋部７が枠部６およびモールド部９の応力を分散させるので、ＩＣチップ１に過大な力がかからず、破損を防ぐことができる。
図７は、本実施形態の製造方法を説明する図である。
まず、図７（ａ）に示すように、エッチング処理したフレーム２０の両面に接着剤を印刷し、同じくエッチング処理した補強板３の上に貼り付け、フレーム２０の上にはフレキシブル基板２１を貼り付ける。こうして、基本ＬＦを完成させる。
次に、図７（ｂ）に示すように、補強板３の上に台座２を介してＩＣチップ１を固定し、ＩＣチップ１の端子１ａとフレキシブル基板２１の電極２１ａとをボンディング線５で接続する。
そして、エッチング処理した枠部６の下面に接着剤処理を施して電極２１ａの外側のフレキシブル基板２１の上から接着させ（図７（ｃ））、枠部６内にエポキシ樹脂を充填してモールド部９を形成する（図７（ｄ））。
最後に、図７（ｅ）に示すように、エッチング処理した蓋部７の下面に接着剤処理を施し枠部６およびモールド部９の上部に貼り付ける。
このように、本発明では、ＩＣチップ１周りをモールドしてＩＣチップ１を保護するＩＣモジュール５０、６０において、切欠き４ａを設けた基板４を補強板３の上に固定し、ＩＣチップ１を切欠き４ａ内の補強板３の上に配置し、電極４ｂの外側の基板４上に、ＩＣチップ１の高さよりも高い枠６を設け、枠６内に樹脂を充填してモールド部９を形成し、枠６の上部にモールド部９を覆う蓋７を設けたので、外部から圧力がかかっても、ＩＣチップ１に大きな力が直接作用せず、その耐久性を高められる。
本発明を、構造的と方法的特徴に関してある程度特定的な言葉で説明したが、本明細書に開示した手段は本発明を実施する好ましい形態を含むものであり、本発明はこれら図示し記載された特定の特徴に制限されないことを理解されたい。したがって、本発明は、均等の原則に従って適切に解釈される特許請求の範囲に記載された範囲内におけるいかなる形態または変更についても含むものである。
本発明は、小型化が要求されるＩＣカードに適用可能である。
本発明によるＩＣモジュールの一実施形態を示す図である。 第１実施形態のＩＣモジュールの構成図である。 枠部の図である。 第１実施形態のＩＣモジュールの製造方法を説明する図である。 第２実施形態のＩＣモジュールの構成図である。 フレームの図である。 第２実施形態のＩＣモジュールの製造方法を説明する図である。
符号の説明
１ ＩＣチップ
３ 補強板
４ 基板
４ａ 電極
５ ボンディング線
６ 枠部
７ 蓋部
９ モールド部
２０ フレーム
２１ フレキシブル基板
２１ａ 電極

Claims (4)

  1. ＩＣチップ周りをモールドしてＩＣチップを保護するＩＣモジュールにおいて、
    基板と接続したＩＣチップを補強板の上に配置し、
    前記ＩＣチップを取り囲む枠を前記補強板の上に設け、
    前記枠内に樹脂を充填してモールド部を形成し、
    前記枠の上部に前記モールド部を覆う蓋を設けた、
    ことを特徴とするＩＣモジュール。
  2. 前記補強板をステンレス部材で形成したことを特徴とする請求項１に記載のＩＣモジュール。
  3. 前記基板を、フレームと、前記フレームによって支持されるフレキシブル基板とから構成したことを特徴とする請求項１または２に記載のＩＣモジュール。
  4. ＩＣチップ周りをモールドしてＩＣチップを保護するＩＣモジュールの製造方法において、
    基板と接続したＩＣチップを補強板の上に配置し、
    前記ＩＣチップを取り囲む枠を前記補強板の上に設け、
    前記枠内に樹脂を充填してモールド部を形成し、
    前記枠の上部に前記モールド部を覆う蓋を設けた、
    ことを特徴とするＩＣモジュールの製造方法。
JP2004167277A 2004-06-04 2004-06-04 Ｉｃモジュールおよびその製造方法 Pending JP2005346559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004167277A JP2005346559A (ja) 2004-06-04 2004-06-04 Ｉｃモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004167277A JP2005346559A (ja) 2004-06-04 2004-06-04 Ｉｃモジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2005346559A true JP2005346559A (ja) 2005-12-15

Family

ID=35498855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004167277A Pending JP2005346559A (ja) 2004-06-04 2004-06-04 Ｉｃモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2005346559A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945758B1 (ko) * 2006-08-10 2010-03-08 후지쯔 가부시끼가이샤 Ｒｆｉｄ 태그
US20110002107A1 (en) * 2008-02-22 2011-01-06 Junsuke Tanaka Transponder and Booklet

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256696A (ja) * 1986-04-30 1987-11-09 カシオ計算機株式会社 Ｉｃカ−ド
JPS6394894A (ja) * 1986-10-09 1988-04-25 日立マクセル株式会社 半導体装置
JPH0352255A (ja) * 1989-07-20 1991-03-06 Seiko Instr Inc 回路基板及び半導体素子の実装方法
JPH0752589A (ja) * 1993-08-11 1995-02-28 Hitachi Maxell Ltd Ｉｃカードモジュール
JPH10181261A (ja) * 1996-12-20 1998-07-07 Dainippon Printing Co Ltd 非接触ｉｃカード
JP2002366918A (ja) * 2001-06-08 2002-12-20 Toppan Printing Co Ltd 非接触ｉｃカード

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256696A (ja) * 1986-04-30 1987-11-09 カシオ計算機株式会社 Ｉｃカ−ド
JPS6394894A (ja) * 1986-10-09 1988-04-25 日立マクセル株式会社 半導体装置
JPH0352255A (ja) * 1989-07-20 1991-03-06 Seiko Instr Inc 回路基板及び半導体素子の実装方法
JPH0752589A (ja) * 1993-08-11 1995-02-28 Hitachi Maxell Ltd Ｉｃカードモジュール
JPH10181261A (ja) * 1996-12-20 1998-07-07 Dainippon Printing Co Ltd 非接触ｉｃカード
JP2002366918A (ja) * 2001-06-08 2002-12-20 Toppan Printing Co Ltd 非接触ｉｃカード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945758B1 (ko) * 2006-08-10 2010-03-08 후지쯔 가부시끼가이샤 Ｒｆｉｄ 태그
US7786873B2 (en) 2006-08-10 2010-08-31 Fujitsu Limited Flexible RFID tag preventing bending stress and breakage
US20110002107A1 (en) * 2008-02-22 2011-01-06 Junsuke Tanaka Transponder and Booklet
US9934459B2 (en) * 2008-02-22 2018-04-03 Toppan Printing Co., Ltd. Transponder and booklet

Similar Documents

Publication Publication Date Title
KR100330651B1 (ko) Ｉｃ카드용 모듈, ｉｃ카드, 및 ｉｃ카드용 모듈의 제조방법
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
US6586824B1 (en) Reduced thickness packaged electronic device
JP2006252390A (ja) Ｉｃカードの製造方法およびｉｃカード
WO1999021132A1 (en) Ic card
JPH1185938A (ja) Ｉｃカード
JPH1111060A (ja) Ｉｃカード用モジュール、これを備えたｉｃカード、およびｉｃカード用モジュールの製造方法
JPH09286187A (ja) Ｉｃカード、ｉｃカード製造用中間体およびｉｃカードの製造方法
JP2005346559A (ja) Ｉｃモジュールおよびその製造方法
US6713876B1 (en) Optical semiconductor housing and method for making same
US20050030723A1 (en) Fully-molded or lidded circuit module assembly having edge-stiffening interlock features
JP2006261560A (ja) 半導体パッケージ
JP2661115B2 (ja) Ｉｃカード
JP2007179142A (ja) 非接触ｉｃ付シート、および非接触ｉｃ付情報記録媒体
JPH0230597A (ja) 半導体カード用モジュール
JP2006323506A (ja) 半導体メモリカード
JPH1111061A (ja) Ｉｃカード用モジュール、およびこれを備えたｉｃカード
JP4522802B2 (ja) Ｉｃモジュール
JPH10173085A (ja) 電子モジュール及び電子モジュールの製造方法
JP2010103647A (ja) 弾性表面波デバイス
JPS62249796A (ja) Ｉｃカ−ド
JP2004086850A (ja) Ｉｃモジュール、ｉｃモジュールを含む基板、ｉｃモジュールを含む基板の製造方法
KR100435210B1 (ko) 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드
JP2002074309A (ja) Ｉｃカード
JP2005078495A (ja) 非接触ｉｃタグの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824