JP2005340803A - 素子実装基板、不良素子の修復方法及び画像表示装置 - Google Patents

素子実装基板、不良素子の修復方法及び画像表示装置 Download PDF

Info

Publication number
JP2005340803A
JP2005340803A JP2005136512A JP2005136512A JP2005340803A JP 2005340803 A JP2005340803 A JP 2005340803A JP 2005136512 A JP2005136512 A JP 2005136512A JP 2005136512 A JP2005136512 A JP 2005136512A JP 2005340803 A JP2005340803 A JP 2005340803A
Authority
JP
Japan
Prior art keywords
light emitting
resin
chip
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005136512A
Other languages
English (en)
Other versions
JP4882273B2 (ja
Inventor
Toyoji Ohata
豊治 大畑
Toshiaki Iwabuchi
寿章 岩渕
Hiroshi Oba
央 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005136512A priority Critical patent/JP4882273B2/ja
Publication of JP2005340803A publication Critical patent/JP2005340803A/ja
Application granted granted Critical
Publication of JP4882273B2 publication Critical patent/JP4882273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 配線と接続された微細不良素子を、簡単に修復できるようにする。
【解決手段】 基板上に配線と電気的に接続する素子５２が実装されて後、不良素子を検出し、この不良素子に対応した位置にリペア素子を不良素子を取り外すことなく、実装することによって修復効果を得る。
【選択図】 図１

Description

本発明は、不良素子がリペア素子により修復された素子実装基板、不良素子の修復方法及び画像表示装置に関する。
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置（ＬＣＤ：Liquid Crystal Display）やプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。例えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
一方、ＬＥＤディスプレイの場合には、ＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
発光素子であるＬＥＤ（発光ダイオード）は高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いた画像表示装置を低コストにできる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
そこで各素子を集積度高く形成し、各素子を広い領域に転写などによって離間させながら移動させ、画像表示装置などの比較的大きな表示装置を構成する技術が有り（例えば特許文献１参照）に記載される薄膜転写法や、表示用トランジスタアレイパネルの形成方法例えば特許文献２参照）などの技術が知られている。
特許文献１では基板上に密に形成した素子が粗に配置し直される転写方法が開示されており、接着剤付きの伸縮性基板に素子を転写した後、各素子の間隔と位置をモニターしながら伸縮性基板がＸ方向とＹ方向に伸張される。そして伸張された基板上の各素子が所要のディスプレイパネル上に転写される。また、特許文献２に記載される技術では、第１の基板上の液晶表示部を構成する薄膜トランジスタが第２の基板上に全体転写され、次にその第２の基板から選択的に画素ピッチに対応する第３の基板に転写する技術が開示されている。
米国特許第５４３８２４１号公報 特開平１１−１４２８７８号公報
ところで、ＬＣＤやＰＤＰなどの薄型ディスプレイ装置においては、その製造プロセスの特性上、点灯しない不良画素の発生が不可避であり、それを補修することは不可能である。一方、発光源としてＬＥＤを用いたディスプレイの場合、全ての画素が独立して実装される構成であることから、全製造プロセスを経た後、点灯しない画素が存在する場合、これを補修することが原理的に可能である。ただし、通常の手法により上記修復を実施しようとすると、強固に固定された不良素子の取り外しや、絶縁層の補修など、微細で困難な作業を伴う。
本発明は、かかる従来の実情に鑑みて提案されたものであり、微細で困難な作業を伴うことなく容易に不良素子を修復することが可能な素子実装基板及び不良素子の修復方法を提供することを目的とする。また、本発明は、点灯しない不良画素が発生した場合に速やかにこれを修復し得る画像表示装置を提供することを目的とする。
上述の目的を達成するために、本発明に係る素子実装基板は、基板上に素子が配線と電気的に接続された状態で配列されてなる素子実装基板において、上記素子のうち不良素子に対応した位置にリペア素子が実装されていることを特徴とするものである。また、本発明に係る不良素子の修復方法は、基板上に素子を配列し、駆動回路と接続された配線と電気的に接続することにより実装した後、不良素子を検出し、当該不良素子に対応した位置にリペア素子を実装することを特徴とするものである。
一方、本発明の画像表示装置は、基板上に発光素子が配線と電気的に接続された状態でマトリクス状に配列され、各発光素子が画素を構成してなる画像表示装置において、上記発光素子のうち不良発光素子に対応した位置にリペアの発光素子が実装されていることを特徴とするものである。また、本発明の画像表示装置の製造方法は、基板上に配線と電気的に接続された状態で発光素子がマトリクス状に配列され、各発光素子が画素を構成してなる画像表示装置の製造方法において、第一基板上で前記発光素子が配列された状態よりは離間した状態となるように前記発光素子を転写して一時保持用部材に該発光素子を保持させる第一転写工程と、前記一時保持用部材に保持された前記発光素子をさらに離間して前記第二基板上に転写する第二転写工程を有し、これら工程により基板上に素子を離間して配列し、駆動回路と接続された配線と電気的に接続することにより実装した後、不良発光素子を検出し、当該不良発光素子に対応した位置にリペアの発光素子を実装することを特徴とするものである。
上記本発明の素子実装基板、不良素子の修復方法においては、不良素子を取り外すことなく、単にリペア素子の載置、固定という簡便な工程によって不良素子の修復（リペア）が行われる。例えば、実装済みの素子の取り外しや、絶縁層の選択的な除去、修復など、困難な作業を行う必要がない。したがって、製造工程中でのリペアは勿論、製品出荷後にもリペア可能である。
上記画像表示装置においては、離間して再配列された発光素子がマトリクス状に配置されて画像表示部分が構成される。したがって、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を、効率よく離間して再配置することができ、生産性が大幅に改善される。また、発光素子の不良などによる点灯しない画素の修復が容易であり、しかも新たなプロセス開発が不要である。
以下、本発明を適用した素子実装基板、さらにはこれを適用した画像表示装置を図面を参照しながら詳細に説明する。なお、以下においては、二段階拡大転写法による素子の再配列を応用した画像表示装置を例にして説明する。
最初に、二段階拡大転写法による素子の配列方法及び画像表示装置をその製造方法と共に基本的な構成について説明する。二段階拡大転写法による素子の配列方法および画像表示装置の製造方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を２段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
図１はそれぞれ二段階拡大転写法の基本的な工程を示す図である。まず、図１の（ａ）に示す第一基板５０上に、素子５２を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板５０は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子５２は第一基板５０上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
次に、図１の（ｂ）に示すように、第一基板５０から各素子５２が一時保持用部材に転写され、この一時保持用部材の上に各素子５２が保持される。このとき、同時に素子５２毎に素子周りの樹脂の被覆を行う。素子周りの樹脂の被覆は電極パッドを形成し易くし、転写工程での取り扱いを容易にするなどのために形成される。なお、隣接する素子５２は例えば複数の一時保持用部材間での転写などにより選択分離を行うことにより、最終的には一時保持用部材上で離間され、図示のようにマトリクス状に配される。すなわち素子５２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。
このような第一転写工程の後、図１の（ｃ）に示すように、一時保持用部材５１上に存在する素子５２は離間されていることから、各素子１２毎に電極パッドの形成が行われる。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図１の（ｃ）には電極パッドは図示していない。樹脂５３で固められた各素子５２に電極パッドを形成することで樹脂形成チップ（すなわち素子チップ）５４が形成される。素子５２は平面上、樹脂形成チップ５４の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
次に、図１の（ｄ）に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材５１上でマトリクス状に配される素子５２が樹脂形成チップ５４ごと更に離間するように第二基板５５上に転写される。第二転写工程においても、隣接する素子５２は樹脂形成チップ５４ごと離間され、図示のようにマトリクス状に配される。すなわち素子５２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子５２間のピッチの略整数倍が第二転写工程によって配置された素子５２のピッチとなる。ここで第一基板５０から一時保持用部材５１での離間したピッチの拡大率をｎとし、一時保持用部材５１から第二基板５５での離間したピッチの拡大率をｍとすると、略整数倍の値ＥはＥ＝ｎ×ｍで表される。
第二基板５５上に樹脂形成チップ５４ごと離間された各素子５２には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は素子５２すなわち発光ダイオード素子のｐ電極、ｎ電極への配線を含み、画像表示装置にあっては、選択信号線、電圧線や、配向電極膜などの配線等を含む。
図１に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドの形成などを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。従って、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が２工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板５０から一時保持用部材５１での離間したピッチの拡大率を２（ｎ＝２）とし、一時保持用部材５１から第二基板５５での離間したピッチの拡大率を２（ｍ＝２）とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が２×２の４倍で、その二乗の１６回の転写すなわち第一基板のアライメントを１６回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率２の二乗の４回と第二転写工程での拡大率２の二乗の４回を単純に加えただけの計８回で済むことになる。即ち、同じ転写倍率を意図する場合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であることから、必ず２ｎｍ回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
なお、図１に示した二段階拡大転写法においては、素子１２を例えば発光素子としているが、これに限定されず、他の素子例えば液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分、これらの組み合わせなどであっても良い。
上記第二転写工程においては、素子〈発光ダイオード素子〉は樹脂形成チップ（チップ素子）５４として取り扱われ、一時保持用部材上から第二基板にそれぞれ転写されるが、この樹脂形成チップについて図２及び図３を参照して説明する。樹脂形成チップ５４は、離間して配置されている素子５１の周りを樹脂５３で固めたものであり、このような樹脂形成チップ５４は、一時保持用部材から第二基板に素子５１を転写する場合に使用できるものである。樹脂形成チップ５４は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ５４の形状は樹脂５３を固めて形成された形状であり、具体的には未硬化の樹脂を各素子５２を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
略平板状の樹脂２２の表面側と裏面側にはそれぞれ電極パッド５６，５７が形成される。これら電極パッド５６，５７の形成は全面に電極パッド５６，５７の材料となる金属層や多結晶シリコン層などの導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド５６，５７は発光ダイオード素子５１のｐ電極とｎ電極にそれぞれ接続するように形成されており、必要な場合には樹脂５３にビアホールなどが形成される。
ここで電極パッド５６，５７は樹脂形成チップ５４の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの３つの電極があるため、電極パッドを３つ或いはそれ以上形成しても良い。電極パッド５６，５７の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド５６，５７の形状も正方形に限定されず他の形状としても良い。
このような樹脂形成チップ５４を構成することで、素子５２の周りが樹脂５３で被覆され平坦化によって精度良く電極パッド５６，５７を形成できるとともに素子５２に比べて広い領域に電極パッド５６，５７を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド５６，５７を利用した配線を行うことで、配線不良が未然に防止される。
次に、図４に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図４の（ａ）が素子断面図であり、図４の（ｂ）が平面図である。この発光素子はＧａＮ系の発光ダイオードであり、たとえばサファイア基板上に結晶成長される素子である。このようなＧａＮ系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、ＧａＮの窒素が気化する現象にともなってサファイア基板とＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
まず、その構造については、ＧａＮ系半導体層からなる下地成長層２１上に選択成長された六角錐形状のＧａＮ層２２が形成されている。なお、下地成長層２１上には図示しない絶縁膜が存在し、六角錐形状のＧａＮ層２２はその絶縁膜を開口した部分にＭＯＣＶＤ法などによって形成される。このＧａＮ層２２は、成長時に使用されるサファイア基板の主面をＣ面とした場合にＳ面（１−１０１面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層２２の傾斜したＳ面の部分はダブルへテロ構造のクラッドとして機能する。ＧａＮ層２２の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層２３が形成されており、その外側にマグネシウムドープのＧａＮ層２４が形成される。このマグネシウムドープのＧａＮ層２４もクラッドとして機能する。
このような発光ダイオードには、ｐ電極２５とｎ電極２６が形成されている。ｐ電極２５はマグネシウムドープのＧａＮ層２４上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極２６は前述の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。なお、下地成長層２１の裏面側からｎ電極取り出しを行う場合は、ｎ電極２６の形成は下地成長層２１の表面側には不要となる。
このような構造のＧａＮ系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイア基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、ＧａＮ系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にＣ面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。
次に、図１に示す発光素子の配列方法を応用した画像表示装置の製造の具体的手法について説明する。発光ダイオード素子は図４に示したＧａＮ系の発光ダイオードを用いている。先ず、図５に示すように、第一基板４１の主面上には複数の発光ダイオード４２が密な状態で形成されている。発光ダイオード４２の大きさは微小なものとすることができ、例えば一辺約２０μｍ程度とすることができる。第一基板４１の構成材料としてはサファイア基板などのように発光ダイオード４２に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード４２にはｐ電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝４２ｇが形成されていて、個々の発光ダイオード４２は分離できる状態にある。この溝４２ｇの形成は例えば反応性イオンエッチングで行う。
次いで、第一基板４１上の発光ダイオード４２を第１の一時保持用部材４３上に転写する。ここで第１の一時保持用部材４３の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、第１の一時保持用部材４３の表面には、離型層として機能する剥離層４４が形成されている。剥離層４４には、フッ素コート、シリコン樹脂、水溶性接着剤（例えばポリビニルアルコール：ＰＶＡ）、ポリイミドなどを用いることができるが、ここではポリイミドを用いた。
転写に際しては、図５に示すように、第一基板４１上に発光ダイオード４２を覆うに足る接着剤（例えば紫外線硬化型の接着剤）４５を塗布し、発光ダイオード４２で支持されるように第１の一時保持用部材４３を重ね合わせる。この状態で、図６に示すように第１の一時保持用部材４３の裏面側から接着剤４５に紫外線（ＵＶ）を照射し、これを硬化する。第１の一時保持用部材４３は石英ガラス基板であり、上記紫外線はこれを透過して接着剤４５を速やかに硬化する。
このとき、第１の一時保持用部材４３は、発光ダイオード４２によって支持されていることから、第一基板４１と第１の一時保持用部材４３との間隔は、発光ダイオード４２の高さによって決まることになる。図６に示すように発光ダイオード４２で支持されるように第１の一時保持用部材４３を重ね合わせた状態で接着剤４５を硬化すれば、当該接着剤４５の厚さｔは、第一基板４１と第１の一時保持用部材４３との間隔によって規制されることになり、発光ダイオード４２の高さによって規制される。すなわち、第一基板４１上の発光ダイオード４２がスペーサとしての役割を果たし、一定の厚さの接着剤層が第一基板４１と第１の一時保持用部材４３の間に形成されることになる。このように、上記の方法では、発光ダイオード４２の高さにより接着剤層の厚みが決まるため、厳密に圧力を制御しなくとも一定の厚みの接着剤層を形成することが可能である。
接着剤４５を硬化した後、図７に示すように、発光ダイオード４２に対しレーザを第一基板４１の裏面から照射し、当該発光ダイオード４２を第一基板４１からレーザアブレーションを利用して剥離する。ＧａＮ系の発光ダイオード４２はサファイアとの界面で金属のＧａと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波ＹＡＧレーザなどが用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード４２は第一基板４１の界面で分離し、一時保持用部材４３上に接着剤４５に埋め込まれた状態で転写される。
図８は、上記剥離により第一基板４１を取り除いた状態を示すものである。このとき、レーザにてＧａＮ系発光ダイオードをサファイア基板からなる第一基板４１から剥離しており、その剥離面にＧａ４６が析出しているため、これをエッチングすることが必要である。そこで、ＮａＯＨ水溶液もしくは希硝酸などによりウエットエッチングを行い、図９に示すように、Ｇａ４６を除去する。
さらに、図１０に示すように、酸素プラズマ（Ｏ２プラズマ）により表面を清浄化し、ダイシングにより接着剤４５をダイシング溝４７によって切断し、発光ダイオード４２毎にダイシングした後、発光ダイオード４２の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、２０μｍ以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。その切り込み幅は画像表示装置の画素内の接着剤４５で覆われた発光ダイオード４２の大きさに依存するが、一例として、エキシマレーザにて溝加工を行い、チップの形状を形成する。
発光ダイオード４２を選択分離するには、先ず、図１１に示すように、清浄化した発光ダイオード４２上にＵＶ接着剤４８を塗布し、この上に第２の一時保持用部材４９を重ねる。この第２の一時保持用部材４９も、先の第１の一時保持用部材４３と同様、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、この第２の一時保持用部材４９の表面にもポリイミドなどからなる剥離層５０を形成しておく。
次いで、図１２に示すように、転写対象となる発光ダイオード４２ａに対応した位置にのみ第１の一時保持用部材４３の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード４２ａを第１の一時保持用部材４３から剥離する。それと同時に、やはり転写対象となる発光ダイオード４２ａに対応した位置に、第２の一時保持用部材４９の裏面側から紫外線（ＵＶ）を照射してＵＶ露光を行い、この部分のＵＶ接着剤４８を硬化する。その後、第２の一時保持用部材４９を第１の一時保持用部材４３から引き剥がすと、図１３に示すように、上記転写対象となる発光ダイオード４２ａのみが選択的に分離され、第２の一時保持用部材４９上に転写される。
上記選択分離後、図１４に示すように、転写された発光ダイオード４２を覆って樹脂を塗布し、樹脂層５１を形成する。さらに、図１５に示すように、酸素プラズマなどにより樹脂層５１の厚さを削減し、図１６に示すように、発光ダイオード４２に対応した位置にレーザの照射によりビアホール５２を形成する。ビアホール５２の形成には、エキシマレーザ、高調波ＹＡＧレーザ、炭酸ガスレーザなどを用いることができる。このとき、ビアホール５２は例えば約３〜７μｍの径を開けることになる。
次に、上記ビアホール５２を介して発光ダイオード４２のｐ電極と接続されるアノード側電極パッド５３を形成する。このアノード側電極パッド５３は、例えばＮｉ／Ｐｔ／Ａｕなどで形成する。図１７は、発光ダイオード４２を第２の一時保持用部材４９に転写して、アノード電極（ｐ電極）側のビアホール５２を形成した後、アノード側電極パッド５３を形成した状態を示している。
上記アノード側電極パッド５３を形成した後、反対側の面にカソード側電極を形成するため、第３の一時保持用部材５４への転写を行う。第３の一時保持用部材５４も、例えば石英ガラスなどからなる。転写に際しては、図１８に示すように、アノード側電極パッド５３を形成した発光ダイオード４２、さらには樹脂層５１上に接着剤５５を塗布し、この上に第３の一時保持用部材５４を貼り合せる。この状態で第２の一時保持用部材４９の裏面側からレーザを照射すると、石英ガラスからなる第２の一時保持用部材４９と、当該第２の一時保持用部材４９上に形成されたポリイミドからなる剥離層５０の界面でレーザアブレーションによる剥離が起き、剥離層５０上に形成されている発光ダイオード４２や樹脂層５１は、第３の一時保持用部材５４上に転写される。図１９は、第２の一時保持用部材４９を分離した状態を示すものである。
カソード側電極の形成に際しては、上記の転写工程を経た後、図２０に示すＯ２プラズマ処理により上記剥離層５０や余分な樹脂層５１を除去し、発光ダイオード４２のコンタクト半導体層（ｎ電極）を露出させる。発光ダイオード４２は一時保持用部材５４の接着剤５５によって保持された状態で、発光ダイオード４２の裏面がｎ電極側（カソード電極側）になっていて、図２１２１に示すように電極パッド５６を形成すれば、電極パッド５６は発光ダイオード４２の裏面と電気的に接続される。その後、電極パッド５６をパターニングする。このときのカソード側の電極パッドは、例えば約６０μｍ角とすることができる。電極パッド５６としては透明電極（ＩＴＯ、ＺｎＯ系など）もしくはＴｉ／Ａｌ／Ｐｔ／Ａｕなどの材料を用いる。透明電極の場合は発光ダイオード４２の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
次に、上記樹脂層５１や接着剤５５によって固められた発光ダイオード４２を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図２２は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層５１及び接着剤５５を第３の一時保持用部材５４が露出するまで切断する。このレーザダイシングにより各発光ダイオード４２は所定の大きさの樹脂形成チップとして切り出され、後述の実装工程へと移行される。
実装工程では、機械的手段（真空吸引による素子吸着）とレーザアブレーションの組み合わせにより発光ダイオード４２（樹脂形成チップ）が第３の一時保持用部材５４から剥離される。図２３は、第３の一時保持用部材５４上に配列している発光ダイオード４２を吸着装置５７でピックアップするところを示した図である。このときの吸着孔５８は画像表示装置の画素ピッチにマトリクス状に開口していて、発光ダイオード４２を多数個、一括で吸着できるようになっている。このときの開口径は、例えば直径約１００μｍで６００μｍピッチのマトリクス状に開口されて、一括で約３００個を吸着できる。このときの吸着孔５８の部材は例えば、Ｎｉ電鋳により作製したもの、もしくはＳＵＳなどの金属板をエッチングで穴加工したものが使用され、吸着孔５８の奥には吸着チャンバ５９が形成されており、この吸着チャンバ５９を負圧に制御することで発光ダイオード４２の吸着が可能になる。発光ダイオード４２はこの段階で樹脂層５１で覆われており、その上面は略平坦化されている。このために吸着装置５７による選択的な吸着を容易に進めることができる。
上記発光ダイオード４２の剥離に際しては、上記吸着装置５７による素子吸着と、レーザアブレーションによる樹脂形成チップの剥離を組み合わせ、剥離が円滑に進むようにしている。レーザアブレーションは、第３の一時保持用部材５４の裏面側からレーザを照射することにより行う。このレーザアブレーションによって、第３の一時保持用部材５４と接着剤５５の界面で剥離が生ずる。
図２４は発光ダイオード４２を第二基板６１に転写するところを示した図である。第二基板６１は、配線層６２を有する配線基板であり、発光ダイオード４２を装着する際に第二基板６１にあらかじめ接着剤層６３が塗布されており、その発光ダイオード４２下面の接着剤層６３を硬化させ、発光ダイオード４２を第二基板６１に固着して配列させることができる。この装着時には、吸着装置５７の吸着チャンバ５９が圧力の高い状態となり、吸着装置５７と発光ダイオード４２との吸着による結合状態は解放される。接着剤層６３はＵＶ硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによって構成することができる。第二基板６１上で発光ダイオード４２が配置される位置は、一時保持用部材５４上での配列よりも離間したものとなる。接着剤層６３の樹脂を硬化させるエネルギーは第二基板６１の裏面から供給される。ＵＶ硬化型接着剤の場合はＵＶ照射装置にて、熱硬化性接着剤の場合は赤外線加熱などによって発光ダイオード４２の下面のみ硬化させ、熱可塑性接着剤場合は、赤外線やレーザの照射によって接着剤を溶融させ接着を行う。
図２５は、他の色の発光ダイオード６４を第二基板６１に配列させるプロセスを示す図である。図２３２３で用いた吸着装置５７をそのまま使用して、第二基板６１にマウントする位置をその色の位置にずらすだけでマウントすると、画素としてのピッチは一定のまま複数色からなる画素を形成できる。ここで、発光ダイオード４２と発光ダイオード６４は必ずしも同じ形状でなくとも良い。図２５では、赤色の発光ダイオード６４が六角錐のＧａＮ層を有しない構造とされ、他の発光ダイオード４２とその形状が異なっているが、この段階では各発光ダイオード４２、６４は既に樹脂形成チップとして樹脂層５１、接着剤５５で覆われており、素子構造の違いにもかかわらず同一の取り扱いが実現される。
次いで、図２６に示すように、これら発光ダイオード４２，６４を含む樹脂形成チップを覆って絶縁層６５を形成する。絶縁層６５としては、透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いることができる。上記絶縁層６５を形成した後、配線形成工程を行なう。図２７は配線形成工程を示す図である。絶縁層６５に開口部６６、６７、６８、６９、７０、７１を形成し、発光ダイオード４２、６４のアノード、カソードの電極パッドと第二基板６１の配線層６２を接続する配線７２、７３、７４を形成した図である。このときに形成する開口部すなわちビアホールは発光ダイオード４２、６４の電極パッドの面積を大きくしているので大きくすることができ、ビアホールの位置精度も各発光ダイオードに直接形成するビアホールに比べて粗い精度で形成できる。例えば、このときのビアホールは、約６０μｍ角の電極パッドに対し、直径約２０μｍのものを形成できる。また、ビアホールの深さは配線基板と接続するもの、アノード電極と接続するもの、カソード電極と接続するものの３種類の深さがあるのでレーザのパルス数で制御し、最適な深さを開口する。
ところで、上記の工程によって配線が完了した後、発光テストを実施したときに、発光ダイオードが点灯せず、しかも配線に問題が無い場合には、非点灯の原因は発光ダイオードの不良と考えられ、樹脂形成チップの交換などの補修を行う必要がある。しかしながら、上述のように隣接する樹脂形成チップのピッチが２００μｍ程度と小さいこと、樹脂形成チップが絶縁層６５に埋没していることなどの理由により、不良の発光ダイオードを含む樹脂形成チップを取り外して新たな樹脂形成チップを取り付け、絶縁層や配線を再構築することは非常に困難である。そこで、本発明では、不良の発光ダイオードが埋め込まれた樹脂形成チップの取り外しなどの作業を行わずに、新たにリペア用の樹脂形成チップを追加配置を行うことにより、不良画素の補修を行うこととする。
図２８は、リペア用の樹脂形成チップを追加配置した状態を示すものである。本例は、発光ダイオード４２が不良であった場合のリペア用樹脂形成チップの追加配置状態を示す。リペア用の樹脂形成チップ７５は、樹脂チップ７６のほぼ中央に発光ダイオード７７が内包されてなるものであり、第二基板６１との接合面７５ａには、内包される発光ダイオード７７に電流を流すための電極ランド７８ａ，７８ｂが設けられている。これら電極ランド７８ａ，７８ｂは、上記接合面７５ａにおいて、その中心に対してほぼ点対称となる位置に設けられており、樹脂形成チップ７５を追加配置したときに、これら電極ランド７８ａ，７８ｂが上記配線７３，７４と接することにより電気的に接続される。
以上により不良画素を補修した後、図２９に示すように、保護層７９を形成し、ブラックマスク８０を形成して画像表示装置のパネルは完成する。このときの保護層７９は図２５の絶縁層６５と同様である。透明エポキシ接着剤などの材料が使用できる。この保護層７９は加熱硬化し配線を完全に覆う。この後、パネル端部の配線からドライバーＩＣを接続して駆動パネルを製作することになる。
上記のようにリペア用樹脂形成チップ７５を追加配置すれば、不良である発光ダイオード４２が埋め込まれた樹脂形成チップを取り外す必要がなく、困難な作業を伴うことなく簡単に不良画素を修復することができる。以下、このリペア用樹脂形成チップの追加配置について詳述する。図３０に画像表示装置の構造の一例を示す。図３０は、多数個存在する画素のうち１つの画素部分を表している。
１画素内には、赤、青、緑の３色それぞれの発光源となる発光ダイオードを内包した赤色発光樹脂形成チップ８１、青色発光樹脂形成チップ８２、緑色発光樹脂形成チップ８３、及び発光ダイオードを発光駆動するための駆動トランジスタ８４が例えば透明ガラス製のディスプレイ基板８５上に配置されている。各樹脂形成チップ８１，８２，８３が固定される配列ピッチは、約２００μｍ程度である。また、ディスプレイ基板８５には、これら樹脂形成チップ８１，８２，８３及び駆動トランジスタ８４の配線を行うための配線パターンが予め形成されている。配線パターンは、電源線ａ８６、電源線ｂ８７、アドレス線８８、信号線Ｒ８９、信号線Ｇ９０、信号線Ｂ９１からなり、各樹脂形成チップ８１，８２，８３及び駆動トランジスタ８４は、これら配線パターンと接続され、相互に電気的に接続されている。
ここで改めて各樹脂形成チップの構造を説明すると、樹脂形成チップ９２は、その模式的な平面図を図３１に示すように、樹脂製のチップ９３のほぼ中央に発光ダイオード９４が埋め込まれてなるものである。その大きさは、例えば１６０μｍ角、厚さ約４０μｍ程度である。また、チップ９３の表面には、各樹脂形成チップに含まれる発光ダイオードに電流を流すための電極ランド９５ａ，９５ｂがチップ９３の中心に対してほぼ点対称となる位置に設けられている。
各樹脂形成チップは、上記の通りディスプレイ基板上に形成された配線パターンと接続されるが、樹脂形成チップと配線パターンの接続状態の一例を図３２に示す。図３２は、樹脂形成チップ９２と配線パターンの接続状態を示す断面図であり、樹脂形成チップ９２や配線パターン（ここでは電源線ａ８６、電源線ｂ８７、信号線Ｇ９０）は、例えば透明樹脂製の絶縁層９６，９７，９８を介してディスプレイ基板８５上に積層されている。また、絶縁層９６，９７，９８に対して鉛直方向に孔を開け、ここに導電性物質を充填して層間接続用配線９９，１００を形成するとともに、これら層間接続用配線９９，１００と接続される引き出し配線１０１，１０２を配することにより、樹脂形成チップ９２の電極ランド９５ａは駆動トランジスタ８４と、電極ランド９５ｂは電源線ｂ８７とそれぞれ電気的に接続されている。
図３３は、上記接続状態を示す斜視図である。なお、図３３においては、絶縁層９６，９７，９８は省略されている。樹脂形成チップ９２の配線を考えた場合、図３４に示すように、上記引き出し配線１０１，１０２の長さが最短になるように設計するのが通常である。本例では、図３３に示すように、樹脂形成チップ９３の電極ランド９５ａ，９５ｂの位置を変更することにより、引き出し配線１０１，１０２に余剰部分１０１ａ，１０２ａを持たせ、この部分をリペア用樹脂形成チップの電気的接続のための電極ランドとして利用している。
図３５は、リペア用樹脂形成チップ１０３の構造を示すものである。このリペア用樹脂形成チップ１０３は、先の樹脂形成チップ９２とほぼ同じ外形寸法の樹脂チップ１０４のほぼ中央に発光ダイオード１０５が内包されてなるものであり、ディスプレイ基板８５への接合面１０６には、発光ダイオード１０５に電流を流すための電極ランド１０７ａ，１０７ｂが樹脂チップ１０４の中心に対してほぼ点対称となる位置に設けられている。
不良である樹脂形成チップ９２検出された場合、先ず、図３６に示すように、不良樹脂形成チップ９２に電流が流れないように、引き出し配線１０１，１０２を電極ランド９５ａ，９５ｂの近傍（例えば線１０８，１０９）で切断する。次に、図３７に示すように、不良の樹脂形成チップ９２とほぼ重なる位置にリペア用樹脂形成チップ１０３を載置する。このとき、リペア用樹脂形成チップ１０３の電極ランド１０７ａ，１０７ｂは、図３３にて示した引き出し配線１０１，１０２の余剰部分１０１ａ，１０２ａと当接されて電気的に導通される。したがって、新たな配線を形成することなく、リペア用樹脂形成チップ１０３に内包される発光ダイオード１０５に駆動電流を供給することができる。
最後に、図３８に示すように、リペア用樹脂形成チップ１０３を完全に固定し不良画素の修復を完了する。
図３９に、不良樹脂形成チップ９２上にリペア用樹脂形成チップ１０３を載置することにより修復した状態（断面）を示す。以上に示したように、リペアを想定した樹脂形成チップの配置姿勢、及び配線形状を形成することにより、実装済みの樹脂形成チップの取り外しなどの工程を経ることなく、配線の一部切断及びリペアチップの載置、固定という簡便な工程によって樹脂形成チップに起因する不良画素のリペアを実行することができる。
以上の説明からも明らかなように、本発明の素子実装基板、不良素子の修復方法によれば、強固に固定された不良素子の取り外し、絶縁層の補修などの微細で困難な作業を行うことなく不良素子の補修（例えば、ＬＥＤ素子の不良などによる点灯しない画素の補修）が可能である。また、本発明の素子実装基板、上述した不良素子の修復方法によれば、以下のような利点もある。先ず、リペアチップの構造、寸法は樹脂形成チップと類似しており、ほぼ同じプロセスによる製作が可能で、新たなプロセス開発が不要である。また、ディスプレイ構造の変更点は、樹脂形成チップの姿勢、配線長さの２点のみであり、製造プロセスに何ら影響を与えることはない。さらに、リペアチップ搭載のプロセスは、樹脂形成チップ搭載の手法を応用することができ、この点でも新たなプロセス開発は不要である。また、リペアチップは例えばディスプレイ構造の最上層に配置されるため、万一リペアチップに不具合が発生した場合にも除去や再リペアが容易である。さらにまた、本発明によれば、組み立て工場における製造工程中でのリペアは勿論、製品出荷後に例えば樹脂形成チップ起因で点灯しない画素が発生した場合にも修理が可能である。一方、本発明の画像表示装置やその製造方法においては、上記の利点をそのままに、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を、効率よく離間して再配置することができ、したがって精度の高い画像表示装置を生産性良く製造することが可能である。
素子の配列方法を示す模式図である。 樹脂形成チップの概略斜視図である。 樹脂形成チップの概略平面図である。 発光素子の一例を示す図であって、（ａ）は断面図、（ｂ）は平面図である。 第１の一時保持用部材の接合工程を示す概略断面図である。 ＵＶ接着剤硬化工程を示す概略断面図である。 レーザアブレーション工程を示す概略断面図である。 第一基板の分離工程を示す概略断面図である。 Ｇａ除去工程を示す概略断面図である。 素子分離溝形成工程を示す概略断面図である。 第２の一時保持用部材の接合工程を示す概略断面図である。 選択的なレーザアブレーション及びＵＶ露光工程を示す概略断面図である。 発光ダイオードの選択分離工程を示す概略断面図である。 樹脂による埋め込み工程を示す概略断面図である。 樹脂層厚削減工程を示す概略断面図である。 ビア形成工程を示す概略断面図である。 アノード側電極パッド形成工程を示す概略断面図である。 レーザアブレーション工程を示す概略断面図である。 第２の一時保持用部材の分離工程を示す概略断面図である。 コンタクト半導体層露出工程を示す概略断面図である。 カソード側電極パッド形成工程を示す概略断面図である。 レーザダイシング工程を示す概略断面図である。 吸着装置による選択的ピックアップ工程を示す概略断面図である。 第二基板への転写工程を示す概略断面図である。 他の発光ダイオードの転写工程を示す概略断面図である。 絶縁層形成工程を示す概略断面図である。 配線形成工程を示す概略断面図である。 リペア用樹脂形成チップ搭載工程を示す概略断面図である。 保護層及びブラックマスク形成工程を示す概略断面図である。 画素部分の概略平面図である。 樹脂形成チップの概略平面図である。 樹脂形成チップと配線パターンの接続状態を示す概略断面図である。 樹脂形成チップと配線パターンの接続状態を示す概略斜視図である。 引き出し配線の長さが最短になるように設計された場合の接続状態を示す概略斜視図である。 リペア用樹脂形成チップの概略斜視図である。 配線の切断工程を示す概略斜視図である。 リペア用樹脂形成チップの載置工程を示す概略斜視図である。 リペア用樹脂形成チップの載置状態を示す概略斜視図である。 リペア用樹脂形成チップの実装状態を示す概略断面図である。
符号の説明
７５，１０３ リペア用樹脂形成チップ
７８ａ，７８ｂ，１０５ａ，１０５ｂ電極ランド
８４ 駆動トランジスタ
９２ 樹脂形成チップ
９４，１０５ 発光ダイオード
１０１，１０２ 引き出し配線

Claims (17)

  1. 基板上に素子が配線と電気的に接続された状態で配列されてなる素子実装基板において、上記素子のうち不良素子に対応した位置にリペア素子が実装されていることを特徴とする素子実装基板。
  2. 上記不良素子に接続された配線が切断されていることを特徴とする請求項１記載の素子実装基板。
  3. 上記各素子及びリペア素子は、樹脂に埋め込まれて素子チップとされていることを特徴とする請求項１記載の素子実装基板。
  4. 上記素子チップには、上記配線と接続するための複数の電極が形成されていることを特徴とする請求項３記載の素子実装基板。
  5. 上記素子チップは、略対称となる位置に複数の電極が形成されていることを特徴とする請求項４記載の素子実装基板。
  6. 上記電極の数が２であり、これら２つの電極が点対称となる位置に形成されていることを特徴とする請求項５記載の素子実装基板。
  7. 上記素子チップの電極形成面が略対称形状とされていることを特徴とする請求項３記載の素子実装基板。
  8. 上記素子チップの電極形成面が略正方形であることを特徴とする請求項７記載の素子実装基板。
  9. 上記複数の電極は、上記素子チップの電極形成面の対角線上に中心点から略等しい距離となるように形成されていることを特徴とする請求項８記載の素子実装基板。
  10. 上記リペア素子が樹脂に埋め込まれた素子チップにおいては、上記複数の電極が同一面上に形成されていることを特徴とする請求項４記載の素子実装基板。
  11. 上記素子チップに形成された電極と接続される配線は、その配線長が最短の経路を経て接続される場合よりも長くなるように形成されていることを特徴とする請求項４記載の素子実装基板。
  12. 基板上に素子を配列し、駆動回路と接続された配線と電気的に接続することにより実装した後、不良素子を検出し、当該不良素子に対応した位置にリペア素子を実装することを特徴とする不良素子の修復方法。
  13. 上記不良素子に接続される配線を切断した後、当該配線の切断位置よりも駆動回路側の位置に上記リペア素子を電気的に接続することを特徴とする請求項１２記載の不良素子の修復方法。
  14. 基板上に発光素子が配線と電気的に接続された状態でマトリクス状に配列され、各発光素子が画素を構成してなる画像表示装置において、上記発光素子のうち不良発光素子に対応した位置にリペアの発光素子が実装されていることを特徴とする画像表示装置。
  15. 上記不良発光素子に接続された配線が切断されていることを特徴とする請求項１４記載の画像表示装置。
  16. 上記不良発光素子に重ねて上記リペアの発光素子が配置されていることを特徴とする請求項１４記載の画像表示装置。
  17. 上記各発光素子及びリペアの発光素子は、樹脂に埋め込まれて素子チップとされていることを特徴とする請求項１４記載の画像表示装置。
JP2005136512A 2005-05-09 2005-05-09 素子実装基板、不良素子の修復方法及び画像表示装置 Expired - Fee Related JP4882273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005136512A JP4882273B2 (ja) 2005-05-09 2005-05-09 素子実装基板、不良素子の修復方法及び画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005136512A JP4882273B2 (ja) 2005-05-09 2005-05-09 素子実装基板、不良素子の修復方法及び画像表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001176526A Division JP3747807B2 (ja) 2001-06-12 2001-06-12 素子実装基板及び不良素子の修復方法

Publications (2)

Publication Number Publication Date
JP2005340803A true JP2005340803A (ja) 2005-12-08
JP4882273B2 JP4882273B2 (ja) 2012-02-22

Family

ID=35493956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005136512A Expired - Fee Related JP4882273B2 (ja) 2005-05-09 2005-05-09 素子実装基板、不良素子の修復方法及び画像表示装置

Country Status (1)

Country Link
JP (1) JP4882273B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017164484A1 (ko) * 2016-03-23 2017-09-28 한국광기술원 Ｌｅｄ 구조체와 전사체 및 이를 이용한 전사방법
KR20190122916A (ko) * 2014-08-26 2019-10-30 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
JP2020086153A (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
WO2020110715A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
CN111668205A (zh) * 2020-01-20 2020-09-15 友达光电股份有限公司 显示装置及显示装置的制造方法
JP2021064004A (ja) * 2014-06-18 2021-04-22 エックス ディスプレイ カンパニー テクノロジー リミテッド マイクロ組立ｌｅｄディスプレイ
CN116203758A (zh) * 2021-11-30 2023-06-02 乐金显示有限公司 背光单元以及包括背光单元的显示装置
WO2023204155A1 (ja) * 2022-04-20 2023-10-26 東レ株式会社 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967251B2 (ja) * 2005-05-09 2012-07-04 ソニー株式会社 画像表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH118338A (ja) * 1997-06-17 1999-01-12 Nichia Chem Ind Ltd 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH118338A (ja) * 1997-06-17 1999-01-12 Nichia Chem Ind Ltd 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064004A (ja) * 2014-06-18 2021-04-22 エックス ディスプレイ カンパニー テクノロジー リミテッド マイクロ組立ｌｅｄディスプレイ
JP7093430B2 (ja) 2014-06-18 2022-06-29 エックス ディスプレイ カンパニー テクノロジー リミテッド マイクロ組立ｌｅｄディスプレイ
KR20190122916A (ko) * 2014-08-26 2019-10-30 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
KR102275615B1 (ko) 2014-08-26 2021-07-09 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
CN107851685A (zh) * 2016-03-23 2018-03-27 韩国光技术院 发光二极管结构体、转印组件及使用转印组件的转印方法
WO2017164484A1 (ko) * 2016-03-23 2017-09-28 한국광기술원 Ｌｅｄ 구조체와 전사체 및 이를 이용한 전사방법
WO2020110714A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP2020086154A (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
WO2020110715A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP2020086153A (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP7106435B2 (ja) 2018-11-27 2022-07-26 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP7146595B2 (ja) 2018-11-27 2022-10-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
CN111668205A (zh) * 2020-01-20 2020-09-15 友达光电股份有限公司 显示装置及显示装置的制造方法
CN111668205B (zh) * 2020-01-20 2022-02-25 友达光电股份有限公司 显示装置及显示装置的制造方法
CN116203758A (zh) * 2021-11-30 2023-06-02 乐金显示有限公司 背光单元以及包括背光单元的显示装置
WO2023204155A1 (ja) * 2022-04-20 2023-10-26 東レ株式会社 表示装置

Also Published As

Publication number Publication date
JP4882273B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
US20050158894A1 (en) Method of fabricating image display unit
WO2002086964A1 (fr) Procede de cablage et procede d'agencement d'elements faisant appel a ce dernier et procede de production de dispositifs d'affichage d'images
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP4120223B2 (ja) 電子部品の製造方法、これを用いた画像表示装置
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4887587B2 (ja) 画像表示装置及びその製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4982932B2 (ja) 画像表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003218392A (ja) 画像表示装置及びその製造方法
JP4839533B2 (ja) 画像表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees