JP2005340659A - 発光素子の製造方法 - Google Patents

Abstract

【課題】 透光性導電半導体基板を有しつつも、該基板を発光層部に貼り合わせる工程が不要となり、ひいては発光層部に損傷等が発生しにくい発光素子の製造方法を提供する。
【解決手段】 ＡｌＧａＩｎＰからなる単位準備層８が、成長抑制用空隙１１にて互いに隔てられた形で面内方向に複数個配列した発光層成長準備層の第一主表面側にＧａＰからなる透明導電半導体基板を貼り合わせて複合基板５０を作製する。そして、ＡｌＧａＩｎＰからなる発光層部２４を、複合基板５０の発光層成長準備層の第二主表面ＭＰ２に対し、各単位準備層８外の領域での層成長を成長抑制用空隙１１により抑制しつつエピタキシャル成長させることにより、各単位準備層８上に発光層単位成長部１３を形成する。そして、発光層単位成長部１３の形成された複合基板５０を、少なくとも成長抑制用空隙１１の位置において分割することにより、発光層単位成長部１３に基づく個別の素子チップ１００を得る。
【選択図】 図４

Description

この発明は、発光素子の製造方法に関する。

特開２００１−６８７３１号公報

（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１；以下、ＡｌＧａＩｎＰとも記載する）系混晶化合物により発光層部が形成された発光素子は、薄いＡｌＧａＩｎＰ活性層を、それよりもバンドギャップの大きいｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。また、近年では、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（ただし、０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１；以下、ＩｎＧａＡｌＮとも記載する）系混晶化合物を用いて同様のダブルへテロ構造を形成した青色発光素子も実用化されている。

例えば、ＡｌＧａＩｎＰ系発光素子を例に取れば、ｎ型ＧａＡｓ基板上にヘテロ形成させる形にて、ｎ型ＧａＡｓバッファ層、ｎ型ＡｌＧａＩｎＰクラッド層、ＡｌＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド層をこの順序にて積層し、ダブルへテロ構造をなす発光層部を形成する。発光層部への通電は、素子表面に形成された金属電極を介して行なわれる。ここで、金属電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。

この場合、金属電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光漏出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光漏出面積の減少により却って光取出量が制限されるジレンマに陥っている。

そこで、光取出し効率を向上させるために、発光層部の両面あるいは基板側面から光を取り出すことができるような素子構造が種々提案されている。ＡｌＧａＩｎＰ系発光素子の場合、発光層部の成長基板としてＡｌＧａＩｎＰと格子整合しやすいＧａＡｓ基板が使用されるが、ＧａＡｓはＡｌＧａＩｎＰ系発光層部の発光波長域において光吸収が大きい。これを解決するために、特許文献１には、発光層部の両面から光を取り出すために、一旦ＧａＡｓ基板を剥離し、発光波長域において透明なＧａＰ等の導電半導体基板を新たに貼り合わせる方法が開示さ

発光素子においては、発光効率を高めるために発光層部をなす化合物半導体結晶は、転位等の結晶欠陥をなるべく含まない、高品質のものが要求される。しかし、特許文献１のように、予め成長した発光層部に導電半導体基板を貼り合わせる工程を採用した場合、貼り合わせのためのハンドリングが必要となり、貼り合わせの密着加圧を行なう際に、発光層部に結晶欠陥が導入されたり、あるいはハンドリングに際して発光層部に損傷が加わったりするなどの不具合を生じやすい問題がある。また、貼り合わせを高温で実施すると、その熱影響により発光層部が劣化する懸念もある。さらに、ハンドリングを容易にするために、発光層部上に５０μｍ程度の厚膜の化合物半導体層を成長することもあるが、該厚膜の化合物半導体層を成長する際にも、既に形成されている発光層部にその熱履歴が加わり、劣化が促進されることがある。

本発明の課題は、導電半導体基板を有しつつも、該基板を発光層部に貼り合わせる工程が不要となり、ひいては発光層部に損傷もしくは劣化等が発生しにくい発光素子の製造方法と、それに用いる複合基板、及びそれを用いた発光素子とを提供することにある。

課題を解決するための手段及び発明の効果

上記の課題を解決するために、本発明の発光素子の製造方法は、
第一の化合物半導体よりなる発光層部が、該第一の化合物半導体と格子定数の相違する第二の化合物半導体からなる導電半導体基板上に形成された構造を有する発光素子の製造方法であって、
第一の化合物半導体との格子定数差が第二の化合物半導体との格子定数差よりも小さい化合物半導体からなる複数の単位準備層が、成長抑制用空隙にて互いに隔てられた形で面内方向に複数個配列した発光層成長準備層を用意し、その発光層成長準備層の第一主表面側に導電半導体基板を形成して複合基板を作製する複合透光性基板製造工程と、
発光層部をなす化合物半導体を、複合基板の発光層成長準備層の第二主表面に対し、単位準備層外の領域での層成長を成長抑制用空隙により抑制しつつエピタキシャル成長させることにより、各単位準備層上に発光層単位成長部を形成する発光層単位成長部形成工程と、
発光層単位成長部の形成された複合基板を、少なくとも成長抑制用空隙の位置において分割することにより、発光層単位成長部に基づく個別の素子チップを得るチップ分割工程と、
を含むことを特徴とする。

上記本発明の複合基板及びそれを用いた発光素子の製造方法によると、予め成長した発光層部を導電半導体基板に貼り合わせる方法は採用しない。具体的には、発光層部（第一の化合物半導体）に対して導電半導体基板（第二の化合物半導体）よりも格子整合しやすい化合物半導体により発光層成長準備層を作り、その発光層成長準備層の第一主表面側に導電半導体基板を形成することにより、複合基板をまず作製する。そして、その複合基板を基板として用い、該発光層成長準備層の第二主表面側を成長面とする形で、ここに発光層部をエピタキシャル成長させる。導電半導体基板上に格子定数差の大きい発光層部を直接エピタキシャル成長することは困難であるが、上記のごとき複合基板を用いれば、発光層部に対して格子整合しやすい化合物半導体からなる発光層成長準備層の第二主表面側に、発光層部を容易にエピタキシャル成長することができる。そして、このエピタキシャル成長により、発光層部が、発光層成長準備層を介して初めから導電半導体基板と結合された構造にて得られるから、従来のごとく、発光層部を導電半導体基板に貼り合わせる工程は全く必要でなくなる。その結果、貼り合わせのハンドリング等により発光層部に不要な圧力が加わったり損傷が発生する心配がなくなる。また、予め成長した発光層部に対して導電半導体基板の貼り合わせをしたり、ハンドリング用の厚膜化合物半導体層の成長を行なったりすることがないので、それらの熱履歴による発光層部の劣化も生ずる心配がなくなる。このようにして、上記複合基板を用いて得られる本発明の発光素子は、発光層部の品質が高められ、ひいては高輝度で長寿命の発光素子が実現する。

他方、導電半導体基板と発光層部とは格子定数が一致していないので、発光層部の層成長に伴う不整合歪の発生が不可避である。特に、発光層部の成長厚さが増大すると、該不整合歪による層面内方向の応力が増大し、発光層部への転位導入等により発光強度が大幅に低下する問題がある。さらに、複合基板を発光層部の成長温度まで昇温し、該発光層部を成長後に冷却する際には、成長した発光層部（及び発光層成長準備層）と導電半導体基板との熱膨張係数差に基づく熱応力が加わるので、発光層部への転位導入等は一層生じやすくなる。

そこで、本発明で使用する複合基板においては、発光層成長準備層を、単位準備層が、成長抑制用空隙にて互いに隔てられた形で面内方向に複数個配列したものとして形成する。これにより、単位準備層外の領域での層成長が成長抑制用空隙により抑制されながら、発光層部をなす第一の化合物半導体の層が、各単位準備層上に発光層単位成長部としてエピタキシャル成長される。つまり、発光層成長準備層が小面積の単位準備層に分割され、その上への発光層部のエピタキシャル成長も、個別の発光層単位成長部の形で小面積化することができる。従って、個々の発光層単位成長部で見れば、不整合歪変位や冷却時の熱歪変位はそれほど大きくならず、成長抑制用空隙にて十分変位吸収できる。従って、導電半導体基板と発光層部との格子定数不一致や線膨張係数差の影響を、該発光層成長準備層上にエピタキシャル成長される発光層部に及びにくくすることができ、ひいては得られる発光素子の発光層部の品質が高められ、高輝度で長寿命の発光素子が実現する。なお、発光層部を形成した複合基板は、最終的には個別の素子チップに分割する必要があるのだから、得るべき素子チップの分割形態を考慮して成長抑制用空隙を設定する限り、こうした発光層単位成長部への小面積化による弊害は何ら生じない。

発光層成長準備層（発光層単位成長部）上には、発光層部を直接成長させてもよいし、発光層成長準備層と格子整合する別の化合物半導体層（例えばバッファ層）を成長させてから、その上に発光層部を成長することもできる。

導電半導体基板は、発光層部からの発光光束に対して透光性を有する化合物半導体からなる透光性導電半導体基板として構成すれば、発光層のエピタキシャル成長後において、該透光性導電半導体基板を発光素子の光取出用基板部分として流用することができる。

素子チップは、発光層単位成長部に一対一に対応したものとして形成することができる。形成する単位準備層ひいては発光層単位成長部の数は、１つの基板から得るべき素子チップの個数が最大値であり、該発光層単位成長部の数をその最大値に一致させることにより、単位準備層ひいては発光層単位成長部の面積を最小化でき、導電半導体基板と発光層部との格子定数不一致や線膨張係数差の影響から発光層部を保護する効果がより高められる。

他方、上記格子定数不一致や線膨張係数差の影響が十分軽減できるのであれば、発光層単位成長部をさらに複数個に分割して、それぞれ素子チップとなすこともできる。このようにすると、単位準備層の形成個数が少なくて済み、工数削減による低コスト化に寄与する。また、後述のごとく、発光層単位成長部を成長済みの複合基板を素子チップに切断する際に、成長抑制用空隙部分は余分な堆積物を除去するために広い切断代が必要であるが、上記方法では、切断代拡張の必要がない発光層単位成長部を横切る切断代が少なからず設定されるので、切断代が節約される分だけ１枚の基板から採取可能な素子チップの個数を増やすことができる。

成長抑制用空隙は、複合基板の主表面上に格子状に配列した溝状とすることが、形成も簡単であり、角型（例えば正方形状）の素子チップを１つの基板から高収率にて採取できるので本発明に好適である。この場合、格子状の成長抑制用空隙に沿った分割線の配列間隔をさらに細分化する形で発光層単位成長部を横切る分割線を定め、それら分割線に沿って複合基板を、各発光層単位成長部からそれぞれ複数個の素子チップが得られるように分割することができる。これにより、方形の発光層単位成長部をさらに複数個に分割して、それぞれ素子チップとする工程を合理的に実現できる。

また、成長抑制用空隙には、発光層単位成長部をエピタキシャル成長する際に不要な化合物半導体が堆積する。そこで、該成長抑制用空隙にて基板を切断する際には、該不要な化合物半導体の堆積層が素子チップ側に残留しないよう、隣接する発光層単位成長部を、それら発光層単位成長部の間に形成されていた成長抑制用空隙の幅よりも大なる切断代にて、当該成長抑制用空隙に堆積した不要な化合物半導体層を除去しつつ切断・分離することが望ましい。これにより、不要な残留物のない、より高品質の発光素子を得ることができる。

次に、複合基板製造工程は、導電半導体基板よりも、発光層部をなす化合物半導体との格子定数差が小さい成長用基板の主表面に、複数の単位準備層を有する発光層成長準備層を形成する発光層成長準備層形成工程と、発光層成長準備層の成長用基板側の主表面を第二主表面とし、これと反対側の主表面を第一主表面として、該発光層成長準備層の単位準備層の第一主表面に導電半導体基板を貼り合わせる基板貼り合わせ工程と、発光層成長準備層の第二主表面から成長用基板を除去する成長用基板除去工程と、を有するものとして実施することができる。該方法は、貼り合わせ工程を導電半導体基板と発光層成長準備層との間で行い、発光層部のエピタキシャル成長工程を、その貼り合わせ工程の後で実施する。つまり、貼り合わせ時の機械的ハンドリングの影響を発光層成長準備層にいわば肩代わりさせることにより、発光層部への影響を軽減することができる。

発光層成長準備層形成工程は、成長抑制用空隙として予定された領域も含めて、成長用基板の主表面に発光層成長準備層となるべき化合物半導体層をエピタキシャル成長するエピタキシャル成長工程と、該化合物半導体層の成長抑制用空隙として予定された部分を、厚さ方向に貫く形で除去する成長抑制用空隙形成工程と、を有するものとして実施することができる。成長用基板の主表面に発光層成長準備層となるべき化合物半導体層をいわばベタで形成し、不要な化合物半導体層部分を後工程で除去することにより成長抑制用空隙を簡単に形成できる。該化合物半導体層の除去は、具体的には、ハーフダイシング又はメサエッチングにて簡単に実施できる。なお、化合物半導体層の成長抑制用空隙として予定された部分を、厚さ方向に貫く形で除去するのは、次の理由による。すなわち、成長用基板から導電半導体基板に発光層成長準備層を貼り合わせにより移し換えれば、その裏表も反転する。すると、化合物半導体層発光層部面として使用される面側において、残留した化合物半導体層が成長抑制用空隙内にバリとなって残る。その結果、発光層部成長の単位準備層への選択性が損なわれ、成長抑制用空隙内への化合物半導体層の成長が顕著となって、本発明の効果が損なわれることにつながる。

なお、別の方法としては、成長用基板の主表面に成長抑制用空隙に対応した溝又は成長抑制層を形成し、発光層成長準備層をなす化合物半導体を、溝又は成長抑制層の形成位置にて成長抑制しつつ主表面にエピタキシャル成長することにより、溝又は成長抑制層に対応して生ずる成長抑制用空隙にて単位準備層が互いに隔てられた発光層成長準備層を得ることもできる。該方法も成長抑制用空隙にて分離された単位準備層を簡単に形成できる利点がある。特に、後述のＡｌＧａＩｎＰのように、横方向成長を起しにくい化合物半導体にて発光層部を形成する場合、成長抑制層（例えばＡｌ_２Ｏ_３などである）を用いると、成長抑制用空隙での発光層部の成長が顕著に抑制され、単位準備層への発光層部の選択成長が顕著となり、分離性のよい発光層単位成長部を得ることができる。

本発明の発光素子の製造方法において、発光層成長準備層は、発光層部からの発光光束のピーク波長に対応するエネルギーよりもバンドギャップの広い化合物半導体にて形成することが望ましい。このようにすることにより、発光層部からの光が発光層成長準備層に吸収されにくくなり、発光層成長準備層を経由して導電半導体基板に発光光束が出入りする際に、吸収による損失を低く留めることができ、ひいては光取出し効率の向上に寄与する。

また、本発明の発光素子の製造方法において、発光層部を構成する第一の化合物半導体を、ＡｌＧａＩｎＰ系混晶化合物とする場合、導電半導体基板をなす第二の化合物半導体は、例えばＧａＰまたはＧａＡｓＰにて形成することができる。ＡｌＧａＩｎＰ系混晶化合物（（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１））は、混晶比ｘ及びｙを調整することにより、ＧａＡｓ単結晶基板と整合する格子定数を維持したまま、例えば５２０ｎｍ以上６７０ｎｍ以下の範囲で、高発光強度を維持しつつ発光波長を容易に調整することができる。この場合、ＧａＰあるいはＧａＡｓＰはバンドギャップが比較的広いため、該ＡｌＧａＩｎＰ系発光層部からの発光光束に対して良好な光透過性を有し、光取出し効率を高めることができる。

次に、本発明の発光素子の製造方法において、発光層成長準備層は、発光層部の品質向上の観点において発光層部との格子不整合がなるべく小さいこと、具体的には、発光層成長準備層の第二主表面の格子定数をａ１、発光層部の発光層成長準備層側の格子定数をａ２として、｜ａ１−ａ２｜／ａ１≦０．０１となっていることが望ましい。｜ａ１−ａ２｜／ａ１＞０．０１になると、発光層成長準備層の第二主表面上に発光層部をエピタキシャル成長する際に、発光層成長準備層との格子不整合により発光層部にミスフィット転位などの結晶欠陥が導入されやすくなり、発光効率の低下につながる場合がある。

具体的には、発光層部と発光層成長準備層とを、ＩＩＩ族構成元素とＶ族構成元素との種別が一致したＩＩＩ−Ｖ族混晶化合物半導体にて構成することが、発光層成長準備層と発光層部との格子不整合率を縮小する上で望ましい。発光層部と発光層成長準備層とを、いずれもＡｌＧａＩｎＰ系混晶化合物で構成すれば、発光層成長準備層上への発光層部のエピタキシャル成長を容易に行なうことができる。より具体的には、発光層部は、ＡｌＧａＩｎＰ系混晶化合物により、ノンドープの活性層をｎ型クラッド層とｐ型クラッド層とで挟んだダブルへテロ構造にて構成することにより、活性層へのキャリア閉じ込め効果を高め、ひいては発光再結合を促進して内部量子効率を向上することができる。この場合、キャリアの閉じ込め効果を高めるには、ｎ型クラッド層とｐ型クラッド層とは、ノンドープの活性層よりもワイドギャップに構成しておくことが有利である。そして、発光層成長準備層の第二主表面は、該発光層成長準備層側に位置するｎ型又はｐ型のクラッド層と同じ混晶比を有するか、あるいは、該クラッド層の格子定数をａ２として、｜ａ１−ａ２｜／ａ１≦０．０１となり、かつ活性層よりもバンドギャップが広くなるように混晶比が調整されたＡｌＧａＩｎＰ系混晶化合物で構成することで、発光層成長準備層上への発光層部のエピタキシャル成長を容易に行なうことができるばかりでなく、発光光束のピーク波長を規定する活性層よりもワイドギャップとなることにより、光吸収による損失も小さくできる。

一方、過度に光吸収を生じないものであれば、発光層部と発光層成長準備層とを、ＩＩＩ族構成元素とＶ族構成元素との種別が一致しないＩＩＩ−Ｖ族混晶化合物半導体にて構成することもできる。例えば、発光層部がＡｌＧａＩｎＰ系混晶化合物である場合、発光層成長準備層をＡｌＧａＡｓ系混晶化合物で構成することもできる。ＡｌＧａＡｓ系混晶化合物は、混晶比の調整により、ＡｌＧａＩｎＰ系混晶化合物と格子整合した化合物が容易に得られるほか、液相成長法による高速成長も可能であり、また、周知のＭＯＶＰＥ法により形成する場合でも、層成長速度を比較的大きく設定しやすく、製造能率が高い利点がある。いずれの方法を採用する場合でも、発光層成長準備層の厚膜化を容易に図ることができるので、例えば、前述の成長用基板を発光層成長準備層から除去してから、該発光層成長準備層の第一主表面に導電半導体基板を形成する工程も容易に実施できる。

図１は、本発明の一実施形態である発光素子１００を示す概念図である。発光素子１００は、第一の化合物半導体であるＡｌＧａＩｎＰ系混晶化合物よりなる発光層部２４を有する。発光層部２４は、各々ＡｌＧａＩｎＰ系混晶化合物とされるとともに、第一導電型クラッド層４、第二導電型クラッド層６、及び第一導電型クラッド層４と第二導電型クラッド層６との間に位置する活性層５からなるダブルへテロ構造とされている。具体的には、ノンドープ（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）混晶からなる活性層５を、ｐ型（Ａｌ_ｚＧａ_１−ｚ）_ｙＩｎ_１−ｙＰ（ただし、ｘ＜ｚ≦１）からなるｐ型クラッド層６とｎ型（Ａｌ_ｚＧａ_１−ｚ）_ｙＩｎ_１−ｙＰ（ただし、ｘ＜ｚ≦１）からなるｎ型クラッド層４とにより挟んだ構造となっている。なお、当業者には自明のことであるが、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０^１３〜１０^１６／ｃｍ^３程度を上限とする）をも排除するものではない。

上記の発光層部２４は複合基板５０上に形成されてなる。複合基板５０は、導電半導体基板（透明導電半導体基板）であるｎ型のＧａＰ単結晶基板７０を有し、ＡｌＧａＩｎＰ系混晶化合物（第一の化合物半導体）との格子定数差が、ＧａＰ（第二の化合物半導体）との格子定数差よりも小さい化合物半導体、具体的には、ｎ型クラッド層４と同じ混晶比及びドーパント濃度のＡｌＧａＩｎＰ系混晶化合物よりなる発光層成長準備層８の第一主表面ＭＰ１側に、導電半導体基板であるＧａＰ単結晶基板７０を貼り合わせたものである。従って、発光層成長準備層８とＧａＰ単結晶基板７０とは格子整合していない。なお、正方形状に形成された素子チップの一辺の長さは１ｍｍ以下であり、発光層成長準備層８側から発光層部２４側へ貫通するミスフィット転位の密度は１０^２／ｍｍ^２以下に留められている。

発光層部２４のｐ型クラッド層６側は光取出面とされ、これを覆うように、該ｐ型クラッド層６よりもｐ型ドーパント濃度が高いｐ型ＡｌＧａＡｓよりなる電流拡散層２０が形成されている。また、透光性を有するＧａＰ単結晶基板７０の側面も光取出面として機能する。電流拡散層２０の略中央部には、Ａｕ等にて構成されたボンディングパッド９０が配置され、ここにＡｕ等で構成された図示しない電極ワイヤが接合される。他方、ＧａＰ単結晶基板７０の他方の主表面側には、Ａｕ系金属よりなる裏面電極層１５が全面に形成されている。この裏面電極層１５は、発光層部２４から発光層成長準備層８を経てＧａＰ単結晶基板７０内に入射する発光光束を、光取出面側あるいはＧａＰ単結晶基板７０の側面側に反射して、光取出し効率を高める働きをなす。

以下、図１の発光素子１００の製造方法について説明する。
まず、図２の工程１に示すように、成長用基板をなすＧａＡｓ単結晶基板１の主表面に、図示しないＧａＡｓバッファ層を例えば０．５μｍエピタキシャル成長し、該バッファ層上に図示しないＡｌＡｓ剥離層をエピタキシャル成長し、さらに発光層成長準備層８となるべき化合物半導体層８’（成長開始面は第二主表面ＭＰ２側である）をエピタキシャル成長させる。成長用基板をなすＧａＡｓは、導電半導体基板をなすＧａＰ単結晶基板７０よりも、発光層部をなすＡｌＧａＩｎＰとの格子定数差が小さい（具体的には、ＡｌＧａＩｎＰとの格子定数が略同等）。本実施形態では、化合物半導体層８’はｎ型ＡｌＧａＩｎＰ層とされ、その上に、ｎ型ＧａＰにより、貼り合わせ結合層９となるべき結合用化合物半導体層９’が、該化合物半導体層８’よりも薄膜に成長される。化合物半導体層８’の厚さは例えば０．５μｍ以上２μｍ以下であり、結合用化合物半導体層９’の厚さは０．００１μｍ以上０．５μｍ以下である。

上記各層のエピタキシャル成長は、後述の発光層部２４及び電流拡散層２０と同様に、公知のＭＯＶＰＥ法により行なうことができる。Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓの各成分源となる原料ガスとしては以下のようなものを使用できる；
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など；
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
・Ｐ源ガス；ターシャルブチルホスフィン（ＴＢＰ）、ホスフィン（ＰＨ_３）など。
・Ａｓ源ガス；ターシャルブチルアルシン（ＴＢＡ）、アルシン（ＡｓＨ_３）など。

また、ドーパントガスとしては、以下のようなものを使用できる；
（ｐ型ドーパント）
・Ｍｇ源：ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）など。
・Ｚｎ源：ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）など。
（ｎ型ドーパント）
・Ｓｉ源：モノシランなどのシリコン水素化物など。

上記工程１では、成長用基板であるＧａＡｓ単結晶基板１の第一主表面ＭＰ１の全面に、発光層成長準備層８となるべき化合物半導体層８’をエピタキシャル成長している。そして、工程２に示すように、化合物半導体層８’の、単位準備層８となるべき部分を残し、残余の格子状のパターン部分を厚さ方向に貫く形で溝状に除去することにより、成長抑制用空隙１１を形成する。これにより、化合物半導体層８’は、貼り合わせ結合層９を有する単位準備層が、成長抑制用空隙１１にて互いに隔てられた形で面内方向に複数個配列した発光層成長準備層となる（以下、「単位準備層８」とも記載する）。

成長抑制用空隙１１は、図５に示すように、回転するダイシング刃６０により化合物半導体層８’を格子状にハーフダイシングすることにより形成することができる。他方、図６に示すように、成長抑制用空隙１１をメサエッチングにて形成してもよい。具体的には、化合物半導体層８’の主表面に、単位準備層８となるべき部分を選択的に覆うエッチングマスク層４０（材質は、例えばＡｕ、Ａｕ−Ｇｅ−Ｎｉ合金、Ａｕ−Ｓｉ合金、Ａｕ−Ｓｉ−Ｎｉ合金等である）を、周知の真空蒸着等により形成する。次いで、化合物半導体層８’のエッチングマスク層４０に覆われていない領域を、例えばリン酸／過酸化水素水混合液等からなるエッチング液を用いてメサエッチングし、エッチングマスク層４０を除去すれば、成長抑制用空隙１１’が湾曲内面形態のメサ溝として得られる。

なお、成長抑制用空隙１１の溝幅ｗ１（図２）は、発光層部２４を成長する際の格子緩和効果が十分に得られるように、分離された単位準備層８の面内方向寸法ｗ２の１０％以上に設定することが望ましい（基板の歩留まりを考慮すれば、５０％以下とするのがよい）。また、成長抑制用空隙１１による単位準備層８の分離性を向上させるためには、図７に示すように、ハーフダイシング溝１１又はメサ溝１１’を、成長用基板（ＧａＡｓ単結晶基板）１内に入り込むように、深く形成することも有効である。

次に、成長抑制用空隙１１を形成済みの基板１には、図３の工程３に示すように、別途用意したＧａＰ単結晶基板７０（例えば、液体封止型チョクラルスキー法にて引き上げ成長した単結晶インゴットをスライスして製造したもの）を、単位準備層８の第一主表面ＭＰ１上に重ね合わせ、例えば加圧しながら適当な温度（例えば３００℃以上８００℃以下）にて熱処理することにより貼り合わせる。このとき、ＧａＰ単結晶基板７０と接するのは、これと同種の化合物半導体（ｎ型ＧａＰ）からなる貼り合わせ結合層９であり、ＧａＰ単結晶基板７０と単位準備層８との貼り合わせ強度を高めることができる。

次に、工程４に進み、上記ＧａＰ単結晶基板７０を貼り合わせた積層体を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層と発光層成長準備層８との間に形成したＡｌＡｓ剥離層を選択エッチングすることにより、ＧａＡｓ単結晶基板１（発光層部２４からの光に対して不透明である）を除去する。成長抑制用空隙１１は、ＡｌＡｓ剥離層を選択エッチングする際に、エッチング液の供給路としても機能し、ＧａＡｓ単結晶基板１を除去する工程の能率化にも貢献する。これにより、ＡｌＧａＩｎＰからなる各単位準備層８は、ＧａＰ単結晶基板７０に第二主表面ＭＰ２が発光層部成長用の下地面として露出する形で一体化され、複合基板５０が得られる。

次に、図４の工程５に進み、ＧａＡｓ単結晶基板１を除去した複合基板５０を、再びＭＯＶＰＥ成長装置内に配置し、各単位準備層８の第二主表面ＭＰ２上に、発光層部２４及び電流拡散層２０を順次エピタキシャル成長する。単位準備層８外の領域での層成長は成長抑制用空隙１１により抑制され、各単位準備層８上にそれぞれ、発光層部２４及び電流拡散層２０を有する発光層単位成長部１３が個別に形成される。なお、電流拡散層２０は、ＡｌＧａＡｓに換えてＧａＰあるいはＧａＡｓＰで構成することもできる。この場合、該流拡散層２０は、発光層部２４に続く形で同じＭＯＶＰＥにより成長してもよいが、成長速度のより大きいＨＶＰＥ(Hydride Vapor Phase Epitaxy）法を用いて成長するとより能率的である。

次に、工程６に示すように、電流拡散層２０の主表面の一部を覆うように、ワイヤボンディング用の電極９０（ボンディングパッド：図１）を形成する一方、ＧａＰ単結晶基板７０の裏面側には、反射用の裏面電極層１５を形成する。そして、工程７及び工程８に示すように、個々の発光層単位成長部１３を成長抑制用空隙１１の位置にて基板７０とともにダイシングし、発光層単位成長部１３に一対一に対応した発光素子１００（素子チップ）を得る。なお、工程６に示すごとく、発光層部２４及び電流拡散層２０をエピタキシャル成長する際に、成長抑制用空隙１１内には、不要な化合物半導体の堆積が生ずる。そこで、図１０に示すように、該不要な化合物半導体の堆積層１４が素子チップ側に残留しないよう、隣接する発光層単位成長部１３，１３を、それら発光層単位成長部１３，１３の間に形成されていた成長抑制用空隙１１の幅ｔ１（図５のダイシング刃６０の幅に対応する）よりも大なる切断代にて、当該成長抑制用空隙１１に堆積した不要な化合物半導体層１４を除去しつつ切断・分離することが望ましい。具体的には、成長抑制用空隙１１の幅ｔ１よりも大きな幅（厚さ）ｔ２を有するダイシング刃１７０を用い、成長抑制用空隙１１を包含する切断代１７を生ずる形でダイシングすることができる。本実施形態では、ウェーハ状態での素子チップの特性評価を行うため、ダイシング刃１７０により化合物半導体層１４を除去するためのハーフダイシングを行なった後、改めて基板７０を分離するためのフルダイシングを行なうようにしている。なお、不要な化合物半導体層１４の除去を上記のようなダイシングに代えてメサエッチングにより行なってもよい。

以上のダイシングにより得られた各素子チップは、支持体に固着してリード線のワイヤボンディング等を行なった後、樹脂封止をすることにより最終的な発光素子が得られる。

本発明においては、発光層部に導電半導体基板であるＧａＰ単結晶基板を直接貼り合わせる工程を採用せず、図３に示すように、まず、発光層部２４に対してＧａＰ単結晶基板７０よりも格子整合しやすいＡｌＧａＩｎＰ混晶化合物により発光層成長準備層をなす単位準備層８を作り、その単位準備層８の第一主表面ＭＰ１側に（貼り合わせ結合層９を介して）ＧａＰ単結晶基板７０を貼り合わせ、複合基板５０を作製する。そして、図４に示すように、その複合基板５０を発光層部２４の成長時に基板として用い、単位準備層８の第二主表面ＭＰ２側を成長面とする形で、ここに発光層部２４をエピタキシャル成長させる。ＧａＰ単結晶基板７０上に格子定数差の大きいＡｌＧａＩｎＰよりなる発光層部２４を直接エピタキシャル成長することは困難であるが、上記のごとき複合基板５０を用いれば、同じＡｌＧａＩｎＰよりなる単位準備層８の第二主表面ＭＰ２を用いて、発光層部２４を容易にエピタキシャル成長することができる。該工程により、発光層部２４は、初めからＧａＰ単結晶基板７０と結合された構造にて得られるから、発光層部２４をＧａＰ単結晶基板７０に貼り合わせる工程は全く必要でなくなる。その結果、貼り合わせのハンドリング等により発光層部２４に不要な圧力が加わったり損傷が発生する心配がなくなる。また、予め成長した発光層部に対してＧａＰ単結晶基板の貼り合わせをしたり、ハンドリング用の厚膜化合物半導体層の成長を行なったりすることがないので、それらの熱履歴による発光層部２４の劣化も生ずる心配がなくなる。

また、発光層部２４がエピタキシャル成長される単位準備層８は、小面積の単位準備層８に分割され、成長される発光層部２４も、個別の発光層単位成長部１３の形で小面積化される。そして、個々の発光層単位成長部１３で見れば、貼り合わせたＧａＰ単結晶基板７０と単位準備層８（発光層成長準備層）との不整合歪変位や、発光層部２４及び電流拡散層２０をエピタキシャル成長後の冷却時の熱歪変位等がそれほど大きくならず、成長抑制用空隙１１にて十分吸収できる。その結果、ＧａＰ単結晶基板７０（導電半導体基板）と発光層部２４との格子定数不一致や線膨張係数差の影響を、各発光層部２４に及びにくくすることができる。その結果、得られる発光素子１００は、その発光層部２４を結晶欠陥の少ない高品質のものとして形成することができ、高輝度で長寿命のものが得られる。なお、発光層成長準備層８上には、発光層部を直接成長させてもよいし、発光層成長準備層８と格子整合する別の化合物半導体層を成長させてから、その上に発光層部２４を成長することもできる。例えば、より高品質の発光層部２４を得るために、発光層成長準備層８上にＡｌＧａＩｎＰよりなるバッファ層を形成した後、発光層部２４を成長することができる。

以下、本発明の種々の変形例について説明する。
図２〜図４の工程においては、素子チップは、発光層単位成長部１３に一対一に対応したものとして形成されていたが、図１１に示すように、発光層単位成長部３３をさらに複数個に分割して、それぞれ素子チップ７３となすこともできる。具体的には、図２の格子状の成長抑制用空隙１１に沿った分割線の配列間隔をさらに細分化する形で、図１１に示すように、発光層単位成長部３３を横切る分割線８０を定め、それら分割線８０に沿って複合基板を、各発光層単位成長部３３からそれぞれ複数個の素子チップ７３が得られるように分割することができる。図１１の実施形態では、成長抑制用空隙１１に沿ったハーフダイシング溝１７をまず形成し、続いて、分割線８０に沿ったハーフダイシング溝３７を形成し、これらハーフダイシング溝１７，３７に沿ってフルダイシングすることにより、素子チップ７３に分離するようにしている。

また、複合基板を製造する際には、図８に示すように、ＧａＡｓ単結晶基板（成長用基板）１の主表面に溝２５を形成し、単位準備層８をなす化合物半導体を、該溝２５にて成長抑制しつつ主表面にエピタキシャル成長することにより、該溝２５の位置に成長抑制用空隙１１を生じさせた単位準備層８を形成するようにしてもよい。さらに、図９に示すように、溝２５に代えて、Ａｌ_２Ｏ_３等からなる成長抑制層２６をＧａＡｓ単結晶基板（成長用基板）１の主表面に形成し、該成長抑制層２６以外の領域に単位準備層８をなす化合物半導体を選択成長することにより、成長抑制用空隙１１を形成することもできる。

本発明が適用される発光素子の一例を示す断面模式図。 本発明の発光素子の製造方法の一実施形態を示す工程説明図。 図２に続く工程説明図。 図３に続く工程説明図。 ハーフダイシングにより成長抑制用空隙を形成する例を示す工程説明図。 メサエッチングにより成長抑制用空隙を形成する例を示す工程説明図。 図５及び図６の工程の変形例を示す工程説明図。 成長抑制用空隙の形成方法の第一の別例を示す工程説明図。 成長抑制用空隙の形成方法の第二の別例を示す工程説明図。 発光層単位成長部の分離工程の一例を示す説明図。 発光層単位成長部の分離工程の別例を示す説明図。

符号の説明

１ ＧａＡｓ単結晶基板（成長用基板）
７０ ＧａＰ単結晶基板（導電半導体基板）
９ 貼り合わせ結合層
８ 単位準備層（発光層成長準備層）
１１ 成長抑制用空隙
１３ 発光層単位成長部
１４ 不要な化合物半導体層
２４ 発光層部
２５ 溝
２６ 成長抑制層
５０ 複合基板
８０ 分割線
１００ 発光素子（７３ 素子チップ）

Claims (11)

1. 第一の化合物半導体よりなる発光層部が、該第一の化合物半導体と格子定数の相違する第二の化合物半導体からなる導電半導体基板上に形成された構造を有する発光素子の製造方法であって、
   前記第一の化合物半導体との格子定数差が前記第二の化合物半導体との格子定数差よりも小さい化合物半導体からなる複数の単位準備層が、成長抑制用空隙にて互いに隔てられた形で面内方向に複数個配列した発光層成長準備層を用意し、その発光層成長準備層の第一主表面側に前記導電半導体基板を形成して複合基板を作製する複合透光性基板製造工程と、
   前記発光層部をなす化合物半導体を、前記複合基板の前記発光層成長準備層の第二主表面に対し、前記単位準備層外の領域での層成長を前記成長抑制用空隙により抑制しつつエピタキシャル成長させることにより、各前記単位準備層上に発光層単位成長部を形成する発光層単位成長部形成工程と、
   前記発光層単位成長部の形成された前記複合基板を、少なくとも前記成長抑制用空隙の位置において分割することにより、前記発光層単位成長部に基づく個別の素子チップを得るチップ分割工程と、
   を含むことを特徴とする発光素子の製造方法。
2. 前記導電半導体基板が、前記発光層部からの発光光束に対して透光性を有する化合物半導体からなる導電半導体基板であることを特徴とする請求項１記載の発光素子の製造方法。
3. 前記素子チップを、前記発光層単位成長部に一対一に対応したものとして形成することを特徴とする請求項１又は請求項２に記載の発光素子の製造方法。
4. 前記発光層単位成長部をさらに複数個に分割して、それぞれ前記素子チップとなすことを特徴とする請求項１又は請求項２に記載の発光素子の製造方法。
5. 前記成長抑制用空隙を、前記複合基板の主表面上に格子状に配列した溝状に形成することを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。
6. 格子状の前記成長抑制用空隙に沿った分割線の配列間隔をさらに細分化する形で前記発光層単位成長部を横切る分割線を定め、それら分割線に沿って前記複合基板を、各前記発光層単位成長部からそれぞれ複数個の素子チップが得られるように分割することを特徴とする請求項５記載の発光素子の製造方法。
7. 隣接する前記発光層単位成長部を、それら発光層単位成長部の間に形成されていた前記成長抑制用空隙の幅よりも大なる切断代にて、当該成長抑制用空隙に堆積した不要な化合物半導体層を除去しつつ切断・分離することを特徴とする請求項１ないし請求項６のいずれか１項に記載の発光素子の製造方法。
8. 前記複合透光性基板製造工程は、
   前記導電半導体基板よりも、前記発光層部をなす化合物半導体との格子定数差が小さい成長用基板の主表面に、複数の前記単位準備層を有する前記発光層成長準備層を形成する発光層成長準備層形成工程と、
   前記発光層成長準備層の前記成長用基板側の主表面を第二主表面とし、これと反対側の主表面を第一主表面として、該発光層成長準備層の前記単位準備層の第一主表面に前記導電半導体基板を貼り合わせる基板貼り合わせ工程と、
   前記発光層成長準備層の前記第二主表面から前記成長用基板を除去する成長用基板除去工程と、
   を有することを特徴とする請求項１ないし請求項７のいずれか１項に記載の発光素子の製造方法。
9. 前記発光層成長準備層形成工程は、前記成長抑制用空隙として予定された領域も含めて、前記成長用基板の主表面に前記発光層成長準備層となるべき化合物半導体層をエピタキシャル成長するエピタキシャル成長工程と、該化合物半導体層の前記成長抑制用空隙として予定された部分を、厚さ方向に貫く形で除去する成長抑制用空隙形成工程と、を有することを特徴とする請求項８記載の発光素子の製造方法。
10. 前記化合物半導体層の除去をハーフダイシング又はメサエッチングにて行なうことを特徴とする請求項９記載の発光素子の製造方法。
11. 前記成長用基板の主表面に前記成長抑制用空隙に対応した溝又は成長抑制層を形成し、前記発光層成長準備層をなす化合物半導体を、前記溝又は成長抑制層の形成位置にて成長抑制しつつ前記主表面にエピタキシャル成長することにより、前記溝又は成長抑制層に対応して生ずる成長抑制用空隙にて前記単位準備層が互いに隔てられた発光層成長準備層を得ることを特徴とする請求項１ないし請求項１０のいずれか１項に記載の発光素子の製造方法。
    

Images