JP2005340483A - 半導体チップ、半導体装置、およびその製造方法 - Google Patents

半導体チップ、半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2005340483A
JP2005340483A JP2004156953A JP2004156953A JP2005340483A JP 2005340483 A JP2005340483 A JP 2005340483A JP 2004156953 A JP2004156953 A JP 2004156953A JP 2004156953 A JP2004156953 A JP 2004156953A JP 2005340483 A JP2005340483 A JP 2005340483A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
electrode pad
chip
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004156953A
Other languages
English (en)
Inventor
Takahiro Kumakawa
隆博 隈川
Katsuki Uchiumi
勝喜 内海
Yoshihiro Matsushima
芳宏 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004156953A priority Critical patent/JP2005340483A/ja
Publication of JP2005340483A publication Critical patent/JP2005340483A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 チップサイズの制約を緩和することができ、かつ、チップ厚みを低減しても強度低下を抑えられる積層型の半導体チップおよび半導体装置を提供する。
【解決手段】 電極パッドを主面に有した第１の半導体チップ上に積層される本発明の第２の半導体チップを、前記第１の半導体チップの主面に対向配置される裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する段差部を有した構造とする。これにより、第２の半導体チップを、第１の半導体チップの電極パッドをボンディングした金属細線を押しつぶすことなく積層できる。つまりこの第２の半導体チップは、第１の半導体チップよりもチップサイズを大きくしても、従来のようにスペーサを用いることなく、また第１の半導体チップの電極パッドの位置に関わらず、積層することが可能である。
【選択図】 図１

Description

本発明は、半導体チップ、半導体装置、およびその製造方法に関し、特に複数の半導体チップを積層するマルチチップスタックパッケージ構造に関するものである。
近年、電子機器の小型化、薄型化、高機能化及び多機能化への要求がますます強まっている。このような要求に対応できる半導体装置を製造する技術のひとつとして、複数の半導体チップを１つのパッケージにするマルチチップパッケージング技術がある。そのなかでも、複数の半導体チップを積層して１つのパッケージにするマルチチップスタックパッケージング技術は、半導体チップを個別にパッケージングするのと比較して、実装面積や重さを大幅に低減できる。
図６は、従来の一般的なマルチチップスタックパッケージング技術を用いた半導体装置の断面図である。基材としての配線基板１上に、第１の半導体チップ２が第１の接着剤３を介して接着され、第１の半導体チップ２上に、第２の半導体チップ４が第２の接着剤５を介して接着されている。第１および第２の半導体チップ２，４はそれぞれ、主面に電極パッド６，７が形成されていて、金属細線８，９を介して配線基板１上の電極１０，１１に接続されている。この配線基板１上の電極１０，１１はそれぞれ、配線基板１内の配線（図示せず）を介して外部電極としての半田ボール１２に電気的に接続されている。１３は封止樹脂である。
この種の半導体装置では、下側の第１の半導体チップ２（以下、単に半導体チップ２という）を金属細線８でボンディングできるように、その半導体チップ２の電極パッド６の領域を上側の第２の半導体チップ４（以下、単に半導体チップ４という）が覆わないようにしなければならない。そのために、ここに図示した半導体装置では、上側の半導体チップ４を下側の半導体チップ２よりも小さくしている。
その他に、図７に示すように、上側の半導体チップ４を下側の半導体チップ２よりも大きくしながら、両者を離れた位置に保持するためのスペーサ１４を設けてボンディング領域を確保した半導体装置（例えば特許文献１参照）や、図８に示すように、上側の半導体チップ４と下側の半導体チップ２とを同一サイズとしながら、ダイパッド１５上で両者を水平方向にずらして階段状に積層し、リード１６に接続した半導体装置（例えば特許文献２参照）がある。
特開２００２−２２２８８９号公報 特開２００２−２３１８８２号公報
しかしながら、図７に示した半導体装置では、スペーサ１４を実装する領域に下側の半導体チップ２を配置することはできない。つまり、下側の半導体チップ２はスペーサ１４の内側に配置する必要があり、そのため上側の半導体チップ４に比べて大幅にサイズを小さくせざるをえない。スペーサ１４という部材が必要であり、その実装工程も必要であることから、コストアップにも繋がってしまう。
図８に示した半導体装置では、下側の半導体チップ２の電極パッド６は上側の半導体チップ４に覆われない片側の縁部にしか配置できないので、電極パッド６のレイアウト上の制約がある。
本発明は上記問題を解決するもので、チップサイズの制約を緩和することができ、かつ、チップ厚みを低減しても強度低下を抑えられる積層型の半導体チップおよび半導体装置を提供することを目的とするものである。
上記課題を解決するために本発明は、電極パッドを主面に有した第１の半導体チップ上に積層される第２の半導体チップを、前記第１の半導体チップの主面に対向配置される裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する段差部を有した構造としたことを特徴とする。
段差部の段差は５０ｕｍ〜２５０ｕｍであるのが好ましい。
また本発明は、電極パッドを主面に有した第１の半導体チップ上に積層される第２の半導体チップを製造する際に、半導体ウェハの裏面に格子状または平行なライン状の溝部を形成する工程と、前記半導体ウェハを適当本数ごとの前記溝部内であるいは前記溝部外で分割する工程とを行うことにより、前記第１の半導体チップの主面に対向配置される裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する前記溝部に由来した段差部を有した構造とすることを特徴とする。
溝部の形成後に半導体ウェハの裏面をエッチングする工程を行うのが好ましい。
また本発明は、電極パッドを主面に有した複数の半導体チップを積層した半導体装置を、第１の半導体チップの主面に対向配置された第２の半導体チップの裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する段差部が設けられた構造としたことを特徴とする。
さらに本発明は、電極パッドを主面に有した複数の半導体チップを積層した半導体装置を製造する際に、基材上あるいは基材上に実装された半導体チップ上に第１の半導体チップを実装し、この第１の半導体チップ上の電極パッドと前記基材上の端子とを金属細線により接続する工程と、実装された第１の半導体チップの主面上に、この第１の半導体チップの少なくとも電極パッドとの間に間隙を形成する段差部を裏面に有した第２の半導体チップを実装し、この第２の半導体チップ上の電極パッドと前記基材上の端子とを金属細線により接続する工程とを行うことを特徴とする。
本発明の半導体チップたる第２の半導体チップは、その下に配置される第１の半導体チップの電極パッド領域との間に間隙を形成する段差部を裏面に設けた構成であるため、第１の半導体チップの電極パッドをボンディングした金属細線を押し潰すことなく積層できる。つまり第２の半導体チップは、第１の半導体チップよりもチップサイズを大きくしても、従来のようにスペーサを用いることなく、また第１の半導体チップの電極パッドの位置に関わらず、積層することが可能である。またこの第２の半導体チップは、下側の金属細線に対向する箇所のみ薄い段差構造をとるものであり、段差部以外は十分に厚くできるので、チップ全体としての強度を保つことが可能である。
本発明の半導体チップの製造方法は、チップに個片化する前のウェハ状態で、チップの段差部となる溝部を格子状またはライン状に形成する構成であるため、一括処理できるとともに、従来より直線的な加工に用いられているブレードスクライビングなどのハーフカット手法を用いることができ、効率的かつ安価な加工が可能である。
さらに、溝部の形成後に半導体ウェハの裏面をエッチングすることにより、溝部形成やそれに先立って一般に行われる裏面研削といったメカニカル研磨の際に発生する応力や微小クラックを緩和することができ、ハンドリング時のウェハ割れやチップ割れ、および、金属細線をボンディングする際の衝撃によるチップ割れ等を防止できる。
本発明の半導体装置は、第１の半導体チップの上に配置された第２の半導体チップに、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する段差部を設けた構成としたことで、第２の半導体チップのチップサイズの制約を低減できるとともに、第１の半導体チップは電極パッドを４辺全てに制約なく配置することが可能となった。
本発明の半導体装置の製造方法は、第１の半導体チップを実装し結線し、その上に段差部を有した第２の半導体チップを前記段差部を利用して直接に積層する構成であるため、
第１および第２の半導体チップを、チップサイズや電極パッド位置の制約を低減しながら、一段あるいは複数段、効率よく積層することができ、半導体装置のパッケージサイズや重さや実装面積を低減可能である。
以下、本発明の実施の形態について図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施形態の半導体装置であって、マルチチップスタックパッケージ型の半導体装置の断面図である。
図１に示した半導体装置は、先に図６を用いて説明した従来のものと同様に、配線基板１上に第１の半導体チップ２が第１の接着剤３を介して接着され、第１の半導体チップ２上に第２の半導体チップ４が第２の接着剤５を介して接着されている。第１および第２の半導体チップ２，４はそれぞれ主面に電極パッド６，７が形成されていて、金属細線８，９を介して配線基板１上の電極１０，１１に接続されている。
配線基板１上の電極１０，１１はそれぞれ、配線基板１内の配線（図示せず）を介して外部電極としての半田ボール１２に電気的に接続されている。第１及び第２の半導体チップ１，４、および金属細線８、９は封止樹脂１３によって覆われている。
この半導体装置が従来のものと相違するのは、第１の半導体チップ２に対向した第２の半導体チップ４の裏面に、第１の半導体チップ２の少なくとも電極パッド６形成領域との間に間隙を形成する段差部４ａが設けられた点である。
詳細には、第１の半導体チップ２と第２の半導体チップ４はほぼ同一寸法の矩形であり、それぞれ主面の四方の周縁部に周方向に沿って適当間隔で複数の電極パッド６，７が形成されている。第２の半導体チップ４には、第１の半導体チップ２の主面周縁部（電極パッド６形成領域）に対向配置される裏面周縁部に、主面側に均一に窪んだ段差部４ａが形成されている。この段差部４ａに相当する第２の半導体チップ４の周縁部は鍔状をなしていて、第１の半導体チップ２の厚みとほぼ同等の厚みである。
第１の半導体チップ２の電極パッド６をボンディングする金属細線８は、段差部４ａによって形成された間隙内でループ形成されていて、第２の半導体チップ４に接触することはない。
このように、第１の半導体チップ２の金属細線８に接触することなく、したがって金属細線８を押しつぶすことなく、第２の半導体チップ４を積層できる構造なので、従来のようにスペーサを用いることなく、第１の半導体チップ２と同等寸法あるいはより大きい第２の半導体チップ４を積層することが可能であり、また第１および第２の半導体チップ２，４の４辺全てに制約なく電極パッド６，７を形成することが可能である。よって、パッケージとしての半導体装置のサイズや重さや実装面積を低減できる。
なお、段差部４ａの段差（窪み寸法）は、金属細線８の一般的なループ高さが１００ｕｍ〜２００ｕｍであり、また接着剤５の一般的な厚みが１０ｕｍ〜１００ｕｍであることを鑑みて、５０ｕｍ〜２５０ｕｍが望ましい。
以下、上記した半導体装置の製造方法について、図２を参照しながら説明する。
図２（ａ）に示すような電極１０、１１が形成された配線基板２の上に、図２（ｂ）に示すように、第１の半導体チップ１を主面を上向きにして接着剤３により接着させる。配線基板２としては、有機基板やガラス基板などを用いることができ、これらに代えてリードフレームを用いてもよい。
次に、図２（ｃ）に示すように、第１の半導体チップ１上の電極パッド６と配線基板２上の電極１０とを金属細線８でボンディングして電気的に接続させる。金属細線８のループ高さは、たとえば５０ｕｍ〜２００ｕｍ程度とする。
次に、図２（ｄ）に示すように、電極パッド７と段差部４ａを表裏面に有した第２の半導体チップ４を、段差部４ａが第１の半導体チップ１の電極パッド６と対向するように第１の半導体チップ１上に配置し、接着剤５により接着させる。このときには、先にボンディングした金属細線８は、段差部４ａによって形成される間隙に配置されることになるため、第２の半導体チップ４に接触することはない。ただし、段差部４ａに予め絶縁性の被膜を形成しておくことで、この段差部４ａに万が一、金属細線８が接触した時の絶縁を確実にできる。
次に、図２（ｅ）に示すように、第２の半導体チップ４上の電極パッド７と配線基板２上の電極１１とを金属細線９でボンディングして電気的に接続させる。
次に、図２（ｆ）に示すように、第１の半導体チップ１、第２の半導体チップ４、及び金属細線８、９を覆うように封止樹脂１３を配置する。封止樹脂１３の被覆方法は、トランスファー、印刷、ポッティングなど、特に方法は問わない。
最後に、図２（ｇ）に示すように、配線基板２の外部電極となる部分に半田ボール１２を形成する。半田ボール１２の形成方法としては、ボール転写法やメッキ法や印刷法などが挙げられる。ここでは最後に半田ボール１２を形成しているが、外部電極として機能しさえすれば材料や形状はこれに限定されず、例えば銅コアボールや金バンプでもよいし、ランド状態でもよい。また半田ボール１２を最終工程で形成するのでなく、予め配線基板２に形成しておいてもよい。
なお、この第１の実施形態では段差部４ａを持った第２の半導体チップ４を１段のみ積層する場合について説明したが、図２（ｄ）〜（ｅ）の工程を繰り返すことで複数段の積層も可能である。
以下、上記した第２の半導体チップ４のような、段差部を持った半導体チップの製造方法について図３を参照しながら説明する。
図３（ａ）に示すように、回路が形成された半導体ウェハ２１の主面（前記回路に接続する素子や電極が形成される面）に背反する裏面を薄く研削加工する。
このときには例えば、裏面研削加工として一般に行われているように、ダイヤモンドなどの砥粒がボンド材と呼ばれる保持材で固められたドーナツ状のホイール２２を持ったバックグラインダーを回転させることで、半導体ウェハ２１を薄く均一に研削加工する。半導体ウェハ２１を粗い目のホイールで粗加工した後、細かい目のホイールで仕上げ加工するのが望ましい。
次に、図３（ｂ）に示すように、半導体ウェハ２１の裏面をさらに研削して溝状の段差部２１ａ（以下、溝部２１ａという）を形成する。
このときには例えば、ダイヤモンドなどの砥粒がボンド材で固定された円盤状のブレード２３を回転させるブレードスクライビングによって研削加工する。ブレード２３は厚み５０ｕｍ〜２００ｕｍのものを使用すればよく、必要な溝部２１ａの幅が２００ｕｍ以上である場合は、例えば２００ｕｍのブレード２３を１８０ｕｍずつずらしながら数回走査することで所望の幅を得ることができる。ただし溝部２１ａは必ずしもブレード２３を用いて形成しなくてもよく、マスキングした後にエッチングなどで形成してもよい。
図３（ｃ）に示すように、溝部２１ａが形成された半導体ウェハ２１の裏面をエッチングする。
エッチング方法としては、ケミカルエッチングやドライエッチングを用いることができる。このエッチング工程は、３（ａ）（ｂ）に示した研削加工で加工面に発生する破砕層の微小なクラックや加工時の歪による応力を解消するために行う。
半導体ウェハ２１の口径が２００ｍｍなら厚み２００ｕｍ以上、口径が３００ｍｍなら厚み３００ｕｍ以上であれば、上記したクラックや歪があっても強度的に問題はないと言われているが、それより厚みが小さいと、その後のウェハ状態あるいはチップ状態でのハンドリングなどで割れが発生することがあるので、割れの原因となる破砕層を取り除くのである。
たとえば、図１に示した第２の半導体チップ４を製造する際には、後述するように溝部２１ａから形成する段差部４ａ（周縁部）の主面側に電極パッド７が配されるため、その分だけ基材部分が薄くなり、金属細線９を電極パッド７にボンディングする時などに、破砕層の影響で段差部分に割れが発生しやすくなる。特に段差部分の基材厚みが１００ｕｍ以下となると割れが発生しやすくなるので、エッチング工程によって破砕層を取り除く必要がある。段差部分の厚みが１００ｕｍを超えていれば、エッチング工程は特に入れる必要はない。
最後に、図３（ｄ）に示すように、溝部２１ａ内にブレード２３を入れて半導体ウェハ２１を分割することにより、図３（ｅ）に示すような、周縁部に鍔状の段差部４ａを持った個々の半導体チップ４を形成する。
あるいは、図３（ｄ´）に示すように、溝部２１ａの外側にブレード２３を入れて半導体ウェハ２１を分割することにより、図３（ｅ´）に示すような、溝状の段差部４ｂを持った個々の半導体チップ４（第２の実施形態参照）を形成する。
（第２の実施形態）
図４は本発明の第２の実施形態の半導体装置の断面図である。
この第２の実施形態の半導体装置が上記した第１の実施形態の半導体装置と相違するのは、上段に配置された第２の半導体チップ４が下段の第１の半導体チップ２よりも大きく形成され、この第２の半導体チップ４の裏面であって第１の半導体チップ２の主面周縁部（電極パッド形成領域）に対向する位置に、当該半導体チップ４の主面側に窪んだ段差部４ｂが周方向に沿って溝状に形成されている点である。
このことにより、第２の半導体チップ４の段差部４ｂと第１の半導体チップ２の主面周縁部との間に間隙が形成され、金属細線８の第２の半導体チップ４への接触が防止される。この半導体装置の製造方法は第１の実施形態と同様なので説明を省略する。
（第３の実施形態）
図５は本発明の第３の実施形態の半導体装置の断面図である。
この第３の実施形態の半導体装置が上記した第１の実施形態および第２の実施形態と異なるのは、第３の半導体チップ１７が、その電極パッド１８上に形成されたバンプ１９を介して配線基板２上の電極２０にフリップチップ実装されていて、この第３の半導体チップ１７上に第１の半導体チップ２が接着剤３により実装された点である。
また、第２の半導体チップ４が、第１の半導体チップ１よりも小さく形成されるとともに、一側の周縁部にのみ段差部４ａが形成され、段差部４ａに背反する他側の周縁部にのみ電極パッド７が形成されていて（段差部４ａに相応する一側の周縁部にも電極パッド７が形成されてもよい）、段差部４ａの端部を第１の半導体チップ２の端部に位置合わせして第１の半導体チップ２上に実装された点である。
第１の半導体チップ２上の電極パッド６と配線基板上の電極１０とをボンディングする金属細線８は、段差部４ａによって形成される間隙内でループ形成されていて、第２の半導体チップ４への接触が防止されている。段差部４ａに背反する他側では、第１の半導体チップ２上の電極パッド６と第２の半導体チップ４上の電極パッド７とが、金属細線８，９によって、配線基板２上の電極１０，１１に互いに支障なくボンディングされている。この半導体装置の製造方法は第１の実施形態と同様なので説明を省略する。
なお、第３の実施形態から理解されるように、段差部を備えた半導体チップを用いることで、第１および第２の実施形態に示したような２個の半導体チップの積層構造に限らず、３個あるいはそれ以上の半導体チップを積層した多層構造も可能である。
また第１〜第３の実施形態では基材として配線基板１を用いたが、先に図８を用いて説明したのと同様にリードフレームを用いることも可能である。
本発明の半導体チップは、段差部を備えているため、マルチチップスタックパッケージ技術によって形成する半導体装置のパッケージサイズや重さ及び実装面積を低減することが可能になり、このような半導体装置は小型軽量化が要求される携帯用電話機器等の情報通信機器などへの搭載に有用である。
本発明の第１の実施形態における半導体装置の構成を示す断面図 図１の半導体装置の製造方法を説明する工程断面図 図１の半導体装置を構成する半導体チップの製造方法を説明する工程断面図 本発明の第２の実施形態における半導体装置の構成を示す断面図 本発明の第３の実施形態における半導体装置の構成を示す断面図 従来の半導体装置の構成を示す断面図 従来の他の半導体装置の構成を示す断面図 従来の更に他の半導体装置の構成を示す断面図
符号の説明
１ 配線基板
２ 第１の半導体チップ
４ 第２の半導体チップ
4a、4b 段差部
６ 電極パッド
７ 電極パッド
８、９ 金属細線
10、11 配線基板上の電極
13 封止樹脂
17 第三の半導体チップ
21 半導体ウェハ
21a 溝部

Claims (6)

  1. 電極パッドを主面に有した第１の半導体チップ上に積層される第２の半導体チップであって、前記第１の半導体チップの主面に対向配置される裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する段差部を有した半導体チップ。
  2. 段差部の段差が５０ｕｍ〜２５０ｕｍである請求項１記載の半導体チップ。
  3. 電極パッドを主面に有した第１の半導体チップ上に積層される第２の半導体チップの製造方法であって、半導体ウェハの裏面に格子状または平行なライン状の溝部を形成する工程と、前記半導体ウェハを適当本数ごとの前記溝部内であるいは前記溝部外で分割する工程とを行うことにより、前記第１の半導体チップの主面に対向配置される裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する前記溝部に由来した段差部を有した半導体チップを製造する半導体チップの製造方法。
  4. 溝部の形成後に半導体ウェハの裏面をエッチングする工程を行う請求項３記載の半導体チップの製造方法。
  5. 電極パッドを主面に有した複数の半導体チップを積層した半導体装置であって、第１の半導体チップの主面に対向配置された第２の半導体チップの裏面に、前記第１の半導体チップの少なくとも電極パッド領域との間に間隙を形成する段差部が設けられた半導体装置。
  6. 電極パッドを主面に有した複数の半導体チップを積層した半導体装置の製造方法であって、基材上あるいは基材上に実装された半導体チップ上に第１の半導体チップを実装し、この第１の半導体チップ上の電極パッドと前記基材上の端子とを金属細線により接続する工程と、実装された第１の半導体チップの主面上に、この第１の半導体チップの少なくとも電極パッドとの間に間隙を形成する段差部を裏面に有した第２の半導体チップを実装し、この第２の半導体チップ上の電極パッドと前記基材上の端子とを金属細線により接続する工程とを行う半導体装置の製造方法。
JP2004156953A 2004-05-27 2004-05-27 半導体チップ、半導体装置、およびその製造方法 Withdrawn JP2005340483A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004156953A JP2005340483A (ja) 2004-05-27 2004-05-27 半導体チップ、半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004156953A JP2005340483A (ja) 2004-05-27 2004-05-27 半導体チップ、半導体装置、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005340483A true JP2005340483A (ja) 2005-12-08

Family

ID=35493701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004156953A Withdrawn JP2005340483A (ja) 2004-05-27 2004-05-27 半導体チップ、半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005340483A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139654A (ja) * 2015-01-26 2016-08-04 株式会社ジェイデバイス 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139654A (ja) * 2015-01-26 2016-08-04 株式会社ジェイデバイス 半導体装置
TWI719006B (zh) * 2015-01-26 2021-02-21 日商安靠科技日本公司 半導體裝置

Similar Documents

Publication Publication Date Title
JP5908030B2 (ja) 貫通電極を有する半導体パッケージ及びその製造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
KR101245928B1 (ko) 극박 적층 칩 패키징
US6753238B2 (en) Semiconductor device and manufacturing method thereof
JP2013080912A (ja) 半導体装置とその製造方法
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
JP2001127088A (ja) 半導体装置
JP2011003715A (ja) 半導体装置
JP2008211125A (ja) 半導体装置およびその製造方法
JP2002270720A (ja) 半導体装置およびその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
US20080029865A1 (en) Electronic Device and Method For Producing the Same
JP2009026843A (ja) 半導体装置
JP5151907B2 (ja) 半導体装置及びその製造方法
JP2005340483A (ja) 半導体チップ、半導体装置、およびその製造方法
JP2001085363A (ja) 半導体装置の製造方法
KR100948999B1 (ko) 반도체 패키지 제조 방법
JP2010073803A (ja) 半導体装置の製造方法
KR100936070B1 (ko) 웨이퍼 스택 제작 방법
JP2004221555A (ja) フィルム付き半導体素子、半導体装置およびそれらの製造方法
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080819