JP2005333158A - 半導体集積回路のテスト方法 - Google Patents
半導体集積回路のテスト方法 Download PDFInfo
- Publication number
- JP2005333158A JP2005333158A JP2005209888A JP2005209888A JP2005333158A JP 2005333158 A JP2005333158 A JP 2005333158A JP 2005209888 A JP2005209888 A JP 2005209888A JP 2005209888 A JP2005209888 A JP 2005209888A JP 2005333158 A JP2005333158 A JP 2005333158A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- pad
- layer
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】メタル拡散工程の途中段階で、ウェハを試験するテスト手法及びテスト時に接続するパッドと全ての工程完了時に使用するパッドの層を変更し、パッドクラックによる信頼性劣化を防ぐ半導体集積回路のテスト方法を提供する。
【解決手段】n層の製品をn層以下のm層段階でウェハを試験する時、m層段階でプロービングするm層のパッドを有し、かつn層拡散完了時にウェハを試験する時、n層段階でプロービングするn層のパッドを有し、m層とn層パッドが、パッド領域では電気的に非接続である。
【選択図】 図1
【解決手段】n層の製品をn層以下のm層段階でウェハを試験する時、m層段階でプロービングするm層のパッドを有し、かつn層拡散完了時にウェハを試験する時、n層段階でプロービングするn層のパッドを有し、m層とn層パッドが、パッド領域では電気的に非接続である。
【選択図】 図1
Description
本発明は半導体集積回路のテスト方法に関し、特に、メタル拡散工程の途中段階で、ウェハを試験するテスト手法及びテスト時に接続するパッドと全ての工程完了時に使用するパッドの層を変更し、パッドクラックによる信頼性劣化を防ぐ半導体集積回路のテスト方法に関する。
図9(a)および図9(b)を参照すると、従来の半導体集積回路400は、ユーザー回路構成領域101と、ユーザー回路構成領域101内の最外郭に設けられたI/O領域(413、414、415)と、I/O領域(413、414、415)から配線(403,404,405)を介して、外部に信号を接続するパッド(402)を有する。そして、この従来の半導体集積回路400は、ユーザー回路構成領域101をカスタマイズする前に、最上層のメタル層をパターニングしてテストストローブポイント(404)を形成している。また、チップ配置に関しては、チップ面積削減のため、テストストローブポイント(404)用のパッドは、製品段階で試験する時のパッド(402)と違う場所(例えばスクラブ線領域)に設けられている。
最上層メタルをパターニングしてテストストローブポイント(404)を形成した後、レジストを再塗布して同じ最上層メタルをパターニングしてカスタマイズを行う。また、チップ上には、スクライブ線に設置すべき、アライメントマーク、チェックトランジスタなどを配置している。
このような半導体集積回路およびそのテスト方法は、例えば、特許文献1に開示されている。
特開昭62−183135号公報(186頁、第1図、第2図、第3図)
しかしながら、最上層メタルをパターニングしてテストストローブポイントを形成した後、レジストを再塗布して同じ最上層メタルをパターニングしてカスタマイズを行なっているため、カスタマイズ工程にて最上層メタルの加工段差が生じ、製造不良が生じ易くなるという問題がある。すなわち、加工段差が生じているウェハー面にレジストを塗布すると、フォトレジストの膜厚にバラツキが生じるため、ステッパーによる露光後のレジストの加工精度にバラツキが生じ製造不良の要因となるためである。また、従来は、メタル拡散途中段階で試験する時のパッドは、製品段階で試験する時のパッドと違う場所に設けられているため、メタル拡散途中段階の試験時のパッドにより、面積増加するという問題もある。
したがって、本発明の目的は、上記問題を解決した提案することである。
本発明の半導体集積回路のテスト方法は、n層(nは自然数)の配線層を有し、最上層配線層を第n層配線層とする半導体集積回路のテスト方法であって、前記第n層配線層より下層の第m層配線層(mは自然数)の製造工程段階で第1のパッドを形成し、前記第1のパッドを用いて、前記半導体集積回路のユーザー回路のカスタマイズ前の歩留まり試験を行ない、前記第n層配線層の製造工程段階で前記第1のパッドと重なり合い、かつ前記第1のパッドと重なり合う領域の直下に絶縁層のみが配備されるように第2のパッドを形成し、前記第2のパッドを用いて前記半導体集積回路のユーザー回路のカスタマイズ後の歩留まり試験を行なう。
また、本発明の半導体集積回路のテスト方法は、半導体集積回路チップに搭載する回路を全て配置および配線パターニングせず、前記半導体集積回路チップとして使用するメタル配線層の製造工程の途中段階のメタルパターニング段階で、第1のプローブポイントを形成する第1のステップと、前記メタル配線層の最上層までパターニングされていない段階で、前記第1のプローブポイントを使用して、前記半導体集積回路チップのウェハ試験をする第2のステップと、前記第2のステップの試験の歩留りに応じてウェハの分別する第3のステップと、歩留りの悪いウェハは廃棄するか、または製造工場へ返却する第4のステップと、前記第1のプローブポイントと重なり合い、かつ前記第1のプローブポイントと重なり合う領域の直下に絶縁層のみが配備されるように第2のプローブポイントを備えた最終配線層までパターニングし、前記第2のプローブポイントを利用して最終ウェハテストを実施する第5のステップとを備える。
本発明は、最上層でないメタルをパターニングしてテストプローブポイントを形成し、このテストプローブポイントに対して(ユーザー回路のカスタマイズ前の)歩留まり試験する。
かつ、全層のメタルをパターニングする前の途中段階でテストプローブパッドを、全層拡散完了時にウェハを試験時、プロービングする最上位層のパッドを有し、途中段階のテスト用プローブパッドと最上位層のパッドが、パッド領域では電気的に接続されていないため、全層メタル拡散時の製造不良を抑制することができる。
また、メタルパターニング途中の歩留まり試験の結果を記録しておき、全層拡散後のテストではメタルパターニング途中の不良チップをテストしないことも可能とする。このようにすることにより、全層拡散後のテスト時間を短縮する効果を得られる。
全層拡散後の製品を、メタルパターニング途中段階でウェハを試験する時に、プロ−ビングによりパッドが損傷しても、全層拡散後の製品を試験する時に、パッド領域では、メタルパターニング途中段階のパッドと全層拡散後のパッドは接続されていないため、メタルパターニング途中段階のパッドの損傷が、全層拡散後の製品には影響を与えない。段階で使用するバッファを使用しないときは、3層パッドと同じ位置に5層パッドを設け、別のバッファに接続することによって、パッド領域を増やすことなく3層時のウェハ試験が可能となる。
以下、図面を参照して本発明の半導体集積回路のテスト方法の実施の形態について説明する。
図1は、本発明の第1の実施の形態に係る半導体集積回路のテスト方法の構成を示した図である。
図1を参照すると、本発明の第1の実施の形態に係る半導体集積回路のテスト方法は、まず、ステップS11において、製品として使用するメタル配線層の途中段階のメタルパターニング段階で、テストプローブポイントを形成する。この段階でチップに搭載する回路を全てパターニングはされていない。
次に、ステップS12において、最上層のメタルまでパターニングされていない段階で、ステップS1で設けたプローブポイントを使用して、ウェハーを試験する。
ステップS13において、ステップS12の試験の歩留りに応じてウェハーの分別をする。本実施の形態では、ステップS14において、歩留りの悪いウェハーは廃棄するか、または製造工場へ返却する。
次に、ステップS15において、歩留まりの良いウェハーに対して、テストプローブポイント形成のメタル層より上位のメタル層のカスタマイズをする。
次に、ステップS16において、メタル層のカスタマイズをしたウェハーの歩留まりテストをする。
最後に、ステップS17において、ステップS16の試験の歩留りに応じてウェハーの分別をする。
次に、本発明の第2の実施の形態に係る半導体集積回路のテスト方法について、説明する。図2は、本発明の第2の実施の形態に係る半導体集積回路のテスト方法の構成を示した図である。
図2を参照すると、本発明の第2の実施の形態に係る半導体集積回路のテスト方法は、ステップS11からステップS14までは、本発明の第1の実施の形態に係る半導体集積回路のテスト方法と同一ステップである。
次に、本発明の第2の実施の形態に係る半導体集積回路のテスト方法は、ステップS25において、ステップS12で良品となったチップに印をつけ記録するか、または、良品チップの場所を電子データ等で記録する。このとき、ウェハー上マッピングを作成しても良い。
次に、ステップS26において、テストプローブポイント形成のメタル層より上位のメタル層のカスタマイズをする。
次に、ステップS27において、ステップS25において選別したウェハーの良品チップに対して、ウェハーの歩留まりテストをする。この時、ステップS12でフェイルしたチップは、ステップS25の記録にしたがって試験をしない。
最後に、ステップS28において、ステップS27の試験の歩留りに応じてウェハーの分別をする。
次に、本発明の第3の実施の形態に係る半導体集積回路について説明する。
図3(a)および図3(b)は、本発明の第3の実施の形態に係る半導体集積回路の構成を示した模式図である。
図3(a)および図3(b)図3を参照すると、本発明の第3の実施の形態に係る半導体集積回路100は、5層メタル配線構造のLSIで、3層メタルまでパターニングした段階で、3層メタル配線を使用してテストプローブポイント102を形成している。
すなわち、本発明の第3の実施の形態に係る半導体集積回路100は、ユーザー回路構成領域101と、ユーザー回路構成領域101内の最外郭に設けられたI/O領域(113、114、115)と、I/O領域(113、114、115)から3層配線(103,104,105)を介して、外部に信号を接続するパッド(102)を有する。
そして、本発明の第3の実施の形態に係る半導体集積回路100は、ユーザー回路構成領域101をカスタマイズする前に、3層メタル配線を使用してテストプローブポイント102を形成している。
図5は、この段階で、I/Oバッファ部(113、114、115)およびパッド部102を断面的に見た模式図である。図5に示すように、本発明の第3の実施の形態に係る半導体集積回路100は、テストプローブ120からパッド部102、配線103およびVIAホール116を介して、I/Oバッファ部(113、114、115)に信号を入出力し、ウェハのチップを試験する構成である。
図4(a)および図4(b)は、本発明の第3の実施の形態に係る半導体集積回路の別の構成を示した模式図で、全ての5層メタルまでパターニング完了したレイアウト図である。
図4(a)および図4(b)を参照すると、本発明の第3の実施の形態に係る半導体集積回路100は、ユーザー回路構成領域101と、ユーザー回路構成領域101内の最外郭に設けられたI/O領域(113、114、115)と、I/O領域(113、114、115)から5層配線(203,204,205)を介して、外部に信号を接続するパッド(202)を有する。
そして、本発明の第3の実施の形態に係る半導体集積回路100は、ユーザー回路構成領域101をカスタマイズし、5層メタル配線を使用してパッド202を形成している。
図6は、この段階で、I/Oバッファ部(113、114、115)およびパッド部202を断面的に見た模式図である。図6に示すように、本発明の第3の実施の形態に係る半導体集積回路100は、テストプローブ220からパッド部202、配線203およびVIAホール216を介して、I/Oバッファ部(113、114、115)に信号を入出力し、ウェハのチップを試験する構成である。
パッド部では、3層のテスト用プローブパッド(102)と5層のパッド202とは、電気的に接続されていない。
図1のステップS11の段階で、図3に示すレイアウト図のように、製品として使用するメタル配線層(この実施の形態では5層配線層)の途中段階のメタルパターニング段階(この実施の形態では3層配線層)で、テストプローブポイントを形成する。この段階でチップに搭載する回路は、全てのパターンはパターニングはされていない。
次に、ステップS12で、最上層のメタルまでパターニングされていない段階で、ステップS11で設けたプローブポイントを使用して、ウェハーを試験する。ステップS13で、ステップS12の試験の歩留りに応じてウェハーの分別する。本実施の形態では、歩留りの悪いウェハーは廃棄するか、または製造工場へ返却する。ステップS25で、ステップS13で良品となったチップに印をつけ記録するか、または、良品チップの場所を電子データ等で記録する。
ステップS26で、図4に示すように、最終配線層までパターニングし、最終ウェハテストを実施する。この時、図6に示すようにパッド部では、最終配線層のパッドとメタル配線層の途中段階のメタルパターニング段階でのテスト用3層パッドは電気的に接続されていない。
次に、本発明の第4の実施の形態に係る半導体集積回路について説明する。
図7(a)および図7(b)は、本発明の第4の実施の形態に係る半導体集積回路の構成を示した図である。
図7(a)および図7(b)を参照すると、本発明の第4の実施の形態に係る半導体集積回路300は、全ての5層メタルまでパターニング完了したレイアウト図で、テスト用I/Oバッファ(314)を5層配線304で、高電位電源線VDDまたは接地電位線GNDに接続し、通常に使用するI/Oバッファ(313)を5層配線303介して、5層パッド302に接続し、同様な通常に使用するI/Oバッファ(315)を5層配線305介して、5層パッド302に接続している。
したがって、本発明の第4の実施の形態に係る半導体集積回路300は、3層配線段階のパッドで接続しているI/Oバッファと5層配線段階で接続しているI/Oバッファが異なるため、I/O部も含めて、全く3層と5層は電気的に接続されていない。
そのため、メタルパターニング途中段階のパッドの損傷による吸水等の劣化が、全ての5層メタルまでパターニング完了した段階で、アルミを通じて5層パッドへ伝わらない効果が得られる。
100,200,300,400 半導体集積回路チップ
101 カスタマイズ領域
102 3層配線パッド
103,104,105 3層配線
113,114,115 I/Oバッファ部
202 5層配線パッド
203,204,205 5層配線
116,216 VIAホール
120,220 テストプローブ
302 5層配線パッド
303,304,305 5層配線
313,315 I/Oバッファ部
314 テストバッファ部
402 5層配線パッド
403,404,405 5層配線
413,414,415 I/Oバッファ部
101 カスタマイズ領域
102 3層配線パッド
103,104,105 3層配線
113,114,115 I/Oバッファ部
202 5層配線パッド
203,204,205 5層配線
116,216 VIAホール
120,220 テストプローブ
302 5層配線パッド
303,304,305 5層配線
313,315 I/Oバッファ部
314 テストバッファ部
402 5層配線パッド
403,404,405 5層配線
413,414,415 I/Oバッファ部
Claims (6)
- n層(nは自然数)の配線層を有し、最上層配線層を第n層配線層とする半導体集積回路のテスト方法であって、前記第n層配線層より下層の第m層配線層(mは自然数)の製造工程段階で第1のパッドを形成し、前記第1のパッドを用いて、前記半導体集積回路のユーザー回路のカスタマイズ前の歩留まり試験を行ない、前記第n層配線層の製造工程段階で前記第1のパッドと重なり合い、かつ前記第1のパッドと重なり合う領域の直下に絶縁層のみが配備されるように第2のパッドを形成し、前記第2のパッドを用いて前記半導体集積回路のユーザー回路のカスタマイズ後の歩留まり試験を行なう半導体集積回路のテスト方法。
- 半導体集積回路チップに搭載する回路を全て配置および配線パターニングせず、前記半導体集積回路チップとして使用するメタル配線層の製造工程の途中段階のメタルパターニング段階で、第1のプローブポイントを形成する第1のステップと、
前記メタル配線層の最上層までパターニングされていない段階で、前記第1のプローブポイントを使用して、前記半導体集積回路チップのウェハ試験をする第2のステップと、
前記第2のステップの試験の歩留りに応じてウェハの分別する第3のステップと、
歩留りの悪いウェハは廃棄するか、または製造工場へ返却する第4のステップと、
前記第1のプローブポイントと重なり合い、かつ前記第1のプローブポイントと重なり合う領域の直下に絶縁層のみが配備されるように第2のプローブポイントを備えた最終配線層までパターニングし、前記第2のプローブポイントを利用して最終ウェハテストを実施する第5のステップとを備えることを特徴とした半導体集積回路のテスト方法。 - 前記第2のステップで良品となったチップに印をつけ記録する第6のステップを備える請求項2記載の半導体集積回路のテスト方法。
- 前記第2のステップで良品となったチップの場所を電子データで記録する第7のステップを備える請求項2記載の半導体集積回路のテスト方法。
- 前記第5のステップでは、前記第6のステップで良品となったチップのみの最終ウェハテストを実施する請求項3記載の半導体集積回路のテスト方法。
- 前記第5のステップでは、前記第7のステップで良品となったチップの場所に基づいて、最終ウェハテストを実施する請求項4記載の半導体集積回路のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209888A JP2005333158A (ja) | 2005-07-20 | 2005-07-20 | 半導体集積回路のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209888A JP2005333158A (ja) | 2005-07-20 | 2005-07-20 | 半導体集積回路のテスト方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002279397A Division JP3748844B2 (ja) | 2002-09-25 | 2002-09-25 | 半導体集積回路およびそのテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005333158A true JP2005333158A (ja) | 2005-12-02 |
Family
ID=35487545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005209888A Pending JP2005333158A (ja) | 2005-07-20 | 2005-07-20 | 半導体集積回路のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005333158A (ja) |
-
2005
- 2005-07-20 JP JP2005209888A patent/JP2005333158A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837560B2 (ja) | 検査パッド構造を有する集積回路およびその製造方法 | |
JP3884100B2 (ja) | 半導体デバイスの製造方法 | |
US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
CN101911284A (zh) | 半导体器件及其制造方法 | |
JP2006351588A (ja) | 半導体装置及びその製造方法 | |
JP4890819B2 (ja) | 半導体装置の製造方法およびウェハ | |
JP3748844B2 (ja) | 半導体集積回路およびそのテスト方法 | |
US20120187401A1 (en) | Device allowing suppression of stress on chip | |
JP4592634B2 (ja) | 半導体装置 | |
JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
JP2007036252A (ja) | 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法 | |
JP2005333158A (ja) | 半導体集積回路のテスト方法 | |
US20060076159A1 (en) | Contour structures to highlight inspection regions | |
JP2003124275A (ja) | 半導体ウェーハ | |
JP3466289B2 (ja) | 半導体装置 | |
US20110049513A1 (en) | Semiconductor device having multilayer wiring structure and method of fabricating the same | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP2004296464A (ja) | 半導体装置 | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JP2009064891A (ja) | 半導体装置の製造方法 | |
JP2009158684A (ja) | 半導体装置 | |
JP5658623B2 (ja) | 半導体チップ及びその製造方法、並びに半導体パッケージ | |
JP2005251832A (ja) | 半導体装置の製造方法 | |
JPH0475358A (ja) | 半導体ウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |