JP2005323271A - マイクロレゾネータ及びその製造方法並びに電子機器 - Google Patents

マイクロレゾネータ及びその製造方法並びに電子機器 Download PDF

Info

Publication number
JP2005323271A
JP2005323271A JP2004141114A JP2004141114A JP2005323271A JP 2005323271 A JP2005323271 A JP 2005323271A JP 2004141114 A JP2004141114 A JP 2004141114A JP 2004141114 A JP2004141114 A JP 2004141114A JP 2005323271 A JP2005323271 A JP 2005323271A
Authority
JP
Japan
Prior art keywords
substrate
resonator
microresonator
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004141114A
Other languages
English (en)
Inventor
Takuya Nakajima
卓哉 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004141114A priority Critical patent/JP2005323271A/ja
Publication of JP2005323271A publication Critical patent/JP2005323271A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 寄生容量を低減することで共振時により多くの電流が得られるマイクロレゾネータ、及び当該マイクロレゾネータを高い歩留まりで製造することができるマイクロレゾネータの製造方法、並びに当該マイクロレゾネータを備える電子機器を提供する。
【解決手段】 マイクロレゾネータ10は、櫛歯部21を有する固定電極22と櫛歯部31を有する固定電極32との間に共振子40が配置された構成である。固定電極22,32にはリード線25,35を介して接続端子26,36がそれぞれ接続されている。共振子40は、櫛歯部23が固定電極22の櫛歯部21と噛み合うよう配置された可動電極24と、櫛歯部33が固定電極32の櫛歯部31と噛み合うよう配置された可動電極34とを有している。以上のマイクロレゾネータ10を構成する各構造体は、絶縁体からなるガラス基板50上に形成されている。
【選択図】 図1

Description

本発明は、固有の共振周波数で微小振動する共振子を備えるマイクロレゾネータ及びその製造方法、並びに当該マイクロレゾネータを備える電子機器に関する。
近年、MEMS(Micro Electro Mechanical System)技術を用いて超小型・超高性能の電子部品を製造する研究・開発が盛んに行われている。MEMS技術を用いた電子部品は多岐に亘るが、その一種としてマイクロレゾネータがある。マイクロレゾネータは、例えばシリコン基板等の基板上に酸化膜からなる絶縁膜が形成され、その絶縁膜上に櫛歯状の固定電極の櫛歯と櫛歯状の可動電極の櫛歯とが基板表面に対して平行に噛み合わされるように形成された構造である。
また、上記の櫛歯状の可動電極はシリコン基板上に支持されたバネ性を有する支持部に結合されており、このような互いに噛み合う櫛歯状の固定電極と櫛歯状の可動電極との組を支持部の両側に1組ずつ配置した構成となっている。尚、上記の櫛歯状の可動電極と支持部とが共振子を構成している。更に、絶縁膜上には、櫛歯状の固定電極の各々に接続された2つの電極端子と、これら2つの電極端子に共通した接地電極としての電極端子とが設けられている。以上の櫛歯状の固定電極、櫛歯状の可動電極、支持部、及び電極端子は、例えば上記の絶縁膜上に形成したポリシリコン膜を利用して形成される。
このようなマイクロレゾネータは、一方の櫛歯状の固定電極の電極端子と接地電極としての電極端子との間に交流電圧を印加することにより、その櫛歯状の固定電極と櫛歯状の可動電極との間に静電引力を発生させ、この静電引力により櫛歯状の可動電極を櫛歯の噛み合い方向(櫛歯の長さ方向)に平面的に押し引きすることによって振動させる。この振動は櫛歯状の可動電極と一体化されたバネ性を持つ支持部に伝達され、他方の同様に噛み合い状態にある櫛歯状の可動電極を平面的に振動させる。
入力側である一方の櫛歯状の固定電極と櫛歯状の可動電極との間で発生した振動が、可動電極の質量とバネ性を持つ支持部の構造で定まるバネ定数で決定される共振周波数に一致したところで共振現象が生じ、この共振周波数が出力側である他方の櫛歯状の固定電極の電極端子から取り出される。かかる構成のマイクロレゾネータは、特定周波数の電気信号を発振する発振子又は複数の周波数を含む電気信号から特定周波数の電気信号をフィルタリングするフィルタとして用いられる。尚、マイクロレゾネータの詳細については、例えば以下の特許文献1,2を参照されたい。
米国特許第5025346号明細書(第3欄第37行−第6欄第2行、第6欄第55行−第7欄第52行、図1−図4) 米国特許第5537083号明細書(第4欄第43行−第10欄第33行、図4−図8)
ところで、上述したマイクロレゾネータは、直列共振回路(Lm,Cm,R)と、これに並列接続された容量成分C0とからなる等価回路で表すことができる。直列共振回路をなす各々の成分はLm,Cm,Rは、以下の(1)〜(3)式でそれぞれ表すことができる。
Lm=m/η ……(1)
Cm=η/k ……(2)
R=(ωm)/(Qη) ……(3)
上記(1)〜(3)式において、mは可動電極の有効質量、Kは可動電極を支持する支持部のスティフネス、ωは可動電極の共振周波数、QはマイクロレゾネータのQ値である。また、可動電極と固定電極との間の電気的な静電容量(C0)の変化を電流変化として取り出す際に必要となるバイアス電圧をVbとすると、ηは以下の(4)式で表される。
η=Vb(dC0/dx) ……(4)
マイクロレゾネータをなす固定電極及び可動電極はポリシリコン等を用いて100μm角程度の大きさに形成されるため、上記の直列共振回路をなす抵抗値Rが数〜数十MΩ程度の極めて高い値になってしまう。このため、共振子が共振状態になって上記の直列共振回路のインピーダンスが最小になっても、入力電圧を直列共振回路の抵抗値Rで除算して得られる電流以上の電流は得られない。例えば、固定電極に対して100V程度の入力電圧を与えて共振子を共振状態にさせてもnA(ナノアンペア)オーダの電流しか得られない。
また、マイクロレゾネータには、上記の要素以外に寄生容量が存在する。この寄生容量は、固定電極及び可動電極とシリコン基板との間に生ずるものであって、上記の直列共振回路及び容量成分C0と並列に接続するものと考えられる。この寄生容量は固定電極及び可動電極の面積、固定電極及び可動電極とシリコン基板との間に形成された絶縁膜の厚み、及び絶縁膜の誘電率によって決定される。この寄生容量は固定電極及び可動電極並びに絶縁膜の構造によって大きく変わるが、例えば固定電極と可動電極との間の静電容量の2〜3倍程度になることがあり、可動電極の振動による電流量が極めて小さくなってしまう。
可動電極の共振時に得られる電流量を大きくするためには、可動電極及び固定電極のインピーダンスを小さくするか、又は寄生容量を小さくする方法が考えられる。前者の方法による場合には、可動電極及び固定電極の櫛歯の数を増加させるとともに可動電極の櫛歯と固定電極の櫛歯との間隔を小さくして、可動電極の変位量に対する静電容量の変化を大きくすれば良いが、得ようとする電流量に比例してマイクロレゾネータが大型化してしまうという問題がある。また、櫛歯をより微細化する方法も考えられるが、櫛歯の幅を1/6程度に微細化しても得られる電流量は36倍程度にしかならない。このため、後者の寄生容量を小さくする方法を用いて電流量を増大させるのが現実的である戸考えられる。
本発明は上記事情に鑑みてなされたものであり、寄生容量を低減することで共振時により多くの電流が得られるマイクロレゾネータ、及び当該マイクロレゾネータを高い歩留まりで製造することができるマイクロレゾネータの製造方法、並びに当該マイクロレゾネータを備える電子機器を提供することを目的とする。
上記課題を解決するために、本発明のマイクロレゾネータは、基板と、当該基板上に設けられた共振子とを備えるマイクロレゾネータであって、前記基板として絶縁体からなる基板を備えることを特徴としている。
この発明によれば、絶縁体からなる基板を用いてマイクロレゾネータが形成されているため、基板上に形成される共振子等の構造体と基板との間の寄生容量を低減することができる。この結果として、寄生容量を介して流れる電流が大幅に減少されて共振子の共振時により多くの電流を得ることができるため、マイクロレゾネータの性能を向上させることができる。
また、本発明のマイクロレゾネータは、前記基板が、ガラスからなることを特徴としている。
この発明によれば、ガラスからなる基板を上記の絶縁体からなる基板として用いているため、マイクロレゾネータの大幅なコスト上昇を招くことはない。また、ガラス基板に対する微細加工技術は、例えば液晶表示素子の製造において確立された技術を用いることができるため、低コストで高性能のマイクロレゾネータを得ることができる。
上記課題を解決するために、本発明のマイクロレゾネータの製造方法は、基板と、当該基板上に設けられた共振子とを備えるマイクロレゾネータの製造方法であって、絶縁体からなる第1基板の基板表面と活性層を有する第2基板の前記活性層とを向かい合わせて接合する接合工程と、前記第2基板に対して所定の加工を行って前記第1基板上に前記共振子を形成する共振子形成工程とを含むことを特徴としている。
この発明によれば、絶縁体からなる第1基板の基板表面と活性層を有する第2基板の前記活性層とを向かい合わせて接合し、前記第2基板に対して所定の加工を行って前記第1基板上に前記共振子を形成しているため、基板上の共振子等の構造体と基板との間の寄生容量が低減されたマイクロレゾネータを安価に効率よく且つ高い歩留まりで製造することができる。
また、本発明のマイクロレゾネータの製造方法は、前記接合工程の前に、前記共振子が形成されるべき位置における前記第2基板の前記活性層を所定量エッチングする工程を含むことを特徴としている。
この発明によれば、第1基板と第2基板とを接合する前に、第2基板の共振子が形成されるべき位置における活性層を所定量エッチングしているため、絶縁体上において共振子を共振可能に形成する上で極めて好適である。
また、本発明のマイクロレゾネータの製造方法は、前記接合工程の前に、前記第2基板の前記共振子が形成されるべき位置に向き合う前記第1基板の表面を所定量エッチングする工程を含むことを特徴としている。
この発明によれば、第1基板と第2基板とを接合する前に、第2基板の共振子が形成されるべき位置に接合される第1基板の表面を所定量エッチングしているため、絶縁体上において共振子を共振可能に形成する上で極めて好適である。
また、本発明のマイクロレゾネータの製造方法は、前記第1基板が、ガラスからなることを特徴としている。
この発明によれば、ガラスからなる基板を上記の絶縁体からなる第1基板として用いているため、マイクロレゾネータの製造コストの大幅な上昇を招くことはない。また、ガラス基板に対する微細加工技術は、例えば液晶表示素子の製造において確立された技術を用いることができるため、低コストで高性能のマイクロレゾネータを得ることができる。
また、本発明のマイクロレゾネータの製造方法は、前記共振子形成工程が、前記第1基板に接合された前記第2基板を所定の厚みまで薄板化する薄板化工程と、薄板化された前記第2基板を所定形状にエッチングするエッチング工程とを含むことを特徴としている。
この発明によれば、第1基板と第2基板とを接合した後で、第2基板を所定の厚みまで薄板化し、薄板化された第2基板を所定形状にエッチングしてるため、既存のプロセス技術を用いて半導体(活性層)からなる共振子を絶縁体からなる基板上に安価且つ効率良く形成することができる。
また、本発明のマイクロレゾネータの製造方向は、前記第2基板が、シリコン基板と、当該シリコン基板上に形成された絶縁膜と、当該絶縁膜上に形成された前記活性層とを有しており、前記薄板化工程は、前記第2基板に含まれる前記シリコン基板に対して研磨処理及びエッチング処理の少なくとも一方を行って前記シリコン基板を除去する工程であることを特徴としている。
この発明によれば、第1基板に接合された第2基板に設けられたシリコン基板に対して研磨処理及びエッチング処理の少なくとも一方を行ってシリコン基板を除去しているため、所定の厚みを有する活性層及び絶縁膜を第1基板上に精確に形成することができる。
また、本発明のマイクロレゾネータは、前記エッチング工程が、前記第2基板を一部に櫛歯形状を有する形状にエッチングする工程であることを特徴としている。
この発明によれば、第1基板上において薄板化された第2基板を一部に櫛歯形状を有する形状にエッチングしているため、第2基板上に形成される構造体の対向面積を増大させて電気容量を増大させる上で好適である。また、かかる形状にすることで、櫛歯の長手方向の振動、又は共振子のねじれ又は共振子の回転による振動等の共振モードを得ることができ、マイクロレゾネータの共振周波数の設定範囲を広くする上で好適である。勿論、かかる構成であれば単一の共振周波数を得ることもできる。但し、本発明は、共振子が櫛歯状電極を有する形状のものに限定されることを意図しているわけではなく、櫛歯状電極を有する形状以外に、梁(ビーム)形状又は円板形状を採用することもできる。
本発明の電子機器は、上記のマイクロレゾネータ又は上記の何れかに記載の製造方法を用いて製造されたマイクロレゾネータを備えることを特徴としている。
この発明によれば、半導体素子を製造する技術を応用して絶縁体上に所望の共振周波数を有するマイクロレゾネータを形成することができる。近年においては、絶縁体としてのガラス基板上に半導体集積回路を形成する技術も開発されてきているため、マイクロレゾネータを応用したフィルタ及び発振子等を半導体チップ内に集積化することができる。この結果、例えば、発振子、フィルタ、アンプ、混合器、及び検波器等からなる受信回路を1チップ化した半導体素子等の超小型・超高機能の半導体素子が提供される。
以下、図面を参照して本発明の実施形態によるマイクロレゾネータ及びその製造方法並びに電子機器について詳細に説明する。
〔マイクロレゾネータ〕
図1は、本発明の一実施形態によるマイクロレゾネータを示す平面図であり、図2は、図1中のA−A線に沿った断面矢視図である。図1及び図2に示すマイクロレゾネータ10は、トランスバーサル型のSAW(Surface Acoustic Wave:弾性表面波素子)フィルタと同様な働きをするフィルタとして構成したものである。尚、以下の説明においては、必要があれば図中にXYZ直交座標系を設定し、このXYZ直交座標系を参照しつつ各部材の位置関係について説明する。図1及び図2中のXYZ直交座標系は、X軸及びY軸がガラス基板50の表面に対して平行となるよう設定され、Z軸がガラス基板50の表面に対して直交する方向に設定されている。
図1に示すマイクロレゾネータ10は、絶縁体としてのガラス基板50上において、X方向に沿って送信側IDT(Inter Digital Transducer)20と受信側IDT30とを配置し、これらの間に共振子40を配置した構成である。送信側IDT20、受信側IDT30、及び共振子40は、例えばSOI(Silicon On Insulator)基板の絶縁膜上に結晶化されているシリコン層(活性層)を利用して形成される。
送信側IDT20は櫛歯部21を有する固定電極22と櫛歯部23を有する可動電極24とから構成されている。送信側IDT20の固定電極22は、リード線25を介して電極端子26に接続されている。同様に、受信側IDT30は、櫛歯部31を有する固定電極32と櫛歯部33を有する可動電極34とから構成されている。受信側IDT30の固定電極32は、リード線35を介して電極端子36に接続されている。尚、図1中の38は、電極端子26,36に対して共通に設定された接地電極としての電極端子である。
上記の可動電極24と可動電極34とは、X方向延びる連結ビーム41で連結されている。共振子40は、この連結ビーム41、可動電極24,34、及び後述する方形状のフレームからなる梁部42とから構成されている。共振子40は、連結ビーム41の−X方向における端部に連結された可動電極24の櫛歯部23が固定電極22の櫛歯部21と平面的に噛み合うように、且つ連結ビーム41の+X方向における端部に連結された可動電極34の櫛歯部33が固定電極32の櫛歯部31と平面的に噛み合うように、固定電極22と固定電極32との間に配置されている。
また、固定電極22の櫛歯部21と可動電極24の櫛歯部23とは、それぞれ複数の櫛歯が所定の平面上の隙間(櫛歯ギャップ)をもって、ガラス基板50の表面に平行に噛み合っている。同様に、固定電極32の櫛歯部31と可動電極34の櫛歯部33とは、それぞれ複数の櫛歯が所定の平面上の隙間をもって、ガラス基板50の表面に平行に噛み合っている。櫛歯部23を有する可動電極24及び櫛歯部33を有する可動電極34が共振子40に設けられているため、櫛歯部23,33の長手方向の振動、又は共振子40のねじれ又は回転による振動等の共振モードを得ることができ、共振周波数の設定範囲を広くする上で好適である。勿論、かかる構成であれば単一の共振周波数を得ることもできる。
可動電極24,34に対して一体的に形成されたフレーム状の梁部42は、梁部42に結合された片持ち梁43によって支持されており、片持ち梁43の支持部44がガラス基板50上に固定された構造になっている。支持部44は接地電極としての電極端子38と導通しているため、共振子40は電位がほぼ接地電位になる。尚、梁部42の外形形状は、特に方形形状に限定されるものではなく、円形形状、長円形状、紡錘形状等の任意の形状に設定することができる。
図2に示す通り、連結ビーム41はガラス基板50の表面よりも上方(+Z方向)に基板面に対して平行に浮き上がった状態で支持されている。従って、連結ビーム41の両端に連結された櫛歯状の可動電極24,34も同様に基板面に平行に浮き上がった状態に配置される。また、可動電極24,34に噛み合う櫛歯状の固定電極22,32も櫛歯の部分が基板面に平行に浮き上がった状態に支持されている。
可動電極24,34及び固定電極22,32の浮上高さ、即ち、ガラス基板50の表面との間隔は2〜3μm程度である。尚、可動電極24,34を含む共振子40、固定電極22,32、リード線25,35、及び電極端子26,36は、SOI基板60(図4参照)に形成された絶縁膜62及びシリコン層(活性層)63を用いて形成されている。
図1及び図2に示す本実施形態のマイクロレゾネータ10は、絶縁体としてのガラス基板50に、可動電極24,34を含む共振子40、固定電極22,32、リード線25,35、及び電極端子26,36が形成されている。これは、これらの構造体とガラス基板50との間の寄生容量を低減してマイクロレゾネータ10の共振時における電流量を増加させてマイクロレゾネータ10の性能を向上させるためである。
以上説明した構成のマイクロレゾネータ10を、例えば発振子として用いる場合には、櫛歯状の固定電極22の電極端子26と接地電極としての電極端子38との間に交流電圧を印加する。これらの電極端子間に交流電圧を印加すると、固定電極22の櫛歯部21と可動電極24の櫛歯部23との間に静電引力が発生する。これによって可動電極24が、櫛歯の噛み合い方向(櫛歯の長さ方向、即ちX方向)にバネ性を有する梁部42を介して引き押しされて振動する。この振動は可動電極24と一体化されたバネ性を持つ梁部42に伝達され、他方の同様に固定電極32の櫛歯部31と噛み合い状態にある櫛歯部33を備える可動電極34がX方向に振動する。
入力側である一方の櫛歯状の固定電極22と可動電極24との間で発生した振動が、共振子40の固有振動数に達すると、共振子40はその振動数で共振する。共振子40が共振することによって、他方の櫛歯部31を有する固定電極32に接続された電極端子36から、その固有振動数に応じた発振周波数を有する電気信号が出力される。発振周波数(共振周波数)は、可動電極24,34を含む共振子40の質量と梁部42のバネ定数で定まる変位に対する復元力(梁部42の弾性力)とによって定まる。
ここで、共振子40の質量をmとし、梁部42のバネ定数をkとすると、固定電極32から出力される電気信号の発振周波数fは以下の(1)式で表される。
=(1/(2・π))・(k/m)1/2 ……(1)
図1及び図2に示すマイクロレゾネータ10を発振子として用いる場合には、その発振周波数の設計目標値として、例えば16kHz、32kHz、72kHz等が設定される。
また、マイクロレゾネータ10をフィルタとして用いる場合には、図3に示す通り、共振子40の固有振動数fを中心とした共振幅Wの通過帯域幅を有するフィルタとして用いられる。図3は、マイクロレゾネータ10をフィルタとして用いる場合の通過特性の一例を示す図である。マイクロレゾネータ10をフィルタとして用いる場合には、櫛歯状の固定電極22の電極端子26と接地電極としての電極端子38との間に交流電圧が印加される。
これらの電極端子間に印加された交流電圧の周波数が、図3に示す帯域幅Wに含まれる周波数であれば、共振子40が静電力によってX方向に振動して、その周波数を有する電気信号が電極端子36から出力される。一方、帯域幅Wに含まれない周波数の交流電圧が入力された場合には、共振子30が共振しない。この結果として、その周波数は除去される。このような動作によりマイクロレゾネータ10がフィルタとして用いられる。
以上説明した本発明の一実施形態によるマイクロレゾネータ10は、共振子40が櫛歯部23を有する可動電極24及び櫛歯部33を有する可動電極34を備え、可動電極24,34を挟むように櫛歯部21を有する固定電極22及び櫛歯部31を有する固定電極32が配置され、可動電極24,34を連結する連結ビーム41上に錘45が形成された形態であった。マイクロレゾネータ10の共振子の形態は、かかる形態以外に梁(ビーム)形状又は円板形状の形態のものを採用することができる。
〔マイクロレゾネータの製造方法〕
図4及び図5は、本発明の一実施形態によるマイクロレゾネータの製造方法を示す工程図である。尚、図4及び図5において、図1及び図2に示した部材と同一の部材には同一の符号を付してある。また、以下の説明においてはSOI基板60を用いてマイクロレゾネータ10を製造する場合を例に挙げて説明するが、シリコン基板50上に絶縁膜及びポリシリコン(p−Si)膜を形成することで、SOI基板60を用いる場合とほぼ同様の工程でマイクロレゾネータ10を製造することができる。
本実施形態では、図4(a)に示す通り、シリコン基板61上に絶縁膜としての二酸化珪素(SiO)からなる絶縁膜62及び減圧気相成長(減圧CVD(Chemical Vapor Deposition))法を用いて形成され、その半導体層としてのシリコン層63が順に形成されたSOI基板60を用いる。上記シリコン基板61は両面が研磨されており、厚さが約500μm程度である。また、絶縁膜62は厚さが0.1μm程度に形成され、シリコン層63は10〜20μm程度に形成される。
まず、図4(a)に示すSOI基板60に形成されたシリコン層63の上面全体に亘ってフォトレジスト(不図示)を塗布し、このフォトレジストに対して露光処理及び現像処理を行って、所定形状のレジストパターンを形成する。この処理で形成されるレジストパターンには、可動電極24,34及び梁部42を含む共振子40、固定電極22,32の櫛歯部21,31、及び片持ち梁43が形成されるべき位置に開口が形成されている。
次いで、このレジストパターンをマスクとしてSOI基板60のシリコン層63に対してエッチング処理を行い、シリコン層63を数μm程度除去する。尚、支持部44となるべき箇所のシリコン層63は除去せずに残しておく。エッチング処理が完了し、シリコン層63上に形成されているレジストパターンを除去すると、図4(b)に示す通り、シリコン63の可動電極24,34及び梁部42を含む共振子40、固定電極22,32の櫛歯部21,31、及び片持ち梁43が形成されるべき位置に凹部H1が形成される。
SOI基板60に対するエッチング処理が終了すると、次にSOI基板60に形成されたシリコン層63とガラス基板50の表面とを向かい合わせて陽極接合により接合する。ここで陽極接合とは、ガラス基板とシリコン基板又は金属等とを密着接合する方法であって、重ね合わせた基板を加熱して、ガラス基板側を軟化させると同時にシリコン基板を陽極として両者の間に高電圧を付加することにより、電気的二重層を発生させ、静電引力により基板同士を接合する方法である。陽極接合を用いることにより、図4(c)に示す通り、ガラス基板50上にSOI基板60が接合される。尚、SOI基板60とガラス基板50とを陽極接合する際に、ガラス基板上に形成されている電極とシリコン層63の電極端子26,36が形成されるべき部位とが電気的に接続される。
以上の工程が終了すると、ガラス基板50に接合されたSOI基板60の薄板化を行う。この処理では、SOI基板60の絶縁膜62をエッチングストップ層として用い、エッチングによりシリコン基板61を除去する。このときのエッチングについては、ウェットエッチング及びドライエッチングの何れを用いることもできる。ドライエッチングを採用した場合、例えば誘導結合プラズマ(ICP)等を利用することができる。尚、エッチングに先だって、絶縁膜62が露出する直前までシリコン基板61を研削(粗研磨)し、その後、上記のエッチングを行って残りのシリコン基板61を除去することが好ましい。このようにすれば、処理時間を短縮して生産性を向上することができる。シリコン基板61の研削にはCMP法(化学的機械的研磨法)を用いるのが好ましい。
シリコン基板50の除去を行うと、図5(a)に示す通り、ガラス基板50上にシリコン層63と絶縁膜62とが形成された状態になる。次に、ガラス基板50上に形成された絶縁膜62上の全面に亘ってフォトレジスト(不図示)を塗布し、このフォトレジストに対して露光処理及び現像処理を行って所定形状のレジストパターンを形成する。次いで、このレジストパターンをマスクとして絶縁膜62に対してエッチング処理を行って、図5(b)に示す通り、D−RIE(Deep Reactive Ion Etching)用のマスクを形成する。マスクの形成が終了すると、絶縁膜62上に形成されているレジストパターンを除去する。
以上の工程が終了すると、絶縁膜62をマスクとしてD−RIEによりシリコン層63のエッチングを行い、ガラス基板50上に固定電極22,32、共振子40(連結ビーム41、可動電極24,34、及び梁部42)、片持ち梁43、電極端子26,36,38、及びリード線25,35を形成する。以上の工程を終えると、図5(c)に示す通り、共振子40をガラス基板50上に浮き上がった状態に形成することができるとともに、固定電極22,32の櫛歯部21,31もガラス基板50上に浮き上がった状態に形成することができる。
次に、本発明の他の実施形態によるマイクロレゾネータの製造方法について説明する。図6は、本発明の他の実施系他によるマイクロレゾネータの製造方法の一部を示す工程図である。尚、図6において、図1〜図5に示した部材と同一の部材には同一の符号を付してある。また、上記の実施形態と同様に、以下の説明においてはSOI基板60を用いてマイクロレゾネータ10を製造する場合を例に挙げて説明するが、シリコン基板50上に絶縁膜及びポリシリコン(p−Si)膜を形成することで、SOI基板60を用いる場合とほぼ同様の工程でマイクロレゾネータ10を製造することができる。
本実施形態では、まず図6(a)に示す通り、ガラス基板50の表面の全面に亘ってフォトレジスト(不図示)を塗布し、このフォトレジストに対して露光処理及び現像処理を行って、所定形状のレジストパターンを形成する。この処理で形成されるレジストパターンには、後の工程で張り合わされるSOI基板60の可動電極24,34及び梁部42を含む共振子40、固定電極22,32の櫛歯部21,31、及び片持ち梁43が形成されるべき位置に向き合う部分に開口が形成されている。
次いで、このレジストパターンをマスクとしてガラス基板50の表面に対してエッチング処理を行い、ガラス基板50の表面を数μm程度除去する。尚、支持部44となるべき箇所が接合される部位は除去せずに残しておく。エッチング処理が完了し、ガラス基板50上に形成されているレジストパターンを除去すると、図6(b)に示す通り、シリコン膜63の可動電極24,34及び梁部42を含む共振子40、固定電極22,32の櫛歯部21,31、及び片持ち梁43が形成されるべき位置に向き合う部位に凹部H2が形成される。
ガラス基板50の表面に対するエッチング処理が終了すると、次にSOI基板60に形成されたシリコン層63とガラス基板50の表面とを向かい合わせて陽極接合により接合する。ここで、シリコン層63の可動電極24,34及び梁部42を含む共振子40等が形成される部位と凹部H2とが向き合うようにガラス基板50とSOI基板60との位置合わせを精確に行う。陽極接合により、図6(c)に示す通り、ガラス基板50上にSOI基板60が接合される。尚、本実施形態においてもSOI基板60とガラス基板50とを陽極接合する際に、ガラス基板上に形成されている電極とシリコン層63の電極端子26,36が形成されるべき部位とが電気的に接続される。
ガラス基板50とSOI基板60との接合を終えると、上記の実施形態と同様に、SOI基板60のシリコン基板62を除去する工程、D−RIEのマスクを絶縁膜62を用いて形成する工程、及び絶縁膜62をマスクとしてD−RIEを用いたエッチング工程を行うことにより、図1及び図2に示すマイクロレゾネータ10とほぼ同様の構成のマイクロレゾネータが製造される。
以上説明した通り、本実施形態においては、絶縁体としてのガラス基板50の表面とSOI基板60のシリコン膜(活性層)63とを向かい合わせて接合し、SOI基板60に対して処理の加工をガラス基板50上に可動電極24,34及び梁部42を含む共振子40、固定電極22,32の櫛歯部21,31、及び片持ち梁43等を形成しているため、これらの構造体とガラス基板50との間の寄生容量が低減されたマイクロレゾネータ10を安価に効率よく製造することができる。
また、SOI基板60とガラス基板50とを接合する前に、SOI基板60に形成されたシリコン層63の共振子40等が形成されるべき箇所、又はこの箇所に向かい合うガラス基板50の表面をエッチングにより除去しているため、ガラス基板上に共振子40及び固定電極22,32の櫛歯部21,31等を浮き上がらせた状態にする上で極めて好適である。また、絶縁体の基板としてガラス基板を用いているため、マイクロレゾネータ10の製造コストの大幅な上昇を招くことはなく、ガラス基板50に対する微細加工技術は、例えば液晶表示素子の製造において確立された技術を用いることができるため、低コストで高性能のマイクロレゾネータ10を得ることができる。尚、以上説明した製造方法は、梁(ビーム)形状又は円板形状の共振子を有するマイクロレゾネータを製造する場合にも同様に適用することができる。
尚、上記実施形態においては、シリコン基板61上に絶縁膜62及びシリコン層63が形成されたSOI基板60を用いて共振子40及び固定電極22,32等を形成していた。しかしながら、シリコン基板上に酸化膜及び窒化膜からなる絶縁膜を形成し、この絶縁膜上に犠牲層を形成し、更に犠牲層上にポリシリコン膜を形成した基板を用いることもできる。この場合には、ポリシリコン膜とガラス基板50との表面を接合し、ポリシリコン膜を用いて共振子40及び固定電極22,32等を形成する。
また、上記実施形態ではマイクロレゾネータ10を製造する場合を例に挙げたが、本発明は、MEMS技術を用いて製造されるべき構造体において、構造体と基板との間の寄生容量が問題になる場合に応用することができる。また、本発明のマイクロレゾネータは、共振子等の構造体をガラス基板上に形成した構造であるため、例えば動作にタイミングクロックが必要となる液晶表示素子等にマイクロレゾネータ10を一体化させることも可能である。
〔電子機器〕
図7は、本発明の一実施形態による電子機器としての携帯電話機の外観を示す斜視図である。図7に示す携帯電話機100は、アンテナ101、受話器102、送話器103、液晶表示部104、及び操作釦部105等を備えて構成されている。図8は、図7に示した携帯電話機100の内部に設けられる電子回路の電気的構成を示すブロック図である。
図8に示した電子回路は、携帯電話機100内に設けられる電子回路の基本構成を示し、送話器110、送信信号処理回路111、送信ミキサ112、送信フィルタ113、送信電力増幅器114、送受分波器115、アンテナ116a,116b、低雑音増幅器117、受信フィルタ118、受信ミキサ119、受信信号処理回路120、受話器121、周波数シンセサイザ122、制御回路123、及び入力/表示回路124を含んで構成される。尚、現在実用化されている携帯電話機は、周波数変換処理を複数回行っているため、その回路構成はより複雑となっている。
送話器110は、例えば音波を電気信号に変換するマイクロフォン等で実現され、図7中の送話器103に相当するものである。送信信号処理回路111は、送話器110から出力される電気信号に対して、例えばD/A変換処理、変調処理等の処理を施す回路である。送信ミキサ112は、周波数シンセサイザ122から出力される信号を用いて送信信号処理回路111から出力される信号をミキシングする。尚、送信ミキサ112に供給される信号の周波数は、例えば380MHz程度である。送信フィルタ113は、中間周波数(IF)の必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットする。尚、送信フィルタ113から出力される信号は不図示の変換回路によりRF信号に変換される。このRF信号の周波数は、例えば1.9GHz程度である。送信電力増幅器114は、送信フィルタ113から出力されるRF信号の電力を増幅し、送受分波器115へ出力する。
送受分波器115は、送信電力増幅器114から出力されるRF信号をアンテナ116a,116bへ出力し、アンテナ116a,116bから電波の形で送信する。また、送受分波器115はアンテナ116a,116bで受信した受信信号を分波して、低雑音増幅器117へ出力する。尚、送受分波器115から出力される受信信号の周波数は、例えば2.1GHz程度である。低雑音増幅117は送受分波器115からの受信信号を増幅する。尚、低雑音増幅器117から出力される信号は、不図示の変換回路により中間信号(IF)に変換される。
受信フィルタ118は不図示の変換回路により変換された中間周波数(IF)の必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットする。受信ミキサ119は、周波数シンセサイザ122から出力される信号を用いて送信信号処理回路111から出力される信号をミキシングする。尚、受信ミキサ119に供給される中間周波数は、例えば190MHz程度である。受信信号処理回路120は受信ミキサ119から出力される信号に対して、例えばA/D変換処理、復調処理等の処理を施す回路である。受話器121は、例えば電気信号を音波に変換する小型スピーカ等で実現され、図7中の受話器102に相当するものである。
周波数シンセサイザ122は送信ミキサ112へ供給する信号(例えば、周波数380MHz程度)及び受信ミキサ119へ供給する信号(例えば、周波数190MHz)を生成する回路である。尚、周波数シンセサイザ122は、例えば760MHzの発振周波数で発振するPLL回路を備え、このPLL回路から出力される信号を分周して周波数が380MHzの信号を生成し、更に分周して周波数が190MHzの信号を生成する。制御回路123は、送信信号処理回路111、受信信号処理回路120、周波数シンセサイザ122、及び入力/表示回路124を制御することにより携帯電話機の全体動作を制御する。入力/表示回路124は、携帯電話機100の使用者に対して機器の状態を表示するとともに操作者の指示を入力するためのものであり、例えば図7に示した液晶表示部104及び操作釦部105に相当する。
以上の構成の電子回路において、送信フィルタ113及び受信フィルタ118として前述したマイクロレゾネータが用いられている。これら送信フィルタ113及び受信フィルタ118がフィルタリングする周波数(通過させる周波数帯域)は、送信ミキサ112から出力される信号の内の必要となる周波数、及び、受信ミキサ119で必要となる周波数に応じて送信フィルタ113及び受信フィルタ118で個別に設定されている。
また、周波数シンセサイザ122内に設けられるPLL回路の一部として前述したマイクロレゾネータが用いられている。周波数シンセサイザ122内に設けられるPLL回路は、上述した通り特定の周波数で発振する回路であるため、このPLL回路の一部として設けられるマイクロレゾネータは、単一の共振モードで共振し、上記の特定の周波数でてQ値が高くなるように設定されている。尚、送信フィルタ113と送信電力増幅器114との間及び低雑音増幅器117と受信フィルタ118との間に設けられる不図示の変換回路にも上述したマイクロレゾネータが用いられている。
送信フィルタ113及び受信フィルタ118並びに周波数シンセサイザ122等に相当する従来の部品は、受信ミキサ119等と集積化することはできなかったため、集積化された受信ミキサ119等とは別個の部品として基板上に搭載されていた。これに対し、図8に示す電子回路では、送信フィルタ113及び受信フィルタ118並びに周波数シンセサイザ122等にマイクロレゾネータが用いられているため、受信ミキサ119等と一緒に集積化することができ、その結果として携帯電話機100の小型化・軽量化を図ることができる。
図9は、本発明の他の実施形態による電子機器としての腕時計の外観を示す斜視図である。図9に示す腕時計200は、発振子として上述したマイクロレゾネータ10を備えている。このマイクロレゾネータ10の発振周波数は、例えば32kHz程度に設定されている。現在一般に設けられている腕時計は発振子としてクオーツ(水晶)発振子を備えるものが多いが、マイクロレゾネータ10を発振子として用いることにより、腕時計200の更なる小型・軽量化を図ることができる。
以上、本発明の実施形態によるマイクロレゾネータ及びその製造方法並びに電子機器について説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。例えば上記実施形態においては電子機器として携帯電話機及び腕時計を例に挙げて説明した。しかしながら、本発明の電子機器は携帯電話機及び腕時計に限定される訳ではなく、計時機能を有するコンピュータ、電波時計、ディジタルカメラ、各種の家電製品等の種々の電子機器が含まれる。
また、携帯電話機等の携帯性を有する電子機器のみならずBS放送及びCS放送を受信するチューナ等の据置状態で使用される通信機器も含まれる。更には、通信キャリアとして空中を伝播する電波を使用する通信機器のみならず、同軸ケーブル中を伝播する高周波信号又は光ケーブル中を伝播する光信号を用いるHUB等の電子機器も含まれる。これらの電子機器は、所定の周波数をフィルタリングするため、及び計時機能を実現するためにマイクロレゾネータが用いられる。
本発明の一実施形態によるマイクロレゾネータを示す平面図である。 図1中のA−A線に沿った断面矢視図である。 マイクロレゾネータ10をフィルタとして用いる場合の通過特性の一例を示す図である。 本発明の一実施形態によるマイクロレゾネータの製造方法を示す工程図である。 本発明の一実施形態によるマイクロレゾネータの製造方法を示す工程図である。 本発明の他の実施系他によるマイクロレゾネータの製造方法の一部を示す工程図である。 本発明の一実施形態による電子機器としての携帯電話機の外観を示す斜視図である。 図7に示した携帯電話機100の内部に設けられる電子回路の電気的構成を示すブロック図である。 本発明の他の実施形態による電子機器としての腕時計の外観を示す斜視図である。
符号の説明
10……マイクロレゾネータ
40……共振子
50……ガラス基板(絶縁体からなる基板、第1基板)
60……SOI基板(第2基板)
62……シリコン層(活性層)

Claims (10)

  1. 基板と、当該基板上に設けられた共振子とを備えるマイクロレゾネータであって、
    前記基板として絶縁体からなる基板を備えることを特徴とするマイクロレゾネータ。
  2. 前記基板は、ガラスからなることを特徴とする請求項1記載のマイクロレゾネータ。
  3. 基板と、当該基板上に設けられた共振子とを備えるマイクロレゾネータの製造方法であって、
    絶縁体からなる第1基板の基板表面と活性層を有する第2基板の前記活性層とを向かい合わせて接合する接合工程と、
    前記第2基板に対して所定の加工を行って前記第1基板上に前記共振子を形成する共振子形成工程と
    を含むことを特徴とするマイクロレゾネータの製造方法。
  4. 前記接合工程の前に、前記共振子が形成されるべき位置における前記第2基板の前記活性層を所定量エッチングする工程を含むことを特徴とする請求項3記載のマイクロレゾネータの製造方法。
  5. 前記接合工程の前に、前記第2基板の前記共振子が形成されるべき位置に向き合う前記第1基板の表面を所定量エッチングする工程を含むことを特徴とする請求項3記載のマイクロレゾネータの製造方法。
  6. 前記第1基板は、ガラスからなることを特徴とする請求項3から請求項5の何れか一項に記載のマイクロレゾネータの製造方法。
  7. 前記共振子形成工程は、前記第1基板に接合された前記第2基板を所定の厚みまで薄板化する薄板化工程と、
    薄板化された前記第2基板を所定形状にエッチングするエッチング工程と
    を含むことを特徴とする請求項3から請求項6の何れか一項に記載のマイクロレゾネータの製造方法。
  8. 前記第2基板は、シリコン基板と、当該シリコン基板上に形成された絶縁膜と、当該絶縁膜上に形成された前記活性層とを有しており、
    前記薄板化工程は、前記第2基板に含まれる前記シリコン基板に対して研磨処理及びエッチング処理の少なくとも一方を行って前記シリコン基板を除去する工程であることを特徴とする請求項7記載のマイクロレゾネータの製造方法。
  9. 前記エッチング工程は、前記第2基板を一部に櫛歯形状を有する形状にエッチングする工程であることを特徴とする請求項7又は請求項8記載のマイクロレゾネータの製造方法。
  10. 請求項1若しくは請求項2記載のマイクロレゾネータ又は請求項3から請求項9の何れか一項に記載の製造方法を用いて製造されたマイクロレゾネータを備えることを特徴とする電子機器。
JP2004141114A 2004-05-11 2004-05-11 マイクロレゾネータ及びその製造方法並びに電子機器 Withdrawn JP2005323271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004141114A JP2005323271A (ja) 2004-05-11 2004-05-11 マイクロレゾネータ及びその製造方法並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004141114A JP2005323271A (ja) 2004-05-11 2004-05-11 マイクロレゾネータ及びその製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
JP2005323271A true JP2005323271A (ja) 2005-11-17

Family

ID=35470185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004141114A Withdrawn JP2005323271A (ja) 2004-05-11 2004-05-11 マイクロレゾネータ及びその製造方法並びに電子機器

Country Status (1)

Country Link
JP (1) JP2005323271A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088854A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd マイクロメカニカル共振器およびその製造方法
JP2009171394A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 共振器
JP2010056764A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc Mems振動子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088854A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd マイクロメカニカル共振器およびその製造方法
JP2009171394A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 共振器
JP4538503B2 (ja) * 2008-01-18 2010-09-08 Okiセミコンダクタ株式会社 共振器
US7876177B2 (en) 2008-01-18 2011-01-25 Oki Semiconductor Co., Ltd. Resonator having an output electrode underneath first and second electrode arms
JP2010056764A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc Mems振動子

Similar Documents

Publication Publication Date Title
JP4466563B2 (ja) Mems型共振器及びその製造方法、並びに通信装置
US6630871B2 (en) Center-mass-reduced microbridge structures for ultra-high frequency MEM resonator
JP2002535865A (ja) 動作周波数を有するマイクロメカニカル共振器を含むデバイス及び動作周波数を拡張する方法
JP4617904B2 (ja) 微小振動子、半導体装置及び通信装置
WO2007037150A1 (ja) 共振器及びこれを用いたフィルタ
JP5819151B2 (ja) 圧電振動片、圧電振動子、発振器、電子機器および電波時計
JP4341288B2 (ja) Mems型共振器及びその製造方法、並びにフィルタ
JP2005303706A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2005323271A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
Li CMOS-MEMS resonators and their applications
JP2008177933A (ja) 電気機械素子、並びに信号処理デバイス、通信装置
JP2005159715A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2005323039A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2005348222A (ja) Memsデバイス及び電子機器
JP2000312130A (ja) 圧電デバイス及びその製造方法とこれらを用いた移動体通信装置
JP2005159620A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2005318042A (ja) マイクロレゾネータ及びその製造方法、並びに電子機器
JP3975927B2 (ja) 圧電振動片と圧電振動片を利用した圧電デバイス、ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JP2005277861A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2013191981A (ja) 圧電振動片、圧電振動片の製造方法、圧電振動子、発振器、電子機器および電波時計
JP2005159619A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2005354583A (ja) Memsデバイスの製造方法、及び電子機器
JP4736735B2 (ja) 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置
JP2005318043A (ja) Memsデバイス及びその製造方法、並びに電子機器
JP2005311671A (ja) マイクロレゾネータ及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807