JP2005316887A - マイクロプロセッサ - Google Patents
マイクロプロセッサ Download PDFInfo
- Publication number
- JP2005316887A JP2005316887A JP2004136382A JP2004136382A JP2005316887A JP 2005316887 A JP2005316887 A JP 2005316887A JP 2004136382 A JP2004136382 A JP 2004136382A JP 2004136382 A JP2004136382 A JP 2004136382A JP 2005316887 A JP2005316887 A JP 2005316887A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- processor
- data transfer
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
【解決手段】 複数のデータを処理するための複数のプロセッサエレメント40を有するSIMD型プロセッサ51で、前記各プロセッサエレメント40に対しあらかじめ備わるRレジスタR0〜R31とは別のレジスタ(不良フラグ)53を設け、不良フラグ53に外部からアクセスするためのデータ転送用ポートを設け、データ転送用ポートに各プロセッサエレメント40のRレジスタR0等と外部のメモリとの間でデータ転送を行うためのデータ転送装置(メモリコントローラ21)を接続し、メモリコントローラ21は、不良フラグ53の値によって前記データ転送を抑止する。
【選択図】図3
Description
SIMD型プロセッサでは、複数のプロセッサエレメント(以下、PEという)により複数のデータに対して1つの命令で同時に同一の演算処理を実行することが可能である。この複数のPEは、演算は同一であるがデータ量が非常に多い処理(例えばデジタルコピアなどにおける画像処理)に係る用途において、頻用される。
SIMD型プロセッサにおける通常の画像処理では、複数のPEを主走査方向に並べ、同一の演算を同時に複数のデータに対して実行することによって高速な演算処理が可能となっている。
複数のPEで並列処理を行う構成のSIMD型プロセッサにおいても、複数のPEのうち一つでも故障した場合、プロセッサ全体として故障となってしまうため、従来は、例えば冗長なPEを設けて正常なPEと置き換えるなどして、プロセッサ全体を救済するという手法が取られてきた。
これらはPE数が少ない場合には有効な手法であるが、あらかじめ冗長なPEを必要とするため、PE数が多い場合には切り替えが必要な制御線の数が非常に多くなるとともに、構成面積の増大化、製造の複雑化、および製造コストの増大化を余儀なくされるという欠点がある。
これらは構成は簡単であるがシフトレジスタを用いるため、特定のPEよりも大きいPEのみのデータ転送を行うような場合であっても、特定のPEよりも小さいPEに関してもデータのシフトを行う必要が伴い、転送にかかる時間が多くなってしまうという欠点がある。
また、本発明によれば、何れかのプロセッサエレメントに不良があっても、SIMD型プロセッサを救済するとともに確実に変倍処理(または任意の変倍率の変倍処理)をも行うことが可能であり機能的にも向上する。
次にAレジスタの値と、GPから供給される即値データ“0”との比較を行い比較結果の演算フラグの値(Zフラグ(演算結果が等しい場合に“1”になるフラグ)をTレジスタのT1フラグに格納する(Step2)。
同様にAレジスタの値と、GPから供給される即値データ“1”との比較結果のZフラグの値をT2フラグに格納する(Step3)。
同様にAレジスタの値と、GPから供給される即値データ“2”との比較結果のZフラグの値をT3フラグに格納する(Step4)。
同様にAレジスタの値と、GPから供給される即値データ“3”との比較結果のZフラグの値をT4フラグに格納する(Step5)。
このようにすると、PE番号が(4n)のPEはT1に“1”が、PE番号が(4n+1)のPEはT2に“1”が、PE番号が(4n+2)のPEはT3に“1”が、そしてPE番号が(4n+3)のPEはT4に“1”が格納されるので、この4つのフラグ(T1〜T4フラグ)を使えば、4つおきのPE毎に同一の値をロードすることが可能となることがわかる。
13 GP(グローバルプロセッサ)
15 プロセッサエレメントグループ
17 外部インタフェース
21 メモリコントローラ
23 メモリ
31 レジスタファイル
33 演算アレイ
35 7to1MUX
41 プログラムRAM
43 データRAM
45 SE(Shift Expand:シフタ)
47 ALU
48 Aレジスタ
49 Fレジスタ
B1 バス
R0〜R23,R24〜R31 汎用レジスタ(Rレジスタ)
53 不良フラグ
55 IDレジスタ
58 Tレジスタ
59,61 MPX
63 PE選択部
64,65 マルチプレクサ
67 アンド回路
T7〜T0 レジスタ
68 配線経路
69 レジスタコントローラ
71 ライトバッファ
73 リードバッファ
75 外部I/F制御部
77 RAM制御部
79 SCU(シーケンサユニット)
92 バッファ
113,213 変倍フラグ
115,215 オア回路
Claims (6)
- 複数のデータを処理するための複数のプロセッサエレメントを有するSIMD型プロセッサを備えたマイクロプロセッサにおいて、
前記各プロセッサエレメントに対しあらかじめ備わる汎用レジスタとは別のレジスタを設け、
前記汎用レジスタおよび前記レジスタに外部からアクセスするためのデータ転送用ポートを設け、
前記データ転送用ポートに前記各プロセッサエレメントの汎用レジスタと外部のメモリとの間でデータ転送を行うためのデータ転送装置を接続し、
前記データ転送装置は、前記レジスタの値によって前記データ転送を抑止することを特徴とするマイクロプロセッサ。 - 前記レジスタは、自己のプロセッサエレメントの不良の有無を示す不良フラグであることを特徴とする請求項1に記載のマイクロプロセッサ。
- 前記各プロセッサエレメントは、前記レジスタに命令インストラクションにより各プロセッサエレメント毎に個別のデータを設定することが可能であることを特徴とする請求項1または2に記載のマイクロプロセッサ。
- 前記各プロセッサエレメントに前記レジスタとは別のレジスタを設け、
前記別のレジスタに命令インストラクションによって各プロセッサエレメント毎に個別のデータを設定することを可能にし、
前記データ転送装置は、前記レジスタの値と前記別のレジスタの値との論理演算結果によって前記データ転送を抑止することを特徴とする請求項1乃至3の何れか一つに記載のマイクロプロセッサ。 - 前記各プロセッサエレメント毎に設定される前記個別のデータは、画像処理における変倍制御ビットであることを特徴とする請求項3乃至5の何れか一つに記載のマイクロプロセッサ。
- 前記レジスタ、前記別のレジスタの値は、前記SIMD型プロセッサ内の前記各プロセッサエレメントのセルフテストの結果に基づいて設定されることを特徴とする請求項1乃至6の何れか一つに記載のマイクロプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136382A JP4403009B2 (ja) | 2004-04-30 | 2004-04-30 | マイクロプロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136382A JP4403009B2 (ja) | 2004-04-30 | 2004-04-30 | マイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005316887A true JP2005316887A (ja) | 2005-11-10 |
JP4403009B2 JP4403009B2 (ja) | 2010-01-20 |
Family
ID=35444217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004136382A Expired - Fee Related JP4403009B2 (ja) | 2004-04-30 | 2004-04-30 | マイクロプロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4403009B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130166974A1 (en) * | 2011-12-21 | 2013-06-27 | Advanced Micro Devices, Inc. | Methods and systems for logic device defect tolerant redundancy |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0668056A (ja) * | 1992-08-20 | 1994-03-11 | Hitachi Ltd | 並列計算機システム |
JPH06110853A (ja) * | 1992-09-30 | 1994-04-22 | Hitachi Ltd | 並列計算機システムおよびプロセッサ |
JPH08123683A (ja) * | 1994-10-27 | 1996-05-17 | Sony Corp | 並列プロセツサ装置 |
JPH09212637A (ja) * | 1996-02-05 | 1997-08-15 | Mitsubishi Electric Corp | 画像処理プロセッサ |
JPH10162130A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 並列データ処理装置および方法 |
JP2001134538A (ja) * | 1999-11-05 | 2001-05-18 | Ricoh Co Ltd | 信号処理装置 |
JP2001202351A (ja) * | 2000-01-19 | 2001-07-27 | Ricoh Co Ltd | Simd型プロセッサ |
JP2004252825A (ja) * | 2003-02-21 | 2004-09-09 | Ricoh Co Ltd | Peに故障発生してもデータ転送し得るsimd型マイクロプロセッサ |
-
2004
- 2004-04-30 JP JP2004136382A patent/JP4403009B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0668056A (ja) * | 1992-08-20 | 1994-03-11 | Hitachi Ltd | 並列計算機システム |
JPH06110853A (ja) * | 1992-09-30 | 1994-04-22 | Hitachi Ltd | 並列計算機システムおよびプロセッサ |
JPH08123683A (ja) * | 1994-10-27 | 1996-05-17 | Sony Corp | 並列プロセツサ装置 |
JPH09212637A (ja) * | 1996-02-05 | 1997-08-15 | Mitsubishi Electric Corp | 画像処理プロセッサ |
JPH10162130A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 並列データ処理装置および方法 |
JP2001134538A (ja) * | 1999-11-05 | 2001-05-18 | Ricoh Co Ltd | 信号処理装置 |
JP2001202351A (ja) * | 2000-01-19 | 2001-07-27 | Ricoh Co Ltd | Simd型プロセッサ |
JP2004252825A (ja) * | 2003-02-21 | 2004-09-09 | Ricoh Co Ltd | Peに故障発生してもデータ転送し得るsimd型マイクロプロセッサ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130166974A1 (en) * | 2011-12-21 | 2013-06-27 | Advanced Micro Devices, Inc. | Methods and systems for logic device defect tolerant redundancy |
US9037931B2 (en) * | 2011-12-21 | 2015-05-19 | Advanced Micro Devices, Inc. | Methods and systems for logic device defect tolerant redundancy |
Also Published As
Publication number | Publication date |
---|---|
JP4403009B2 (ja) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8281183B2 (en) | Apparatus with redundant circuitry and method therefor | |
US9098932B2 (en) | Graphics processing logic with variable arithmetic logic unit control and method therefor | |
US20080301507A1 (en) | System and Method for Repairing a Memory | |
JP2012043153A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP3971535B2 (ja) | Simd型プロセッサ | |
JP4403009B2 (ja) | マイクロプロセッサ | |
WO2002019129A2 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
JP4311847B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
JP2006350907A (ja) | Simd型マイクロプロセッサ、データ転送装置、及びデータ変換装置 | |
JP2007226374A (ja) | データ処理装置 | |
JP2004252825A (ja) | Peに故障発生してもデータ転送し得るsimd型マイクロプロセッサ | |
JP5889747B2 (ja) | 半導体装置 | |
JP3821198B2 (ja) | 信号処理装置 | |
JP2007018536A (ja) | 並列プロセッサ | |
JP2812292B2 (ja) | 画像処理装置 | |
JP3971543B2 (ja) | Simd型プロセッサ | |
JP4442907B2 (ja) | Simd型プロセッサ | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
JP5369669B2 (ja) | Simd型マイクロプロセッサ | |
JP4234612B2 (ja) | Simd型プロセッサ | |
JP2006155637A (ja) | 信号処理装置 | |
JP2006294045A (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
JP4244619B2 (ja) | 画像データ処理装置 | |
JP2004206387A (ja) | 画像処理方法およびプロセッサおよび画像処理装置 | |
JP2004192405A (ja) | Simd型プロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |