JP2005316754A - 回路解析装置、回路解析方法および回路解析方法を実行させるためのプログラム - Google Patents

回路解析装置、回路解析方法および回路解析方法を実行させるためのプログラム Download PDF

Info

Publication number
JP2005316754A
JP2005316754A JP2004134383A JP2004134383A JP2005316754A JP 2005316754 A JP2005316754 A JP 2005316754A JP 2004134383 A JP2004134383 A JP 2004134383A JP 2004134383 A JP2004134383 A JP 2004134383A JP 2005316754 A JP2005316754 A JP 2005316754A
Authority
JP
Japan
Prior art keywords
signal wiring
mesh generation
layer
region
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004134383A
Other languages
English (en)
Other versions
JP4528024B2 (ja
Inventor
Manabu Yamazaki
学 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004134383A priority Critical patent/JP4528024B2/ja
Priority to US10/939,336 priority patent/US7266794B2/en
Publication of JP2005316754A publication Critical patent/JP2005316754A/ja
Application granted granted Critical
Publication of JP4528024B2 publication Critical patent/JP4528024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 回路解析の解析時間を短縮する回路解析装置、回路解析方法および回路解析方法を実行させるためのプログラムを提供する。
【解決手段】 電気回路装置の3次元データを入力する入力手段11と、3次元データに基づいて信号配線の伝送特性に影響の少ない領域をメッシュ生成が抑制されるモデルに置換するモデル置換手段12と、置換された3次元データに基づいて電気回路装置をメッシュに分割するメッシュ生成手段13と、電気回路装置の信号配線の伝送特性を解析する電磁界解析手段14と、解析結果を出力する出力手段15から構成する。モデル置換手段12を、解析対象となる信号配線を抽出する信号配線抽出部12aと信号配線から所定の距離および条件に該当する領域を算出するメッシュ生成抑制領域計算部12bと、その領域をメッシュ生成が抑制される材料等に置換する置換部から構成する。
【選択図】 図1

Description

本発明は、電気回路装置や、電子回路装置、半導体装置等の回路装置の信号伝送特性を解析する回路解析装置、回路解析方法および回路解析方法を実行させるためのプログラムに関する。
近年、情報処理装置・通信装置などではデータ伝送速度が高速化しており、GHz帯域のデータ伝送が行われている。このような高周波信号の場合、伝送特性が低周波信号の場合と著しく異なってくる。たとえば、直角の曲がり部を有する伝送線路では、曲がり部の内側では外側より電流密度が高くなり、また、反射係数が増加して電流損失が増加する。このような場合、シングナルインテグリティの検証を怠るとその装置では正常なデータ伝送ができない可能性が高く、伝送特性をシミュレーションにより解析するシングナルインテグリティの検証が重要となる。
シングナルインテグリティの検証は、伝送線路や、伝送線路を囲む絶縁層、電源層やグランド層等の導電層の電子回路基板等の回路装置の3次元データを作成し、3次元データから2次元あるいは3次元のメッシュを生成して回路装置をメッシュに分割して離散化し、それぞれのメッシュについて電磁解析手法により伝送線路のSパラメータ等の電気特性パラメータを求める。
従来、回路装置の電気特性パラメータを求める手法として、以下の2つの手法が行われてきた。第1の手法は、回路装置全体の3次元データについてメッシュを生成して電磁界解析を行う手法であり、第2の手法は、回路装置全体を細分化し、細分化された回路装置のそれぞれに対してメッシュを生成して電磁界解析を行う手法である。
特開2002−288241号公報 特開平7−302277号公報 特開平7−302258号公報
しかしながら、上記の第1の手法では、伝送線路が形成されていない絶縁層や伝送線路に隣接しない電源電圧層やグランド層も解析対象となりメッシュが生成される。かかる領域のメッシュ生成や電磁界解析に要する時間が全体の解析時間を長時間化させるという問題を生ずる。
また、第2の手法では、細分化された回路装置についてそれぞれ並列解析が可能であり解析時間を短縮化するが、回路装置全体を細分化するために3次元データを加工する必要が生じ、また解析後に抽出した電気特性パラメータの合成に手間を要するという問題点が生ずる。
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、回路解析の解析時間を短縮する回路解析装置、回路解析方法および回路解析方法を実行させるプログラムを提供することである。
本発明の一観点によれば、信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析方法であって、前記3次元データから前記信号配線の信号配線データを抽出するステップと、前記信号配線データおよび3次元データに基づいてメッシュ生成が抑制されるメッシュ生成抑制領域を指定するステップと、前記メッシュ生成抑制領域をメッシュ生成が抑制される処理を行うステップとを有し、前記メッシュ生成抑制領域は、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて指定される回路解析方法が提供される。
本発明によれば、メッシュ生成抑制領域を信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて指定することにより、信号配線の伝送特性に影響の少ない領域を的確に指定することができ、メッシュ生成抑制領域についてメッシュの生成が抑制される処理を行うので、メッシュ数を低減して簡略化することができ、解析時間を短縮することができる。
前記メッシュ生成が抑制される処理は、前記メッシュ生成抑制領域をメッシュ生成が抑制される材料に置換する処理でもよく、メッシュ生成処理においてメッシュ生成抑制領域のメッシュ生成を抑制してもよい。
前記回路装置は、交互積層された電源/グランド層および層間絶縁層と、層間絶縁層中に形成された層内信号配線とからなり、前記メッシュ生成抑制領域は、前記層内信号配線を囲む第1層間絶縁層と該第1層間絶縁層を挟む上部電源/グランド層および下部電源/グランド層に設けられ、前記層内信号配線の位置を基準として、層内方向でかつ層内信号配線と垂直方向に第1の距離以上離れた領域としてもよく、第1の距離は、前記層内信号配線の幅と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されてもよい。層内信号配線の幅と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定された第1の距離以上をメッシュ生成抑制領域として、層内信号配線の伝送特性に影響の少ない領域を的確に指定することができる。
前記回路装置は、層内信号配線に電気的に接続された垂直信号配線を有し、前記メッシュ生成抑制領域は、垂直信号配線の位置を基準として層内方向に第2の距離以上離れた領域に指定してもよく、前記第2の距離は、前記垂直信号配線の半径と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されてもよい。層内信号配線に接続された垂直信号配線がる場合は、垂直信号配線による電界および磁界を考慮してメッシュ生成抑制領域を指定することに一層正確に解析することができる。
本発明の他の観点によれば、コンピュータに、上記いずれかの回路解析方法を実行させるためのプログラムが提供される。
本発明によれば、信号配線の伝送特性に影響の少ない領域を自動計算により算出し指定することができ、従来と比較して手間を省くことができるとともに解析時間を短縮することができる。
本発明のその他の観点によれば、信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析装置であって、前記3次元データにメッシュ生成が抑制される領域データを指定するモデル置換手段と、前記メッシュ生成が抑制される領域データに基づいてメッシュ生成を抑制するメッシュ生成手段とを含み、前記メッシュ生成が抑制される領域データは、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて算出される回路解析装置が提供される。
本発明によれば、メッシュ生成抑制領域を信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて指定するモデル置換手段により、信号配線の伝送特性に影響の少ない領域を的確に指定することができ、メッシュ生成抑制領域についてメッシュの生成が抑制される処理をメッシュ生成手段により行うので、メッシュ数を低減して簡略化することができ、解析時間を短縮することができる。
本発明によれば、メッシュ数を低減することができ、回路解析の解析時間を短縮することができる。従来の電気回路装置を細分化して電磁界解析を行う場合と比較して、電磁界解析後の電気特性パラメータの合成等の手間を省略することができる。
以下図面を参照しつつ本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係る回路解析装置の機能構成を示す図である。図1を参照するに、本実施の形態に係る回路解析装置10は、解析対象となる電気回路装置の3次元データを入力する入力手段11と、3次元データに基づいて信号配線の伝送特性に影響の少ない領域をメッシュ生成が抑制されるモデルに置換するモデル置換手段12と、置換された3次元データに基づいて電気回路装置をメッシュに分割するメッシュ生成手段13と、電気回路装置の信号配線の伝送特性を解析する電磁界解析手段14と、解析結果を出力する出力手段15から構成される。
入力手段11は、解析対象となる電気回路装置の3次元データが入力されるように構成される。例えば、入力手段11は、電気回路装置の設計を支援するCAD(Computer Aided Design)装置から出力されたデータが入力されるように構成される。電気回路装置の3次元データは、例えば、電気回路装置を構成する層内信号配線やビアやプラグ等の垂直信号配線等の信号配線、電源層やグランド層(以下、電源層およびグランド層を「V/G層」と略称する。)、層間絶縁層などの位置情報やその材料の電気特性情報を含んでいる。
モデル置換手段12は、電気回路装置の3次元データから信号配線のデータを抽出する信号配線抽出部12aと、信号配線の伝送特性に影響の少ないあるいは影響しない領域を算出するメッシュ生成抑制領域計算部12bと、その領域をメッシュ生成が抑制される材料等に置換してモデルを生成する置換部12cなどから構成される。
信号配線抽出部12aは、電気回路装置の3次元データから解析対象となる信号配線情報を抽出するように構成される。信号配線情報は、層内信号配線やビア・プラグなどの垂直信号配線の座標、配線幅等からなる。
メッシュ生成抑制領域計算部12bは、信号配線抽出部12aで抽出した信号配線情報に基づいて、信号配線から信号の伝送特性に影響が少ない領域、例えば後述する信号配線から所定の距離離れた領域や所定の条件を満足する領域を算出するように構成される。
置換部12cは、メッシュ生成抑制領域計算部12bにより算出されたメッシュ生成抑制領域を次に説明するメッシュ生成手段13でメッシュの数が抑制される材料等に置換し、電気回路装置のモデルを生成するように構成される。
メッシュ生成手段13は、生成されたモデルを所定のアルゴリズムに基づいて2次元あるいは3次元のメッシュを生成して分割するように構成される。
電磁界解析手段14は、メッシュ生成手段13によりメッシュに分割された電気回路装置のモデルを、電磁界解析手法を用いて各信号配線の伝送特性、S(散乱)パラメータ情報等(周波数依存性を含む。)を算出する。電磁界解析手法は公知の方法を用いることができ、例えば、モーメント法、有限要素法、境界要素法、有限差分時間領域法、伝送線路行列法等が挙げられる。本実施の形態では、電磁界解析手法は特に限定されず、いずれの手法を用いてもよい。ここで、Sパラメータ情報は、信号配線に設定したポート(入力および出力ポート)における入射係数および反射係数からなり、周波数毎に算出される。Sパラメータ情報により信号配線における損失の周波数依存性等が得られる。
出力手段15は、得られた各信号配線の伝送特性やSパラメータ情報を図示が省略された記憶手段や印刷手段等により出力するように構成されている。
本実施の形態の回路解析装置10は、以上のように構成されており、次にその動作および作用について、図2〜図4に示す電気回路装置を解析対象とする場合を例として説明する。
図2(A)は、解析対象となる電気回路装置の平面図、(B)は(A)に示すB部拡大斜視図である。また、図3は図2(B)に示すA−A線断面図、図4は図2(B)に示すB−B線断面図である。
図2〜図4を参照するに、電気回路装置20は、基板26上に形成された3層(ベタ膜)の導電材料からなるV/G層21−1〜21−3と、V/G層上あるいはV/G層間に形成された層間絶縁層22−1〜22−4と、層間絶縁層22−2中にV/G層21−1〜21−4に平行に形成された2本の層内信号配線23a、23bと、電気回路装置20の両端に層内信号配線23a、23bと接続された貫通ビア24a、24bと、電気回路装置の表層で貫通ビア24a、24bに接続された表層信号配線25等から構成されている。電気回路装置20は、例えば、信号が図2(A)の左端の表層信号配線25から入力され、表層信号配線25から貫通ビア24a、24bを介して層内信号配線23a、23bを流通し、右端の貫通ビア24a、24bを介して表層信号配線25から出力される。
図1および図2〜図4を参照するに、最初に、入力手段11では、電気回路装置20の3次元データがCAD装置から入力される。3次元データは、電気回路装置20を構成する基板26、V/G層21−1〜21−3、層間絶縁層22−1〜22−4、層内信号配線23a、23b、貫通ビア24a、24bの座標、幅、直径、電気特性等が含まれている。
次に、モデル置換手段12では、3次元データからメッシュ生成抑制領域を算出し、メッシュ生成が抑制される材料等に置換する。モデル置換手段12の実行する処理を、図5及び図6を更に参照しつつ説明する。
図5および図6は、モデル置換手段の実行する処理フロー図である。
信号配線抽出部12aでは、電気回路装置20の3次元データから解析対象となる層内信号配線23a、23b(図3に拡大して示す。)を抽出し(S100)、次いで、層内信号配線23a、23bの幅WDおよび座標を抽出する(S102)。
次いで、メッシュ生成抑制領域計算部12bでは、まず層内信号配線23a、23bが形成された層間絶縁層22−2の厚さTKおよび比誘電率εを抽出する(S104)。
次いで、層内信号配線23a、23bの幅WDおよび座標、層間絶縁層22−2の厚さTKおよび比誘電率εから、信号配線の伝送特性に影響の少ないあるいは影響しない領域AR1(「第1領域」と称する。)を計算により求める(S106)。第1領域AR1は、層間絶縁層22−2および、層間絶縁層に接するV/G層21−1、21−2を含む領域のうち、層内信号配線23a、23bから所定の距離R1以上離れた領域である。所定の距離R1は実験等により経験的に得られるものである。所定の距離R1は、層内信号配線23a、23bの幅WDおよび層間絶縁層22−2の厚さTKのうちいずれか大きい方と、層間絶縁層22−2の比誘電率εとの積とする。一例として、層内信号配線23a、23bの幅WD=0.1mm、層間絶縁層22−2の厚さTK=0.2mm、層間絶縁層22−2の比誘電率ε=4.4とすると、距離R1=0.88mmとなる。なお、所定の距離R1は、信号周波数や層間絶縁層22−2の誘電損失をさらに含めて規定されてもよい。
メッシュ生成抑制領域計算部12bではさらに、層内信号配線23a、23bを含む層間絶縁層22−2および、層間絶縁層に接するV/G層21−1、21−2以外の領域を信号配線の伝送特性に影響の少ないあるいは影響しない領域AR2(「第2領域」と称する。)として3次元データから抽出する(S108)。第2領域は、具体的には、層間絶縁層22−1、22−3、22−4、V/G層21−3、および基板26である。第2領域は、層内信号配線23a、23bがV/G層21−1、21−2に挟まれているので、層内信号配線23a、23bを流れる信号に起因する電界および磁界の第2領域への漏洩が少なく、メッシュの生成を抑制する領域としても電磁界解析の解析結果への影響がほとんどない。
次いで、解析対象である層内信号配線に関連する垂直信号配線があるかどうかを判定する(S110)。上述した第1領域および第2領域であっても、垂直信号配線がある場合、信号の伝送特性に影響するためである。垂直信号配線が有る場合は図6に示す処理を行う。ここで、具体的には、まず、信号配線抽出部12aでは、垂直信号配線である貫通ビア24a、24b(図4に拡大して示す。)の直径RDおよび座標を3次元データから抽出する(S112)。次いで、メッシュ生成抑制領域計算部12bでは、貫通ビア24a、24bおよび層内信号配線23a、23bを囲む層間絶縁層22−2の厚さTKおよび比誘電率εを抽出する(S114)。
次いで、貫通ビア24a、24bの直径RDおよび座標、層間絶縁層22−2の厚さTKおよび比誘電率εから、信号配線の伝送特性に影響の少ないあるいは影響しない領域AR3(「第3領域」と称する。)を計算により求める(S116)。第3領域AR3は、図4に示すように、貫通ビア24a、24bの側面から所定の距離R3以上離れた領域(基板26から層間絶縁層22−1までの積層体総てを含む領域)である。所定の距離R3は実験等により経験的に得られるものであるが、例えば、貫通ビア24a、24bの直径RDの1/2および層間絶縁層22−2の厚さTKのうちいずれか大きい方と、層間絶縁層22−2の比誘電率εとの積とする。一例として、貫通ビア24a、24bの直径RD=0.6mm、層間絶縁層22−2の厚さTK=0.2mm、層間絶縁層22−2の比誘電率ε=4.4とすると、距離R3=1.32mmとなる。なお、所定の距離R3についても上述したように、信号周波数や層間絶縁層22−2の誘電損失をさらに含めて規定されてもよい。
図5に戻り、次いでS106で算出した第1領域とS108で抽出した第2領域を加えた領域(第1領域∪第2領域)と、S110で「有」と判断された場合に図6のS116で算出された第3領域とが重なる領域((第1領域∪第2領域)∩第3領域)を抽出し、これを最終的なメッシュ生成抑制領域に指定する(S118)。最終的なメッシュ生成抑制領域は、具体的には、図3に示す第1領域AR1および第2領域AR2のうち、図4に示す第3領域に属する領域である。一方、S110で「無」と判断された場合は、第3領域が電気回路装置20全体である場合に相当し、最終的なメッシュ生成抑制領域は、S106で算出した第1領域とS108で抽出した第2領域を加えた領域(第1領域∪第2領域)となる。
そして、このメッシュ生成抑制領域をメッシュ生成が抑制される材料等に置換して3次元データを置換する(S120)。これにより3次元データは置換されたモデルを形成する。この置換により、メッシュ生成手段13ではメッシュの生成が抑制され計算時間を短縮することができる。ここで、メッシュ生成が抑制される材料としては、完全導体材料や比誘電率が略1に等しい空気層や真空層(以下、「空気層」という。)が挙げられる。メッシュ生成抑制領域を完全導体材料に置換することによりメッシュが粗く形成され、また、空気層に置換することによりメッシュが生成されない。メッシュ生成抑制領域を完全導体材料および空気層のうちいずれを選択するか適宜選択する。
次いで、メッシュ生成手段13では、上述したモデル置換手段12により置換されたモデルの3次元データに基づいて所定のアルゴリズムによりメッシュを生成する。所定のアルゴリズムは公知のアルゴリズムを使用することができ、特に限定されないが、一例として以下に説明する。
例えば、電気回路装置20の各部分、すなわち層内信号配線23a、23b、V/G層21−1〜21−3および層間絶縁層22−1〜22−4を所定の縦横比を持つように一律に矩形に分割する。メッシュ生成抑制領域を空気層に置換した場合は、空気層の部分にはメッシュが生成されないので、メッシュ数を大幅に削減できる。また、メッシュ生成抑制領域を完全導体材料に置換した場合は、本願発明者の検討によれば、メッシュ生成抑制領域としない場合のメッシュ数に対して10%〜70%程度のメッシュ数を削減することができる。
また、層内信号配線23a、23bを信号波長の1/10以下になるように分割し、電気回路装置20のV/G層21−1〜21−3および層間絶縁層22−1〜22−4を層内信号配線からの距離に応じてメッシュ幅を等比的に、距離が大きくなるに従ってメッシュ幅が大きくなるように分割してもよい。層内信号配線23a、23bから離れるにしたがって、流れる電流、電界、および磁界が小さくなるからである。但し、貫通ビア24a、24b付近では、貫通ビアからの距離にしたがって放射状にメッシュ幅が大きくなるように分割する。このように分割することにより、一律にメッシュの大きさを規定した場合と比較してメッシュ数を低減できる。このように分割した場合でも空気層の部分ではメッシュが生成されず、完全導体材料の部分では信号配線層と異なり粗いメッシュが生成されるので、メッシュ数を低減することができる。
次いで、電磁界解析手段14では、メッシュ生成手段13において生成したメッシュの座標とその座標における電気特性を3次元データから抽出し、上述した電磁界解析手法により層内信号配線の伝送特性、S(散乱)パラメータ情報(周波数依存性を含む。)等を算出する。さらに層内信号配線の電流分布や、特性インピーダンス等を算出することができる。
出力手段では、Sパラメータ情報等を記憶手段、例えばハードディスク装置や光ディスク装置などの記憶装置に出力し、あるいは、プリンタ等の印刷手段により信号波形や層内信号配線における電流分布等の図面を出力する。
以上説明した回路解析装置10は、例えば、その機能がコンピュータにより実現される。すなわち、上述した解析方法のプログラムがコンピュータにより実行されることにより、層内信号配線の伝送特性等を得ることができる。
本実施の形態によれば、伝送特性に影響の少ない領域についてメッシュの生成が抑制される材料等に置換しモデルを生成するので、メッシュ数を低減することができ、解析時間を短縮することができる。本願発明者の検討によれば、本実施の形態の解析方法では、メッシュ数と解析時間が略比例し、メッシュ数を半数にすることにより解析時間が半減することが確認されている。
また、本実施の形態によれば、メッシュ生成抑制領域をコンピュータを用いた自動計算により算出し電気回路装置の3次元データを置換するので、従来の電気回路装置を細分化して電磁界解析を行う場合と比較して、電磁界解析後の電気特性パラメータの合成等の手間を省略することができる。
次に本実施の形態の変形例に係る回路解析装置について説明する。本変形例に係る回路解析装置は、図1に示す置換部12cとメッシュ生成手段13の機能が一部異なる以外は上述した実施の形態と同様に構成される。
図7は、実施の形態の変形例に係る回路解析装置の機能構成を示す図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図7を参照するに、変形例に係る回路解析装置40は、解析対象となる電気回路装置の3次元データを入力する入力手段11と、3次元データに基づいて信号配線の伝送特性に影響の少ない領域を指定するモデル置換手段42と、伝送特性に影響の少ない領域が指定された3次元データに基づいて電気回路装置をメッシュに分割するメッシュ生成手段43と、電気回路装置の信号配線の伝送特性を解析する電磁界解析手段14と、解析結果を出力する出力手段15から構成される。
回路解析装置40は、モデル置換手段42を構成するメッシュ生成抑制領域指定部42cでは、上述した図5の処理フローにおいて、S118の最終的なメッシュ生成抑制領域((第1領域∪第2領域)∩第3領域)を指定し、メッシュ生成抑制領域データを3次元データに保存する。S120において行うメッシュ生成が抑制される材料等への置換処理を行わない。
メッシュ生成手段43では、上述したメッシュ生成手段13の動作において、メッシュ生成抑制領域データに基づいてメッシュ生成を抑制する処理を実行する。この処理はメッシュ生成抑制領域ではメッシュ数を低減してもよく、生成しないようにしてもよい。
本変形例によれば、上述した実施の形態と同様にメッシュ数を低減することができ、解析時間を短縮することができる。
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
例えば、上述した回路解析装置は、解析対象として電気回路基板を例に説明したが、電子回路基板やICチップ等の半導体装置の信号配線の解析にも適用できることはいうまでもない。
なお、以上の説明に関して更に以下の付記を開示する。
(付記1) 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析方法であって、
前記3次元データから前記信号配線の信号配線データを抽出するステップと、
前記信号配線データおよび3次元データに基づいてメッシュ生成が抑制されるメッシュ生成抑制領域を指定するステップと、
前記メッシュ生成抑制領域をメッシュ生成が抑制される処理を行うステップとを有し、
前記メッシュ生成抑制領域は、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて指定されることを特徴とする回路解析方法。
(付記2) 前記メッシュ生成が抑制される処理は、前記メッシュ生成抑制領域をメッシュ生成が抑制される材料に置換する処理であることを特徴とする付記1記載の回路解析方法。
(付記3) 前記材料は完全導体材料および比誘電率が略1の材料のうちいずれかであることを特徴とする付記2記載の回路解析方法。
(付記4) 前記メッシュ生成が抑制される処理は、メッシュ生成処理においてメッシュ生成抑制領域のメッシュ生成を抑制することを特徴とする付記1記載の回路解析方法。
(付記5) 前記回路装置は、交互積層された電源/グランド層および層間絶縁層と、層間絶縁層中に形成された層内信号配線とからなり、
前記メッシュ生成抑制領域は、前記層内信号配線を囲む第1層間絶縁層と該第1層間絶縁層を挟む上部電源/グランド層および下部電源/グランド層に設けられ、
前記層内信号配線の位置を基準として、層内方向でかつ層内信号配線と垂直方向に第1の距離以上離れた領域であることを特徴とする付記1〜4のうち、いずれか一項記載の回路解析方法。
(付記6) 前記第1の距離は、前記層内信号配線の幅と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする付記5記載の回路解析方法。
(付記7) 前記メッシュ生成抑制領域は、前記上部電源/グランド層の上側および前記下部電源/グランド層の下側の領域を含むことを特徴とする付記5または6記載の回路解析方法。
(付記8) 前記回路装置は、層内信号配線に電気的に接続された垂直信号配線を有し、
前記メッシュ生成抑制領域は、垂直信号配線の位置を基準として層内方向に第2の距離以上離れた領域に指定することを特徴とする付記5〜7のうち、いずれか一項記載の回路解析方法。
(付記9) 前記第2の距離は、前記垂直信号配線の半径と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする付記8記載の回路解析方法。
(付記10) コンピュータに、付記1〜9のうち、いずれか一項記載の回路解析方法を実行させるためのプログラム。
(付記11) 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析装置であって、
前記3次元データにメッシュ生成が抑制される領域データを指定するモデル置換手段と、
前記メッシュ生成が抑制される領域データに基づいてメッシュ生成を抑制するメッシュ生成手段とを含み、
前記メッシュ生成が抑制される領域データは、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて算出されることを特徴とする回路解析装置。
本発明の実施の形態に係る回路解析装置の機能構成を示す図である。 (A)は解析対象となる電気回路装置の平面図、(B)は(A)のB部拡大斜視図である。 図2(B)に示すA−A線断面図である。 図2(B)に示すB−B線断面図である。 モデル置換手段の実行する処理フロー図(その1)である。 モデル置換手段の実行する処理フロー図(その2)である。 実施の形態の変形例に係る回路解析装置の機能構成を示す図である。
符号の説明
10、40 回路解析装置
11 入力手段
12、42 モデル置換手段
12a 信号配線抽出部
12b メッシュ生成抑制領域計算部
12c 置換部
13、43 メッシュ生成手段
14 電磁界解析手段
15 出力手段
20 電気回路装置
21−1〜21−3 V/G層(電源層およびグランド層)
22−1〜22−4 層間絶縁層
23a、23b 層内信号配線
24a、24b 貫通ビア
42c メッシュ生成抑制領域指定部

Claims (10)

  1. 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析方法であって、
    前記3次元データから前記信号配線の信号配線データを抽出するステップと、
    前記信号配線データおよび3次元データに基づいてメッシュ生成が抑制されるメッシュ生成抑制領域を指定するステップと、
    前記メッシュ生成抑制領域をメッシュ生成が抑制される処理を行うステップとを有し、
    前記メッシュ生成抑制領域は、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて指定されることを特徴とする回路解析方法。
  2. 前記メッシュ生成が抑制される処理は、前記メッシュ生成抑制領域をメッシュ生成が抑制される材料に置換する処理であることを特徴とする請求項1記載の回路解析方法。
  3. 前記メッシュ生成が抑制される処理は、メッシュ生成処理においてメッシュ生成抑制領域のメッシュ生成を抑制することを特徴とする請求項1記載の回路解析方法。
  4. 前記回路装置は、交互積層された電源/グランド層および層間絶縁層と、層間絶縁層中に形成された層内信号配線とからなり、
    前記メッシュ生成抑制領域は、前記層内信号配線を囲む第1層間絶縁層と該第1層間絶縁層を挟む上部電源/グランド層および下部電源/グランド層に設けられ、
    前記層内信号配線の位置を基準として、層内方向でかつ層内信号配線と垂直方向に第1の距離以上離れた領域であることを特徴とする請求項1〜3のうち、いずれか一項記載の回路解析方法。
  5. 前記第1の距離は、前記層内信号配線の幅と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする請求項4記載の回路解析方法。
  6. 前記メッシュ生成抑制領域は、前記上部電源/グランド層の上側および前記下部電源/グランド層の下側の領域を含むことを特徴とする請求項4または5記載の回路解析方法。
  7. 前記回路装置は、層内信号配線に電気的に接続された垂直信号配線を有し、
    前記メッシュ生成抑制領域は、垂直信号配線の位置を基準として層内方向に第2の距離以上離れた領域に指定することを特徴とする請求項4〜6のうち、いずれか一項記載の回路解析方法。
  8. 前記第2の距離は、前記垂直信号配線の半径と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする請求項7記載の回路解析方法。
  9. コンピュータに、請求項1〜8のうち、いずれか一項記載の回路解析方法を実行させるためのプログラム。
  10. 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析装置であって、
    前記3次元データにメッシュ生成が抑制される領域データを指定するモデル置換手段と、
    前記メッシュ生成が抑制される領域データに基づいてメッシュ生成を抑制するメッシュ生成手段とを含み、
    前記メッシュ生成が抑制される領域データは、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて算出されることを特徴とする回路解析装置。
JP2004134383A 2004-04-28 2004-04-28 回路解析方法を実行させるためのプログラム Expired - Fee Related JP4528024B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004134383A JP4528024B2 (ja) 2004-04-28 2004-04-28 回路解析方法を実行させるためのプログラム
US10/939,336 US7266794B2 (en) 2004-04-28 2004-09-14 Apparatus for and method of analyzing transmission characteristics of a circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004134383A JP4528024B2 (ja) 2004-04-28 2004-04-28 回路解析方法を実行させるためのプログラム

Publications (2)

Publication Number Publication Date
JP2005316754A true JP2005316754A (ja) 2005-11-10
JP4528024B2 JP4528024B2 (ja) 2010-08-18

Family

ID=35188515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134383A Expired - Fee Related JP4528024B2 (ja) 2004-04-28 2004-04-28 回路解析方法を実行させるためのプログラム

Country Status (2)

Country Link
US (1) US7266794B2 (ja)
JP (1) JP4528024B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052612A1 (ja) 2005-10-31 2007-05-10 Matsushita Electric Industrial Co., Ltd. ステレオ符号化装置およびステレオ信号予測方法
JP2010204859A (ja) * 2009-03-02 2010-09-16 Fujitsu Ltd 電磁界シミュレータ及び電磁界シミュレーション装置
WO2013072993A1 (ja) * 2011-11-14 2013-05-23 株式会社日立製作所 解析計算方法、解析計算プログラムおよび記録媒体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308661B2 (en) * 2004-12-09 2007-12-11 International Business Machines Corporation Method and apparatus for characteristic impedance discontinuity reduction in high-speed flexible circuit applications
JP4597691B2 (ja) * 2005-01-31 2010-12-15 富士通株式会社 有限要素法を用いた構造解析方法
US20080230259A1 (en) * 2007-03-22 2008-09-25 Booth Jr Roger Allen Method and Structure for Implementing Control of Mechanical Flexibility With Variable Pitch Meshed Reference Planes Yielding Nearly Constant Signal Impedance
US10068039B1 (en) * 2015-06-15 2018-09-04 Ansys, Inc. Systems and methods for simulating a circuit using a hybrid finite element—circuit analysis operation
JP7123692B2 (ja) * 2018-08-13 2022-08-23 株式会社日本マイクロニクス 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274575A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 有限要素法解析のためのメッシュモデル作成方式
JPH07302258A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 電磁界強度算出装置
JPH1090330A (ja) * 1996-05-20 1998-04-10 Fujitsu Ltd 電磁波解析装置
JP2003330977A (ja) * 2002-05-17 2003-11-21 Nec Corp 電磁場解析装置および電磁場解析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302277A (ja) 1994-05-10 1995-11-14 Fujitsu Ltd 電磁界強度算出装置
JP3853602B2 (ja) 2001-03-27 2006-12-06 富士通株式会社 電磁界強度算出装置への入力データ作成方法および作成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274575A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 有限要素法解析のためのメッシュモデル作成方式
JPH07302258A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 電磁界強度算出装置
JPH1090330A (ja) * 1996-05-20 1998-04-10 Fujitsu Ltd 電磁波解析装置
JP2003330977A (ja) * 2002-05-17 2003-11-21 Nec Corp 電磁場解析装置および電磁場解析方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052612A1 (ja) 2005-10-31 2007-05-10 Matsushita Electric Industrial Co., Ltd. ステレオ符号化装置およびステレオ信号予測方法
JP2010204859A (ja) * 2009-03-02 2010-09-16 Fujitsu Ltd 電磁界シミュレータ及び電磁界シミュレーション装置
US8412506B2 (en) 2009-03-02 2013-04-02 Fujitsu Limited Electromagnetic field simulation apparatus and computer readable storage medium storing electromagnetic field simulation program
WO2013072993A1 (ja) * 2011-11-14 2013-05-23 株式会社日立製作所 解析計算方法、解析計算プログラムおよび記録媒体
JPWO2013072993A1 (ja) * 2011-11-14 2015-04-02 株式会社日立製作所 解析計算方法、解析計算プログラムおよび記録媒体

Also Published As

Publication number Publication date
US20050246669A1 (en) 2005-11-03
JP4528024B2 (ja) 2010-08-18
US7266794B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
US8768677B2 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
JP5759583B2 (ja) 半導体装置
JP4528024B2 (ja) 回路解析方法を実行させるためのプログラム
KR20030047577A (ko) 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
JP4780318B2 (ja) プリント基板搭載筐体解析システムと方法、これによるプリント基板搭載筐体構造、プログラムおよび記録媒体
WO2008072530A1 (ja) プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム
Yeung et al. PEEC modeling of radiation problems for microstrip structures
JP5886314B2 (ja) 解析計算方法、解析計算プログラムおよび記録媒体
JP2006293726A (ja) 電子部品の設計方法
Choi et al. Noise isolation in mixed-signal systems using alternating impedance electromagnetic bandgap (AI-EBG) structure-based power distribution network (PDN)
US7197446B2 (en) Hierarchical method of power supply noise and signal integrity analysis
US20100095257A1 (en) Electromagnetic field analysis of semiconductor package with semiconductor chip mounted thereon
Zhu et al. Eliminating the low-frequency breakdown problem in 3-D full-wave finite-element-based analysis of integrated circuits
Dahl et al. Efficient computation of localized fields for through silicon via modeling up to 500 GHz
KR20100000242A (ko) 인쇄회로기판의 제조방법
JP2007304952A (ja) 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置
Chada et al. Impedance of an infinitely large parallel-plane pair and its applications in engineering modeling
CN108575055A (zh) 一种差分过孔分析方法
Kayano et al. A study on characteristics of em radiation from stripline structure
JP2011204142A (ja) モデル生成装置、生成方法、プログラムおよびシミュレーションシステム
JP2008242724A (ja) シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法
Kollia et al. A domain decomposition approach for efficient electromagnetic analysis of the power distribution network of packaged electronic systems
JP4438682B2 (ja) プリント回路基板解析装置、方法、プログラム及び記録媒体
Li et al. On the accuracy of cross-talk modeling in high-speed digital circuits using the accelerated boundary element method
Ramadan et al. Coupling capacitance in through‐silicon vias: non‐homogeneous medium effect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees