CN108575055A - 一种差分过孔分析方法 - Google Patents

一种差分过孔分析方法 Download PDF

Info

Publication number
CN108575055A
CN108575055A CN201810375130.1A CN201810375130A CN108575055A CN 108575055 A CN108575055 A CN 108575055A CN 201810375130 A CN201810375130 A CN 201810375130A CN 108575055 A CN108575055 A CN 108575055A
Authority
CN
China
Prior art keywords
parallel
difference
parallel plate
plate region
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810375130.1A
Other languages
English (en)
Other versions
CN108575055B (zh
Inventor
田欣欣
李健凤
吴艳杰
吴多龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Sitai Information Technology Co ltd
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201810375130.1A priority Critical patent/CN108575055B/zh
Publication of CN108575055A publication Critical patent/CN108575055A/zh
Application granted granted Critical
Publication of CN108575055B publication Critical patent/CN108575055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种差分过孔分析方法,应用于含有差分走线的多层高速PCB,包括以下步骤:S1:对差分过孔结构进行区域分解,分解形成有平行板区域和若干个过孔区域,若干个所述过孔区域与平行板区域之间形成有若干个交界面,所述平行板还包括外部边界;S2:利用三维有限单元法求解若干个所述过孔区域;S3:利用边界积分方法求解所述平行板区域;S4:所述过孔区域与平行板区域S参数级联;本实施例提供的差分过孔分析方法采用边界积分法提取不规则形状平行板上不同过孔区域之间的耦合特性时,不需要对整个二维计算区域进行网格划分,而只用考虑一维边界,能进一步提升紧凑型过孔结构的设计效率。

Description

一种差分过孔分析方法
技术领域
本发明涉及集成电路技术领域,尤其涉及一种差分过孔分析方法。
背景技术
在多层高速PCB或封装系统中,过孔通常被用来连接不同层的信号线或者连接器件与电源平面和地平面。当高速信号沿着过孔传输时,过孔上垂直方向的电流会在平行板之间激励起向外传播的电磁波,从而使噪声耦合到相邻的信号孔上。作为信号传输路径中最常见的不连续因素,过孔会造成模式转换、串扰和不匹配等SI(signal integrity,信号完整性)问题。同时,过孔还可能激励起平行板结构的谐振模式,通过边缘的辐射造成潜在的EMI(electromagnetic interference,电磁干扰)问题或者导致电源分配网络中剧烈的电压波动。所以在对高速PCB或封装系统进行SI和EMI分析时,准确的过孔建模是至关重要的。
目前大部分过孔的建模工作均是针对传统的过孔结构,即孔柱位于圆形焊盘中心的结构。因此对传统的过孔结构,反焊盘区的电磁场分布可以近似为同轴TEM(transverseelectromagnetic,横电磁波)模式。
但是随着PCB或封装结构数据速率的升高,越来越多的差分过孔结构被用来传输高速差分信号。例如,差分过孔结构的反焊盘不再是圆形,该结构的特点是多个过孔共用一个不规则形状的反焊盘。对于这种差分过孔结构,反焊盘区的TEM模式不再存在解析解。因此,必须使用数值方法来计算反焊盘区的TEM模式。
目前已有的实现方案有两种:一种是利用区域划分的三维/二维FEM(FiniteElement Method,有限单元法)求解不规则平行板上的紧凑型过孔结构。该方法首先利用二维静态有限元求解器得到反焊盘区的TEM模式,然后将其作为源分别作用在过孔区域和平行板区域。其中过孔区域内复杂的场分布用三维有限元求解,并同时利用二维有限元求解平行板区域的传播模式,但对于平行板区域采用二维有限元法分析时,需要对计算区域进行网格划分,因此该分析方法效率不够高。另一种方法是采用三维FEM/边界积分法求解无限大平行板上的紧凑型过孔结构,但是该方法局限于无限大平行板的紧凑型过孔结构,无法适用于实际的有限大不规则形状的平行板结构。
发明内容
本发明的目的在于提供一种差分过孔分析方法,以解决现有的差分过孔分析方法效率不够高的问题。
为达此目的,本发明采用以下技术方案:
一种差分过孔分析方法,应用于含有差分走线的多层高速PCB,包括以下步骤:
S1:对差分过孔结构进行区域分解,分解形成有平行板区域和若干个过孔区域,若干个所述过孔区域与平行板区域之间形成有若干个交界面,所述平行板还包括外部边界;
S2:利用三维有限单元法求解若干个所述过孔区域;
S3:利用边界积分方法求解所述平行板区域;
S4:所述过孔区域与平行板区域S参数级联。
可选的,所述步骤S3包括:
通过边界积分方法求解不同所述过孔区域的端口之间的耦合,该边界包括所有所述交界面和所述外部边界。
可选的,所述步骤S3包括:
所述平行板之间的间距属于电小尺寸,使得所述外部边界可以近似等于PMC边界。
可选的,所述步骤S4包括:
计算出每个所述过孔区域的S参数矩阵后,将所有所述过孔区域的S参数矩阵整合成一个总的S参数矩阵。
可选的,所述步骤S4包括:
所述平行板区域的S参数矩阵与总的S参数矩阵通过所述交界面的水平端口级联起来。
与现有技术相比,本发明实施例具有以下有益效果:
本实施例提供的差分过孔分析方法采用边界积分法提取不规则形状平行板上不同过孔区域之间的耦合特性时,不需要对整个二维计算区域进行网格划分,而只用考虑一维边界,能进一步提升紧凑型过孔结构的设计效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的差分过孔分析方法的流程图。
图2为本发明实施例提供的含有三个过孔区域的不规则形状平行板的结构示意图。
图3为本发明实施例提供的用三维FEM求解过孔区域的俯视示意图。
图4为本发明实施例提供的用三维FEM求解过孔区域的侧视示意图。
图5为本发明实施例提供的沿着过孔区域与平行板区域的交界面定义水平方向端口的示意图。
图6为本发明实施例提供的平行板区域与过孔区域的S参数级联的示意图。
图7为本发明实施例提供的将过孔区域和平行板区域分为源、接收器和耦合路径的示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
请参阅图1所示,本实施例提供了一种差分过孔分析方法,应用于含有差分走线的多层高速PCB,包括以下步骤:
S1:对差分过孔结构进行区域分解,分解形成有平行板区域和若干个过孔区域,若干个所述过孔区域与平行板区域之间形成有若干个交界面,所述平行板还包括外部边界;
S2:利用三维有限单元法求解若干个所述过孔区域;
S3:利用边界积分方法求解所述平行板区域;
S4:所述过孔区域与平行板区域S参数级联。
具体的,在步骤S1中,过孔区域与平行板区域形成有若干个交界面,平行板还包括其外部边界。
请参阅图2所示,为了更好的说明本发明的技术方案,本实施例在平行板区域中分解有三个过孔区域,分别表示为A、B和C,该三个过孔区域与平行板区域的交界面分别为ΓA、ΓB和ΓC,平行板的外部边界用Γout表示。
本发明的技术方案关键在于,在每个交界面的内部是过孔区域,这些过孔区域可以用三维FEM来求解。同时,交界面的外部是平行板区域,可以用边界积分方法来求解出不同的过孔区域间的耦合。
请参阅图3和图4所示,过孔区域中的反焊盘是矩形,反焊盘的两边各有一个短路过孔。
其中,位于中间的两个孔为信号孔,位于两侧的两个孔为短路孔。
W、L、a、b、d、r均为过孔区域的各项尺寸。
平行板之间介质材料的介电常数为εr,损耗角正切为tanδ。
更进一步的,在步骤S2中,在解过孔区域时,其磁场强度H需要满足如下方程:
这里的V是指平行板之间的介质和上下的过孔柱,而S=St+Sb+Sh,St、Sb和Sh分别指过孔上端和下端的反焊盘面以及平行板与过孔区域的交界面。在本例中,St和Sb可分别定义为两个TEM端口。同时,Sh被划分为许多线性的片段。由于平行板之间的间距h为电小尺寸,并且Sh与过孔结构有一定距离,因此Sh上每个片段的场分布为平行板模式,水平方向的磁场与垂直方向的电场近似为常数。因此,在方程(1)中,
n×H=Jzez (2)
Ez=Ezez (3)
请参阅图5所示,对于一个水平方向的端口i,其端口电压和电流可定义为:
这里的wi是指端口的长度。假设在St、Sb和Sh上分别有Nt,Nb和Nh个端口。采用全波电磁仿真软件来计算这个多模式网络的S参数,可写成如下形式:
这里的v指代过孔区域A、B或C。是指顶部端口、底部端口和水平端口的出射波的系数矢量。是指顶部端口、底部端口和水平端口的入射波的系数矢量。
更进一步的,在步骤S3中,不同过孔区域的端口之间的耦合可以通过边界积分方法来求解。这里的边界包括内部过孔区域与平行板区域的交界面Γin=ΓABC,和平行板的外部边界Γout。根据等效原理,内部过孔区域与平行板区域的交界面Γin上存在等效电流与等效磁流。通常情况下,平行板之间的间距h在考虑的频带范围内属于电小尺寸的。因此,平行板的外部边界Γout可以近似当做PMC边界。同样根据等效原理,平行板的外部边界Γout上的等效磁流或垂直方向的电场也是平行板区域中发出散射波的源。
采用二维空间的格林函数:
则平行板区域中由边界面上的等效电流Jz激励产生的电场为:
这里的积分线即内部过孔区域与平行板区域的交界面Γin=ΓABC,该交界面上分布着等效电流和等效磁流。同时,由交界面Γin和平行板的外部边界Γout上的等效磁流Mt=Ezez×n激励的电场可以写为:
这里的是对观察点r的梯度算子,n′是源点r′的法向量。因此,平行板区域内总的电场为:
将(8)(9)带入(10),可推导出联系Jz和Ez积分方程为:
以上的积分方程可用矩量法来求解。首先将图3中内部过孔区域与平行板区域的交界面Γin和平行板的外部边界Γout分别划分为Nh和Ne-Nh个片段,即边界和交界面上的总片段数为Ne。然后将每个片段上定义的单位脉冲函数作为基函数对未知量Jz和Ez进行展开。
这里的单位脉冲函数Πn(r)定义如下,
jn和en分别是第n个片段上Jz和Ez的展开系数。通过点匹配的方法可以推导出:
ZEj=ZMe (15)
其中j是Nh×1的矢量,e是Ne×1的矢量。ZE和ZM均是MoM(矩量法,method ofmoment)矩阵。ZE是Ne×Nh的矩阵,其元素可由式(16)计算,
式(16)中的Υ=1.781072418,ZM是Ne×Ne的矩阵,其元素可(17)由计算,
根据(4)(5)交界面Γin的每个片段上电压电流的定义,可以将Jz和Ez的关系转变为交界面上电压和电流的关系,
Vp=ZppIp (18)
这里的Vp和Ip是Nh×1的矢量。Zpp是Nh×Nh的矩阵,即平行板阻抗矩阵,表征了平行板上不同过孔区域的端口之间的耦合。
将式(4)(5)带入(15),可以得到,
其中,Vout是(Ne-Nh)×1的矢量,表示平行板外部边界Γout上由每个片段的切向电场Ez计算所得的电压矢量。
则平行板阻抗矩阵Zpp可由(22)计算得到,
将(22)右边矩阵运算的结果取前Nh行可得平行板阻抗矩阵Zpp
更进一步的,在步骤S4中,得到每个过孔区域的S参数矩阵后,可以将所有过孔区域的S参数矩阵整合成一个总的S参数矩阵。整合后的过孔区域的总的S参数矩阵可写成如下形式:
其中,(23)中的矢量元素都是由(6)中对应的矢量元素整合而成的。例如,
对于平行板区域,将平行板阻抗矩阵Zpp转换成散射矩阵Spp后有如下关系,
bp=Sppap (25)
请参阅图6所示,可以将平行板区域的散射矩阵Spp与(6)中过孔区域的总的S参数矩阵通过交界面的水平端口级联起来。
根据电磁场的连续性,图6中的ap、bp与ah、bh有如下关系:
ap=bh (26)
bp=ah (27)
由(23)可得,
bh=Shtat+Shbab+Shhah (28)
将(26)(27)(28)代入(23)可得,
ah=Spp(I-ShhSpp)-1(Shtat+Shbab) (29)
将(29)代入(23),可以消掉ah、bh,从而得到一个新的矩阵,该矩阵表征了过孔区域中所有的顶部端口、底部端口之间的散射关系。
这里的每个子矩阵的表达式如下,
每个过孔区域的S参数矩阵表征了过孔区域内部的连接特性,即过孔区域的顶部端口、底部端口和水平端口之间的连接关系。而该连接特性不受到平行板尺寸和边界条件的影响。这意味着,如果平行板上有若干个相同的过孔结构,则只需要计算一个过孔区域的S参数矩阵即可。该过孔区域的S参数矩阵也不会因为过孔的布局方位的改变而改变。不同过孔区域之间的耦合可以通过平行板区域的阻抗矩阵来表征。
请参阅图7所示,源或接收器的内在特性可以由过孔区域的S参数矩阵表征,而平行板区域的阻抗矩阵表征了一个过孔区域到另一个过孔区域的耦合路径。因此,将平行板区域与过孔区域分开求解有助于过孔位置的优化和过孔之间噪声耦合的减小。
本实施例提供的差分过孔分析方法采用边界积分法提取不规则形状平行板上不同过孔区域之间的耦合特性时,不需要对整个二维计算区域进行网格划分,而只用考虑一维边界,能进一步提升紧凑型过孔结构的设计效率。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种差分过孔分析方法,应用于含有差分走线的多层高速PCB,其特征在于,包括以下步骤:
S1:对差分过孔结构进行区域分解,分解形成有平行板区域和若干个过孔区域,若干个所述过孔区域与平行板区域之间形成有若干个交界面,所述平行板还包括外部边界;
S2:利用三维有限单元法求解若干个所述过孔区域;
S3:利用边界积分方法求解所述平行板区域;
S4:所述过孔区域与平行板区域S参数级联。
2.根据权利要求1所述的差分过孔分析方法,其特征在于,所述步骤S3包括:
通过边界积分方法求解不同所述过孔区域的端口之间的耦合,该边界包括所有所述交界面和所述外部边界。
3.根据权利要求2所述的差分过孔分析方法,其特征在于,所述步骤S3包括:
所述平行板之间的间距属于电小尺寸,使得所述外部边界可以近似等于PMC边界。
4.根据权利要求1所述的差分过孔分析方法,其特征在于,所述步骤S4包括:
计算出每个所述过孔区域的S参数矩阵后,将所有所述过孔区域的S参数矩阵整合成一个总的S参数矩阵。
5.根据权利要求4所述的差分过孔分析方法,其特征在于,所述步骤S4包括:
所述平行板区域的S参数矩阵与总的S参数矩阵通过所述交界面的水平端口级联起来。
CN201810375130.1A 2018-04-24 2018-04-24 一种差分过孔分析方法 Active CN108575055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810375130.1A CN108575055B (zh) 2018-04-24 2018-04-24 一种差分过孔分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810375130.1A CN108575055B (zh) 2018-04-24 2018-04-24 一种差分过孔分析方法

Publications (2)

Publication Number Publication Date
CN108575055A true CN108575055A (zh) 2018-09-25
CN108575055B CN108575055B (zh) 2020-11-13

Family

ID=63575249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810375130.1A Active CN108575055B (zh) 2018-04-24 2018-04-24 一种差分过孔分析方法

Country Status (1)

Country Link
CN (1) CN108575055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113408133A (zh) * 2021-06-24 2021-09-17 广东工业大学 一种密集金属过孔的半解析分析方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279600A (zh) * 2013-05-15 2013-09-04 西安电子科技大学 基于积分边界的介质粗糙面有限元电磁仿真方法
CN106294894A (zh) * 2015-05-15 2017-01-04 南京理工大学 快速分析非均匀目标电磁散射特性的有限元边界积分方法
CN107845605A (zh) * 2016-09-20 2018-03-27 瑞萨电子株式会社 半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279600A (zh) * 2013-05-15 2013-09-04 西安电子科技大学 基于积分边界的介质粗糙面有限元电磁仿真方法
CN106294894A (zh) * 2015-05-15 2017-01-04 南京理工大学 快速分析非均匀目标电磁散射特性的有限元边界积分方法
CN107845605A (zh) * 2016-09-20 2018-03-27 瑞萨电子株式会社 半导体器件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YAO-JIANG ZHANG ETC: "An efficient hybrid boundary-integral and finite-element method for signal integrity analysis of multiple vias sharing an anti-pad", 《2014 IEEE INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (EMC)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113408133A (zh) * 2021-06-24 2021-09-17 广东工业大学 一种密集金属过孔的半解析分析方法

Also Published As

Publication number Publication date
CN108575055B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
WO2007047891A2 (en) Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
CN101176389A (zh) 阻抗受控过孔结构
KR20140097313A (ko) 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판
CN102630127B (zh) 一种嵌入蛇形平面电磁带隙结构及其构建方法
US20190208619A1 (en) Printed circuit board (pcb) with stubs coupled to electromagnetic absorbing material
JPWO2017006552A1 (ja) プリント基板
CN109041413A (zh) 一种深度抑制超宽带同步开关噪声的电磁带隙结构
CN110110393B (zh) 一种系统仿真选择方法和系统
Li et al. High-Speed Differential Via Optimization using a High-Accuracy and High-Bandwidth Via Model
CN108575055A (zh) 一种差分过孔分析方法
US10054979B1 (en) Placement of ground vias for high-speed differential signals
Li et al. Design of EMI and suppression structure based on bar-via
Zhang et al. Design and modeling for chip-to-chip communication at 20 Gbps
Zhang et al. Power noise suppression using power-and-ground via pairs in multilayered printed circuit boards
CN106021727B (zh) 基于等效多端口的射频综合模块电磁特性分析方法
Cheng et al. Enhanced microstrip guard trace for ringing noise suppression using a dielectric superstrate
Hardock et al. Application of vias as functional elements in microwave coupling structures
JP4528024B2 (ja) 回路解析方法を実行させるためのプログラム
Kayano et al. Transmission characteristics and shielding effectiveness of shielded-flexible printed circuits for differential-signaling
Tarvainen Simplified modeling of parallel plate resonances on multilayer printed circuit boards
CN107039717A (zh) 一种空间耦合差分介质波导滤波器
Duan Extension of the contour integral method for the electrical design of planar structures in digital systems
Shourvarzi et al. A network of ports to estimate shielding effectiveness of an enclosure with apertures
Oo et al. Hybridization of the scattering matrix method and modal decomposition for analysis of signal traces in a power distribution network
Chen et al. Overcoming Design Challenges for High Bandwidth Memory Interface with CoWoS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240619

Address after: Room 1111, 10 Guanhong Road, Guangzhou hi tech Industrial Development Zone, Guangdong 510000

Patentee after: GUANGZHOU SITAI INFORMATION TECHNOLOGY CO.,LTD.

Country or region after: China

Address before: No.729, Dongfeng East Road, Yuexiu District, Guangzhou City, Guangdong Province 510060

Patentee before: GUANGDONG University OF TECHNOLOGY

Country or region before: China

TR01 Transfer of patent right