JP2005311529A - 撮像装置及びその制御方法 - Google Patents

撮像装置及びその制御方法 Download PDF

Info

Publication number
JP2005311529A
JP2005311529A JP2004123285A JP2004123285A JP2005311529A JP 2005311529 A JP2005311529 A JP 2005311529A JP 2004123285 A JP2004123285 A JP 2004123285A JP 2004123285 A JP2004123285 A JP 2004123285A JP 2005311529 A JP2005311529 A JP 2005311529A
Authority
JP
Japan
Prior art keywords
light receiving
charge
buffer
receiving element
vertical transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004123285A
Other languages
English (en)
Inventor
Yoichi Sawachi
洋一 沢地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2004123285A priority Critical patent/JP2005311529A/ja
Publication of JP2005311529A publication Critical patent/JP2005311529A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】 撮影間隔を短縮し、連写機能及び速写性能の向上を図る。
【解決手段】 CCD30は、複数の受光素子50、フィールドシフトゲート51、第1及び第2バッファメモリ52,53、垂直転送路54、水平転送路56からなる。受光素子50は、受光量に応じた電荷を生成して蓄積し、撮影露光が行われる。バッファメモリ52,53は、受光素子50及び垂直転送路54の間に配置されており、受光素子50から転送されてきた電荷を一時的に蓄積する。バッファメモリ53から垂直転送路54への電荷の転送、又は垂直転送路54による電荷の垂直転送、水平転送路55による電荷の水平転送と時間を重複して、受光素子50による撮影露光を行うことで、撮影時間及び撮影時間を短縮する。
【選択図】 図4

Description

本発明は、固体撮像素子を使用した撮像装置に関し、特に連写機能、速写性能を向上した撮像装置及びその制御方法に関するものである。
近年、デジタルカメラなどの固体撮像素子を使用する撮像装置が急速に普及してきており、それにともなって固体撮像素子の高画素化が進んできている。ところが、固体撮像素子の受光部に蓄積された電荷を読み出すときに、従来の読み出し方法では、全画素の電荷が全て転送されるまで次の撮影は不可能となっている。このため、固体撮像素子を高画素化すると、全画素の読み出し終了まで非常に時間がかかることとなり、そのため特許文献1及び2に示すように、電荷の読み出しを高速化し、撮影時間を短縮する方法が考えられている。
特許文献1では、1つの受光素子に対して複数のインターライン転送路、又はインターラインメモリを設けており、受光素子から複数の画像データ信号を転送するとき、複数のインターライン転送路、又はインターラインメモリへそれぞれ同時に転送することで、読み出しの高速化を図っている。また、特許文献2では、受光素子からの光信号を転送する複数の垂直転送路と、この複数の垂直転送路に対応する複数の水平転送路を設けており、水平転送路での並列読み出しを行うことで、撮影時間を短縮している。
特開平6−317462号公報 特開平11−75117号公報
しかしながら、上述の特許文献1及び2では、現在の固体撮像素子の高画素化から要求される程の撮影の高速化、特に連写機能及び速写性能の向上を図ることは困難である。すなわち特許文献1では、受光素子から上述した複数のインターライン転送路又はインターラインメモリに画像データがそれぞれ同時に転送されるという制御を行っており、この画像データの転送中は、次の電子シャッタを作動させて受光素子から電荷を出力することは不可能であるため、高画素化された固体撮像素子の場合、画像データの転送終了までやはり時間がかかり、次の撮影を行うことができない。また、特許文献2の撮像装置では、複数の水平転送路によって電荷が出力されるまでは、次の撮影を行うことができないので、並列読み出しによって水平転送の時間を短くしても、読み出しの全体としての時間は、あまり短縮できず、高画素化された固体撮像素子で要求される程の高速化はできない。
本発明は、上記事情を考慮してなされたものであり、撮影間隔を短縮し、連写機能及び速写性能の向上を図ることが可能な撮像装置及びその制御方法を提供することを目的とする。
本発明の撮像装置は、受光量に応じた電荷を生成し、2次元マトリクス状に配された複数の受光素子と、この受光素子に蓄積された信号電荷を列毎に垂直方向に転送する垂直転送手段と、この垂直転送手段と垂直に接続され、前記垂直転送手段から転送された電荷を水平方向に出力する水平転送手段と、前記電荷の転送を行わせるタイミング信号を生成するタイミング信号生成手段とからなる撮像装置において、前記受光素子と、前記垂直転送手段との間に、電荷を一時的に蓄積させておくバッファ手段を設け、前記タイミング信号生成手段は、前記受光素子及び前記バッファ手段に対してタイミング信号を送り、前記受光素子で蓄積された電荷を前記バッファ手段を経て前記垂直転送手段に転送させることを特徴とする。
なお、前記バッファ手段は、1つの前記受光素子に対して少なくとも1つ以上配設されており、前記受光素子に蓄積された電荷は全て前記バッファ手段を通過して前記垂直転送手段に転送されることが好ましい。また、前記タイミング信号生成手段は、前記タイミング信号を全ての受光素子に対して同時に送り、受光素子に蓄積された電荷を全て前記バッファ手段に転送させることが好ましい。あるいは、前記バッファ手段は、前記受光素子が配置されている層の背面側に位置する層に設けられていることが効果的である。
また、本発明の撮像装置の制御方法は、受光量に応じた電荷を生成し、2次元マトリクス状に配された受光素子に蓄積された電荷を読み出し、この電荷を垂直転送手段により垂直方向に転送した後、前記垂直転送手段と直交して接続される水平転送手段により水平方向に転送して出力する撮像装置の制御方法において、前記受光素子と、前記垂直転送手段との間に電荷を一時的に蓄積させておくバッファ手段を設けており、前記受光素子に蓄積された電荷は、前記バッファ手段を経て前記垂直転送手段に転送され、前記バッファ手段に電荷が蓄積されているときは、電荷バッファフラグをセットしており、この電荷バッファフラグがセットされているか否かの判定をして前記電荷バッファフラグがセット状態の場合、撮影禁止フラグをセットして前記受光素子から前記バッファ手段への電荷の転送を禁止し、電荷バッファフラグがリセットされている場合、前記撮影禁止フラグをリセットして前記受光素子から前記バッファ手段への電荷の転送を許可することを特徴とする。
なお、前記電荷バッファフラグは、全ての前記受光素子に対して設定されていることが好ましい。また、前記垂直転送手段に電荷が蓄積されているか否かを示す電荷転送状態フラグが設定されていることが好ましい。あるいは、前記電荷バッファフラグ、撮影禁止フラグ、及び電荷転送状態フラグをそれぞれ個別に動作させるマルチタスク処理を行うことが効果的である。さらにまた、シャッタ入力を行う操作部を備えており、前記電荷バッファフラグがセットされているときには、前記操作部によるシャッタ入力を無効にすることが好ましい。なお、シャッタ入力手段としてレリーズボタンを設け、このレリーズボタンを押圧し続けることで連写撮影が行われる構成とし、この連写撮影のとき前記電荷バッファフラグがリセットされる毎、あるいは、前記撮影禁止フラグがリセットされる毎に露光を開始して撮影を繰り返す構成が好ましい。さらに前記バッファ手段は、1つの受光素子に対して複数設けられており、前記電荷バッファフラグは、前記受光素子に接続された1つ目のバッファに対して設定されていることが好ましい。
また、受光量に応じた電荷を蓄積しているときに、前記水平転送、前記垂直転送、前記バッファ手段から前記垂直転送手段への転送、又は前記バッファ手段間の転送を行うことが好ましい。さらに前記水平転送、前記垂直転送中に前記バッファ手段間の転送を行うことも効果的である。
本発明の撮像装置は、受光素子と、垂直転送手段との間に、電荷を一時的に蓄積させておくバッファ手段を設け、タイミング信号生成手段は、受光素子及びバッファ手段に対してタイミング信号を送り、受光素子で蓄積された電荷をバッファ手段を経て垂直転送手段に転送させているので、撮影間隔の短縮を図ることが可能であり、撮像装置の連写機能、及び速写性能を向上させることが可能である。
また、本発明の撮像装置の制御方法によれば、受光素子と、垂直転送手段との間に電荷を一時的に蓄積させておくバッファ手段を設けており、受光素子に蓄積された電荷は、バッファ手段を経て垂直転送手段に転送され、バッファ手段に電荷が蓄積されているときは、電荷バッファフラグをセットしており、この電荷バッファフラグがセットされているか否かの判定をして電荷バッファフラグがセット状態の場合、撮影禁止フラグをセットして受光素子からバッファ手段への電荷の転送を禁止し、電荷バッファフラグがリセットされている場合、撮影禁止フラグをリセットして受光素子からバッファ手段への電荷の転送を許可しているので、撮影時間及び撮影間隔の短縮を可能とし、撮像装置の連写性能、及び速写性能を向上させることができる。
本発明の第1の実施形態が適用されたデジタルカメラの正面側斜視図を示す図1において、デジタルカメラ2には、前面に撮像レンズ10が組み込まれたレンズ鏡胴11が設けられ、上面には、レリーズボタン15、及びモードダイヤル16が設けられている。
デジタルカメラ2の背面には、図2に示すように、電子式ファインダ(EVF)19と、液晶ディスプレイ(LCD)20と、操作部21とが設けられている。EVF19又はLCD20には、撮影した画像やいわゆるスルー画像、各種設定画面が表示される。操作部21は、電源のオン/オフ切替えを行う電源ボタン21a、LCD20に表示されるメニュー画面内でカーソルを移動させるカーソル操作板21b,決定ボタン21c、キャンセルボタン21d、表示切換ボタン21eなどから構成される。デジタルカメラ2ではEVF19及びLCD20はいずれか一方に画像が表示されるように切り換えが行われる。このEVF19、LCD20の表示の選択は表示切換ボタン21eによって行われる。
デジタルカメラ2では、静止画撮影を行う静止画撮影モード、撮影した画像をLCD20に表示する再生モード、および各種設定を行うセットアップモードが選択可能となっている。これらのモードの切り替えは、モードダイヤル16を回転操作することで行われる。
図3は、デジタルカメラ2の電気的構成の概略を示すブロック図である。撮像レンズ10の背後には、固体撮像素子としてのCCD30が配置されている。撮像レンズ10を透過した被写体光が、CCD30によって撮像信号に変換される。CCD30は、タイミングジェネレータ(タイミング信号生成手段)31を介して、デジタルカメラ2の全体を制御するCPU33に接続されている。このCPU33が、タイミングジェネレータ31を制御してCCD30が駆動される。タイミングジェネレータ31は、固体撮像素子を駆動する信号(タイミング信号)FS ,BS1,BS2,V1 ,V2 ,H1 ,H2 (後述)を送信する。
このCCD30から出力された撮像信号は、相関二重サンプリング回路(CDS)34に入力される。CDS34は、CCD30から入力された撮像信号を、CCD30の各セルの蓄積電荷量に正確に対応したR、G、Bの画像データとして出力する。CDS34から出力された画像データは、増幅器(AMP)36で増幅される。A/D変換器37は、AMP36で増幅された画像データをデジタルの画像データに変換する。A/D変換器37から出力されたデジタルの画像データは、画像信号処理回路38に送信される。
画像信号処理部38は、データバス39を介してCPU33に接続されている。CPU33は画像信号処理部38を制御して階調変換、ホワイトバランス補正、γ補正処理などの各種画像処理を画像データに施す。さらに画像信号処理部38には、データバス39を介して内部メモリ41が接続されている。内部メモリ41は、EVF19又はLCD20をビューファインダとして使用する際に、画像信号処理部38から送られた解像度の低い画像データが一時的に記録される。内部メモリ41に記録された画像データは、ディスプレイドライバ42,43に送信され、EVF19又はLCD20に表示される。また、画像信号処理部38で各種画像処理を施された高解像度の画像データは、データバス39を解して接続されている圧縮・伸張処理部44により、JPEG等の圧縮方式により圧縮される。圧縮された画像データは、CPU33がメディアコントローラ45を制御し、メモリカード46に記録される。
また、CPU33には、レリーズボタン15、モードダイヤル16、及び操作部21が接続されている。CPU33は、これらレリーズボタン15、モードダイヤル16、及び操作部21の操作によってユーザーからの指令を取得する。
図4はCCD30の構成の概略を示す。CCD30は、複数の受光素子50、フィールドシフトゲート51、第1及び第2バッファメモリ52,53、垂直転送路54、水平転送路55を含んでいる。
受光素子50は、2次元マトリックス状に配列された感光部で、入射光を信号電荷に変換する機能を有している。受光素子50には、例えばフォトダイオードが用いられる。受光素子50は、入射光の強さに応じて信号電荷に変換し、この信号電荷を時間とともに蓄積させていく。なお、図4においては、CCD30は、3×4=12個の受光素子50が図示されているが、受光素子50の個数及び配列はこれに限るものではなく、それぞれの撮像装置で設定される撮影画像数に応じて適宜変更すればよい。
フィールドシフトゲート51は、受光素子50の蓄積された信号電荷がバッファメモリ52に漏れないように閉じ状態に遮蔽し、信号電荷をバッファメモリ52に転送する際に開き状態にして信号電荷をバッファメモリ52に移動させる機能を有するゲート手段である。すなわち、フィールドシフトゲート51は、タイミングジェネレータ31からフィールドシフトパルス(FS: Field Shift pulse)が印加された際に開き状態となり、これ以外のときには遮蔽している。
第1及び第2バッファメモリ52,53は、受光素子50及び垂直転送路54の間に配置されており、すなわち第1バッファメモリ52は、フィールドシフトゲート52を介して受光素子50と接続されるともに、その反対側に第2バッファメモリ53が接続されており、さらに第2バッファメモリ53は、第2バッファメモリ52とは反対側の位置で垂直転送路54と接続されている。この第1及び第2バッファメモリ52,53は、受光素子50から転送されてきた電荷を一時的に蓄積するものである。バッファメモリ52,53は、タイミングジェネレータ31から駆動信号BS1,BS2が供給されたときにそれぞれ駆動し、第1バッファメモリ52は受光素子50から転送された信号電荷を第2バッファメモリ53へ転送し、第2バッファメモリ53は垂直転送路54へ信号電荷を転送する。なお、本実施形態においては、駆動信号BS1,BS2はタイミングジェネレータ31により1相駆動方式で生成されるものであるが、これに限らず他の駆動方式、例えば2相、3相の駆動方式のものでもよい。
垂直転送路54には、1つの受光素子50に対して1つずつ形成されている垂直転送電極61からなり、垂直方向に信号電荷を転送する。垂直転送電極61は上述した第2バッファメモリ53に接続されており、タイミングジェネレータ31から垂直駆動信号V1 ,V2 が供給されたときそれぞれ駆動し、第2バッファメモリ53から転送された信号電荷を水平転送路55へ垂直転送する。
水平転送路55は、垂直転送路54に接続される水平転送電極66から形成されており、垂直転送路54の転送方向と直交する水平方向に信号電荷を転送する。水平転送電極66はタイミングジェネレータ31から垂直駆動信号H1 ,H2 が供給されたときそれぞれ駆動し、垂直転送路54から転送された信号電荷を水平転送し、CDS34へ出力する。
上述した駆動信号FS ,BS1,BS2,V1 ,V2 ,H1 ,H2 は、図5に示すタイミングチャートで供給され、CCD30のフィールドシフトゲート51、バッファメモリ52,53、垂直転送路54、水平転送路55をそれぞれ駆動させる。先ずレリーズボタン14を押圧操作してシャッタ入力をすると、後述する撮影禁止フラグがセット状態(1)となり、それに同期して1回目の露光、すなわち、シャッタが開放となって受光素子50は入射光を光電変換した信号電荷が蓄積される。このとき、AE(自動露出制御)などで設定されたシャッタ時間に基づく露光期間TE が終了するまで受光素子50に信号電荷が蓄積される。そして露光期間TE の終了と同時にタイミングジェネレータ31から駆動信号FSが供給されてフィールドシフトゲート51が開き状態となり、受光素子50に蓄積された信号電荷が第1バッファメモリ52へ転送(図5(A)に示す状態)され、一回目の撮影露光が完了する。
その後、1回目の撮影露光で受光素子50から第1バッファメモリ52へ転送された信号電荷は、駆動信号BS1,BS2によって第1バッファメモリ52から第2バッファメモリ53へ、さらに第2バッファメモリ53から垂直転送路54へ転送され、さらにその後垂直転送、水平転送されて出力される。
そして、1回目の撮影露光後、信号電荷が第1バッファメモリ52から第2バッファメモリ53へ転送された直後、すなわち、駆動信号BS1の後に撮影禁止フラグがリセット状態(0)になり、撮影許可、すなわち、2回目の撮影露光が可能となる。2回目の撮影露光が開始され、1回目と同様に、受光素子50から第1バッファメモリ52へ転送される。この2回目の撮影露光で信号電荷が転送されるとき(図5(B)に示す状態)、1回目の信号電荷が垂直転送及び水平転送を行っている転送期間TVHは、信号電荷の混合を防ぐため、第2バッファメモリ53から垂直転送路54への転送は行われない、すなわち、この1回目の垂直転送及び水平転送を行っている転送期間TVHは、後述する電荷転送状態を示すレジスタRT がセット状態(1)となり、駆動信号BS2が供給されない。よって、この転送期間TVHでは、信号電荷はバッファメモリ52,53に蓄積されたままである(図5(C)に示す状態)。そして、転送期間TVHが終了してレジスタRT がリセット状態(0)になると駆動信号BS2が供給され、2回目の撮影露光による信号電荷が第2バッファメモリ53から垂直転送路54へ転送されて垂直転送、水平転送が行われて出力される。
上述のように、1回目の撮影露光による信号電荷が第1バッファメモリ52から第2バッファメモリ53へ転送された直後から、2回目の露光が開始可能となるので、この時間間隔TIminが最短のシャッター間隔である。
なお、上述した図5のタイミングチャートでは、撮影の露光期間TE と、垂直転送及び水平転送の転送時間TVHがほぼ同じ時間間隔に設定されている場合の例を示しているが、転送時間TVHと比較して露光期間TE が非常に短い時間になる場合もある。図6は、転送時間TVHに比較して露光期間TE が非常に短い場合のタイミングチャートを示すものである。このタイミングチャートに沿ってCCD30が駆動される場合、先ず、1回目の撮影露光のときには、上記例と同様に撮影禁止フラグが(1)となり、それに同期して受光素子50に信号電荷が蓄積される。そして露光期間TE が終了すると、駆動信号FSがタイミングジェネレータ31から供給されて第1バッファメモリ52に信号電荷が転送される(図6(A)に示す状態)。そしてこの1回目の撮影露光で取り込まれた信号電荷は、駆動信号BS1,BS2の供給によりバッファメモリ52,53を経て垂直転送路54へ転送され、さらにその後垂直転送、水平転送されて出力される。
1回目の撮影露光後、信号電荷が第2バッファメモリ53へ転送された直後、撮影禁止フラグがリセット状態(0)になり、2回目の撮影露光が可能となる。2回目のシャッタ入力で2回目の撮影露光が開始され、1回目と同様に、受光素子50から第1バッファメモリ52へ転送され、さらに第2バッファメモリ53から垂直転送路54へ転送される。この2回目の撮影露光で信号電荷が転送されるとき(図6(B)に示す状態)、上述したように垂直転送及び水平転送を行っている転送期間TVHと露光期間TE との時間差が大きく、この1回目の転送期間TVHの終了までバッファメモリ53に2回目の信号電荷が蓄積され、垂直転送路54への転送は行われない。そして1回目の転送期間TVHが終了し、電荷転送フラグがリセット状態(0)になると駆動信号BS2が供給され、2回目の撮影露光による信号電荷が第2バッファメモリ53から垂直転送路54へ転送されて出力される。
そして2回目の撮影露光後、信号電荷が第2バッファメモリ53へ転送された直後、撮影禁止フラグがリセット状態(0)になり、3回目の撮影露光が可能となる。この3回目の撮影露光が開始され、受光素子50から第1バッファメモリ52へ転送(図6(C)に示す状態)されるとき、まだ1回目の転送期間TVHが終了しておらず、3回目の撮影露光による信号電荷は第1バッファメモリ52に蓄積したままになる(図6(D)に示す状態)。そして1回目の転送期間TVHが終了し、さらに2回目の信号電荷が第2バッファメモリ53から垂直転送路54に転送された後に、3回目の信号電荷は、第1バッファメモリ52から第2バッファメモリ53への転送が可能となる。
そしてさらに3回目の撮影露光後、信号電荷が第2バッファメモリ53へ転送された直後、撮影禁止フラグがリセット状態(0)になり、4回目の撮影露光が可能となる。この4回目以降の撮影露光では、1回前(4回目の撮影露光の場合は3回目)の撮影露光で取り込まれた信号電荷が、上述した転送期間TVHと露光期間TE との時間差から、バッファメモリ52に蓄積されている時間が長くなる。よって、その分4回目以降では、撮影可能となるまでの時間が、1〜3回目よりも長くなるが、この3〜4回目以降の撮影間隔TI でも、転送期間TVHよりも短い時間であり、従来のデジタルカメラよりも撮影時間の短縮が可能となっている。また、1〜3回目は、露光期間TE とほぼ変わらない程度の最短撮影間隔TIminで撮影することが可能となっている。
図7には、本実施形態との比較用として従来のデジタルカメラでCCDを駆動するときのタイミングチャートを示す。なお、この従来のデジタルカメラでは、CCDの構成としては、上述した本実施形態のCCD30で設けられているバッファメモリ52,53を、受光素子と垂直転送路との間に設けない構成となっている。このタイミングチャートに沿って従来のCCDが駆動される場合、先ず、1回目の撮影露光のときには、上記例と同様に撮影禁止フラグが(1)となり、それに同期して受光素子では入射光から光電変換された信号電荷が蓄積され、設定された露光期間TE2の後、駆動信号FSが供給されてフィールドシフトゲートが開き状態になり、受光素子から垂直転送路への信号電荷の取り込みが行われ、その直後に垂直転送、水平転送されて出力される。そして、従来のデジタルカメラでは、この垂直転送及び水平転送の転送期間TVH2 が完了した後、撮影禁止フラグがリセット状態(0)となって2回目の撮影露光が可能となる。すなわち、従来のデジタルカメラでは、露光期間TE2と転送期間TVH2 とを合わせた時間よりも長い撮影間隔TI2でしか撮影を行うことができない。よって、本実施形態では、上述したように撮影間隔は少なくとも転送期間TVHよりも短いか又は転送期間TVHと同等の時間で撮影を行うことが可能であり、従来のデジタルカメラよりも撮影間隔が短くなっている。
以下では、デジタルカメラ2における制御を説明する。このデジタルカメラ2では、図8に示す全体のシーケンスと、それに関連する図9、図10、及び図11に示すタスク( 動作)1,2,及び3を処理するシーケンスによって制御が行われている。なお、デジタルカメラ2では、図9〜11に示すタスク1〜3をそれぞれ個別に処理し、並列的に実行するマルチタスク処理を行うようになっている。さらに、このタスク1〜3の処理では、3つのレジスタ(状態フラグ)RBS1 、RBS2 、RT を共通で使用する。なお、レジスタRBS1 、RBS2 は、第1及び第2バッファメモリ52,53に信号電荷が蓄積されていることをそれぞれ示し、レジスタRT は、垂直転送路54に信号電荷が蓄積されていることを示す状態フラグである。
図9に示すタスク1は、撮影露光(受光素子50に蓄積された信号電荷の取り込み)を行うタスクであり、先ずは第1バッファメモリ52に信号電荷が蓄積されているか否かを判定し、その結果によって撮影禁止フラグを制御する。すなわち、レジスタRBS1 がセット状態(1)のときは、撮影禁止フラグを(1)とし、撮影禁止とする。なお、この撮影禁止フラグがセット状態(1)の撮影禁止期間は、レリーズボタン15が押圧操作されても、そのレリーズ入力を無視する。
そしてタスク1では、撮影禁止フラグがリセット状態(0)、すなわち、撮影が許可されている状態でレリーズボタン15が押圧操作されると、撮影禁止フラグを(1)にすると同時に、露光を開始し、タイミングジェネレータ31から駆動信号FSが供給されて受光素子50から第1バッファメモリ52へ電荷が転送される。露光完了直後、すなわち、第1バッファメモリ52へ電荷が蓄積された状態となると、上述したレジスタRBS1 が(1)となり、タスク2が開始される。
図10に示すタスク2は、第1バッファメモリ52に蓄積された電荷を垂直転送路54まで転送するタスクである。先ずレジスタRBS1 ,RBS2 を判定し、レジスタRBS1 が(1)かつレジスタRBS2 が(0)のとき、すなわち第1バッファメモリ52に電荷が蓄積され、かつ第2バッファメモリ53は空(電荷が蓄積されていない)の状態であるため、タイミングジェネレータ31から駆動信号BS1を供給して第1バッファメモリ52から第2バッファメモリ53への転送を行わせる。なおこの転送後はレジスタRBS1 を(0)、レジスタRBS2 が(1)とする。なお、レジスタRBS2 が(1)のときには、第2バッファメモリ53に電荷が蓄積されているから、電荷混合を防止するため、第1バッファメモリ52から第2バッファメモリ53への転送、すなわち、駆動信号BS1の供給を行わないようにする。そして次にレジスタRBS2 ,RT を判定し、レジスタRBS2 が(1)かつレジスタRT が(0)のときには、第2バッファメモリ53に電荷が蓄積され、垂直転送路54は空の状態であるため、タイミングジェネレータ31から駆動信号BS2を供給して第2バッファメモリ53から垂直転送路54への転送を行わせる。なおこの転送後はレジスタRBS2 が(0)、レジスタRT が(1)となり、タスク3が開始されるとともに、タスク2のシーケンスを所定の周期で繰り返す。
図11に示すタスク3では、信号電荷の垂直転送及び水平転送を行なって出力し、CDS34、AMP36、A/D変換器37及び画像信号処理部38を経て内部メモリ41及びメモリカード46に記憶するまでのタスクである。タイミングジェネレータ31から駆動信号V1 ,V2 ,H1 ,H2 が送られると、垂直転送電極61,62及び水平転送電極66,67が駆動されて垂直転送及び水平転送が行われ、全画素における電荷の転送が行われる。そして、垂直転送路54及び水平転送路55で全ての信号電荷の転送が完了すると、垂直転送路54には、電荷の蓄積が0(空状態)になるので、レジスタRT を(0)とする。そして、撮影が継続され、レジスタRBS1 ,RBS2 ,RT の全てが(0)、すなわち第1及び第2バッファメモリ52,53及び垂直転送路54の全てが電荷がの蓄積が0の空状態になっていることを判定すると、タスク2,3を終了する。なお、タスク1は、デジタルカメラ2の電源がON状態のときは常に実行され、動作を継続している。
このようにタスク1〜3をそれぞれ個別に制御し、並列的に実行するマルチタスク処理を行っているので、撮影露光(受光素子50から第1バッファメモリ52への電荷の取り込み)と、バッファメモリ52,53から垂直転送路54への電荷の転送と、垂直転送及び水平転送による電荷の出力というそれぞれの動作が、時間を重複して実行可能となり、撮影時間の短縮を図ることができる。この撮影時間の短縮に加えて、上述したようにバッファメモリ52,53に一時的に電荷を蓄積することによって撮影間隔の短縮を図ることができるので、デジタルカメラ2の連写機能及び速射性能の向上を図ることができる。なお、このデジタルカメラ2で連写撮影を行うときには、レリーズボタン15を押圧し続けることで連写撮影を実行する構成とし、撮影禁止フラグがリセット状態(0)となる毎に、またはレジスタRBS1 (電荷バッファフラグ)がリセット状態(0)となる毎に、次の露光を開始して撮影を繰り返す制御とすればよい。これによって、上記で説明した最短の撮影間隔で連写撮影を行うことができる。
なお、上記実施形態では、受光素子50及び垂直転送路54の間に2つのバッファメモリ52,53を配置し、受光素子50に蓄積された電荷をこのバッファメモリ52,53に転送し、一時的に蓄積しておくことによって、撮影時間の短縮を可能としているが、バッファメモリの個数はこれに限るものではなく、受光素子50及び垂直転送路54の間に1つ以上のバッファメモリが設けてあれば、上記実施形態と同様にバッファメモリに一時的に電荷を蓄積することが可能であり、バッファメモリから垂直転送路への転送、又は垂直転送及び水平転送を行う処理を、撮影露光と並列して行うことが可能となるので、従来のデジタルカメラよりも撮影時間の短縮を図ることができる。
なお、上記実施形態では、受光素子50が配列されている層と同じ層に、バッファメモリ52,53及び垂直転送路54を配置していることから、受光素子50を配置する面積が限られるため、1個当たりの受光素子50が入射光を受光する面積が小さくなってしまう。そこで、図12に示すように、受光素子が配列されている層とは別の層に、バッファメモリ52,53及び垂直転送路54を設けることによって、受光素子50を配置する面積を大きくすることができる。なお、図12においては、上記実施形態と同様の部材及び部品を使用するものについては同符号を付し、説明を省略する。
この図12に示すCCD80では、受光素子81が2次元マトリクス状に配列されており、その受光素子81が配列されている層の背面側に位置する層に、バッファメモリ52,53及び垂直転送路54が配置されている。これによって、受光素子81は、バッファメモリ52,53及び垂直転送路54の配置に影響しないので、十分に大きな受光面積を持つことができる。なお、この図12の例ではバッファ52,53及び垂直転送路54を全て同じ層に配列しているが、これに限らず、受光素子81からバッファメモリ52,53及び垂直転送路54へと、図の厚み方向に積層する構成としてもよい。
本発明は、デジタルカメラに適用される他に、携帯電話やパーソナルコンピュータなどに内蔵される撮像装置にも適用することができる。
本発明の第1実施形態を適用したデジタルカメラの正面側斜視図である。 本発明の第1実施形態を適用したデジタルカメラの背面図である。 本発明の第1実施形態を適用したデジタルカメラの電気的構成を示すブロック図である。 本発明の第1実施形態を適用した固体撮像素子の概略的構成を示す平面図である。 本発明の第1実施形態を適用した固体撮像素子を駆動させるときのタイミングチャートである。 図5とは別の条件で固体撮像素子を駆動させるときのタイミングチャートである。 従来のデジタルカメラで固体撮像素子を駆動させるときのタイミングチャートである。 本発明の第1実施形態を適用したデジタルカメラの撮影時のシーケンスを示すフローチャートである。 図8の制御に関連するタスク(処理)を行うときのシーケンスを示フローチャートである。 図8の制御に関連し、図9とは別のタスク(処理)を行うときのシーケンスを示フローチャートである。 図8の制御に関連し、図9,10とは別のタスク(処理)を行うときのシーケンスを示フローチャートである。 図5に示すものとは別の固体撮像素子の概略的構成を示す平面図である。
符号の説明
2 デジタルカメラ
30,80 CCD
50,81 受光素子
52,53 バッファメモリ
54 垂直転送路
55 水平転送路

Claims (11)

  1. 受光量に応じた電荷を生成し、2次元マトリクス状に配された複数の受光素子と、この受光素子に蓄積された信号電荷を列毎に垂直方向に転送する垂直転送手段と、この垂直転送手段と垂直に接続され、前記垂直転送手段から転送された電荷を水平方向に出力する水平転送手段と、前記電荷の転送を行わせるタイミング信号を生成するタイミング信号生成手段とからなる撮像装置において、
    前記受光素子と、前記垂直転送手段との間に、電荷を一時的に蓄積させておくバッファ手段を設け、前記タイミング信号生成手段は、前記受光素子及び前記バッファ手段に対してタイミング信号を送り、前記受光素子で蓄積された電荷を前記バッファ手段を経て前記垂直転送手段に転送させることを特徴とする撮像装置。
  2. 前記バッファ手段は、1つの前記受光素子に対して少なくとも1つ以上配設されており、前記受光素子に蓄積された電荷は全て前記バッファ手段を通過して前記垂直転送手段に転送されることを特徴とする請求項1記載の撮像装置。
  3. 前記タイミング信号生成手段は、前記タイミング信号を全ての受光素子に対して同時に送り、受光素子に蓄積された電荷を全て前記バッファ手段に転送させることを特徴とする請求項1又は2記載の撮像装置。
  4. 前記バッファ手段は、前記受光素子が配置されている層の背面側に位置する層に設けられていることを特徴とする請求項1ないし3いずれか記載の撮像装置。
  5. 受光量に応じた電荷を生成し、2次元マトリクス状に配された受光素子に蓄積された電荷を読み出し、この電荷を垂直転送手段により垂直方向に転送した後、前記垂直転送手段と直交して接続される水平転送手段により水平方向に転送して出力する撮像装置の制御方法において、
    前記受光素子と、前記垂直転送手段との間に電荷を一時的に蓄積させておくバッファ手段を設けており、前記受光素子に蓄積された電荷は、前記バッファ手段を経て前記垂直転送手段に転送され、前記バッファ手段に電荷が蓄積されているときは、電荷バッファフラグをセットしており、この電荷バッファフラグがセットされているか否かの判定をして前記電荷バッファフラグがセット状態の場合、撮影禁止フラグをセットして前記受光素子から前記バッファ手段への電荷の転送を禁止し、電荷バッファフラグがリセットされている場合、前記撮影禁止フラグをリセットして前記受光素子から前記バッファ手段への電荷の転送を許可することを特徴とする撮像装置の制御方法。
  6. 前記電荷バッファフラグは、全ての前記受光素子に対して設定されていることを特徴とする請求項5記載の撮像装置の制御方法。
  7. 前記垂直転送手段に電荷が蓄積されているか否かを示す電荷転送状態フラグが設定されていることを特徴とする請求項5又は6記載の撮像装置の制御方法。
  8. 前記電荷バッファフラグ、撮影禁止フラグ、及び電荷転送状態フラグをそれぞれ個別に動作させるマルチタスク処理を行うことを特徴とする請求項5ないし7いずれか記載の撮像装置の制御方法。
  9. シャッタ入力を行う操作部を備えており、前記電荷バッファフラグがセットされているときには、前記操作部によるシャッタ入力を無効にすることを特徴とする請求項5ないし8いずれか記載の撮像装置の制御方法。
  10. 前記バッファ手段は、1つの受光素子に対して複数設けられており、前記電荷バッファフラグは、前記受光素子に接続された1つ目のバッファに対して設定されていることを特徴とする請求項5ないし9いずれか記載の撮像装置の制御方法。
  11. 受光量に応じた電荷を蓄積しているときに、前記水平転送、前記垂直転送、前記バッファ手段から前記垂直転送手段への転送、又は前記バッファ手段間の転送を行うことを特徴とする請求項5ないし10いずれか記載の撮像装置の制御方法。
JP2004123285A 2004-04-19 2004-04-19 撮像装置及びその制御方法 Pending JP2005311529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123285A JP2005311529A (ja) 2004-04-19 2004-04-19 撮像装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123285A JP2005311529A (ja) 2004-04-19 2004-04-19 撮像装置及びその制御方法

Publications (1)

Publication Number Publication Date
JP2005311529A true JP2005311529A (ja) 2005-11-04

Family

ID=35439823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123285A Pending JP2005311529A (ja) 2004-04-19 2004-04-19 撮像装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP2005311529A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272807A (ja) * 2008-05-02 2009-11-19 Nippon Hoso Kyokai <Nhk> 駆動装置及びそれを備えた撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256182A (ja) * 1988-08-22 1990-02-26 Sony Corp 固体撮像装置
JPH05243550A (ja) * 1992-02-28 1993-09-21 Hitachi Ltd 固体撮像装置
JPH06317462A (ja) * 1993-05-09 1994-11-15 Takenaka Syst Kiki Kk 受光素子
JPH0955889A (ja) * 1995-06-06 1997-02-25 Koji Eto 撮影装置
JP2001203937A (ja) * 2000-01-24 2001-07-27 Japan Science & Technology Corp 高速度撮影方法およびその装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256182A (ja) * 1988-08-22 1990-02-26 Sony Corp 固体撮像装置
JPH05243550A (ja) * 1992-02-28 1993-09-21 Hitachi Ltd 固体撮像装置
JPH06317462A (ja) * 1993-05-09 1994-11-15 Takenaka Syst Kiki Kk 受光素子
JPH0955889A (ja) * 1995-06-06 1997-02-25 Koji Eto 撮影装置
JP2001203937A (ja) * 2000-01-24 2001-07-27 Japan Science & Technology Corp 高速度撮影方法およびその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272807A (ja) * 2008-05-02 2009-11-19 Nippon Hoso Kyokai <Nhk> 駆動装置及びそれを備えた撮像装置

Similar Documents

Publication Publication Date Title
JP6346793B2 (ja) 撮像装置、撮像装置の制御方法、及びプログラム
JP2010016536A (ja) 静止画像及び動画像撮像装置
JP2007104178A (ja) 撮像素子および撮像装置
JP2005057378A (ja) 撮像装置
JP2006261929A (ja) 撮像装置
JP2004215157A (ja) 撮像装置、およびプログラム
JP2013236298A (ja) 撮像装置
JP4189820B2 (ja) 撮像装置及び画像記録方法
JPWO2020137217A1 (ja) 撮像素子、撮像装置、画像データ処理方法、及びプログラム
JPWO2020137663A1 (ja) 撮像素子、撮像装置、撮像素子の作動方法、及びプログラム
JP4013026B2 (ja) 電子カメラ及び自動焦点調節時の画像表示方法
JP2008187614A (ja) 撮影装置
WO2020170729A1 (ja) 撮像素子、撮像装置、撮像素子の作動方法、及びプログラム
JP2005311529A (ja) 撮像装置及びその制御方法
JP2011078056A (ja) カメラ
JP5397048B2 (ja) デジタルカメラ、及びその撮影感度設定方法とプログラム
JP2007074363A (ja) 撮像装置
JP7410088B2 (ja) 撮像素子、撮像装置、画像データ出力方法、及びプログラム
JP2003153093A (ja) 固体撮像装置、電子スチルカメラ、固体撮像素子の駆動方法及び固体撮像素子を駆動する制御プログラム
JP2005012403A (ja) デジタルカメラ及び画像情報取得方法
JP4139432B1 (ja) 撮像方法および撮像装置および画像情報処理装置
JP4077247B2 (ja) 撮像方法および撮像装置および画像情報処理装置
JP5386996B2 (ja) 撮影装置、及びプログラム
JP4253407B2 (ja) 電子カメラ装置
JP2004193729A (ja) 画像記録済み記録媒体、画像ファイルの記録方法及びデジタルカメラ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100407