JP2005310929A - 窒化物半導体層のエッチング方法 - Google Patents

窒化物半導体層のエッチング方法 Download PDF

Info

Publication number
JP2005310929A
JP2005310929A JP2004123645A JP2004123645A JP2005310929A JP 2005310929 A JP2005310929 A JP 2005310929A JP 2004123645 A JP2004123645 A JP 2004123645A JP 2004123645 A JP2004123645 A JP 2004123645A JP 2005310929 A JP2005310929 A JP 2005310929A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
film
semiconductor layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004123645A
Other languages
English (en)
Other versions
JP2005310929A5 (ja
Inventor
Akinori Yoneda
章法 米田
Kosuke Ise
康介 伊勢
Masanao Ochiai
真尚 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2004123645A priority Critical patent/JP2005310929A/ja
Publication of JP2005310929A publication Critical patent/JP2005310929A/ja
Publication of JP2005310929A5 publication Critical patent/JP2005310929A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】いわゆるELOG基板等の上に積層された窒化物半導体層におけるリッジのような微細な加工においても、マスクパターンに忠実に、かつ安定した均一な形状で、高精度にパターニングすることができ、これによって安定した特性を有するデバイスを得ることができる窒化物半導体層のエッチング方法を提供する。
【解決手段】下地基板1上に成長制御層2を備えた窒化物半導体基板3の上に、窒化物半導体層5、該層5に対する耐反応性膜6、反射膜7及びレジスト層8をこの順に形成し、該レジスト層8を所定形状にパターニングし、得られたレジスト層8をマスクとして用いて、前記反射膜7を所定形状にパターニングし、さらに、得られた反射膜7をマスクとして用いて、前記耐反応性膜6、さらに窒化物半導体層5をエッチングすることにより、前記窒化物半導体層5表面にストライプ状のリッジ10を形成する窒化物半導体層5のエッチング方法。
【選択図】図1

Description

本発明は、窒化物半導体層のエッチング方法に関し、より詳細には、いわゆるELOG基板等の上に形成された窒化物半導体層のエッチング方法に関する。
従来から、半導体発光素子として、基板上に、p型窒化物半導体層、活性層及びn型窒化物半導体が積層され、p型窒化物半導体層の表面にリッジが形成された構造が知られている。
リッジは、活性層の内部において、例えば、ストライプ状に電流を狭窄する、つまり、導波路を規定するために形成されており、通常、p型窒化物半導体層の表面において、1〜2μm前後の幅でストライプ状に形成されている。
このようなリッジは、従来から、p型窒化物半導体層上全面にSiO膜及びレジスト層を形成し、所定形状のマスクを介してレジスト層を露光し、現像するフォトリソグラフィ工程によって、マスク形状と同じ形状になるようにレジスト層を加工する。そして、このパターニングされたレジスト層をマスクとしてSiO膜をストライプ状にエッチングし、さらにストライプ状のSiO膜をマスクとしてp型窒化物半導体層をRIE等でドライエッチングすることにより形成されていた(例えば、特許文献1及び2)。
GaN系半導体を利用した緑色や青色等の広範囲の発光素子では、GaN結晶の転位を低減させるために、特殊な基板である、いわゆるELOG(Epitaxially Lateral Overgrown)基板が用いられている。ELOG基板は、GaN基板又はサファイア等の異種基板の上に、窒化物半導体層の成長を抑制する成長制御層を、例えば、ストライプ状に形成し、このストライプ状の成長制御層上にバッファ層等が形成されて構成されている。そして、このELOG基板の上に、窒化物半導体層の積層構造が形成されている。
従って、このような基板上に形成された窒化物半導体層の表面に上述したようにリッジを形成するためにレジスト層をパターニングする際、レジスト層に照射した露光光が、レジスト層のみならず、その下のSiO膜、窒化物半導体層、さらには成長制御層を含むELOG基板にまで到達する。これによって、ELOG基板にまで到達した光は、ストライプ状の成長制御層の部分的な配置に起因する界面などで乱反射し、レジスト層に再照射される。その結果、レジスト層のパターニングが、マスクパターンに忠実に、精度よく行うことができないという問題があった。
特開平9−321381号公報、段落31 特開平11−330614号公報、段落37
本発明は上記課題に鑑みなされたものであり、ELOG基板上に積層された窒化物半導体層におけるリッジのような微細な加工においても、マスクパターンに忠実に、かつ安定した均一な形状で、高精度にパターニングすることができ、これによって安定した特性を有するデバイスを得ることができる窒化物半導体層のエッチング方法を提供することを目的とする。
本発明の窒化物半導体層のエッチング方法は、下地基板上に成長制御層を備えた窒化物半導体基板の上に、窒化物半導体層を積層し、該窒化物半導体層の上に、該窒化物半導体層に対する耐反応性膜、反射膜及びレジスト層をこの順に形成し、該レジスト層を所定形状にパターニングし、該パターニングされたレジスト層をマスクとして用いて前記反射膜を所定形状にパターニングし、さらに、該パターニングされた反射膜をマスクとして用いて前記耐反応性膜をエッチングし、さらに窒化物半導体層をエッチングすることにより、前記窒化物半導体層表面にストライプ状のリッジを形成することを特徴とする。
この窒化物半導体層のエッチング方法においては、耐反応性膜が、窒化物半導体層に対して選択エッチング性を有する膜、特に、酸化シリコンであることが好ましい。
また、反射膜が、チタン膜又は誘電体膜からなるミラー構造を有する膜であることが好ましい。
本発明の窒化物半導体層のエッチング方法によれば、レジスト層の直下に反射膜が配置しているため、レジスト層のパターニングの際に生じる露光光が均一にレジスト層に照射され、従来のような乱反射等に起因するレジスト層のパターニングの不安定、不均一などの現象を防止して、リッジのような非常に微細な加工において、マスクパターンに対して忠実な形状で、安定して、高精度にパターニングすることが可能となる。また、レジスト層を薄くしてより精度のよい加工を行う場合においても、反射膜、耐反応性膜、窒化物半導体層の選択エッチング性を確保することができるため、最終的にパターニングする窒化物半導体層、つまりリッジの加工を高精度で行うことができる。加えて、反射膜の下方に、耐反応性膜が形成されているため、反射膜と窒化物半導体層との反応を防止することができ、窒化物半導体層表面の不純物の侵入等に起因する劣化を阻止することができる。従って、微細加工における信頼性及び安定性を確保することができ、安定した特性を有するデバイスを得ることが可能となる。しかも、高精度の加工を実現することができることから、ウェハの面内における加工ばらつきを最小限に抑えることができ、面内での半導体素子におけるVfを安定化することができるとともに、歩留まりを向上させることができる。
特に、耐反応性膜が、窒化物半導体層に対して選択エッチング性を有する膜である場合、さらには酸化シリコンである場合には、窒化物半導体層表面におけるリッジの微細加工を短時間で、簡便に行うことができ、上記の効果をより発揮させることができる。
また、反射膜が、チタン膜である場合には、レジスト層をパターニングする際の下方からの乱反射光を確実に遮光することができ、レジスト層を精度よく加工することが可能となる。加えて、レジスト層をマスクとして用いてチタン膜をエッチングする際に、簡便かつ容易に微細加工を行うことができる。しかも、反射膜がチタン膜で、かつ耐反応性膜が酸化シリコンである組み合わせにより、選択比が高くなり、パターニング精度を向上させることができるため、窒化物半導体のエッチング精度をも向上させることが可能となる。
さらに、反射膜が、誘電体膜からなるミラー構造を有する膜である場合には、反射膜がレジスト層のパターニングの際の露光光を反射、吸収し、その下方にまで露光光が透過せずに乱反射を防止することができる。しかも、露光光以外の特定波長の光は、反射膜を透過することができ、例えば、窒化物半導体層の表面、内部、窒化物半導体基板の表面、下地基板の表面等、反射膜よりも下の層に付されたアライメントのためのマークを、露光光以外の波長の光を照射することにより認識することが可能となり、アライメントが容易になり、アライメントずれを防止することができる。
本発明の窒化物半導体層のエッチング方法では、エッチングされる窒化物半導体層が、下地基板上に成長制御層を備えた窒化物半導体基板、例えば、いわゆるELOG基板又はこれに類する基板の上に形成されていることを前提とする。ELOG基板とは、例えば、特開平11−191657号公報、特開2002−231647号公報等に記載された基板を意味する。また、ELOG基板に類する基板とは、下地基板に成長制御層として、後述するように、半導体による成長核を形成したもの、下地基板の表面にエッチング等により凹凸を形成したもの等が挙げられる。つまり、後述する窒化物半導体層の上方から露光光を照射した際に、その光が均一に反射せず、乱反射を生じるような状態(例えば、表面状態、界面状態)を有する窒化物半導体基板を意味する。
なお、本発明に窒化物半導体層のエッチング方法では、窒化物半導体基板において乱反射を生じるような表面状態又は界面状態等を有しているのであれば、下地基板が除去された窒化物半導体のみからなる基板であってもよい。
例えば、下地基板としては、例えば、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgAl)のような絶縁性基板、その上方に積層される窒化物半導体層と格子整合する酸化物基板、SiO、MgO、ZnS、ZnO、GaAs、Si、SiC、AlN、GaN、AlGaN、GaP、NdGaO等の導電性基板等が挙げられる。また、これらの下地基板上にGaN層等の窒化物半導体を積層させて得たもの(例えば、特開平11−238945号公報等に記載の窒化物半導体基板)を利用してもよいし、サファイア等の異種基板上にGaN層等の窒化物半導体を積層させた後にサファイア等を除去したもの(例えば、特開2001−102307号公報、特開平11−4048号公報、Jpn. J. Appl. Phys. vol.39 (2000) p647-650等に記載の基板)等を利用してもよい。
なお、下地基板は、結晶欠陥が、例えば、1×107cm-2程度以下、好ましくは1×106cm-2程度と少ないか、少ない領域を有しているものが適当である。また、0.01〜0.3°程度のオフアングル角、さらにステップ上のオフアングルを有しているものであってもよい。これにより、後述するバッファ層や下地層、さらに上方に形成される窒化物半導体層の内部において、微細なクラックの発生を防止することができる。
下地基板上には、直接又はバッファ層等を介して、成長制御層が形成される。成長制御層としては、例えば、成長制御層、成長核、下地基板の表面の凹凸等が挙げられる。
成長制御層としては、この膜の表面に窒化物半導体層が成長しないか、成長しにくい性質を有する膜であり、いわゆるELOG成長の際に使用される公知のマスク材が挙げられる。具体的には、酸化ケイ素、窒化ケイ素、SiON、酸化チタン、酸化ジルコニウム等の酸化物;窒化チタン等の窒化物;これらの積層膜;タングステン、チタン、タンタル等の1200℃以上の融点を有する高融点金属等の膜が挙げられる。なかでも、酸化ケイ素及び窒化ケイ素が好ましい。
この成長制御層は、例えば、ドット状(円形、正方形、多角形等)、ストライプ状、碁盤面状、メッシュ状等に形成されることが適当であり、なかでもストライプ状が好ましい。成長制御層のパターンは、規則的、例えば周期的であることが好ましい。なお、成長制御層は、成長制御層が形成されていない下地基板表面の面積よりも大きい方が、転位を防止して良好な結晶性を得るために、好ましい。例えば、成長制御層がストライプ状である場合のストライプ幅と成長制御層が形成されていない領域(窓領域)の幅とは、10:2以上であることが適当である。また、保護膜のストライプ幅及び窓領域の幅は、例えば、2〜200μm程度が挙げられる。成長制御層は、例えば、真空蒸着、スパッタ、CVD法等、公知の方法で形成することができ、フォトリソグラフィ及びエッチング工程等の公知の方法によりパターニングすることができる。成長制御層の膜厚は、特に限定されるものではなく、例えば、0.1〜3μm程度が挙げられる。
なお、下地基板上にバッファ層を介して成長制御層が形成される場合、バッファ層としては、後述する窒化物半導体層におけるものと同様のもの、好ましくは、その上に形成される窒化物半導体層と同じ組成のものが挙げられる。バッファ層の膜厚は、例えば、0.1〜5μm程度が挙げられる。
また、成長核としては、半導体膜、好ましくは、上方に形成する窒化物半導体層と同じ組成の膜の表面に、種々の形状(例えば、成長制御層で例示したストライプ状等の形状)を有する層が挙げられる。また、半導体膜を均一に形成し、その後、温度を変化させるなどして結果的に、結晶状態が部分的に異なったものなど(例えば、特開平4−297023参照)でもよい。
さらに、下地基板の表面の凹凸としては、公知の方法、例えば、フォトリソグラフィ及びエッチング工程により形成したものが挙げられる。凹凸は、例えば、成長制御層で挙げたパターン、周期、高低差(膜厚)と同様とすることができる。
下地基板上の成長制御層上には、バッファ層、下地層等の窒化物半導体層等が形成されて窒化物半導体基板を構成するが、この場合のバッファ層、下地層等の窒化物半導体層としては、例えば、低温(200〜900℃程度)で成長させたものが好ましいが、その上に高温で成長させたものを積層してもよい。このような窒化物半導体層としては、例えば、AlN、GaN、AlGaN及びInGaN等が挙げられる。バッファ層及び下地層等の膜厚は、特に限定されるものではなく、例えば、数nm〜数μm程度が適当である。
なお、成長制御層、成長核、下地基板の表面の凹凸等の直上には、任意に形成されるバッファ層、下地層等の成膜条件等に起因して、空洞を有していてもよい。空洞には、何も詰まっていないことが好ましいが、バッファ層、下地層等が形成される際に、多少のこれら層を構成する材料が埋まってもよい。
窒化物半導体基板上に形成される窒化物半導体層は、通常、半導体発光素子、例えば、LED、レーザーダイオード等の当該分野で公知の素子として機能する層であり、例えば、第1導電型半導体層、活性層、第2導電型半導体層がこの順に積層されたものが挙げられる。
第1及び第2導電型半導体層及び活性層における半導体層としては、特に限定されるものではなく、シリコン、ゲルマニウム等の元素半導体、III−V族、II-VI族、VI-VI族等の化合物半導体等が挙げられる。窒化物半導体、なかでもInAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)等の窒化ガリウム系化合物半導体が好適に用いられる。なお、第1及び第2導電型、つまりn型及びp型の導電性を示すために、半導体層及び活性層には、p型不純物として、Mg、Zn、Cd、Be、Ca、Ba等が、n型不純物として、Si、Sn、Ge、Se、C、Ti等がドーピングされていてもよい。ドーピング濃度は、例えば、1×1018cm−3程度以上、好ましくは、1.5×1020〜1×1022cm−3程度が挙げられる。
これらの半導体層及び活性層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、活性層は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。また、通常、このような半導体層及び活性層は、MIS接合、PIN接合又はPN接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等として構成されてもよい。半導体層及び活性層は、例えば、MOVPE、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等の公知の技術により形成することができる。また、半導体層及び活性層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。
このような窒化物半導体は、例えば、その総膜厚が3〜20μm程度であることが適当である。
窒化物半導体層の上に形成される耐反応性膜は、この窒化物半導体層に接触するように成膜した場合に、窒化物半導体層と反応し、窒化物半導体層表面に耐反応性膜の構成元素が混入されたり、窒化物半導体層表面に耐反応性膜の構成元素との化合物層が形成されたりすることを防止し得る膜である。この耐反応性膜は、さらに、窒化物半導体層に対して、選択エッチング性が大きい、つまり、窒化物半導体層に比較してエッチングされにくい膜であることが好ましい。なお、この場合のエッチング選択比は、窒化物半導体層よりも大きい、つまり窒化物半導体層に対して1〜10程度であることが適当である。具体的には、酸化シリコン、窒化シリコン、酸化アルミニウム等の単層膜又はこれらの積層膜が挙げられる。なかでも、酸化シリコン、窒化シリコンの単層膜又は積層膜が好ましい。耐反応性膜の膜厚は特に限定されるものではないが、例えば、100〜1000nm程度、好ましくは200〜600nm程度であることが適当である。この膜は、当該分野で公知の方法によって形成することができる。
耐反応性膜の上に形成される反射膜とは、少なくとも、後述するレジスト層を露光する際の露光光を反射し得る膜を意味する。つまり、遮光膜のようにすべての波長の光を反射又は吸収する膜であってもよいし、特定波長の光を反射、吸収するが、別の特定波長の光を透過するような、いわゆるミラー構造を有する膜であってもよい。また、この反射膜は、その下に形成される耐反応性膜に対して、選択エッチング性が大きい、つまり、耐反応性膜に比較してエッチングされにくい膜であることが好ましい。この場合のエッチング選択比は、耐反応性膜に対して5〜10程度であることが適当である。このような反射膜としては、例えば、Ti、TiN、W、Mo、WSi、MoSi、Ta、TaSi、TiW等の単層膜;酸化シリコン、窒化シリコン、酸化チタン、酸化ジルコニウム、酸化アルミニウム、酸化ニオブ、酸化ハフニウム等の誘電体膜の2層以上の積層膜、具体的には、酸化シリコン/酸化チタン、酸化シリコン/窒化シリコンの2層以上(例えば、1.5ペア〜3ペア程度)の積層膜が挙げられる。特に、誘電体膜の積層構造によるミラー構造は、その材料及び/又は膜厚を調整することにより、反射及び吸収する光と、透過する光とを任意に設定することができる。反射膜の膜厚は、用いる材料、反射、吸収、透過等の態様により、適宜調整することができ、例えば、総膜厚で100〜500nm程度、好ましくは100〜250nmが適当である。反射膜は、当該分野で公知の方法によって形成することができる。
反射膜上に形成されるレジスト層は、通常、フォトリソグラフィ工程に用いられるレジスト層の全てを用いることができる。また、このレジスト層は、その下に形成される反射膜に対して、選択エッチング性が大きい、つまり、反射膜に比較してエッチングされにくい膜であることが好ましい。この場合のエッチング選択比は、反射膜に対して数十〜数百程度であることが適当である。レジスト層の膜厚は、後述するリッジの幅、高さ等によって適宜調整することができ、例えば、0.3〜3μm程度が適当である。レジスト層は、当該分野で公知の方法によって形成することができる。
上述したような窒化物半導体層を含む積層構造を作製した後、まず、レジスト層を所定形状にパターニングする。この際の所定の形状は、例えば、半導体レーザの活性層の内部において、ストライプ状に電流を狭窄する、つまり、導波路を規定するために形成されるストライプ状のリッジに対応する形状のような微細パターンであることが適当である。例えば、1〜2μm程度の幅のストライプ形状が挙げられる。このような形状にパターニングする方法としては、この形状に対応するマスクパターンを用いた、当該分野で公知のフォトリソグラフィ及びエッチング工程が挙げられる。なお、レジストとしては、その種類は特に限定されず、例えば、g線レジスト、i線レジスト、deep-UVレジスト、KrFエキシマレジスト、ArFエキシマレジスト等のいずれのレジストをも利用することができ、さらにネガ型及びポジ型のいずれのレジストを利用してもよい。
また、エッチング方法は、特に限定されず、ウェットエッチング及びドライエッチングのいずれでもよい。また、エッチャントは、用いるレジストの種類によって適当なものを選択することが好ましい。
通常、レジスト層にマスクパターンを通して所定波長の光を露光する場合、レジスト層の露光部に反応が起こり、現像液に対する溶解性が増大したり、場合によっては低下したりするが、レジスト層に照射される露光光の一部は、レジスト層を透過し、その下層にまで透過及び反射して、レジスト層に再度照射されることになる。この際、下層が均一であり、反射光が一様にレジスト層に再度照射されるのであればよいが、下層において、透過した光に乱反射を生じさせるような界面や表面が存在する場合には、その乱反射光に起因して、レジスト層に対して、マスクパターンに忠実な形状の加工ができないという問題が生じる。しかし、本発明においては、レジスト層の直下に反射膜が存在するために、レジスト層を透過した露光光は、レジスト層と反射膜との界面で一様に反射し、レジスト層を一様に露光することになる。よって、レジスト層の不均一な露光を防止することができ、レジスト層を、マスクパターンに忠実に、安定して、高精度に加工することができる。
続いて、パターニングされたレジスト層をマスクとして用いて、反射膜をパターニングする。この際のパターニングは、ウェットエッチング及びドライエッチングのいずれを利用してもよいが、レジスト層と反射膜との選択比が上述したような範囲になる方法及び条件を選択することが好ましい。これにより、パターニングされたレジスト層の形状を忠実に、精度よく、反射膜に引き継ぐことができる。
なお、本発明において、反射膜がミラー構造で形成されている場合には、この反射膜が露光光を反射、吸収し、その下方にまで透過せずに乱反射を防止することができるとともに、例えば、露光光以外の波長の光は、反射膜を透過することができる。従って、例えば、窒化物半導体層の表面、内部、窒化物半導体基板の表面、下地基板の表面等、反射膜よりも下の層に付されたアライメントのためのマークを、露光光以外の波長の光を照射することにより認識することが可能となり、アライメントが容易になり、アライメントずれを防止することができる。
さらに、パターニングされた反射膜をマスクとして用いて、耐反応性膜をエッチングする。この際のエッチングは、ウェットエッチング及びドライエッチングのいずれを利用してもよいが、反射膜と耐反応性膜との選択比が上述したような範囲になる方法及び条件を選択することが好ましい。これにより、パターニングされた反射膜の形状を忠実に、精度よく、耐反応性膜に引き継ぐことができる。
続いて、窒化物半導体層をエッチングする。この際のエッチングは、上述したパターニングされた反射膜を除去せずに、そのまま行ってもよいし、パターニングされた反射膜を除去して、パターニングされた耐反応性膜をマスクとして用いてエッチングしてもよい。
この際のエッチングは、ウェットエッチング及びドライエッチングのいずれを利用してもよいが、少なくとも耐反応性膜と窒化物半導体層との選択比が上述したような範囲になる方法及び条件を選択することが好ましい。これにより、パターニングされた耐反応性膜の形状を忠実に、精度よく、窒化物半導体に引き継ぐことができ、リッジのような非常に微細な加工においても、高精度を維持し、半導体素子の歩留まりの向上及び信頼性の高い素子を得ることが可能となる。
以下に、本発明の窒化物半導体層のエッチング方法を図面に基づいて詳細に説明する。
実施例
(窒化物半導体基板)
まず、図1(a)に示すように、2インチφ、C面を主面とするサファイア基板1の上全面に、成長制御層として、膜厚0.1μmのSiO膜2を形成し、フォトリソグラフィ及びエッチング工程によって、ストライプ状の窓を形成した。窓の幅は5〜50μm、ピッチは10〜100μmとした。
このSiO膜2を形成したサファイア基板1をMOVPE反応容器内にセットし、温度を500℃にして、トリメチルガリウム(TMG)、アンモニア(NH)を用い、GaNからなるバッファ層を200Åの膜厚で成長させ、その後、温度を上げて、アンドープのGaN層(図示せず)を1.5μmの膜厚で成長させて、窒化物半導体基板を得た。
(バッファ層)
次に、窒化物半導体基板の上に、温度を1050℃にして、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、アンモニアを用い、Al0.05Ga0.95Nからなるバッファ層(図示せず)を4μmの膜厚で成長させた。横方向成長を用いて形成した窒化物半導体基板がGaNである場合に、それよりも熱膨張係数の小さい窒化物半導体のAlGa1−aN(0<a≦1)からなるバッファ層を用いることで、転位やピットを低減させることができる。
(n型窒化物半導体層3)
得られたバッファ層上にTMG、TMA、アンモニア、不純物ガスとしてシランガスを用い、1050℃でSiドープしたAl0.05Ga0.95Nからなるn型コンタクト層(図示せず)を4μmの膜厚で成長させた。
次に、TMG、TMI(トリメチルインジウム)、アンモニアを用い、温度を800℃にしてIn0.06Ga0.94Nからなるクラック防止層を0.15μmの膜厚で成長させた。
続いて、温度を1050℃にして、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl0.08Ga0.92NからなるA層を25Åの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてシランガスを用い、Siを5×1018/cmープしたGaNからなるB層を25Åの膜厚で成長させた。この操作をそれぞれ220回繰り返してA層とB層の積層し、総膜厚1.1μmの多層膜(超格子構造)を成長させた。これによって、n型窒化物半導体層3を得た。
(コア領域4)
次に、コア領域4として、同様の温度で、原料ガスにTMG及びアンモニアを用い、アンドープのGaNからなるn型光ガイド層を1700Åの膜厚で成長させた。
次いで、温度を800℃にして、原料ガスにTMI(トリメチルインジウム)、TMG及びアンモニアを用い、不純物ガスとしてシランガスを用い、Siを5×1018/cmドープしたIn0.05Ga0.95Nからなる障壁層(B)を140Åの膜厚で、シランガスを止め、アンドープのIn0.1Ga0.9Nからなる井戸層(W)を70Åの膜厚で、この障壁層(B)、井戸層(W)を、(B)/(W)/(B)/(W)の順に積層した。最後に、最上部の障壁層として、原料ガスにTMI(トリメチルインジウム)、TMG及びアンモニアを用い、アンドープのIn0.05Ga0.95Nを300Åの膜厚で成長させた。活性層は、総膜厚約720Åの多重量子井戸構造(MQW)とした。
次に、同様の温度で、原料ガスにTMA、TMG及びアンモニアを用い、不純物ガスとしてCpMg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1019/cmドープしたAl0.3Ga0.7Nからなるp型電子閉じ込め層(図示せず)を100Åの膜厚で成長させた。この層は、特に設けられていなくてもよいが、設けることで電子閉じ込めとして機能し、閾値の低下に寄与するものとなる。また、ここでは、p型電子閉じ込め層からp型不純物のMgが、それに隣接する最上部の障壁層に拡散して、最上部の障壁層にMgが5〜10×1016/cm程度ドープされた状態となる。
さらに、温度を1050℃にして、原料ガスにTMG及びアンモニアを用い、GaNからなるp型光ガイド層を1500Åの膜厚で成長させた。このp型光ガイド層は、アンドープとして成長させるが、p型電子閉じ込め層、後述するp型クラッド層等の隣接層からのMgの拡散により、Mg濃度が5×1016/cmとなってp型を示す。また、この層は成長時に意図的にMgをドープしてもよい。
(p型窒化物半導体層5)
続いて、1050℃でアンドープAl0.1Ga0.9Nからなる層を25Åの膜厚で成長させ、続いてTMAを止め、CpMgを用いて、MgドープGaNからなる層を25Åの膜厚で成長させ、それを90回繰り返して総膜厚4500Åの超格子層を成長させた。この超格子層の平均Al混晶は4.9%である。
次に、1050℃で、超格子層の上に、Mgを1×1020/cmドープしたp型GaNからなるp型コンタクト層を150Åの膜厚で成長させた。p型コンタクト層はp型のInAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)で構成することができ、好ましくはMgをドープしたGaNとすれば、p電極と最も好ましいオーミック接触が得られる。p型コンタクト層は電極を形成する層であるので、1×1017/cm以上の高キャリア濃度とすることが望ましい。これによって、p型窒化物半導体層5を得た。
反応終了後、反応容器内において、ウエハを窒素雰囲気中、700℃でアニーリングを行い、p型窒化物半導体層をさらに低抵抗化した。
以上のようにして窒化物半導体の積層構造を形成した後、ウエハを反応容器から取り出し、RIE装置を用いてドライエッチングにより、n型コンタクト層の表面を露出させた。
(リッジの形成)
その後、最上層のp型コンタクト層のほぼ全面に、PVD装置により、耐反応性膜6として、SiO膜を0.5μmの膜厚で形成し、その上に、スパッタ法により、反射膜7として、Ti膜を0.03〜0.5(本実施例では0.1μm)μmの膜厚で形成し、さらにその上に、レジスト層8を0.3〜3(本実施例では1.5μm)μmの膜厚で形成した。
その後、図1(b)に示すように、レジスト層8に対して、マスクパターン9を通して露光し、図1(c)に示すように、レジスト層8を現像してレジストパターン8aを形成した。この場合のレジストパターン8aの幅は2.0μmとした。
続いて、このレジストパターン8aをマスクとして用いて、Ti膜をエッチングした。エッチングは、ドライエッチングが好ましい。具体的にはRIE(反応性イオンエッチング)装置を用い、エッチングガスはCl2、出力300W、時間60秒とした。
さらに、得られたTi膜をマスクとして用いて、SiO膜をエッチングした。エッチングは、RIE(反応性イオンエッチング)装置を用い、エッチングガスはCHFを用い行った。
最後に、Ti膜及びSiO膜をマスクとして、窒化物半導体層をエッチングすることにより、幅2.0μm程度、高さ0.5μm程度のリッジストライプ10を形成した。エッチングは、ドライエッチングが好ましい。具体的にはRIE(反応性イオンエッチング)装置を用い、エッチングガスはCl+SiClを用いた。
その後、露出したp型コンタクト層の表面にp電極(図示せず)及び露出したn型コンタクト層の表面にn電極(図示せず)を形成し、各電極上にパッド電極(図示せず)を形成した。
続いて、p電極、n電極に垂直な方向で、窒化物半導体層のM面でバー状に分割し、さらにバー状のウエハをチップに分割してレーザ素子を得た。
(リッジ幅の評価)
このように、レジスト層のリッジ用のストライプ幅を2.0μmに設定して形成したレーザ素子について、リッジ幅の安定性を評価した。この評価は、以下の式に従って、10点の平均値として評価した。
評価値=100×{リッジ幅(広い点)−リッジ幅(痩せた点)}/リッジ幅(広い点)
その結果、リッジ幅(広い点)の10点の平均値は2.10、リッジ幅(痩せた点)の10点の平均値は2.04であり、評価値は2.85%であった。
それに対して、反射膜であるTi膜を形成しない以外、上記製造方法と同様に作製したレーザ素子について、同様の評価を行ったところ、リッジ幅(広い点)の10点の平均値は1.63、リッジ幅(痩せた点)の10点の平均値は1.46であり、評価値は10.1%であった。
つまり、図2(a)に示したように、Ti等の反射膜7を設けない場合には、乱反射による光の照射に起因して、レジスト層8がウェハ上で部分的に分解して細くなり(矢印A参照)、結果的にリッジ幅を不均一としてしまうのに対して、図2(b)に示したように、Ti等の反射膜7を設けることにより、窒化物半導体(p型窒化物半導体層5)/SiO膜(耐反応性膜6)、SiO膜(耐反応性膜6)/レジスト層8界面の反射によるレジスト分解が抑制される。その結果、リッジ幅を均一とすることができる。
本発明の窒化物半導体層のエッチング方法は、窒化物半導体層をエッチング加工して得られる全ての窒化物半導体素子の製造に適用することができ、特に、リッジストライプのような微細加工を必要とするプロセスに好適に利用することができる。
本発明における窒化物半導体層のエッチング方法を示す概略断面工程図である。 本発明の窒化物半導体層のエッチング方法における露光時のレジスト層の状態を説明するための概略断面図である。
符号の説明
1 基板(下地基板)
2 SiO膜(成長制御層)
3 n型窒化物半導体層
4 コア領域
5 p型窒化物半導体層
6 耐反応性膜
7 反射膜
8 レジスト層
8a レジストパターン
9 マスクパターン
10 リッジストライプ

Claims (5)

  1. 下地基板上に成長制御層を備えた窒化物半導体基板の上に、窒化物半導体層を積層し、該窒化物半導体層の上に、該窒化物半導体層に対する耐反応性膜、反射膜及びレジスト層をこの順に形成し、該レジスト層を所定形状にパターニングし、該パターニングされたレジスト層をマスクとして用いて、前記反射膜を所定形状にパターニングし、さらに、該パターニングされた反射膜をマスクとして用いて、前記耐反応性膜をエッチングし、さらに窒化物半導体層をエッチングすることにより、前記窒化物半導体層表面にストライプ状のリッジを形成することを特徴とする窒化物半導体層のエッチング方法。
  2. 耐反応性膜が、窒化物半導体層に対して選択エッチング性を有する膜である請求項1に記載の方法。
  3. 耐反応性膜が、酸化シリコンである請求項2に記載の方法。
  4. 反射膜が、チタン膜である請求項1〜3のいずれか1つに記載の方法。
  5. 反射膜が、誘電体膜からなるミラー構造を有する膜である請求項1〜3のいずれか1つに記載の方法。
JP2004123645A 2004-04-20 2004-04-20 窒化物半導体層のエッチング方法 Pending JP2005310929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123645A JP2005310929A (ja) 2004-04-20 2004-04-20 窒化物半導体層のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123645A JP2005310929A (ja) 2004-04-20 2004-04-20 窒化物半導体層のエッチング方法

Publications (2)

Publication Number Publication Date
JP2005310929A true JP2005310929A (ja) 2005-11-04
JP2005310929A5 JP2005310929A5 (ja) 2007-05-31

Family

ID=35439368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123645A Pending JP2005310929A (ja) 2004-04-20 2004-04-20 窒化物半導体層のエッチング方法

Country Status (1)

Country Link
JP (1) JP2005310929A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311870A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002084044A (ja) * 2001-06-22 2002-03-22 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2003283057A (ja) * 2003-04-02 2003-10-03 Nichia Chem Ind Ltd 窒化物半導体発光素子及びその製造方法
JP2004087908A (ja) * 2002-08-28 2004-03-18 Sharp Corp 窒化物半導体発光素子、その製造方法、それを搭載した光学装置
JP2004119405A (ja) * 2002-09-20 2004-04-15 Sharp Corp GaNP結晶の成長方法及びGaNP結晶を備えた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311870A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002084044A (ja) * 2001-06-22 2002-03-22 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2004087908A (ja) * 2002-08-28 2004-03-18 Sharp Corp 窒化物半導体発光素子、その製造方法、それを搭載した光学装置
JP2004119405A (ja) * 2002-09-20 2004-04-15 Sharp Corp GaNP結晶の成長方法及びGaNP結晶を備えた半導体装置
JP2003283057A (ja) * 2003-04-02 2003-10-03 Nichia Chem Ind Ltd 窒化物半導体発光素子及びその製造方法

Similar Documents

Publication Publication Date Title
US6939730B2 (en) Nitride semiconductor, semiconductor device, and method of manufacturing the same
US7760785B2 (en) Group-III nitride semiconductor device
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
US7606276B2 (en) Nitride semiconductor device and method for fabricating the same
JP3770014B2 (ja) 窒化物半導体素子
KR100902109B1 (ko) 질화 갈륨계 화합물 반도체 소자
US6509579B2 (en) Semiconductor device
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4451846B2 (ja) 窒化物半導体素子の製造方法
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
KR20000035610A (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
US6362515B2 (en) GaN substrate including wide low-defect region for use in semiconductor element
JP2000277437A5 (ja)
JP2001203385A (ja) 窒化物半導体発光ダイオード
US20010025989A1 (en) Semiconductor device and method of manufacturing the same
JP3460581B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2001111174A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2001326425A (ja) 半導体素子用基板の製造方法および半導体素子
JP4784012B2 (ja) 窒化物半導体基板、及びその製造方法
JP2008028375A (ja) 窒化物半導体レーザ素子
JP2004158500A (ja) 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
US6821807B2 (en) Method of forming nitride-based semiconductor layer, and method of manufacturing nitride-based semiconductor device
JP4698053B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP3982521B2 (ja) 窒化物半導体素子及びその製造方法
JP2005310929A (ja) 窒化物半導体層のエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

RD02 Notification of acceptance of power of attorney

Effective date: 20070406

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Effective date: 20100413

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100610

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20110301

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20111018

Free format text: JAPANESE INTERMEDIATE CODE: A02