JP2005309624A - レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 - Google Patents
レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 Download PDFInfo
- Publication number
- JP2005309624A JP2005309624A JP2004123549A JP2004123549A JP2005309624A JP 2005309624 A JP2005309624 A JP 2005309624A JP 2004123549 A JP2004123549 A JP 2004123549A JP 2004123549 A JP2004123549 A JP 2004123549A JP 2005309624 A JP2005309624 A JP 2005309624A
- Authority
- JP
- Japan
- Prior art keywords
- input
- supplied
- frame
- netlist
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】未配置位置511には、ダミーFF701が配置されている。このダミーFF701は、未配置位置511に隣接配置されたFF504、505間をバイパスしてスキャン信号を伝搬させるバイパス素子であり、他のFF501〜508のような信号処理はおこなわない。この配置処理により、分断されていたスキャン信号線500を、ダミーFF701、702によって接続することができる。
【選択図】 図7
Description
(レイアウト設計装置のハードウェア構成)
まず、この発明の実施の形態1にかかるレイアウト設計装置のハードウェア構成について説明する。図1は、この発明の実施の形態1にかかるレイアウト設計装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態1にかかるレイアウト設計装置の機能的構成について説明する。図2は、この発明の実施の形態1にかかるレイアウト設計装置の機能的構成を示すブロック図である。
つぎに、この発明の実施の形態1にかかるレイアウト設計処理手順について説明する。図10は、この発明の実施の形態1にかかるレイアウト設計処理手順を示すフローチャートである。
つぎに、この発明の実施の形態2にかかるレイアウト設計装置について説明する。実施の形態2にかかるレイアウト設計装置のハードウェア構成については、図1に示した実施の形態1にかかるレイアウト設計装置のハードウェア構成と同一であるため、その説明を省略する。
つぎに、この発明の実施の形態2にかかるレイアウト設計装置の機能的構成について説明する。図11は、この発明の実施の形態2にかかるレイアウト設計装置の機能的構成を示すブロック図である。なお、図2に示した構成と同一構成については同一符号を付し、その説明を省略する。また、この実施の形態2における被供給素子は、図3に示したフレームにあらかじめ配置された被供給素子であり、ここでは、一例として、この被供給素子を、クロック信号が供給されるPLLとして説明する。
つぎに、この発明の実施の形態2にかかるレイアウト設計処理手順について説明する。図14は、この発明の実施の形態2にかかるレイアウト設計処理手順を示すフローチャートである。
つぎに、この発明の実施の形態3にかかるレイアウト設計装置について説明する。実施の形態3にかかるレイアウト設計装置のハードウェア構成については、図1に示した実施の形態1にかかるレイアウト設計装置のハードウェア構成と同一であるため、その説明を省略する。
つぎに、この発明の実施の形態3にかかるレイアウト設計装置の機能的構成について説明する。図15は、この発明の実施の形態3にかかるレイアウト設計装置の機能的構成を示すブロック図である。なお、図2に示した構成と同一構成については同一符号を付し、その説明を省略する。
つぎに、この発明の実施の形態3にかかるレイアウト設計処理手順について説明する。図23は、この発明の実施の形態3にかかるレイアウト設計処理手順を示すフローチャートである。
前記被供給素子に関するネットリストの入力を受け付けるネットリスト入力手段と、
前記ネットリスト入力手段によって入力されたネットリストに基づいて、前記フレーム入力手段によって入力されたフレームの配置領域に、前記被供給素子を配置する配置手段と、
前記配置手段によって被供給素子が配置された配置領域内において、前記被供給素子が配置されていない位置があるかどうかを検出する検出手段と、
前記検出手段によって検出された未配置位置に、当該未配置位置に隣接配置された被供給素子間をバイパスして前記所定の信号を伝搬させるバイパス素子を配置するバイパス素子配置手段と、
を備えることを特徴とするレイアウト設計装置。
前記被供給素子は、順序回路素子または記憶素子であることを特徴とする付記1に記載のレイアウト設計装置。
前記被供給素子に関するネットリストの入力を受け付けるネットリスト入力手段と、
前記ネットリスト入力手段によって入力されたネットリストの被供給素子を、前記フレーム入力手段によって入力されたフレームに配置された被供給素子に割り当てる割当て手段と、
前記フレームに配置された被供給素子のうち、前記割当て手段によって割り当てられなかった被供給素子を削除する削除手段と、
を備えることを特徴とするレイアウト設計装置。
前記被供給素子は、PLLであることを特徴とする付記3に記載のレイアウト設計装置。
クロック信号を入力する入力素子および前記クロック信号が供給される被供給素子に関するネットリストの入力を受け付けるネットリスト入力手段と、
前記ネットリスト入力手段によって入力されたネットリストに基づいて、前記フレーム入力手段によって入力されたフレームのバッファツリーの末端の配置領域に前記被供給素子を配置するとともに、前記フレーム上に前記入力素子を配置する配置手段と、
前記配置手段によって被供給素子が配置されたバッファツリーの中から、前記ルートバッファから前記被供給素子までの配線経路を決定する決定手段と、
前記配置手段によって配置された入力素子と、前記決定手段によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成する生成手段と、
を備えることを特徴とするレイアウト設計装置。
前記生成手段は、
前記配線接続手段によって配線接続された入力素子およびルートバッファと、前記決定手段によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端に配置された被供給素子を末端とするクロックツリーを生成することを特徴とする付記5に記載のレイアウト設計装置。
前記決定手段は、
前記配置手段によって被供給素子が配置されたバッファツリーの中から、前記分配バッファから前記被供給素子までの配線経路を決定し、
前記生成手段は、
前記配線接続手段によって配線接続された入力素子および分配バッファと、前記決定手段によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成することを特徴とする付記5に記載のレイアウト設計装置。
前記バッファツリーから、前記決定手段によって決定された配線経路から外れた不使用配線を検出する不使用配線検出手段と、
前記不使用配線検出手段によって検出された不使用配線を削除する削除手段と、を備え、
さらに、前記削除手段によって不使用配線が削除されたバッファツリーに基づいて、前記クロックツリーを生成することを特徴とする付記5〜7のいずれか一つに記載のレイアウト設計装置。
前記バッファツリーから、前記決定手段によって決定された配線経路から外れた不使用配線を検出する不使用配線検出手段と、
前記不使用配線検出手段によって検出された不使用配線上の分岐バッファを、前記クロック信号の伝搬と伝搬拒否との切り替え可能なゲートバッファに置換する置換手段と、を備え、
さらに、前記置換手段によって置換されたゲートバッファを有するバッファツリーに基づいて、前記クロックツリーを生成することを特徴とする付記5〜7のいずれか一つに記載のレイアウト設計装置。
複数の前記ネットリストの入力を受け付け、
前記生成手段は、
前記ネットリストごとのクロックツリーを、互いに重複配置しないように生成することを特徴とする付記5〜9のいずれか一つに記載のレイアウト設計装置。
前記被供給素子に関するネットリストを入力するネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームの配置領域に、前記被供給素子を配置する配置工程と、
前記配置工程によって被供給素子が配置された配置領域内において、前記被供給素子が配置されていない位置があるかどうかを検出する検出工程と、
前記検出工程によって検出された未配置位置に、当該未配置位置に隣接配置された被供給素子間をバイパスして前記所定の信号を伝搬させるバイパス素子を配置するバイパス素子配置工程と、
を含んだことを特徴とするレイアウト設計方法。
前記被供給素子に関するネットリストを入力するネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストの被供給素子を、前記フレーム入力工程によって入力されたフレームに配置された被供給素子に割り当てる割当て工程と、
前記フレームに配置された被供給素子のうち、前記割当て工程によって割り当てられなかった被供給素子を削除する削除工程と、
を含んだことを特徴とするレイアウト設計方法。
クロック信号を入力する入力素子および前記クロック信号が供給される被供給素子に関するネットリストを入力するネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームのバッファツリーの末端の配置領域に前記被供給素子を配置するとともに、前記フレーム上に前記入力素子を配置する配置工程と、
前記配置工程によって被供給素子が配置されたバッファツリーの中から、前記ルートバッファから前記被供給素子までの配線経路を決定する決定工程と、
前記配置工程によって配置された入力素子と、前記決定工程によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成する生成工程と、
を含んだことを特徴とするレイアウト設計方法。
前記被供給素子に関するネットリストを入力させるネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームの配置領域に、前記被供給素子を配置させる配置工程と、
前記配置工程によって被供給素子が配置された配置領域内において、前記被供給素子が配置されていない位置があるかどうかを検出させる検出工程と、
前記検出工程によって検出された未配置位置に、当該未配置位置に隣接配置された被供給素子間をバイパスして前記所定の信号を伝搬させるバイパス素子を配置させるバイパス素子配置工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
前記被供給素子に関するネットリストを入力させるネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストの被供給素子を、前記フレーム入力工程によって入力されたフレームに配置された被供給素子に割り当てさせる割当て工程と、
前記フレームに配置された被供給素子のうち、前記割当て工程によって割り当てられなかった被供給素子を削除させる削除工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
クロック信号を入力する入力素子および前記クロック信号が供給される被供給素子に関するネットリストを入力させるネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームのバッファツリーの末端の配置領域に前記被供給素子を配置するとともに、前記フレーム上に前記入力素子を配置させる配置工程と、
前記配置工程によって被供給素子が配置されたバッファツリーの中から、前記ルートバッファから前記被供給素子までの配線経路を決定させる決定工程と、
前記配置工程によって配置された入力素子と、前記決定工程によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成させる生成工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
202 ネットリストデータベース
203 フレーム抽出部
204 ネットリスト抽出部
205 配置部
206 未配置位置検出部
207 バイパス素子配置部
300 フレーム
1101 割当て部
1102 削除部
1501 配置部
1502 決定部
1503 配線接続部
1504 生成部
1505 不使用配線検出部
1506 削除部
1507 置換部
Claims (10)
- 所定の信号が供給される被供給素子を配置する配置領域を有するフレームの入力を受け付けるフレーム入力手段と、
前記被供給素子に関するネットリストの入力を受け付けるネットリスト入力手段と、
前記ネットリスト入力手段によって入力されたネットリストに基づいて、前記フレーム入力手段によって入力されたフレームの配置領域に、前記被供給素子を配置する配置手段と、
前記配置手段によって被供給素子が配置された配置領域内において、前記被供給素子が配置されていない位置があるかどうかを検出する検出手段と、
前記検出手段によって検出された未配置位置に、当該未配置位置に隣接配置された被供給素子間をバイパスして前記所定の信号を伝搬させるバイパス素子を配置するバイパス素子配置手段と、
を備えることを特徴とするレイアウト設計装置。 - 所定の信号が供給される被供給素子があらかじめ配置されたフレームの入力を受け付けるフレーム入力手段と、
前記被供給素子に関するネットリストの入力を受け付けるネットリスト入力手段と、
前記ネットリスト入力手段によって入力されたネットリストの被供給素子を、前記フレーム入力手段によって入力されたフレームに配置された被供給素子に割り当てる割当て手段と、
前記フレームに配置された被供給素子のうち、前記割当て手段によって割り当てられなかった被供給素子を削除する削除手段と、
を備えることを特徴とするレイアウト設計装置。 - 起点となるルートバッファと複数の分岐バッファからなる、クロックスキュー調整されたバッファツリーが埋め込まれているフレームの入力を受け付けるフレーム入力手段と、
クロック信号を入力する入力素子および前記クロック信号が供給される被供給素子に関するネットリストの入力を受け付けるネットリスト入力手段と、
前記ネットリスト入力手段によって入力されたネットリストに基づいて、前記フレーム入力手段によって入力されたフレームのバッファツリーの末端の配置領域に前記被供給素子を配置するとともに、前記フレーム上に前記入力素子を配置する配置手段と、
前記配置手段によって被供給素子が配置されたバッファツリーの中から、前記ルートバッファから前記被供給素子までの配線経路を決定する決定手段と、
前記配置手段によって配置された入力素子と、前記決定手段によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成する生成手段と、
を備えることを特徴とするレイアウト設計装置。 - 所定の信号が供給される被供給素子を配置する配置領域を有するフレームを入力するフレーム入力工程と、
前記被供給素子に関するネットリストを入力するネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームの配置領域に、前記被供給素子を配置する配置工程と、
前記配置工程によって被供給素子が配置された配置領域内において、前記被供給素子が配置されていない位置があるかどうかを検出する検出工程と、
前記検出工程によって検出された未配置位置に、当該未配置位置に隣接配置された被供給素子間をバイパスして前記所定の信号を伝搬させるバイパス素子を配置するバイパス素子配置工程と、
を含んだことを特徴とするレイアウト設計方法。 - 所定の信号が供給される被供給素子があらかじめ配置されたフレームを入力するフレーム入力工程と、
前記被供給素子に関するネットリストを入力するネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストの被供給素子を、前記フレーム入力工程によって入力されたフレームに配置された被供給素子に割り当てる割当て工程と、
前記フレームに配置された被供給素子のうち、前記割当て工程によって割り当てられなかった被供給素子を削除する削除工程と、
を含んだことを特徴とするレイアウト設計方法。 - 起点となるルートバッファと複数の分岐バッファからなる、クロックスキュー調整されたバッファツリーが埋め込まれているフレームを入力するフレーム入力工程と、
クロック信号を入力する入力素子および前記クロック信号が供給される被供給素子に関するネットリストを入力するネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームのバッファツリーの末端の配置領域に前記被供給素子を配置するとともに、前記フレーム上に前記入力素子を配置する配置工程と、
前記配置工程によって被供給素子が配置されたバッファツリーの中から、前記ルートバッファから前記被供給素子までの配線経路を決定する決定工程と、
前記配置工程によって配置された入力素子と、前記決定工程によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成する生成工程と、
を含んだことを特徴とするレイアウト設計方法。 - 所定の信号が供給される被供給素子を配置する配置領域を有するフレームを入力させるフレーム入力工程と、
前記被供給素子に関するネットリストを入力させるネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームの配置領域に、前記被供給素子を配置させる配置工程と、
前記配置工程によって被供給素子が配置された配置領域内において、前記被供給素子が配置されていない位置があるかどうかを検出させる検出工程と、
前記検出工程によって検出された未配置位置に、当該未配置位置に隣接配置された被供給素子間をバイパスして前記所定の信号を伝搬させるバイパス素子を配置させるバイパス素子配置工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。 - 所定の信号が供給される被供給素子があらかじめ配置されたフレームを入力させるフレーム入力工程と、
前記被供給素子に関するネットリストを入力させるネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストの被供給素子を、前記フレーム入力工程によって入力されたフレームに配置された被供給素子に割り当てさせる割当て工程と、
前記フレームに配置された被供給素子のうち、前記割当て工程によって割り当てられなかった被供給素子を削除させる削除工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。 - 起点となるルートバッファと複数の分岐バッファからなる、クロックスキュー調整されたバッファツリーが埋め込まれているフレームを入力させるフレーム入力工程と、
クロック信号を入力する入力素子および前記クロック信号が供給される被供給素子に関するネットリストを入力させるネットリスト入力工程と、
前記ネットリスト入力工程によって入力されたネットリストに基づいて、前記フレーム入力工程によって入力されたフレームのバッファツリーの末端の配置領域に前記被供給素子を配置するとともに、前記フレーム上に前記入力素子を配置させる配置工程と、
前記配置工程によって被供給素子が配置されたバッファツリーの中から、前記ルートバッファから前記被供給素子までの配線経路を決定させる決定工程と、
前記配置工程によって配置された入力素子と、前記決定工程によって配線経路が決定されたバッファツリーとに基づいて、前記入力素子を起点とし、前記バッファツリーの末端の配置領域に配置された被供給素子を末端とするクロックツリーを生成させる生成工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。 - 請求項7〜9のいずれか一つに記載のレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123549A JP4388847B2 (ja) | 2004-04-19 | 2004-04-19 | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 |
US10/924,768 US7194718B2 (en) | 2004-04-19 | 2004-08-25 | Layout design apparatus, layout design method, and computer product |
US11/704,274 US7552414B2 (en) | 2004-04-19 | 2007-02-09 | Layout design apparatus, layout design method, and computer product |
US11/704,273 US7360194B2 (en) | 2004-04-19 | 2007-02-09 | Layout design apparatus, layout design method, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123549A JP4388847B2 (ja) | 2004-04-19 | 2004-04-19 | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009188337A Division JP4825905B2 (ja) | 2009-08-17 | 2009-08-17 | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 |
JP2009188336A Division JP4968294B2 (ja) | 2009-08-17 | 2009-08-17 | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005309624A true JP2005309624A (ja) | 2005-11-04 |
JP4388847B2 JP4388847B2 (ja) | 2009-12-24 |
Family
ID=35097726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123549A Expired - Fee Related JP4388847B2 (ja) | 2004-04-19 | 2004-04-19 | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7194718B2 (ja) |
JP (1) | JP4388847B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038072A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 半導体集積回路及びその開発方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7818705B1 (en) | 2005-04-08 | 2010-10-19 | Altera Corporation | Method and apparatus for implementing a field programmable gate array architecture with programmable clock skew |
US7404169B2 (en) * | 2005-05-31 | 2008-07-22 | Altera Corporation | Clock signal networks for structured ASIC devices |
US7587686B1 (en) | 2006-08-01 | 2009-09-08 | Altera Corporation | Clock gating in a structured ASIC |
US20090128581A1 (en) * | 2007-11-20 | 2009-05-21 | Microsoft Corporation | Custom transition framework for application state transitions |
US8957920B2 (en) | 2010-06-25 | 2015-02-17 | Microsoft Corporation | Alternative semantics for zoom operations in a zoomable scene |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493658B1 (en) * | 1994-04-19 | 2002-12-10 | Lsi Logic Corporation | Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms |
US6442743B1 (en) * | 1998-06-12 | 2002-08-27 | Monterey Design Systems | Placement method for integrated circuit design using topo-clustering |
US6539536B1 (en) * | 2000-02-02 | 2003-03-25 | Synopsys, Inc. | Electronic design automation system and methods utilizing groups of multiple cells having loop-back connections for modeling port electrical characteristics |
US6889370B1 (en) * | 2000-06-20 | 2005-05-03 | Unisys Corporation | Method and apparatus for selecting and aligning cells using a placement tool |
JP4971557B2 (ja) * | 2001-07-03 | 2012-07-11 | パナソニック株式会社 | 半導体集積回路 |
US6701505B1 (en) * | 2001-11-30 | 2004-03-02 | Sequence Design, Inc. | Circuit optimization for minimum path timing violations |
US6668365B2 (en) * | 2001-12-18 | 2003-12-23 | Cadence Design Systems, Inc. | Quadratic programming method for eliminating cell overlap and routing congestion in an IC layout |
WO2004061724A1 (en) | 2002-12-17 | 2004-07-22 | International Business Machines Corporation | Asic clock floor planning method and structure |
US7073149B2 (en) | 2004-03-03 | 2006-07-04 | Xilinx, Inc. | System for representing the logical and physical information of an integrated circuit |
-
2004
- 2004-04-19 JP JP2004123549A patent/JP4388847B2/ja not_active Expired - Fee Related
- 2004-08-25 US US10/924,768 patent/US7194718B2/en not_active Expired - Fee Related
-
2007
- 2007-02-09 US US11/704,274 patent/US7552414B2/en not_active Expired - Fee Related
- 2007-02-09 US US11/704,273 patent/US7360194B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038072A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 半導体集積回路及びその開発方法 |
Also Published As
Publication number | Publication date |
---|---|
US7194718B2 (en) | 2007-03-20 |
US20050235238A1 (en) | 2005-10-20 |
US7552414B2 (en) | 2009-06-23 |
US7360194B2 (en) | 2008-04-15 |
US20070136710A1 (en) | 2007-06-14 |
US20070136711A1 (en) | 2007-06-14 |
JP4388847B2 (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5495336B2 (ja) | 遅延ライブラリ生成装置、遅延ライブラリ生成装置の制御方法、コンピュータプログラム、及び記録媒体 | |
US8689170B2 (en) | Changing the location of a buffer bay in a netlist | |
US20090293033A1 (en) | System and method for layout design of integrated circuit | |
US7360194B2 (en) | Layout design apparatus, layout design method, and computer product | |
JP2006004056A (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
JP4825905B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
JP2010087244A (ja) | 半導体集積回路、半導体集積回路のレイアウト方法、及び半導体集積回路のレイアウトプログラム | |
US6487707B1 (en) | Layout design system of semiconductor ic device, layout design method of semiconductor ic device and computer-readable recording medium on which programs for allowing computer to execute respective means in the system or respective steps in the method are recorded | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5359655B2 (ja) | 生成方法 | |
JP4968294B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
KR101117397B1 (ko) | Lsi 시험 장치, lsi 시험 방법, 및 lsi 시험 프로그램을 기록한 기록 매체 | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP5263393B2 (ja) | 設計支援方法、設計支援装置、および設計支援プログラム | |
JP4231837B2 (ja) | クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 | |
JP2008004024A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP4682059B2 (ja) | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 | |
JP7136496B1 (ja) | レイアウト装置、レイアウト方法およびプログラム | |
JP5212218B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2010198293A (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP4391300B2 (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
JP2008071000A (ja) | 半導体集積回路の設計装置、設計方法、設計プログラムおよび該プログラムを記録した記録媒体 | |
JP2006005018A (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
JP6428207B2 (ja) | 設計方法、設計装置及びプログラム | |
JP2006049638A (ja) | 半導体装置の設計方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |