JP7136496B1 - レイアウト装置、レイアウト方法およびプログラム - Google Patents

レイアウト装置、レイアウト方法およびプログラム Download PDF

Info

Publication number
JP7136496B1
JP7136496B1 JP2021044353A JP2021044353A JP7136496B1 JP 7136496 B1 JP7136496 B1 JP 7136496B1 JP 2021044353 A JP2021044353 A JP 2021044353A JP 2021044353 A JP2021044353 A JP 2021044353A JP 7136496 B1 JP7136496 B1 JP 7136496B1
Authority
JP
Japan
Prior art keywords
circuit
layout
flip
flops
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021044353A
Other languages
English (en)
Other versions
JP2022143696A (ja
Inventor
隆徳 佐藤
佐知子 別府
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2021044353A priority Critical patent/JP7136496B1/ja
Application granted granted Critical
Publication of JP7136496B1 publication Critical patent/JP7136496B1/ja
Publication of JP2022143696A publication Critical patent/JP2022143696A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】集積回路のレイアウトにおいて、素子数を増加させずに複数の伝送路における信号の伝播遅延のばらつきを低減することができるレイアウト装置を提供する。【解決手段】レイアウト装置は、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路それぞれの遅延時間を特定する特定手段と、前記特定手段が特定した前記遅延時間に基づいて、前記第１回路および前記第２回路の少なくとも一方の配置が変更されたレイアウト情報を受け付ける受付手段と、前記受付手段が受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更する変更手段と、を備える。【選択図】図３

Description

本発明は、レイアウト装置、レイアウト方法およびプログラムに関する。
集積回路は、プロセスの微細化に伴い高集積化が進んでいる。集積回路における配線数は、その高集積化に伴い増加し、ますます複雑になっている。
特許文献１には、関連する技術として、自動配置設計に関する技術が開示されている。
特開平０７－０１４９２７号公報
ところで、集積回路において、同一のクロックタイミングで処理されるべき複数の信号が、２つの論理回路間（例えば、２つのフリップフロップ間）をそれぞれ配線長の異なる伝送路を伝播する場合、各伝送路における信号の伝播遅延のばらつき（すなわち、スキュー）によって、同一のクロックタイミングで処理できなくなる可能性がある。そのような伝送路における信号の伝播遅延のばらつきを低減する技術の例としては、図６に示すように、各伝送路の途中にＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ， Ｆｉｒｓｔ Ｏｕｔ）を挿入し、各ＦＩＦＯから出力される信号のタイミングを揃えることにより、各伝送路における信号の伝播遅延のばらつきを低減する技術や、伝播遅延の小さい伝送路に遅延素子を挿入し、各伝送路の伝播遅延を揃えることにより、各伝送路における信号の伝播遅延のばらつきを低減する技術などが挙げられる。これら各伝送路における信号の伝播遅延のばらつきを低減する技術は、例えば、自動配置配線を行うツールなどを用いて実現される。しかしながら、そのような技術を用いて各伝送路における信号の伝播遅延のばらつきを低減する場合、ＦＩＦＯや遅延素子などが追加されるため、集積回路における素子数が増加してしまう。
そのため、集積回路のレイアウトにおいて、素子数を増加させずに複数の伝送路における信号の伝播遅延のばらつきを低減することのできる技術が求められている。
本発明の各態様は、上記の課題を解決することのできるレイアウト装置、レイアウト方法およびプログラムを提供することを目的としている。
上記目的を達成するために、本発明の一態様によれば、レイアウト装置は、集積回路のレイアウトにおける第１回路のフリップフロップと第２回路のフリップフロップとの間の複数の伝送路それぞれの遅延時間を特定する特定手段と、前記特定手段が特定した前記遅延時間に基づいて、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付ける受付手段と、前記受付手段が受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更する変更手段と、を備える。
上記目的を達成するために、本発明の別の態様によれば、レイアウト方法は、集積回路のレイアウトにおける第１回路のフリップフロップと第２回路のフリップフロップとの間の複数の伝送路それぞれの遅延時間を特定することと、特定した前記遅延時間に基づいて、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付けることと、受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更することと、を含む。
上記目的を達成するために、本発明の別の態様によれば、プログラムは、コンピュータに、集積回路のレイアウトにおける第１回路のフリップフロップと第２回路のフリップフロップとの間の複数の伝送路それぞれの遅延時間を特定することと、特定した前記遅延時間に基づいて、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付けることと、受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更することと、を実行させる。
本発明の各態様によれば、集積回路のレイアウトにおいて、素子数を増加させずに複数の伝送路における信号の伝播遅延のばらつきを低減することができる。
本発明の一実施形態によるレイアウト装置の構成の一例を示す図である。 本発明の一実施形態によるレイアウト装置の処理フローの一例を示す図である。 本発明の実施形態によるレイアウト装置の最小構成を示す図である。 本発明の実施形態による最小構成のレイアウト装置の処理フローの一例を示す図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。 ＦＩＦＯが挿入された伝送路の一例を示す図である。
以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
図１は、本発明の一実施形態によるレイアウト装置１の構成の一例を示す図である。レイアウト装置１は、関連する技術を用いて自動配置配線を行い、レイアウトに伝送路の遅延時間を調整する回路や素子（例えば、ＦＩＦＯや遅延素子など）が追加された後に、それら追加された回路や素子をレイアウトから除外することのできる装置である。レイアウト装置１は、図１に示すように、処理部１０（変更手段の一例）、解析部２０（特定手段の一例）、および受付部３０（受付手段の一例）を備える。
処理部１０は、集積回路のレイアウトに関する処理を行う。例えば、処理部１０は、回路の接続を示すネットリストに基づくレイアウトを実行する。具体的には、処理部１０は、ネットリストに対応する回路素子（例えば、フリップフロップなどを含む予め用意されたスタンダードセル）を配置し、その配置に対して配線を自動で行う。これは、一般的に、自動配置配線と呼ばれる技術であり、処理部１０は、例えば、関連する技術を用いたレイアウトツールによって自動配置配線を実現すればよい。
また、処理部１０は、受付部３０が受け付けた後述するレイアウト情報に基づいて、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路の少なくとも１つのレイアウトを変更する。このレイアウトの変更は、処理部１０が、例えば、関連する技術を用いたレイアウトツールにより、変更の必要ないレイアウトの部分に変更しないことを示す属性（例えば、”ｄｏｎ‘ｔ ｔｏｕｃｈ”）を付与し、自動配置配線を再度行うことにより、実現されるものであってよい。なお、第１回路は、後述する静的タイミング解析により遅延時間が特定される２つのフリップフロップの一方を含む。また、第２回路は、それら２つのフリップフロップの他方を含む。
解析部２０は、レイアウトが決定された集積回路について、静的タイミング解析などを実行する。静的タイミング解析は、ＳＴＡ（Ｓｔａｔｉｃ Ｔｉｍｉｎｇ Ａｎａｌｙｓｉｓ）とも呼ばれ、２つのフリップフロップ間の遅延時間を特定する。解析部２０は、静的タイミング解析を行うことにより、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路それぞれの遅延時間を特定する。なお、解析部２０は、例えば、関連する技術を用いたタイミング解析ツールに応じて動作することにより、静的タイミング解析を実現するものであってよい。
受付部３０は、解析部２０が特定した遅延時間に基づいて、第１回路および第２回路の少なくとも一方の配置が変更されたレイアウト情報を受け付ける。例えば、解析部２０が静的タイミング解析を実行したとする。ユーザは、解析部２０による静的タイミング解析の結果を確認して、第１回路と第２回路の間の複数の伝送路それぞれの遅延時間を特定する。ユーザは、特定した遅延時間のうちの１つを有する伝送路の配線長となるように、レイアウトツール上で、複数の伝送路における他の伝送路に接続された第１回路のフリップフロップおよび第２回路のフリップフロップの少なくとも一方の位置を変更する操作（例えば、マウスやキーボードなどの操作）を行う。第１回路のフリップフロップおよび第２回路のフリップフロップの少なくとも一方の位置を変更する例としては、解析部２０が特定した遅延時間のうち最大の遅延時間を有する伝送路の配線長となるように、対応する他の伝送路に接続されている第１回路のフリップフロップおよび第２回路のフリップフロップの少なくとも一方の位置を変更して２つのフリップフロップ間の距離を長くすること、解析部２０が特定した遅延時間のうち最小の遅延時間を有する伝送路の配線長となるように、対応する他の伝送路に接続されている第１回路のフリップフロップおよび第２回路のフリップフロップの少なくとも一方の位置を変更して２つのフリップフロップ間の距離を短くすること、また、複数の伝送路が３つ以上の伝送路である場合に、解析部２０が特定した遅延時間のうちの１つを有する任意の伝送路の配線長となるように、対応する他の伝送路に接続されている第１回路のフリップフロップおよび第２回路のフリップフロップの少なくとも一方の位置を変更して２つのフリップフロップ間の距離を短くすることなどが挙げられる。そして、処理部１０は、このユーザによる操作に応じて、レイアウトにおけるフリップフロップの位置を変更する。つまり、処理部１０は、レイアウトにおいて、第１回路および第２回路の少なくとも一方の配置を変更する。このように、ユーザ操作によって、第１回路および第２回路の少なくとも一方の配置が変更されたレイアウトを示す情報がレイアウト情報である。受付部３０は、このレイアウト情報を受け付ける。
次に、レイアウト装置１の動作について、図２を参照して説明する。図２は、本発明の一実施形態によるレイアウト装置１の処理フローの一例を示す図である。なお、ここでは、処理部１０により自動配置配線が実行されており、第１回路と第２回路との間に配線長の異なる複数の伝送路を有するレイアウトが存在しているものとする。
解析部２０は、そのレイアウトの集積回路について、静的タイミング解析を行うことにより、レイアウトにおける第１回路と第２回路との間の複数の伝送路それぞれの遅延時間を特定する（ステップＳ１）。
ユーザは、解析部２０による静的タイミング解析の結果を確認して、第１回路と第２回路の間の複数の伝送路それぞれの遅延時間を特定する。そして、ユーザは、特定した遅延時間のうちの１つを有する伝送路の配線長となるように、レイアウトツール上で、複数の伝送路における他の伝送路に接続された第１回路のフリップフロップおよび第２回路のフリップフロップの少なくとも一方の位置を変更する操作を行う。処理部１０は、このユーザによる操作に応じて、レイアウトにおけるフリップフロップの位置（すなわち、レイアウトにおける第１回路および第２回路の少なくとも一方の配置）を変更する（ステップＳ２）。
受付部３０は、解析部２０が特定した遅延時間に基づいて、第１回路および第２回路の少なくとも一方の配置が変更されたレイアウト情報を受け付ける（ステップＳ３）。処理部１０は、受付部３０が受け付けたレイアウト情報に基づいて、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路の少なくとも１つのレイアウトを変更する（ステップＳ４）。
以上、本発明の一実施形態によるレイアウト装置１について説明した。レイアウト装置１は、処理部１０、解析部２０、および受付部３０を備える。解析部２０は、静的タイミング解析を行うことにより、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路それぞれの遅延時間を特定する。受付部３０は、解析部２０が特定した遅延時間に基づいて、第１回路および第２回路の少なくとも一方の配置が変更されたレイアウト情報を受け付ける。処理部１０は、受付部３０が受け付けたレイアウト情報に基づいて、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路の少なくとも１つのレイアウトを変更する。
こうすることにより、レイアウト装置１は、集積回路のレイアウトにおいて、素子数を増加させずに複数の伝送路における信号の伝播遅延のばらつきを低減することができる。
図３は、本発明の実施形態によるレイアウト装置１の最小構成を示す図である。レイアウト装置１は、図３に示すように、特定手段１００、受付手段２００、および変更手段３００を備える。
特定手段１００は、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路それぞれの遅延時間を特定する。受付手段２００は、特定手段１００が特定した前記遅延時間に基づいて、前記第１回路および前記第２回路の少なくとも一方の配置が変更されたレイアウト情報を受け付ける。変更手段３００は、受付手段２００が受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更する。
次に、本発明の実施形態による最小構成のレイアウト装置１による処理について説明する。ここでは、図４に示す処理フローについて説明する。
特定手段１００は、集積回路のレイアウトにおける第１回路と第２回路との間の複数の伝送路それぞれの遅延時間を特定する（ステップＳ１１）。受付手段２００は、特定手段１００が特定した前記遅延時間に基づいて、前記第１回路および前記第２回路の少なくとも一方の配置が変更されたレイアウト情報を受け付ける（ステップＳ１２）。変更手段３００は、受付手段２００が受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更する（ステップＳ１３）。
以上、本発明の実施形態による最小構成のレイアウト装置１について説明した。このレイアウト装置１により、集積回路のレイアウトにおいて、素子数を増加させずに複数の伝送路における信号の伝播遅延のばらつきを低減することができる。
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本発明の実施形態について説明したが、上述のレイアウト装置１、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図５は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図５に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述のレイアウト装置１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
１・・・レイアウト装置
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・処理部
２０・・・解析部
３０・・・受付部
１００・・・特定手段
２００・・・受付手段
３００・・・変更手段

Claims (6)

  1. 集積回路のレイアウトにおける第１回路のフリップフロップと第２回路のフリップフロップとの間の複数の伝送路それぞれの遅延時間を特定する特定手段と、
    前記特定手段が特定した前記遅延時間に基づいて、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付ける受付手段と、
    前記受付手段が受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更する変更手段と、
    を備えるレイアウト装置。
  2. 前記受付手段は、
    前記特定手段が特定した前記遅延時間のうち最大の遅延時間を有する伝送路の配線長となるように、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付ける、
    請求項１に記載のレイアウト装置。
  3. 前記受付手段は、
    前記特定手段が特定した前記遅延時間のうち最小の遅延時間を有する伝送路の配線長となるように、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付ける、
    請求項１に記載のレイアウト装置。
  4. 前記複数の伝送路は、３つ以上の伝送路であり、
    前記受付手段は、
    前記特定手段が特定した前記遅延時間のうちの１つを有する任意の伝送路の配線長となるように、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付ける、
    請求項１に記載のレイアウト装置。
  5. 集積回路のレイアウトにおける第１回路のフリップフロップと第２回路のフリップフロップとの間の複数の伝送路それぞれの遅延時間を特定することと、
    特定した前記遅延時間に基づいて、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付けることと、
    受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更することと、
    を含むレイアウト方法。
  6. コンピュータに、
    集積回路のレイアウトにおける第１回路のフリップフロップと第２回路のフリップフロップとの間の複数の伝送路それぞれの遅延時間を特定することと、
    特定した前記遅延時間に基づいて、前記第１回路のフリップフロップおよび前記第２回路のフリップフロップの少なくとも一方の配置が変更されたレイアウト情報を受け付けることと、
    受け付けた前記レイアウト情報に基づいて、前記複数の伝送路の少なくとも１つのレイアウトを変更することと、
    を実行させるプログラム。
JP2021044353A 2021-03-18 2021-03-18 レイアウト装置、レイアウト方法およびプログラム Active JP7136496B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021044353A JP7136496B1 (ja) 2021-03-18 2021-03-18 レイアウト装置、レイアウト方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021044353A JP7136496B1 (ja) 2021-03-18 2021-03-18 レイアウト装置、レイアウト方法およびプログラム

Publications (2)

Publication Number Publication Date
JP7136496B1 true JP7136496B1 (ja) 2022-09-13
JP2022143696A JP2022143696A (ja) 2022-10-03

Family

ID=83271738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021044353A Active JP7136496B1 (ja) 2021-03-18 2021-03-18 レイアウト装置、レイアウト方法およびプログラム

Country Status (1)

Country Link
JP (1) JP7136496B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152329A (ja) 2006-12-14 2008-07-03 Nec Electronics Corp 回路解析方法、及び回路解析プログラム、回路シミュレーション装置
JP2013003945A (ja) 2011-06-20 2013-01-07 Renesas Electronics Corp レイアウト装置及びレイアウト方法
JP2013182600A (ja) 2012-03-05 2013-09-12 Sharp Corp 半導体集積回路の設計方法、半導体集積回路の設計装置、回路設計プログラム、及びコンピュータ読み取り可能な記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152329A (ja) 2006-12-14 2008-07-03 Nec Electronics Corp 回路解析方法、及び回路解析プログラム、回路シミュレーション装置
JP2013003945A (ja) 2011-06-20 2013-01-07 Renesas Electronics Corp レイアウト装置及びレイアウト方法
JP2013182600A (ja) 2012-03-05 2013-09-12 Sharp Corp 半導体集積回路の設計方法、半導体集積回路の設計装置、回路設計プログラム、及びコンピュータ読み取り可能な記録媒体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
秋山 寿博 Toshihiro Akiyama，高性能ＡＳＩＣのレイアウト技術 Layout Design System for High-Performance ASICs，東芝レビュー ，日本，株式会社東芝，1997年10月21日，第50巻，pp.460-464

Also Published As

Publication number Publication date
JP2022143696A (ja) 2022-10-03

Similar Documents

Publication Publication Date Title
US8196076B2 (en) Optimal flow in designing a circuit operable in multiple timing modes
CN114841104A (zh) 时序优化电路和方法、芯片及电子设备
EP4071659A1 (en) Method, system, medium, and program product for path verification in logic circuit
JP7136496B1 (ja) レイアウト装置、レイアウト方法およびプログラム
US9965581B1 (en) Fanout optimization to facilitate timing improvement in circuit designs
US8984456B2 (en) Macro timing analysis device, macro boundary path timing analysis method and macro boundary path timing analysis program
US7493580B2 (en) Critical path estimating program, estimating apparatus, estimating method, and integrated circuit designing program
JP4388847B2 (ja) レイアウト設計装置、レイアウト設計プログラム、および記録媒体
JP2005136286A (ja) 半導体集積回路の設計方法、及びその装置
US10719654B2 (en) Placement and timing aware wire tagging
JP4901702B2 (ja) 回路設計方法
JP5145167B2 (ja) クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体
JP4825905B2 (ja) レイアウト設計装置、レイアウト設計プログラム、および記録媒体
US11256838B2 (en) Establishing method for timing model
JP4587754B2 (ja) クロック合成方法、半導体装置及びプログラム
JP7334580B2 (ja) 自動配置配線装置、自動配置配線方法、自動配置配線プログラム、自動配置配線プログラムを格納した記憶媒体および半導体集積回路
JP5696407B2 (ja) 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路
JP7069608B2 (ja) 半導体設計支援装置、半導体設計支援方法及びプログラム
JP2912300B2 (ja) Ａｓｉｃのレイアウト方法
US20200096570A1 (en) Design method for scan test circuit, design program for scan test circuit and semiconductor integrated circuit
JP4968294B2 (ja) レイアウト設計装置、レイアウト設計プログラム、および記録媒体
JP6589533B2 (ja) 半導体装置のレイアウト設計方法およびレイアウト設計装置
JP2013175029A (ja) 半導体集積回路のレイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
JP5883633B2 (ja) レイアウト装置及びレイアウト方法
JP2009128977A (ja) 再収斂パス検出方法、プログラム、及びシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7136496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150