JP2005278399A - 分布定数構造 - Google Patents

Abstract

【課題】 低損失で、スイッチング素子に発生するサージを抑制できるスイッチング電源装置、及び伝導ノイズ特性の良好なスイッチング電源装置を提供すること。
【解決手段】 主線路から分岐し、前記主線路を伝搬する信号の特定の周波数成分を分離する分布定数線路の分布定数構造において、前記分布定数線路は、巻構造または折畳構造に形成され、ＭＨｚ帯に対応する線路長を有することを特徴とする分布定数構造。
【選択図】 図１

Description

本発明は、スイッチング電源装置で利用される分布定数構造に関するものである。

図１７に従来のスイッチング電源装置の一例であるフライバックコンバータの構成を示す。

図１７において、入力電源Ｖｉｎは、ＸコンデンサＣ６及びフィルタインダクタであるラインフィルタＴ２に接続され、ダイオードブリッジＤ３に接続され、バルクキャパシタＣ５に接続される。
バルクキャパシタＣ５の電圧ＶｂはトランスＴ１の１次巻線Ｎ１の一端に接続され、トランスＴ１の１次巻線Ｎ１の他端はスイッチング素子Ｑ１のドレインの電圧Ｖｄｓに接続され、スイッチング素子Ｑ１のソースは安定電位ＣＯＭに接続される。

コンデンサＣ１、抵抗Ｒ１及びダイオードＤ１は、１次側スナバ回路である、ＣＲＤスナバ回路１０を構成する。スイッチング素子Ｑ１のドレインＶｄｓにダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードには抵抗Ｒ１及びコンデンサＣ１の一端が接続され、抵抗Ｒ１及びコンデンサＣ１の他端は電圧Ｖｂに接続される。

ＣＲＤスナバ回路１０は、主線路であるトランスＴ１の１次巻線Ｎ１からスイッチング素子Ｑ１のドレインへの経路において、電圧Ｖｄｓで分岐する。

トランスＴ１の２次巻線Ｎ２は、ダイオードＤ２の整流回路及びコンデンサＣ４の平滑回路を介し、出力Ｖｏｕｔに接続される。
コンデンサＣ２と抵抗Ｒ２との直列接続は、２次側スナバ回路である、ＣＲスナバ回路を構成し、ダイオードＤ２に並列に接続される。

このような、図１７の従来例の動作を説明する。入力電源Ｖｉｎは、ダイオードブリッジＤ３で整流され、バルクキャパシタＣ５で平滑され、電圧Ｖｂとなる。スイッチング素子Ｑ１は、トランスＴ１の１次巻線Ｎ１に印加される電圧Ｖｂをオンオフする。トランスＴ１の２次巻線Ｎ２に誘起する電圧は、ダイオードＤ２で整流され、コンデンサＣ４で平滑され、出力電圧Ｖｏｕｔとなる。

スイッチング素子Ｑ１のオンオフにより、電圧Ｖｄｓは矩形波状に変化する。また、ターンオン及びターンオフの際に、サージが発生する。サージは、トランスＴ１の寄生インダクタンス及び寄生容量、スイッチング素子Ｑ１の出力容量及びスイッチング特性が影響する。ＣＲＤスナバ回路１０は、スイッチング素子Ｑ１のターンオフの際に発生する電圧サージを抑制する。

詳しくは、スイッチング素子Ｑ１がオンのとき、電圧ＶｄｓはＬｏｗで、ダイオードＤ１はオフする。次に、スイッチング素子Ｑ１がターンオフすると、電圧Ｖｄｓは上昇すると共に電圧サージが発生する。電圧Ｖｄｓが上昇すると、ダイオードＤ１はオンし、コンデンサＣ１が電荷を充電する。コンデンサＣ１の充電により電圧Ｖｄｓの上昇は抑制される。コンデンサＣ１の電荷は抵抗Ｒ１で放電される。

スイッチング素子Ｑ１のオンオフに伴うノイズの一部は、ダイオードブリッジＤ３、ラインフィルタＴ２及びＸコンデンサＣ６を介して、入力電源Ｖｉｎへ伝達する。ラインフィルタＴ２の主インダクタンスは、ノイズのコモンモード成分を減衰させる。ラインフィルタＴ２の漏れインダクタンス及びＸコンデンサＣ６は、ノイズのノルマルモード成分を減衰させる。

図１８は、図１７の従来例において、スイッチング素子Ｑ１のターンオフのときにおける電圧Ｖｄｓの波形を示す。周波数がほぼ７ＭＨｚの電圧サージが発生している。電圧Ｖｄｓの電圧サージは、電圧が高いＰ点では、ダイオードＤ１がオンし、コンデンサＣ１によって振動がクランプされる。また、電圧Ｖｄｓの電圧サージの振幅は、そのエネルギーが熱及びノイズ等となり、次第に減衰する。

図１９は、図１７の従来例における伝導ノイズ特性を示す。同図において、Ａ部は、周波数８ＭＨｚをピークとするノイズを示す。Ａ部は、図１８における電圧Ｖｄｓの電圧サージが伝導ノイズとなって発生したものである。図１９と図１８とで周波数がずれている理由は、波形測定の際におけるプローブの寄生容量等の影響によるものである。

また、コンデンサＣ２及び抵抗Ｒ２で構成されるＣＲスナバ回路は、ダイオードＤ２に発生する電圧サージを抑制する。

さらに、従来のスイッチング電源装置は、トランスにコモンモード信号除去用の巻線を設けたものがある（例えば、本出願人の提案に係る特許文献１参照。）。

実公昭６３―３０２３０号公報

このような従来例の目的は、トランスの巻線を使ってコモンモード信号の影響の少ない絶縁形直流電源回路を実現することにあり、スイッチング素子に発生するサージの抑制については、起因ないし契機となり得るものではない。また、フィルタインダクタに巻線を付加するものではない。

一方、図２０（ａ）及び図２０（ｂ）は、従来のマイクロストリップラインの構成図であり、分布定数構造を示す。

図２０（ａ）は斜視図を示す。主線路であるポートｉｎｐｕｔからポートｏｕｔｐｕｔにおいて、ポイントＳから分布定数線路Ｚ１が分岐する。分布定数線路Ｚ１の終端は開放であり、オープンスタブとなっている。

分布定数線路Ｚ１の線路長Ｌは１／４・λ（λは波長）であるとき、分布定数線路Ｚ１は、波長λのフィルタとして作用し、主線路を伝搬する信号の特定の周波数成分を分離する。

図２０（ｂ）は断面図を示す。分布定数線路Ｚ１は、幅Ｗ及び厚さｔの平板上の導体で形成される。安定電位面Ｚ２は、安定電位ＧＮＤに接続され、分布定数線路Ｚ１と比較して十分広い平板上の導体で形成され、分布定数線路Ｚ１に平行に配置される。誘電体Ｚ３は、厚さｈ及び比誘電率εｒで、分布定数線路Ｚ１と安定電位面Ｚ２との間に配置するように形成される。

したがって、従来の分布定数構造では、分布定数線路Ｚ１は平面上に直線的な平板の導体として形成される。また、安定電位面Ｚ２は平板の導体として形成される。

次に、分布定数線路Ｚ１について詳しく説明する。周波数ｆと波長λとにはおおよそ次の関係がある。
λ＝Ｃ／ｆ／Ｓｑｒｔ（εｒ）
ここで、Ｃは光速（３＊１０８ｍ／ｓ）であり、εｒは誘電体Ｚ３の比誘電率（ポリウレタンの場合は４．２１）である。誘電体Ｚ３の中の波長は、比誘電率εｒの平方根の逆数に比例する。つまり真空中の波長と比較して、１／Ｓｑｒｔ（εｒ）に短縮する。

例えば、ｆ＝７ＭＨｚ、εｒ＝４．２１のとき、λ＝２０．９ｍとなり、１／４・λ＝５．２２ｍとなる。分布定数線路Ｚ１の特性は、その線路長Ｌでほぼ決定し、その幅Ｗ、その厚さｔ、誘電体Ｚ３の厚さｈ等の影響は小さい。

しかしながら、このようなスイッチング電源装置は、抵抗Ｒ１による損失の増加の課題、及び伝導ノイズ特性の悪化の課題がある。

また、スイッチング電源装置で課題となるような周波数帯（ＭＨｚ帯）に対応する波長において、従来の分布定数構造を適用すると、形状が大形となる課題がある。
具体的には、５．２２ｍの分布定数線路Ｚ１を直線的に形成すると、スイッチング電源装置は大形となり、実用的でない。

本発明の目的は、以上説明した課題を解決するものであり、低損失で、スイッチング素子に発生するサージを抑制できるスイッチング電源装置、及び伝導ノイズ特性の良好なスイッチング電源装置を提供することにある。

また、低い周波数帯に対応する波長において、形状を小形にできる分布定数構造を提供することにある。

このような目的を達成する本発明は、次の通りである。
（１）主線路から分岐し、前記主線路を伝搬する信号の特定の周波数成分を分離する分布定数線路の分布定数構造において、前記分布定数線路は、巻構造または折畳構造に形成され、ＭＨｚ帯に対応する線路長を有することを特徴とする分布定数構造。
（２）主線路から分岐し、前記主線路を伝搬する信号の特定の周波数成分を分離する分布定数線路の分布定数構造において、前記分布定数線路と、安定電位点に接続する安定電位線路と、が隣接して配置されると共に、前記分布定数線路及び安定電位線路は巻構造または折畳構造に形成され、前記分布定数線路は、ＭＨｚ帯に対応する線路長を有する
ことを特徴とする分布定数構造。
（３）複数の前記分布定数線路が並列に配置されたことを特徴とする（１）または（２）の何れかに記載の分布定数構造。
（４）前記分布定数線路が、スイッチング電源装置のトランスまたは平滑チョークに巻き付けられて形成されたことを特徴とする（１）または（２）の何れかに記載の分布定数構造。
（５）前記分布定数線路が、スイッチング電源装置のスイッチング素子に発生する電圧サージに固有の波長におけるｎ／４（ｎは１以上の整数）程度の線路長を有することを特徴とする（１）または（２）の何れかに記載の分布定数構造。
（６）前記分布定数線路が、スイッチング素子のオンオフで電圧及び電流を変化させ、入力電圧を出力電圧に変換するスイッチング電源装置で利用され、前記スイッチング電源装置内のフィルタインダクタの一端に接続され、この一端の電位点に固有の波長におけるｎ／４（ｎは１以上の整数）程度の線路長を有し、前記フィルタインダクタに巻き付けられて形成されたことを特徴とする（１）または（２）の何れかに記載の分布定数構造。分布定数構造。

以上説明したことから明らかなように、本発明によれば、次の効果がある。
本発明によれば、スイッチング電源装置内の電位の変動を抑制できる。電圧サージ及びノイズを抑制できる。

また、本発明によれば、分布定数線路からの電磁波の放射をシールドできる。よって、スイッチング電源装置のノイズ特性を良好にできる。

さらに、本発明によれば、分布定数線路の線路長を最小にできる。よって、スイッチング電源装置が小形で低コストにできる。

また、本発明によれば、分布定数線路の他端を安定にでき、シールドの効果を促進できる。よって、スイッチング電源装置のノイズ特性を良好にできる。

さらに、本発明によれば、スイッチング電源装置は、部品点数の増加を抑制でき、小形で低コストにできる。実用的な大きさで形成できる。

また、本発明によれば、素子を小形に形成できる分布定数構造を提供する。実装の面積を小さくすることができる。スイッチング電源において実用的な大きさで形成できる。

さらに、本発明によれば、複数の分布定数線路によって、広い帯域での電位の変動及びノイズを抑制できる。また、スイッチング電源においてノイズを抑制できる。

また、本発明によれば、スイッチング電源において、一つの素子で複数の電圧サージを抑制することができる。また、スイッチング電源において、コモンモードノイズを抑制できる。

以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源装置の一実施例を示す構成図である。なお、図１７の従来例と同じ要素には同一符号を付し、説明を省略する。

図１の実施例の特徴は、１次側スナバ回路として、分布定数線路Ｚ１、安定電位面Ｚ２及び誘電体Ｚ３より構成する分布定数スナバ回路２０を設ける点にある。
分布定数スナバ回路２０において、分布定数線路Ｚ１、安定電位面Ｚ２及び誘電体Ｚ３は、分布定数フィルタ回路を構成している。

分布定数スナバ回路２０は、主線路であるトランスＴ１の１次巻線Ｎ１からスイッチング素子Ｑ１のドレインへの経路において、電圧Ｖｄｓで分岐する分布定数線路Ｚ１でフィルタを構成し、オープンのスタブで形成される。

分布定数線路Ｚ１は、スイッチング電源装置内の変動する電位点である電圧Ｖｄｓに一端を接続し、その他端は開放する。また、電圧Ｖｄｓに固有の電圧サージの周波数７ＭＨｚに対応する１／４波長の線路長を有する。

安定電位面Ｚ２は、分布定数線路Ｚ１に隣接して配置し、安定電位である電圧Ｖｂに接続する。誘電体Ｚ３は、分布定数線路Ｚ１と安定電位面Ｚ２との間に設ける。

図２は、分布定数スナバ回路２０の一実施例を示す構成図であり、分布定数構造を示す。分布定数線路Ｚ１は、フィルム２１上に、折畳構造のつづらおりに形成し、隣接して箔状に形成する誘電体Ｚ３を配置し、さらに隣接して箔状に形成する等電位面の安定電位面Ｚ２を配置し、さらにまた絶縁用のフィルム２２を配置すると共に、これらをフィルムコンデンサのように巻いて折り畳むように形成する。

分布定数線路Ｚ１の一端は引き出し線２３に接続し、引き出し線２３はスイッチング電源装置内の変動する電位点である電圧Ｖｄｓに接続する。分布定数線路Ｚ１の他端は開放する。

引き出し線２３は、分布定数線路Ｚ１の一部分であり、引き出し線２３の線路長は分布定数線路Ｚ１の線路長の一部分となる。

同様に、安定電位面Ｚ２は引き出し線２４に接続し、引き出し線２４はスイッチング電源装置内の安定電位である電圧Ｖｂに接続する。

また、図３は、分布定数スナバ回路２０の他の実施例を示す構成図であり、分布定数構造を示す。図３構成図の特徴は、多層プリントコイルで分布定数スナバ回路２０を構成する点にある。

分布定数線路Ｚ１は、配線層２６上に巻構造の渦巻上に形成し、隣接して誘電体Ｚ３を配置し、さらに隣接して安定電位面Ｚ２が配置された配線層２７を配置し、これらを多層プリントコイルのように重ね合わせる構造とする。

分布定数線路Ｚ１の一端は接続孔２８に接続し、さらに接続孔２８は接続孔を連結する手段２９に接続し、さらにまた接続孔を連結する手段２９はスイッチング電源装置の回路基板２５の接続孔Ｐ１１に接続し、スイッチング電源装置内の変動する電位点である電圧Ｖｄｓに接続する。分布定数線路Ｚ１の他端は開放する。

接続孔２８、接続孔を連結する手段２９及び接続孔Ｐ１１は、分布定数線路Ｚ１の一部分であり、これの線路長は分布定数線路Ｚ１の線路長の一部分となる。

同様に、安定電位面Ｚ２は、接続孔及び接続孔を連結する手段を介して、スイッチング電源装置の回路基板２５の接続孔Ｐ２３に接続し、スイッチング電源装置内の安定電位である電圧Ｖｂに接続する。

次に、分布定数線路Ｚ１の線路長について説明する。図２０の従来例と同様に、ｆ＝７ＭＨｚ、εｒ＝４．２１のとき、λ＝２０．９ｍとなり、１／４・λ＝５．２２ｍとなる。

図４は、分布定数スナバ回路２０におけるオープンスタブの電圧振幅特性のイメージを示すものである。主線路であるトランスＴ１の１次巻線Ｎ１からスイッチング素子Ｑ１のドレインへの経路において、電圧Ｖｄｓで分岐する。オープンスタブの分岐点の電圧Ｖｄｓは、トランスＴ１の１次巻線Ｎ１とスイッチング素子Ｑ１のドレイン端と分布定数線路Ｚ１との接続点である。図２の構成図では、分布定数線路Ｚ１を平面上で直線的に配置するように示しているが、実際には巻構造または折畳構造の分布定数構造として形成する。

分布定数線路Ｚ１の線路長Ｌを１／４・λとする周波数では、開放端で振幅が最大となり、分岐端で振幅が零となり、分岐端はフィルタとして作用する。同様に、３／４・λ及び５／４・λとする周波数でもフィルタとして作用し、トランスＴ１の１次巻線Ｎ１からスイッチング素子Ｑ１のドレインへの経路を伝搬する信号の特定の周波数成分を分離する。

同様に、短絡端で構成されるショートスタブの電圧振幅特性（図示せず）は、分布定数線路Ｚ１の線路長を１／２・λとする周波数では、分布定数線路Ｚ１中央で振幅が最大となり、分岐端及び短絡端で振幅が零となり、分岐端はフィルタとして働く。

図５は、分布定数スナバ回路２０のインピーダンス特性を示す。ほぼＰ点の周波数７ＭＨｚで、振幅（Ｇａｉｎ）が最低となり、位相（Ｐｈａｓｅ）が反転する。

このことにみられるように、スイッチング電源装置で課題となるような周波数帯（ＭＨｚ帯）及び低い周波数帯において、分布定数線路Ｚ１の特性は、その線路長Ｌでほぼ決定し、その幅Ｗ及びその厚さ等の影響は小さい。また、配置が直線的かコイル状かどうか、巻いて折り畳むかどうかの影響も小さい。

したがって、低い周波数帯に対応する波長において、分布定数線路Ｚ１を巻構造または折畳構造に形成する分布定数構造によれば、小型化ができる。

このような、図１の実施例の動作を説明する。なお、図１７の従来例と同様のものは説明を省略する。分布定数スナバ回路２０は、スイッチング素子Ｑ１のターンオフの際に発生する電圧サージを抑制する。

詳しくは、スイッチング素子Ｑ１がオンのとき、電圧ＶｄｓはＬｏｗとなる。次に、スイッチング素子Ｑ１がターンオフすると、電圧Ｖｄｓは上昇すると共に電圧サージが発生する。電圧サージの周波数７ＭＨｚの成分は、分布定数線路Ｚ１の分岐端の電圧Ｖｄｓで低インピーダンスとなって抑制される。一方、電圧サージの周波数７ＭＨｚの成分は、分布定数線路Ｚ１の開放端で電磁波となって放出するが、安定電位面Ｚ２でシールドされる。

図６は、図１の実施例において、スイッチング素子Ｑ１のターンオフのときにおける電圧Ｖｄｓの波形を示す。電圧サージの周波数７ＭＨｚの成分は消滅し、ほぼ３ＭＨｚの成分が発生している。このことにより、電圧Ｖｄｓの電圧サージのピークは抑制される。また、分布定数スナバ回路２０では、損失をほとんど発生しない。

図７は、図１の実施例における伝導ノイズ特性を示す。図１９の従来例と比較して、Ａ部の周波数８ＭＨｚをピークとするノイズが低下している。これは、電圧Ｖｄｓの電圧サージの７ＭＨｚ成分を分布定数スナバ回路２０が抑制するためである。

このようにして、分布定数スナバ回路２０は、スイッチング素子Ｑ１のターンオフの際に発生する電圧サージを低損失で抑制する。
また、分布定数スナバ回路２０は実用的な大きさで形成できる。

図８は本発明に係るスイッチング電源装置における第２の実施例の構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。

図８の実施例の特徴は、トランス及び１次側スナバ回路を、分布定数線路Ｚ１、安定電位面Ｚ２、誘電体Ｚ３、１次巻線Ｎ１及び２次巻線Ｎ２とを複合する複
合磁気素子３０で構成する点にある。
具体的には、複合磁気素子３０において、１次巻線Ｎ１と２次巻線Ｎ２と分布定数線路Ｚ１と安定電位面Ｚ２は同一のコアに巻き付けて形成する。

図９は、図８の実施例の複合磁気素子３０における巻線構造の断面図を示す。同図において、下側は複合磁気素子３０の中心側、上側は複合磁気素子３０の外側を示す。それぞれの巻線及び安定電位面は層を構成する。中心側から、２次巻線Ｎ２、１次巻線Ｎ１、安定電位面Ｚ２ａ、分布定数線路Ｚ１及び安定電位面Ｚ２ｂとする。それぞれの層はボビンＢに配置し、ボビンＢの外側にはコアＣを配置する。

分布定数線路Ｚ１は、スイッチング電源装置内の変動する電位点である電圧Ｖｄｓに一端を接続し、その他端は開放する。また、電圧Ｖｄｓに固有の電圧サージの周波数７ＭＨｚに対応する１／４波長の線路長を有する。

安定電位面Ｚ２は、安定電位面Ｚ２ａ及び安定電位面Ｚ２ｂで構成し、分布定数線路Ｚ１に隣接して配置し、安定電位である電圧Ｖｂに接続する。安定電位面Ｚ２ａ及び安定電位面Ｚ２ｂは、箔状に形成し、ファラデーシールドとして、両端がショートしないように１ターン形成する。

分布定数線路Ｚ１は、誘電体Ｚ３のポリウレタンで被覆し、安定電位面Ｚ２に密着させて配置する。安定電位面Ｚ２ａ及び安定電位面Ｚ２ｂは、分布定数線路Ｚ１を挟んで配置し、巻構造のコイル状に形成する分布定数構造とする。この構造はシールドの効果を促進する。

また、図１０は、図８の実施例の複合磁気素子３０における他の巻線構造の断面図を示す。図１０の断面図の特徴は、図９の断面図と比較して、安定電位面Ｚ２の代りに安定電位線路Ｚ２ｃを分布定数線路Ｚ１に隣接して配置すると共に、分布定数線路Ｚ１及び安定電位線路Ｚ２ｃを巻構造のコイル状に巻いて形成する点にある。図９の断面図と同様の部分は説明を省略する。

具体的には、それぞれの巻線及び安定電位線路の層は、中心側から、２次巻線Ｎ２、１次巻線Ｎ１、分布定数線路Ｚ１及び安定電位線路Ｚ２ｃとする。

分布定数線路Ｚ１と安定電位線路Ｚ２ｃとは、バイファラ巻きとし、平行して配置し、同一の線路長に隣接して配置すると共に、分布定数線路Ｚ１及び安定電位線路Ｚ２ｃを巻構造に形成する分布定数構造とする。

分布定数線路Ｚ１の電圧Ｖｄｓ接続端と安定電位線路Ｚ２ｃの開放端を一致させ、分布定数線路Ｚ１の開放端と安定電位線路Ｚ２ｃの安定電位である電圧Ｖｂの接続端を一致させる。

分布定数線路Ｚ１と安定電位線路Ｚ２ｃとがバイファラ巻きとなると、分布定数線路Ｚ１と安定電位線路Ｚ２ｃとが蜜に結合し、コアＣの磁束で誘起する電圧はキャンセルするため、サージの抑制に好適な特性となる。

このような、図８の実施例の動作は、図１の実施例と同様となるため説明は省略する。図８の実施例は、図１の実施例と比較して、素子数が減少し、小形で低コストとなる。

上述の例では、分布定数線路Ｚ１と安定電位線路Ｚ２ｃとはバイファラ巻きに配置したが、これとは別に、分布定数線路Ｚ１と安定電位線路Ｚ２ｃとを同軸ケーブルで形成し、これを巻き構造に形成する分布定数構造としてもよい。詳しくは、分布定数線路Ｚ１と安定電位線路Ｚ２ｃとにおいて、一方を同軸ケーブルの内部導体とし、他方を同軸ケーブルの外部導体とする。

図１１は本発明に係るスイッチング電源装置における第３の実施例の構成図である。なお、図８の実施例と同じ要素には同一符号を付し、説明を省略する。

図１１の実施例の特徴は、トランス、１次側スナバ回路及び２次側スナバ回路を、分布定数線路Ｚ１、安定電位面Ｚ２、誘電体Ｚ３、１次巻線Ｎ１、２次巻線Ｎ２、分布定数線路Ｚ４、安定電位面Ｚ５及び誘電体Ｚ６とを複合する複合磁気素子４０で構成する点にある。

分布定数線路Ｚ４、安定電位面Ｚ５及び誘電体Ｚ６は、分布定数線路Ｚ１、安定電位面Ｚ２及び誘電体Ｚ３と同様に分布定数スナバ回路を構成し、ダイオードＤ２に発生する電圧サージを抑制する。

分布定数線路Ｚ４は、スイッチング電源装置内の変動する電位点であるダイオードＤ２のアノードに一端を接続し、その他端は開放する。また、ダイオードＤ２のアノードに固有の電圧サージに対する１／４波長の線路長を有する。

安定電位面Ｚ５は、分布定数線路Ｚ４に隣接して配置し、安定電位ＧＮＤに接続する。誘電体Ｚ３は、分布定数線路Ｚ１と安定電位面Ｚ２との間に設ける。

分布定数線路Ｚ４、安定電位面Ｚ５及び誘電体Ｚ６の動作は、図１の実施例の分布定数スナバ回路２０と同様となるため説明は省略する。

図１２は、図１１の実施例の複合磁気素子４０における巻線構造の断面図を示す。図１２の断面図の特徴は、コアＣの外側に巻線及び安定電位面を配置し、巻き付けて形成する点にある。

図１１の実施例でも、図９及び図１０の断面図ように巻線及び安定電位面を全てコアＣの内側に配置してもよい。同様に、図８の実施例でも図１２の断面図のようにコアＣの外側に巻線及び安定電位面を配置してもよい。同様の効果が得られる。

図１２の断面図において、下側は複合磁気素子４０の中心側、上側は複合磁気素子４０の外側を示す。それぞれの巻線及び安定電位面は層を構成する。コアＣの中心側では２次巻線Ｎ２及び１次巻線Ｎ１をボビンＢａに配置し、コアＣの外側では分布定数線路Ｚ１、安定電位面Ｚ２、分布定数線路Ｚ４及び安定電位面Ｚ６をボビンＢｂに配置し、これらを巻構造に形成する分布定数構造とする。

安定電位面Ｚ２及び安定電位面Ｚ５は箔状に形成し、ショートリングとして、両端をショートさせるため、等電位面であり、電位は安定している。また、１次巻線Ｎ１及び２次巻線Ｎ２が発生する磁束は分布定数線路Ｚ１、安定電位面Ｚ２、分布定数線路Ｚ４及び安定電位面Ｚ５に鎖交しないため、電位は安定となり、サージの抑制に好適な特性となる。

図１３は、図１２の複合磁気素子４０における外観の斜視図である。コアＣの外側にボビンＢｂを配置する。

このような、図１１の実施例の動作は、図８の実施例と同様となるため説明は省略する。図１１の実施例は、図８の実施例と比較して、素子数が減少し、小形で低コストとなり、低損失となる。

また、上述の例では、分布定数線路Ｚ１、安定電位面Ｚ２及び誘電体Ｚ３並びに分布定数線路Ｚ４、安定電位面Ｚ５及び誘電体Ｚ６はオープンのスタブを構成していたが、これとは別に、ショートのスタブを構成するようにしてもよい。

具体的には、分布定数線路Ｚ１は、スイッチング電源装置内の変動する電位点である電圧Ｖｄｓに一端を接続し、その他端は安定電位である電圧Ｖｂに接続し、電圧Ｖｄｓに固有の電圧サージにおける１／２波長程度の線路長にする。また、分布定数線路Ｚ４は、スイッチング電源装置内の変動する電位点であるダイオードＤ２のアノードに一端を接続し、その他端は安定電位ＧＮＤに接続し、ダイオードＤ２のアノードに固有の電圧サージにおける１／２波長程度の線路長にする。

このような場合の動作は、上述の実施例と同様となるため説明を省略するが、ショートのスタブの場合は、分布定数線路Ｚ１及び分布定数線路Ｚ４の端が安定電位となり、振幅が最大となるのは安定電位面Ｚ２及び安定電位面Ｚ５の中央となるため、シールドの効果を促進できる。

また、上述の例では、フライバックコンバータであったが、フォワードコンバータ、非絶縁形コンバータその他のコンバータ方式でもよい。この場合でも同様の効果が得られる。

さらにまた、上述の例では、スナバ回路とトランスとが複合磁気素子として複合するものであったが、これとは別に、スナバ回路と平滑用チョークとが複合磁気素子として複合してもよい。この場合でも同様に小形化できる。

また、図１４は本発明に係るスイッチング電源装置における第４の実施例の構成図である。なお、図１７の従来例と同じ要素には同一符号を付し、説明を省略する。

図１４の実施例の特徴は、図１７のフィルタインダクタであるラインフィルタＴ２に分布定数線路Ｚ７〜Ｚ１１、安定電位面Ｚ１２、誘電体Ｚ１３、分布定数線路Ｚ１４〜Ｚ１８、安定電位面Ｚ１９、誘電体Ｚ２０を巻き付けて形成する、複合磁気素子５０を構成する点にある。

複合磁気素子５０は、ライン上のノイズを抑制するフィルタとして作用する。分布定数線路は、図１、図８及び図１１の実施例のようにサージを抑制するだけでなく、図１４の実施例では、ノイズを抑制することもできる。

具体的には、分布定数線路Ｚ７〜Ｚ１１、安定電位面Ｚ１２及び誘電体Ｚ１３、並びに分布定数線路Ｚ１４〜Ｚ１８、安定電位面Ｚ１９及び誘電体Ｚ２０は、対称に配置する。

分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８は、スイッチング電源装置内の変動する電位点である、ラインフィルタとダイオードブリッジＤ３との接続点Ｖｃ及びＶｄに一端を接続し、その他端は開放する。

主線路であるラインフィルタからダイオードブリッジＤ３への経路において、接続点Ｖｃ及びＶｄで分岐する分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８でフィルタを構成し、主線路を伝搬する信号の特定の周波数成分を分離する。

また、分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８は、それぞれ５本の分布定数線路を並列に接続する。５本の分布定数線路の線路長は、それぞれ１５ｍ、１．５ｍ、１ｍ、０．７５ｍ及び０．５ｍとする。

安定電位面Ｚ１２及びＺ１９は、分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８に隣接して配置し、安定電位ＧＮＤに接続する。誘電体Ｚ１３及びＺ２０は、分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８と、安定電位面Ｚ１２及びＺ１９と、の間に設ける。

具体的には、分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８は、誘電体Ｚ１３及びＺ２０のポリウレタンで被覆し、安定電位面Ｚ１２及びＺ１９に密着させると共に、ラインフィルタＴ２のコアに巻き付ける分布定数構造とする。

分布定数線路を並列に接続することで、フィルタとしての特性は広帯域に作用する。分布定数線路の線路長は１５ｍ、１．５ｍ、１ｍ、０．７５ｍ及び０．５ｍは、εｒ＝４．２１として、周波数２．４ＭＨｚ、２４ＭＨｚ、３７ＭＨｚ、４９ＭＨｚ、７３ＭＨｚが対応する。

図１５は、ラインフィルタＴ２及び複合磁気素子５０の減衰特性である。特性Ｃａは、図１７の従来例のラインフィルタＴ２の特性を示す。特性Ｃｂは、図１４の実施例における複合磁気素子５０の特性を示す。

ラインフィルタＴ２の特性Ｃａは、５００ｋＨｚ程度に共振点があり、この共振点付近で最大の減衰値が得られる。共振点よりも高い周波数では、減衰値が上昇し、フィルタの特性が衰える。

複合磁気素子５０の特性Ｃｂは、共振点５００ｋＨｚよりも低い周波数では特性Ｃａと同等の特性となるが、共振点よりも高い周波数では、分布定数線路Ｚ７〜Ｚ１１及び分布定数線路Ｚ１４〜Ｚ１８の効果によって、減衰値の上昇が抑制されるため、フィルタの特性が促進する。

特性Ｃｂにおいて、分布定数線路の固有の周波数２．４ＭＨｚ及び２４ＭＨｚにおいてピーク特性Ｐａ及びＰｂが観測できる。

図１６は、図１４の実施例の伝導ノイズ特性である。図１９の従来例と比較して、共振点５００ｋＨｚよりも高い周波数でノイズレベルが減少している。複合磁気素子５０はノイズを抑制する。

上述の例では、フィルタインダクタであるラインフィルタの双方のラインそれぞれに分布定数線路を配置し、コモンモードノイズを抑制するものであったが、これとは別に、フィルタインダクタであるノルマルモードチョーク（図示せず）に分布定数線路を配置し、ノルマルモードノイズを抑制するようにしても効果が得られる。

本発明の一実施例を示す構成図である。 分布定数スナバ回路２０の一実施例を示す構成図である。 分布定数スナバ回路２０の他の実施例を示す構成図である。 オープンスタブの電圧振幅特性のイメージである。 分布定数スナバ回路２０のインピーダンス特性である。 図１の実施例の電圧Ｖｄｓ波形である。 図１の実施例の伝導ノイズ特性である。 本発明の第２の実施例を示す構成図である。 複合磁気素子３０における巻線構造の断面図である。 複合磁気素子３０におけるその他の巻線構造の断面図である。 本発明の第３の実施例を示す構成図である。 複合磁気素子４０における巻線構造の断面図である。 複合磁気素子４０における外観の斜視図である。 本発明の第４の実施例を示す構成図である。 ラインフィルタＴ２及び複合磁気素子５０の減衰特性である。 図１４の実施例の伝導ノイズ特性である。 従来のスイッチング電源装置の構成図である。 図１７の従来例の電圧Ｖｄｓ波形である。 図１７の従来例の伝導ノイズ特性である。 従来のマイクロストリップラインの構成図である。 （ａ）は斜視図、（ｂ）は断面図である。

符号の説明

２０ 分布定数スナバ回路
３０、４０、５０ 複合磁気素子
Ｚ１、Ｚ４、Ｚ７〜Ｚ１１、Ｚ１４〜Ｚ１８ 分布定数線路
Ｚ２、Ｚ２ａ、Ｚ２ｂ、Ｚ５、Ｚ１２、Ｚ１９ 安定電位面
Ｚ２ｃ 安定電位線路
Ｚ３、Ｚ６、Ｚ１３、Ｚ２０ 誘電体
Ｔ１ トランス
Ｔ２ ラインフィルタ
ＣＯＭ、ＧＮＤ、Ｖｂ 安定電位

Claims (6)

1. 主線路から分岐し、前記主線路を伝搬する信号の特定の周波数成分を分離する分布定数線路の分布定数構造において、
   前記分布定数線路は、巻構造または折畳構造に形成され、ＭＨｚ帯に対応する線路長を有することを特徴とする分布定数構造。
2. 主線路から分岐し、前記主線路を伝搬する信号の特定の周波数成分を分離する分布定数線路の分布定数構造において、
   前記分布定数線路と、安定電位点に接続する安定電位線路と、が隣接して配置されると共に、前記分布定数線路及び安定電位線路は巻構造または折畳構造に形成され、
   前記分布定数線路は、ＭＨｚ帯に対応する線路長を有する
   ことを特徴とする分布定数構造。
3. 複数の前記分布定数線路が並列に配置されたことを特徴とする請求項１または請求項２の何れかに記載の分布定数構造。
4. 前記分布定数線路が、スイッチング電源装置のトランスまたは平滑チョークに巻き付けられて形成されたことを特徴とする請求項１または請求項２の何れかに記載の分布定数構造。
5. 前記分布定数線路が、
   スイッチング電源装置のスイッチング素子に発生する電圧サージに固有の波長におけるｎ／４（ｎは１以上の整数）程度の線路長を有する
   ことを特徴とする請求項１または請求項２の何れかに記載の分布定数構造。
6. 前記分布定数線路が、
   スイッチング素子のオンオフで電圧及び電流を変化させ、入力電圧を出力電圧に変換するスイッチング電源装置で利用され、
   前記スイッチング電源装置内のフィルタインダクタの一端に接続され、
   この一端の電位点に固有の波長におけるｎ／４（ｎは１以上の整数）程度の線路長を有し、
   前記フィルタインダクタに巻き付けられて形成された
   ことを特徴とする請求項１または請求項２の何れかに記載の分布定数構造。

Images