JP2005277345A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005277345A
JP2005277345A JP2004092359A JP2004092359A JP2005277345A JP 2005277345 A JP2005277345 A JP 2005277345A JP 2004092359 A JP2004092359 A JP 2004092359A JP 2004092359 A JP2004092359 A JP 2004092359A JP 2005277345 A JP2005277345 A JP 2005277345A
Authority
JP
Japan
Prior art keywords
layer
metal layer
conductivity type
drain
type source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004092359A
Other languages
English (en)
Inventor
Hiroshi Kanemoto
啓 金本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004092359A priority Critical patent/JP2005277345A/ja
Publication of JP2005277345A publication Critical patent/JP2005277345A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 導電型の異なる半導体層のコンタクト抵抗を低減させる。
【解決手段】 n+型ソース層7a、n+型ドレイン層8aおよびレジストパターンR1上に金属層9を成膜し、金属層9が形成されたレジストパターンR1を除去することにより、n+型ソース層7aおよびn+型ドレイン層8aの表面にのみ金属層9を残した後、p+型ソース層7bおよびp+型ドレイン層8bおよびレジストパターンR2上に金属層10を成膜し、金属層10が形成されたレジストパターンR2を除去することにより、p+型ソース層7bおよびp+型ドレイン層8bの表面にのみ金属層10を残すようにする。
【選択図】 図1

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、nチャンネルMOSトランジスタおよびpチャンネルMOSトランジスタの双方のソース/ドレイン層のコンタクト抵抗を低減する方法に適用して好適なものである。
MOSFET(Metal Oxide Field Effect Transistor)の微細化に伴う寄生抵抗の増大を抑制するために、例えば、特許文献1および非特許文献1には、サリサイド(self aligned silicide)技術を用いる方法が開示されている。
特開平5−74735号公報 M.Alperin et al.,IEEE Transactions of Electron Deices,vol.ED−32,P.141,1985
しかしながら、サリサイド技術では、n+型ソース/ドレイン層とp+型ソース/ドレイン層とで同じ金属が用いられるため、n+型ソース/ドレイン層およびp+型ソース/ドレイン層の双方のバリアハイトを十分に小さくすることができない。このため、n+型ソース/ドレイン層およびp+型ソース/ドレイン層の双方のコンタクト抵抗を低減させることができず、n+型ソース/ドレイン層およびp+型ソース/ドレイン層の双方の寄生抵抗を十分に小さくすることができないという問題があった。
そこで、本発明の目的は、導電型の異なる半導体層のコンタクト抵抗を低減させることが可能な半導体装置および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第1導電型電界効果型トランジスタと第2導電型電界効果型トランジスタとが同一基板上に形成された半導体装置において、前記第1導電型電界効果型トランジスタのソース/ドレイン層の表面に形成された第1金属層と、前記第2導電型電界効果型トランジスタのソース/ドレイン層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする。
これにより、n+型ソース/ドレイン層およびp+型ソース/ドレイン層とで異なる金属を用いてコンタクトをとることが可能となり、コンタクトに用いられる金属層の仕事関数をn+型ソース/ドレイン層およびp+型ソース/ドレイン層の仕事関数にそれぞれ対応させることが可能となる。このため、n+型ソース/ドレイン層およびp+型ソース/ドレイン層の双方のバリアハイトを十分に小さくすることが可能となり、n+型ソース/ドレイン層およびp+型ソース/ドレイン層の双方のコンタクト抵抗を低減させることができる。
また、本発明の一態様に係る半導体装置によれば、前記第1金属層の仕事関数は、前記第2導電型電界効果型トランジスタのソース/ドレイン層の仕事関数よりも、前記第1導電型電界効果型トランジスタのソース/ドレイン層の仕事関数に近くなるように設定され、前記第2金属層の仕事関数は、前記第1導電型電界効果型トランジスタのソース/ドレイン層の仕事関数よりも、前記第2導電型電界効果型トランジスタのソース/ドレイン層の仕事関数に近くなるように設定されていることを特徴とする。
これにより、導電型の異なるソース/ドレイン層の表面に金属層を形成した場合においても、これらのソース/ドレイン層のバリアハイトを十分に小さくすることが可能となり、導電型の異なるソース/ドレイン層のコンタクト抵抗を低減させることができる。
また、本発明の一態様に係る半導体装置によれば、第1導電型電界効果型トランジスタと第2導電型電界効果型トランジスタとが同一基板上に形成された半導体装置において、前記第1導電型電界効果型トランジスタのソース/ドレイン層の表面に形成された第1金属層と、前記第2導電型電界効果型トランジスタのソース/ドレイン層の表面および前記第1金属層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする。
これにより、n+型ソース/ドレイン層およびp+型ソース/ドレイン層の表面に仕事関数の異なる金属層をそれぞれ接触させることが可能となるとともに、第1金属層の表面に形成された第2金属層を除去する必要がなくなる。このため、第1金属層および第2金属層のエッチングレートが近い場合においても、第1導電型電界効果型トランジスタのソース/ドレイン層の表面に形成された第1金属層を残したまま、第2導電型電界効果型トランジスタのソース/ドレイン層の表面に第2金属層を形成することが可能となる。このため、エッチングレートの制約を伴うことなく、金属材料を選択することが可能となり、金属材料の選択の幅を広げることを可能として、導電型の異なるソース/ドレイン層のコンタクト抵抗を低減させることができる。
また、本発明の一態様に係る半導体装置によれば、半導体層上に形成された第1および第2ゲート電極と、前記第1ゲート電極の両側の半導体層にそれぞれ形成された第1導電型ソース/ドレイン層と、前記第2ゲート電極の両側の半導体層にそれぞれ形成された第2導電型ソース/ドレイン層と、前記第1導電型ソース/ドレイン層の表面に形成された第1金属層と、前記第2導電型ソース/ドレイン層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする。
これにより、仕事関数が互い異なる第1および第2金属層を第1および第2導電型ソース/ドレイン層の表面にそれぞれ形成することが可能となる。このため、第1および第2導電型ソース/ドレイン層にそれぞれ接触する金属層の仕事関数を別個に設定することが可能となり、第1金属層と第1導電型ソース/ドレイン層との界面のバリアハイトを十分に小さくすることを可能としつつ、第2金属層と第2導電型ソース/ドレイン層との界面のバリアハイトを十分に小さくすることができる。このため、第1および第2導電型ソース/ドレイン層の双方のコンタクト抵抗を低減させることが可能となり、nチャンネルMOSトランジスタおよびpチャンネルMOSトランジスタの双方の寄生抵抗を低減させることができる。
また、本発明の一態様に係る半導体装置によれば、半導体層上に形成された第1および第2ゲート電極と、前記第1ゲート電極の両側の半導体層にそれぞれ形成された第1導電型ソース/ドレイン層と、前記第2ゲート電極の両側の半導体層にそれぞれ形成された第2導電型ソース/ドレイン層と、前記第1導電型ソース/ドレイン層の表面に形成された第1金属層と、前記第2導電型ソース/ドレイン層の表面および前記第1金属層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする。
これにより、第1および第2導電型ソース/ドレイン層の表面に仕事関数の異なる金属層をそれぞれ接触させることが可能となるとともに、第1金属層の表面に形成された第2金属層を除去する必要がなくなる。このため、第1金属層および第2金属層のエッチングレートが近い場合においても、第1導電型電界効果型トランジスタのソース/ドレイン層の表面に形成された第1金属層を残したまま、第2導電型電界効果型トランジスタのソース/ドレイン層の表面に第2金属層を形成することが可能となる。このため、エッチングレートの制約を伴うことなく、金属材料を選択することが可能となり、金属材料の選択の幅を広げることを可能として、第1および第2導電型ソース/ドレイン層のコンタクト抵抗を低減させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1および第2ゲート電極を半導体層上に形成する工程と、前記第1ゲート電極の両側にそれぞれ配置された第1導電型ソース/ドレイン層を前記半導体層に形成する工程と、前記第2ゲート電極の両側にそれぞれ配置された第2導電型ソース/ドレイン層を前記半導体層に形成する工程と、前記第1導電型ソース/ドレイン層の表面を露出させる第1開口部が設けられた第1レジストパターンを前記半導体層上に形成する工程と、前記第1レジストパターンが形成された前記半導体層上に第1金属層を成膜する工程と、前記第1金属層が成膜された前記第1レジストパターンを除去する工程と、前記第2導電型ソース/ドレイン層の表面を露出させる第2開口部が設けられた第2レジストパターンを前記半導体層上に形成する工程と、前記第2レジストパターンが形成された前記半導体層上に前記第1金属層と仕事関数の異なる第2金属層を成膜する工程と、前記第2金属層が成膜された前記第2レジストパターンを除去する工程とを備えることを特徴とする。
これにより、第1導電型ソース/ドレイン層の表面以外に付着した第1金属層をリフトオフにより除去することが可能となるとともに、第2導電型ソース/ドレイン層の表面以外に付着した第2金属層をリフトオフにより除去することが可能となる。このため、第1および第2金属層のエッチング加工を行うことなく、第1および第2導電型ソース/ドレイン層の表面に第1および第2金属層をそれぞれ形成することが可能となり、半導体層へのダメージを抑制しつつ、仕事関数が互いに異なる金属層を第1および第2導電型ソース/ドレイン層の表面にそれぞれ形成することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1および第2ゲート電極を半導体層上に形成する工程と、前記第1ゲート電極の両側にそれぞれ配置された第1導電型ソース/ドレイン層を前記半導体層に形成する工程と、前記第2ゲート電極の両側にそれぞれ配置された第2導電型ソース/ドレイン層を前記半導体層に形成する工程と、前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に第1金属層を成膜する工程と、前記第1導電型ソース/ドレイン層上の第1金属層を覆う第1レジストパターンを前記半導体層上に形成する工程と、前記第1レジストパターンをマスクとして前記第1金属層をエッチングすることにより、前記第1導電型ソース/ドレイン層の表面に第1金属層を形成する工程と、前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に、前記第1金属層と仕事関数の異なる第2金属層を成膜する工程と、前記第2導電型ソース/ドレイン層上の第2金属層を覆う第2レジストパターンを前記半導体層上に形成する工程と、前記第2レジストパターンをマスクとして前記第2金属層をエッチングすることにより、前記第2導電型ソース/ドレイン層の表面に第2金属層を形成する工程とを備えることを特徴とする。
これにより、第1および第2導電型ソース/ドレイン層の表面に第1および第2金属層をそれぞれ形成することが可能となり、第1および第2導電型ソース/ドレイン層の表面にそれぞれ形成される金属層の仕事関数を互いに異ならせることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1および第2ゲート電極を半導体層上に形成する工程と、前記第1ゲート電極の両側にそれぞれ配置された第1導電型ソース/ドレイン層を前記半導体層に形成する工程と、前記第2ゲート電極の両側にそれぞれ配置された第2導電型ソース/ドレイン層を前記半導体層に形成する工程と、前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に第1金属層を成膜する工程と、前記第1導電型ソース/ドレイン層上の第1金属層を覆う第1レジストパターンを前記半導体層上に形成する工程と、前記第1レジストパターンをマスクとして前記第1金属層をエッチングすることにより、前記第1導電型ソース/ドレイン層の表面に第1金属層を形成する工程と、前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に、前記第1金属層と仕事関数の異なる第2金属層を成膜する工程と、前記第2導電型ソース/ドレイン層上の第2金属層および前記第1金属層を覆う第2レジストパターンを前記半導体層上に形成する工程と、前記第2レジストパターンをマスクとして前記第2金属層をエッチングすることにより、前記第2導電型ソース/ドレイン層の表面および前記第1金属層の表面に第2金属層を形成する工程とを備えることを特徴とする。
これにより、第1および第2導電型ソース/ドレイン層の表面に第1および第2金属層をそれぞれ形成することが可能となるとともに、第1金属層の表面に形成された第2金属層を除去する必要がなくなり、第1および第2導電型ソース/ドレイン層の表面にそれぞれ形成される金属層の仕事関数を互いに異ならせることができる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る半導体装置の製造方法を示す断面図である。
図1(a)において、支持基板1上にはBOX層2が形成され、BOX層2上には、互いに素子分離された半導体層3a、3bが形成されている。なお、支持基板1としては、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどの半導体基板を用いるようにしてもよく、ガラス、サファイアまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、半導体層3a、3bの材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSeなどを用いることができ、BOX層2としては、例えば、SiO2、SIONまたはSi34などの絶縁層または埋め込み絶縁膜を用いることができる。また、半導体層3a、3bがBOX層2上に形成された半導体基板としては、例えば、SOI基板を用いることができ、SOI基板としては、SIMOX(Separation by Implanted Oxgen)基板、貼り合わせ基板またはレーザアニール基板などを用いることができる。また、半導体層3a、3bの代わりに、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
そして、半導体層3a、3bの間には素子分離絶縁膜4が埋め込まれ、STI(Shallow Trench Isolation)構造が形成されている。なお、素子分離絶縁膜4としては、例えば、シリコン酸化膜を用いることができる。そして、半導体層3a、3b上には、ゲート絶縁膜5a、5bをそれぞれ介してゲート電極6a、6bがそれぞれ形成されている。そして、半導体層3aには、ゲート電極6aの両側にそれぞれ配置されたn+型ソース層7aおよびn+型ドレイン層8aが形成され、半導体層3bには、ゲート電極6bの両側にそれぞれ配置されたp+型ソース層7bおよびp+型ドレイン層8bが形成されている。
なお、ゲート電極6a、6bの材料としては、多結晶シリコンの他、Ta/TaNの積層構造を用いるようにしてもよい。ここで、Ta/TaNの仕事関数はSiのバンドギャップのほぼ中央にあるため(mid−gap材料)、ゲート電極6a、6bの材料としてTa/TaNを用いる場合、半導体層3a、3bとしては、例えば、ノンドープのイントリンシックSiを用いることが好ましい。
次に、図1(b)に示すように、フォトリソグラフィー技術を用いることにより、n+型ソース層7aおよびn+型ドレイン層8aを露出させる開口部H1が設けられたレジストパターンR1を形成する。そして、スパッタリングなどの方法により、n+型ソース層7a、n+型ドレイン層8aおよびレジストパターンR1上に金属層9を成膜する。そして、有機溶剤を用いてレジストパターンR1を溶かすことにより、レジストパターンR1を除去する。ここで、レジストパターンR1を除去することにより、レジストパターンR1上の金属層9も一緒に除去することができ、n+型ソース層7aおよびn+型ドレイン層8aの表面にのみ金属層9を残すことができる。
なお、金属層9は必ずしも単一金属に限られることなく合金でもよい。また、n+型ソース層7a、n+型ドレイン層8aおよびレジストパターンR1上に金属層9を成膜する前に希フッ酸処理を行うことにより、n+型ソース層7aおよびn+型ドレイン層8aの表面の自然酸化膜を除去することが好ましい。
また、開口部H1を逆テーパ形状にするためのフォトリソグラフィー条件を用いるとともに、異方的スパッタリング条件にて金属層9を成膜することが好ましい。これにより、開口部H1の側壁に金属層9が付着し難くすることができ、金属層9のリフトオフを容易に行うことができる。
次に、図1(c)に示すように、フォトリソグラフィー技術を用いることにより、p+型ソース層7bおよびp+型ドレイン層8bを露出させる開口部H2が設けられたレジストパターンR2を形成する。そして、スパッタリングなどの方法により、p+型ソース層7b、p+型ドレイン層8bおよびレジストパターンR2上に金属層10を成膜する。なお、金属層10の仕事関数は金属層9の仕事関数と互いに異ならせることができ、金属層9の仕事関数は、n+型ソース層7aおよびn+型ドレイン層8aの仕事関数に近くなるように設定し、金属層10の仕事関数は、p+型ソース層7bおよびp+型ドレイン層8bの仕事関数に近くなるように設定することが好ましい。
例えば、半導体層3a、3bがSiの場合、n+型ソース層7aおよびn+型ドレイン層8aの仕事関数は、4.05eV程度、p+型ソース層7bおよびp+型ドレイン層8bの仕事関数は、5.17eV程度となる。このため、金属層9の仕事関数は、4.05eV程度、金属層10の仕事関数は54.17eV程度とすることが好ましく、例えば、金属層9としてTi、金属層10としてNiを用いることができる。
そして、有機溶剤を用いてレジストパターンR2を溶かすことにより、レジストパターンR2を除去する。ここで、レジストパターンR2を除去することにより、レジストパターンR2上の金属層10も一緒に除去することができ、p+型ソース層7bおよびp+型ドレイン層8bの表面にのみ金属層10を残すことができる。
なお、金属層10は必ずしも単一金属に限られることなく合金でもよい。また、p+型ソース層7bおよびp+型ドレイン層8bおよびレジストパターンR2上に金属層10を成膜する前に希フッ酸処理を行うことにより、p+型ソース層7bおよびp+型ドレイン層8bの表面の自然酸化膜を除去することが好ましい。また、開口部H2を逆テーパ形状にするためのフォトリソグラフィー条件を用いるとともに、異方的スパッタリング条件にて金属層10を成膜することが好ましい。
ここで、リフトオフにて、n+型ソース層7aおよびn+型ドレイン層8aの表面に金属層9を形成するとともに、p+型ソース層7bおよびp+型ドレイン層8bの表面に金属層10を形成することにより、金属層9、10のエッチング加工を行う必要がなくなり、半導体層へのダメージを抑制することができる。
次に、図1(d)に示すように、CVDなどの方法により、層間絶縁膜11をゲート電極6a、6b上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、n+型ソース層7a、n+型ドレイン層8a、p+型ソース層7bおよびp+型ドレイン層8bの表面をそれぞれ露出させる開口部を層間絶縁膜11に形成する。
そして、スパッタリングなどの方法により、Alなどの金属層を層間絶縁膜11上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて金属層をパターニングすることにより、n+型ソース層7a、n+型ドレイン層8a、p+型ソース層7bおよびp+型ドレイン層8bにそれぞれ接続された配線層12を層間絶縁膜11上に形成する。
これにより、金属層9が形成されたn+型ソース層7aおよびn+型ドレイン層8aの表面のバリアハイトを十分に小さくすることを可能としつつ、金属層10が形成されたp+型ソース層7bおよびp+型ドレイン層8bの表面のバリアハイトを十分に小さくすることができる。このため、n+型ソース層7aおよびn+型ドレイン層8aのコンタクト抵抗だけでなく、p+型ソース層7bおよびp+型ドレイン層8bのコンタクト抵抗も低減させることが可能となり、nチャンネルMOSトランジスタおよびpチャンネルMOSトランジスタの双方の寄生抵抗を低減させることができる。
図2は、本発明の第2実施形態に係る半導体装置の製造方法を示す断面図である。
図2(a)において、支持基板21上にはBOX層22が形成され、BOX層22上には、互いに素子分離された半導体層23a、23bが形成されている。そして、半導体層23a、23bの間には素子分離絶縁膜24が埋め込まれ、STI構造が形成されている。そして、半導体層23a、23b上には、ゲート絶縁膜25a、25bをそれぞれ介してゲート電極26a、26bがそれぞれ形成されている。そして、半導体層23aには、ゲート電極26aの両側にそれぞれ配置されたn+型ソース層27aおよびn+型ドレイン層28aが形成され、半導体層23bには、ゲート電極26bの両側にそれぞれ配置されたp+型ソース層27bおよびp+型ドレイン層28bが形成されている。
次に、図2(b)に示すように、スパッタリングなどの方法により、n+型ソース層27a、n+型ドレイン層28a、p+型ソース層27bおよびp+型ドレイン層28bが形成された半導体層23a、23b上に金属層29を成膜する。そして、フォトリソグラフィー技術を用いることにより、金属層29が成膜されたn+型ソース層27aおよびn+型ドレイン層28aを覆うレジストパターンR11を形成する。そして、レジストパターンR11をマスクとして金属層29のエッチングを行うことにより、n+型ソース層27aおよびn+型ドレイン層28aの表面以外の金属層29を除去する。
次に、図2(c)に示すように、レジストパターンR11を除去する。そして、スパッタリングなどの方法により、n+型ソース層27a、n+型ドレイン層28a、p+型ソース層27bおよびp+型ドレイン層28bが形成された半導体層23a、23b上に金属層30を成膜する。そして、フォトリソグラフィー技術を用いることにより、金属層30が成膜されたp+型ソース層27bおよびp+型ドレイン層28bを覆うレジストパターンR12を形成する。そして、レジストパターンR12をマスクとして金属層30のエッチングを行うことにより、p+型ソース層27bおよびp+型ドレイン層28bの表面以外の金属層30を除去する。なお、金属層30の仕事関数は金属層29の仕事関数と互いに異ならせることができ、例えば、半導体層23a、23bがSiの場合、金属層29としてTi、金属層30としてNiを用いることができる。
次に、図2(d)に示すように、レジストパターンR12を除去する。そして、層間絶縁膜31をゲート電極26a、26b上に形成するとともに、n+型ソース層27a、n+型ドレイン層28a、p+型ソース層27bおよびp+型ドレイン層28bにそれぞれ接続された配線層32を層間絶縁膜31上に形成する。
これにより、+型ソース層27aおよびn+型ドレイン層28aの表面に金属層29を形成するとともに、p+型ソース層27bおよびp+型ドレイン層28bの表面に金属層30を形成することが可能となり、n+型ソース層27aおよびn+型ドレイン層28aのコンタクト抵抗だけでなく、p+型ソース層27bおよびp+型ドレイン層28bのコンタクト抵抗も低減させることが可能となる。
図3は、本発明の第3実施形態に係る半導体装置の製造方法を示す断面図である。
図3(a)において、支持基板41上にはBOX層42が形成され、BOX層42上には、互いに素子分離された半導体層43a、43bが形成されている。そして、半導体層43a、43bの間には素子分離絶縁膜44が埋め込まれ、STI構造が形成されている。そして、半導体層43a、43b上には、ゲート絶縁膜45a、45bをそれぞれ介してゲート電極46a、46bがそれぞれ形成されている。そして、半導体層43aには、ゲート電極46aの両側にそれぞれ配置されたn+型ソース層47aおよびn+型ドレイン層48aが形成され、半導体層43bには、ゲート電極46bの両側にそれぞれ配置されたp+型ソース層47bおよびp+型ドレイン層48bが形成されている。
次に、図3(b)に示すように、スパッタリングなどの方法により、n+型ソース層47a、n+型ドレイン層48a、p+型ソース層47bおよびp+型ドレイン層48bが形成された半導体層43a、43b上に金属層49を成膜する。そして、フォトリソグラフィー技術を用いることにより、金属層49が成膜されたn+型ソース層47aおよびn+型ドレイン層48aを覆うレジストパターンR21を形成する。そして、レジストパターンR21をマスクとして金属層49のエッチングを行うことにより、n+型ソース層47aおよびn+型ドレイン層48aの表面以外の金属層49を除去する。
次に、図3(c)に示すように、レジストパターンR21を除去する。そして、スパッタリングなどの方法により、金属層49がn+型ソース層47aおよびn+型ドレイン層48aの表面に形成された半導体層43a、43b上に金属層50を成膜する。そして、フォトリソグラフィー技術を用いることにより、金属層49を介して金属層50が成膜されたn+型ソース層47aおよびn+型ドレイン層48aを覆うとともに、金属層50が成膜されたp+型ソース層47bおよびp+型ドレイン層48bを覆うレジストパターンR22を形成する。そして、レジストパターンR22をマスクとして金属層50のエッチングを行うことにより、p+型ソース層47bおよびp+型ドレイン層48bの表面並びに金属層49の表面以外の金属層50を除去する。
これにより、金属層49を介して金属層50をn+型ソース層47aおよびn+型ドレイン層48a上に形成することが可能となるとともに、金属層50をp+型ソース層47bおよびp+型ドレイン層48b上に形成することが可能となる。このため、p+型ソース層47bおよびp+型ドレイン層48bの表面に形成された金属層50と仕事関数の異なる金属層49を、n+型ソース層47aおよびn+型ドレイン層48aの表面に形成することが可能となるとともに、金属層49の表面に形成された金属層50を除去する必要がなくなる。この結果、金属層49、50のエッチングレートが近い場合においても、n+型ソース層47aおよびn+型ドレイン層48aの表面に形成された金属層49を残したまま、p+型ソース層47bおよびp+型ドレイン層48bの表面に金属層50を形成することが可能となる。従って、エッチングレートの制約を伴うことなく、金属層49、50を選択することが可能となり、金属層49、50の選択の幅を広げることを可能として、+型ソース層47aおよびn+型ドレイン層48aだけでなく、p+型ソース層47bおよびp+型ドレイン層48bのコンタクト抵抗を低減させることができる。
次に、図3(d)に示すように、レジストパターンR22を除去する。そして、層間絶縁膜51をゲート電極46a、46b上に形成するとともに、n+型ソース層47a、n+型ドレイン層48a、p+型ソース層47bおよびp+型ドレイン層48bにそれぞれ接続された配線層52を層間絶縁膜51上に形成する。
なお、上述した実施形態では、SOI基板上に形成された電界効果型トランジスタを例にとって説明したが、SOI基板上に形成された電界効果型トランジスタ以外にも、バルク半導体基板上に形成された電界効果型トランジスタに適用してもよい。また、例えば、TFT(Thin Film Transistor)などに適用してもよい。
本発明の第1実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第2実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第3実施形態に係る半導体装置の製造方法を示す断面図。
符号の説明
1、21、41 支持基板、2、22、42 BOX層、3a、3b、23a、23b、43a、43b 半導体層、4、24、44 素子分離絶縁膜、5a、5b、25a、25b、45a、45b ゲート絶縁膜、6a、6b、26a、26b、46a、46b ゲート電極、7a、27a、47a n+型ソース層、7b、27b、47b p+型ソース層、8a、28a、48a n+型ドレイン層、8b、28b、48b p+型ドレイン層、9、10、29、30、49、50 金属層、11、31、51 層間絶縁膜、12、32、52配線層、R1、R11、R22 レジストパターン、H1、H2 開口部

Claims (8)

  1. 第1導電型電界効果型トランジスタと第2導電型電界効果型トランジスタとが同一基板上に形成された半導体装置において、
    前記第1導電型電界効果型トランジスタのソース/ドレイン層の表面に形成された第1金属層と、
    前記第2導電型電界効果型トランジスタのソース/ドレイン層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする半導体装置。
  2. 前記第1金属層の仕事関数は、前記第2導電型電界効果型トランジスタのソース/ドレイン層の仕事関数よりも、前記第1導電型電界効果型トランジスタのソース/ドレイン層の仕事関数に近くなるように設定され、
    前記第2金属層の仕事関数は、前記第1導電型電界効果型トランジスタのソース/ドレイン層の仕事関数よりも、前記第2導電型電界効果型トランジスタのソース/ドレイン層の仕事関数に近くなるように設定されていることを特徴とする請求項1記載の半導体装置。
  3. 第1導電型電界効果型トランジスタと第2導電型電界効果型トランジスタとが同一基板上に形成された半導体装置において、
    前記第1導電型電界効果型トランジスタのソース/ドレイン層の表面に形成された第1金属層と、
    前記第2導電型電界効果型トランジスタのソース/ドレイン層の表面および前記第1金属層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする半導体装置。
  4. 半導体層上に形成された第1および第2ゲート電極と、
    前記第1ゲート電極の両側の半導体層にそれぞれ形成された第1導電型ソース/ドレイン層と、
    前記第2ゲート電極の両側の半導体層にそれぞれ形成された第2導電型ソース/ドレイン層と、
    前記第1導電型ソース/ドレイン層の表面に形成された第1金属層と、
    前記第2導電型ソース/ドレイン層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする半導体装置。
  5. 半導体層上に形成された第1および第2ゲート電極と、
    前記第1ゲート電極の両側の半導体層にそれぞれ形成された第1導電型ソース/ドレイン層と、
    前記第2ゲート電極の両側の半導体層にそれぞれ形成された第2導電型ソース/ドレイン層と、
    前記第1導電型ソース/ドレイン層の表面に形成された第1金属層と、
    前記第2導電型ソース/ドレイン層の表面および前記第1金属層の表面に形成され、前記第1金属層と仕事関数の異なる第2金属層とを備えることを特徴とする半導体装置。
  6. 第1および第2ゲート電極を半導体層上に形成する工程と、
    前記第1ゲート電極の両側にそれぞれ配置された第1導電型ソース/ドレイン層を前記半導体層に形成する工程と、
    前記第2ゲート電極の両側にそれぞれ配置された第2導電型ソース/ドレイン層を前記半導体層に形成する工程と、
    前記第1導電型ソース/ドレイン層の表面を露出させる第1開口部が設けられた第1レジストパターンを前記半導体層上に形成する工程と、
    前記第1レジストパターンが形成された前記半導体層上に第1金属層を成膜する工程と、
    前記第1金属層が成膜された前記第1レジストパターンを除去する工程と、
    前記第2導電型ソース/ドレイン層の表面を露出させる第2開口部が設けられた第2レジストパターンを前記半導体層上に形成する工程と、
    前記第2レジストパターンが形成された前記半導体層上に前記第1金属層と仕事関数の異なる第2金属層を成膜する工程と、
    前記第2金属層が成膜された前記第2レジストパターンを除去する工程とを備えることを特徴とする半導体装置の製造方法。
  7. 第1および第2ゲート電極を半導体層上に形成する工程と、
    前記第1ゲート電極の両側にそれぞれ配置された第1導電型ソース/ドレイン層を前記半導体層に形成する工程と、
    前記第2ゲート電極の両側にそれぞれ配置された第2導電型ソース/ドレイン層を前記半導体層に形成する工程と、
    前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に第1金属層を成膜する工程と、
    前記第1導電型ソース/ドレイン層上の第1金属層を覆う第1レジストパターンを前記半導体層上に形成する工程と、
    前記第1レジストパターンをマスクとして前記第1金属層をエッチングすることにより、前記第1導電型ソース/ドレイン層の表面に第1金属層を形成する工程と、
    前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に、前記第1金属層と仕事関数の異なる第2金属層を成膜する工程と、
    前記第2導電型ソース/ドレイン層上の第2金属層を覆う第2レジストパターンを前記半導体層上に形成する工程と、
    前記第2レジストパターンをマスクとして前記第2金属層をエッチングすることにより、前記第2導電型ソース/ドレイン層の表面に第2金属層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  8. 第1および第2ゲート電極を半導体層上に形成する工程と、
    前記第1ゲート電極の両側にそれぞれ配置された第1導電型ソース/ドレイン層を前記半導体層に形成する工程と、
    前記第2ゲート電極の両側にそれぞれ配置された第2導電型ソース/ドレイン層を前記半導体層に形成する工程と、
    前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に第1金属層を成膜する工程と、
    前記第1導電型ソース/ドレイン層上の第1金属層を覆う第1レジストパターンを前記半導体層上に形成する工程と、
    前記第1レジストパターンをマスクとして前記第1金属層をエッチングすることにより、前記第1導電型ソース/ドレイン層の表面に第1金属層を形成する工程と、
    前記第1および第2導電型ソース/ドレイン層が形成された半導体層上に、前記第1金属層と仕事関数の異なる第2金属層を成膜する工程と、
    前記第2導電型ソース/ドレイン層上の第2金属層および前記第1金属層を覆う第2レジストパターンを前記半導体層上に形成する工程と、
    前記第2レジストパターンをマスクとして前記第2金属層をエッチングすることにより、前記第2導電型ソース/ドレイン層の表面および前記第1金属層の表面に第2金属層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
JP2004092359A 2004-03-26 2004-03-26 半導体装置および半導体装置の製造方法 Pending JP2005277345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004092359A JP2005277345A (ja) 2004-03-26 2004-03-26 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004092359A JP2005277345A (ja) 2004-03-26 2004-03-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005277345A true JP2005277345A (ja) 2005-10-06

Family

ID=35176633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092359A Pending JP2005277345A (ja) 2004-03-26 2004-03-26 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005277345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540603A (ja) * 2006-06-15 2009-11-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 低接触抵抗cmos回路およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540603A (ja) * 2006-06-15 2009-11-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 低接触抵抗cmos回路およびその製造方法

Similar Documents

Publication Publication Date Title
JP4452067B2 (ja) 応力チャネルを有する電界効果トランジスタおよびその製造方法
US7393732B2 (en) Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7989296B2 (en) Semiconductor device and method of manufacturing same
KR101438291B1 (ko) 비-리세싱된 쉘로우 트렌치 아이솔레이션(STI) 상의 더미 게이트를 갖는 FinFET
JP4006419B2 (ja) ハイブリッド・プレーナおよびFinFETCMOSデバイス
JP5182703B2 (ja) 半導体装置
US7927968B2 (en) Dual stress STI
US20050202600A1 (en) Silicon-on insulator (soi) substrate having dual surface crystallographic orientations and method of forming same
JP2013536577A (ja) 集積フィンベースの電界効果トランジスタ(FinFET)およびその製造方法
JP2009152394A (ja) 半導体装置及びその製造方法
JP2008503104A (ja) 複数の半導体層を備えた半導体デバイス
JP2008504693A (ja) 異なるゲート誘電体を用いたnmos及びpmosトランジスタを具備する相補型金属酸化物半導体集積回路
JP2007200972A (ja) 半導体装置およびその製造方法
JP2006278658A (ja) 半導体装置の製造方法
JP2006229047A (ja) 半導体装置及び半導体装置の製造方法
JP2008091536A (ja) 半導体装置及びその製造方法
TW200809982A (en) Fabricating process and structure of trench power semiconductor device
EP2050128B1 (en) Raised sti structure and superdamascene technique for nmosfet performance enhancement with embedded silicon carbon
US20080251842A1 (en) P-Channel FET Whose Hole Mobility is Improved by Applying Stress to the Channel Region and a Method of Manufacturing the Same
JP2007287728A (ja) 半導体装置
TW200840038A (en) Electronic device including insulating layers having different strains and a process for forming the electronic device
JP2005277345A (ja) 半導体装置および半導体装置の製造方法
JP2004235345A (ja) 半導体装置及びその製造方法
JP2004079790A (ja) 完全空乏型soi−mosトランジスタおよびその製造方法
JP2005012087A (ja) 半導体装置