JP2005275004A - 液晶パネル - Google Patents

液晶パネル Download PDF

Info

Publication number
JP2005275004A
JP2005275004A JP2004088474A JP2004088474A JP2005275004A JP 2005275004 A JP2005275004 A JP 2005275004A JP 2004088474 A JP2004088474 A JP 2004088474A JP 2004088474 A JP2004088474 A JP 2004088474A JP 2005275004 A JP2005275004 A JP 2005275004A
Authority
JP
Japan
Prior art keywords
line
liquid crystal
crystal panel
lines
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004088474A
Other languages
English (en)
Other versions
JP4951841B2 (ja
Inventor
Osamu Kobayashi
修 小林
Osamu Kai
修 甲斐
Shinichiro Tanaka
慎一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2004088474A priority Critical patent/JP4951841B2/ja
Publication of JP2005275004A publication Critical patent/JP2005275004A/ja
Application granted granted Critical
Publication of JP4951841B2 publication Critical patent/JP4951841B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 アクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の静電破壊に強く、消費電力の小さい液晶パネルを提供する。
【解決手段】 マトリックス状に配列した走査線11と映像線12とで囲まれる各領域に液晶表示素子14及び薄膜トランジスタ13を配列して各画素を構成した液晶パネル10において、各走査線11及び各映像線12に第1の静電気保護回路151、152を接続したうえ走査線11及び映像線12同士をそれぞれ短絡線161、162で束ね、各短絡線で束ねられた走査線11及び映像線12と共通電位線17とを接続してなり、短絡線161、162で束ねられた走査線11又は映像線12と共通電位線17との間のうち少なくとも走査線11と共通電位線17との間は第2の静電気保護回路181を介して接続する。
【選択図】 図2

Description

本発明は、液晶表示装置などに使用される液晶パネルに関するものであり、特に各表示素子にアクティブ素子を付設したアクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶パネルに係るものである。
液晶表示装置の液晶パネルには、単純マトリクス方式のものと、アクティブ・マトリクス方式のものがあるが、液晶表示装置の高精細度化によって、単純マトリクス方式のものには、クロストークが生じることによる画像のコントラスト悪化が起きるので、これを防ぐため画素1個ごとに薄膜トランジスタか薄膜ダイオード等のスイッチング素子を設けたアクティブ・マトリクス方式の液晶パネルが多用されるようになっている。
各表示素子に薄膜トランジスタや薄膜ダイオード等のアクティブ素子を付設して構成した画素を用いるアクティブ・マトリクス方式の液晶パネルにおいては、製造工程中に外部から浸入したり液晶パネルに発生する静電気によって、アクティブ素子が破壊されることにより、電気的に独立している各走査線又は映像線が相互間の短絡を発生する。
例えば、液晶表示パネルを加工する工程においては、露光ステージ上にTFT基板を載置し、露光などの所定の加工作業を行うが、その過程でTFT基板を露光ステージ上で位置合わせする工程等において、ガラス基板からなるTFT基板と露光ステージとの間で摩擦による静電気の帯電が生じる。また、露光終了後に搬送手段によって露光ステージからTFT基板を移動する際に剥離帯電が生じる。そして、この時、帯電した静電気が大きくなってスパークし、基板上に形成された素子を破壊する静電破壊が発生する。
このような配線間の短絡による静電破壊は、表示画面に線欠陥や、点欠陥を生じるおそれがあり、液晶表示装置の製造歩留まりに大きな影響を及ぼすことになる。このため薄膜トランジスタの静電破壊の防止策として、液晶パネルの配線の外周部に、後に各配線と切り離される外ショートリングを設け、各配線を外ショートリングと接続して、静電気を各配線に分散させ、走査線と映像線間の電圧を緩和する方法がとられていた。
しかし、外ショートリングの場合には、基板の切断工程において切り離されるものであり、外ショートリングを切り離した後には、液晶パネルが薄膜トランジスタの静電破壊の防止策としては何も備えていないため、外ショートリング切断後の静電気対策が問題となった。そこで、図5に示す特許文献1の発明のように、外ショートリング切断後にも静電気対策となるよう内ショートリングEを設け、各配線を保護トランジスタを介して内ショートリングEに接続するものが提案されている(特許文献1参照)。
また、図6のように、走査線と映像線が、それぞれ別の静電気防止回路120、130を介して各別の短絡配線160、170に接続され、さらに走査線と映像線がそれぞれ別のショートバー100、110に接続され、走査線の短絡配線160には走査電圧の最小値電圧Vg1を、映像線の短絡配線170には安定な共通電圧Vcomを印加するものもあった(特許文献2参照)。
しかしながら、上記特許文献1に開示された発明によれば、アース線に接続された各配線は、静電破壊対策のために保護トランジスタを介して内ショートリングに接続されたものであり、どうしてもアース線と各線間に電流が流れてしまうので消費電力が大きくなるという問題点があった。
また、特許文献2に開示された発明の場合は、走査線と映像線の各線が二重に、内は短絡配線に静電気防止回路を介して接続され、外はショートバーに接続されているが、外ショートバーを切り離した後は、漏れ電流によって消費電力が大きいという問題があった。
特開昭63−10558号公報(第2頁−3頁,第1図) 特開平10−303431号公報(第5頁−6頁,図7)
これに対して、本発明者らは、静電破壊対策のために内ショートリングを形成し走査線と映像線を接続し、これをアレイ基板のアレイ側に形成された共通電位線に接続していた。この共通電位線の電位は、カラーフィルター基板の対向電極に与えられるものと同じで、基板の四隅で対向電極と接続したものである。
しかしながら、この場合には、消費電力が大きくなるという問題が生じた。
すなわち、対向電極に接続される各配線は、内ショートリングに静電破壊対策のためトランジスタを介して接続されたままとなる。ところが共通電位線に接続されたままであると、共通電位線と各走査線又は映像線、特に走査線との間に電流が流れてしまう。これは、図1の液晶表示装置の駆動時における電圧波形図に示したように、走査線には、走査されないときにも常に電圧Voffが加わっており、走査されたときには電圧Vonが加えられるので、共通電位線と走査線に加わる電圧との電位差が大きいためである。走査線に加えられる電圧は、映像線に加えられる電圧よりも大きいので、走査線と共通電位線間に流れる電流が大きくなる。よって、液晶パネルの消費電力が大きくなるので、より消費電力の少ない液晶パネルが求められている。
本願の発明者は、前記の問題点を解消すべく種々検討を行った結果、静電破壊対策のためのトランジスタが接続された走査線と映像線をそれぞれ短絡線で束ねた上、各短絡線で束ねられた各配線をトランジスタを介して内ショートリングに接続することにより各配線と内ショートリングとの間に生じる漏れ電流を押さえることができ、これによって消費電力の少ない液晶パネルを提供することができることに着目し、本発明を完成するに至ったものである。
すなわち、本発明は、前記の問題点を解決することを課題とし、静電破壊に対する保護回路を備えた液晶パネルにおいて、消費電力の少ない液晶パネルを提供することを目的とするものであり、特に、アクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶パネルに係り、静電破壊に強く、しかも消費電力の小さい液晶パネルの提供を目的とするものである。
前記課題を解決するために、本願の請求項1にかかる発明は、マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線に第1の静電気保護回路を接続したうえ走査線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該走査線と共通電位線とを接続してなり、該短絡線で束ねられた該走査線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第2の静電気保護回路を介して接続したことを特徴とする。
本発明にかかる発明の液晶パネルにおいては、前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続することを特徴とする。
また、本発明にかかる発明の液晶パネルにおいては、前記各映像線に第1の静電気保護回路を接続したうえ映像線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該映像線と共通電位線とを接続してなり、該短絡線で束ねられた該映像線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第2の静電気保護回路を介して接続したことを特徴とする。
また、本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路が、2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることが好ましい。
また、本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。
また、本発明にかかる発明の液晶パネルにおいては、前記第2の静電気保護回路が、非線形抵抗素子からなるものであることが好ましい。
また、本願の第2の実施態様である請求項7にかかる発明は、マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線及び該各映像線に逆方向に並列接続した2個の非線形抵抗素子からなる第1の静電気保護回路を接続したうえ該各走査線及び該各映像線同士を短絡線で接続し、該短絡線で束ねられた該走査線及び該映像線を共通電位に接続してなり、該走査線又は該映像線と共通電位との少なくともいずれかの間は逆方向に並列接続した2個の非線形抵抗素子からなる第2の静電気保護回路を介して接続したことを特徴とする。
上記本発明にかかる発明の液晶パネルにおいては、前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続する前記第2の静電気保護回路であることを特徴とする。
また、上記本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路が、2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることが好ましい。
また、上記本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。
請求項1〜2又は請求項7に係る発明によれば、簡単な構成で、静電破壊に強く、しかも消費電力の少ない液晶パネルの提供ができる。
また、請求項3又は請求項8に係る発明によれば、共通電位への接続が簡単な構成で可能であり、静電破壊に強く、しかも消費電力の少ない液晶パネルの提供ができるようになる。
さらに、請求項4〜6又は請求項9〜10に係る発明によれば、静電気保護回路を薄膜トランジスタの製造と同工程で形成できるので、静電破壊に強く、しかも消費電力の少ない液晶パネルが、製造工程に特別の変更をすることなく提供できるようになる。
以下、本発明にかかる液晶パネルについて、添付の図面を参照して実施例につき詳細に説明する。すなわち、本発明の上記目的は、以下の構成による本発明の一態様により達成し得る。
アクティブ・マトリックス方式の液晶表示装置の液晶パネルにおいては、液晶層を介して対向配置されるガラス等からなる2枚の基板のうち、一方の基板の液晶層側の面に、そのX方向に延在し、Y方向に並べて設けられる複数の走査線と、この走査線と絶縁されてY方向に延在し、X方向に並べて設けられる複数の映像線とが形成されている。
図2に示すように、液晶パネル10においては、これらのマトリックス状に配列した走査線11と映像線12とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば薄膜トランジスタ13や薄膜ダイオードと、透明画素電極14が形成され、液晶表示素子を構成している。図において、スイッチング素子である薄膜トランジスタ13のゲート電極は走査線11に、ドレイン電極は映像線12に、ソース電極は透明画素電極14にそれぞれ接続されている。このような構成において、走査線11に走査信号が供給されることにより、薄膜トランジスタ13がオンされ、オンされた薄膜トランジスタを介して映像線12からの映像信号が画素電極14に供給される。
本発明に係る液晶パネル10においては、各走査線11及び各映像線12に第1の静電気保護回路151、152を接続したうえ走査線11及び映像線12同士をそれぞれ短絡線161、162で束ね、短絡線161,162で束ねられた走査線11及び映像線12と共通電位線(アース)17とを接続してなる。そして、短絡線161、162で束ねられた走査線11又は映像線12と共通電位線17との間のうち少なくとも走査線11と共通電位線17との間は第2の静電気保護回路181を介して接続される。
ここにおいて、共通電位線17は、液晶パネルのアレイ基板に設けた電極であって、アレイ基板の四隅のいずれかでカラーフィルター基板の対向電極と接続されており、結果的に第2の静電気保護回路181及び182とも接続された構造となる。
ところで、本発明に係る発明の液晶パネルにおいては、第1の静電気保護回路151、152及び第2の静電気保護回路181、182が、非線形抵抗素子からなるものであって、例えば2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。
すなわち、図3に示すように、第1の静電気保護回路151、152及び第2の静電気保護回路181、182は、2個のダイオード31、32を互いに逆向きに並列に配置した非線形な電流‐電圧特性を有する非線形抵抗素子で構成される。また、図4は、図3の2個のダイオードの代わりに、ゲート・ソース間を短絡した2個の薄膜トランジスタで構成されたものを示している。
図4の静電気保護回路において、この回路は、そのソースとドレインとが相互に接続された第1薄膜トランジスタ41と第2薄膜トランジスタ42からなる。第1薄膜トランジスタ41は、走査線11に接続される第1ゲート、その第1ゲートと第2薄膜トランジスタ42の第2ドレインに接続された第1ソース及び第2薄膜トランジスタ42の第2ソースに接続された第1ドレインを含む。第2薄膜トランジスタは第1ゲートの反対側で走査線に接続される第2ゲート、その第2ゲートと第1薄膜トランジスタの第1ドレインに接続された第2ソース及び第1薄膜トランジスタの第1ソースに接続された第2ドレインを含むものである。
このような素子で形成される第1及び第2の静電気保護回路は、液晶パネルのマトリックスアレイの薄膜トランジスタ13と同じ製造工程で形成できるので、特別の製造方法をとる必要がない。
第1の静電気保護回路151、152と第2の静電気保護回路181、182は、2個のダイオードのアノードとカソードを相互に接続した互いに逆方向に並列接続したダイオードの並列回路、又は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であるので、正、負の極性が異なる静電気等の高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする保護用のトランジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオン状態となって、高電圧はアースに導通され、アクティブ素子としての薄膜トランジスタは保護され、静電破壊を防止できる。
また、アレイテスト前は外ショートリング(図示せず)で各配線間が短絡されているので、静電気から保護される。アレイテスト後、液晶パネルを外ショートリングから切り離した後は、短絡線161、162と共通電位線17に接続された二重の静電気保護回路151、152及び181、182によって、静電気による薄膜トランジスタ13の閾値電圧Vthの変動等の発生が防止されることになる。
一方、消費電力は走査線11と映像線12を、各配線を束ねて第2の静電気保護回路181、182のダイオードや薄膜トランジスタを介して共通電位線17に接続することにより、ダイオードや薄膜トランジスタを介在させた分だけ各配線の束と共通電位線17との間で電流が流れ難くなり、これによって、共通電位線17への漏れ電流が抑制され、消費電力の小さい液晶パネルが得られる。
なお、走査線11と映像線12のいずれかのみ第2の静電気保護回路181又は182を介して共通電位線17に接続する場合には、映像線に加わる電圧に比較して走査線に加わる電圧の方が大きいので、走査線と共通電位線間に流れる電流が大きく、走査線11に第2の静電気保護回路181を接続した場合のほうが消費電力を小さくする効果が大きい。従って、本発明においては、少なくとも走査線11を、第2の静電気保護回路181を介して共通電位線17に接続することが必要である。
なお、以上において、共通電位として説明したのは、アースを含む共通電位であることは勿論、説明するまでもないことである。
以上、図面を参照して本発明の実施例を説明した。ただし、以上に示したのは本発明の技術思想を具体化するための例を例示するものであって、本発明をこの実施例に特定することを意図するものではなく、その要旨を逸脱しない範囲において種々変更可能であり、変更例にも等しく適用し得るものである。
液晶表示装置の駆動時における電圧波形図である。 本発明に係る液晶パネルの一実施例説明図である 本発明に係る静電気保護回路の回路図である。 本発明に係る他の静電気保護回路の回路図である。 従来の液晶表示装置の平面図である。 他の従来の液晶表示装置の回路構成図である。
符号の説明
10 液晶パネル
11 走査線
12 映像線
13 薄膜トランジスタ
14 透明画素電極
151、152 第1の静電気保護回路
161、162 短絡線
17 共通電位線
181、182 第2の静電保護回路

Claims (10)

  1. マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線に第1の静電気保護回路を接続したうえ走査線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該走査線と共通電位線とを接続してなり、該短絡線で束ねられた該走査線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第2の静電気保護回路を介して接続したことを特徴とする液晶パネル。
  2. 前記各映像線に第1の静電気保護回路を接続したうえ映像線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該映像線と共通電位線とを接続してなり、該短絡線で束ねられた該映像線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第2の静電気保護回路を介して接続したことを特徴とする請求項1に記載の液晶パネル。
  3. 前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続することを特徴とする請求項1又は請求項2に記載の液晶パネル。
  4. 前記第1及び第2の静電気保護回路は、2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることを特徴とする請求項1〜3に記載の液晶パネル。
  5. 前記第1及び第2の静電気保護回路は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることを特徴とする請求項1〜3に記載の液晶パネル。
  6. 前記第2の静電気保護回路が、非線形抵抗素子からなるものであることを特徴とする請求項1〜3に記載の液晶パネル。
  7. マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線及び該各映像線に逆方向に並列接続した2個の非線形抵抗素子からなる第1の静電気保護回路を接続したうえ該各走査線及び該各映像線同士を短絡線で接続し、該短絡線で束ねられた該走査線及び該映像線を共通電位に接続してなり、該走査線又は該映像線と共通電位との少なくともいずれかの間は逆方向に並列接続した2個の非線形抵抗素子からなる第2の静電気保護回路を介して接続したことを特徴とする液晶パネル。
  8. 前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続する前記第2の静電気保護回路であることを特徴とする請求項7に記載の液晶パネル。
  9. 前記第1及び第2の静電気保護回路が、2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることを特徴とする請求項7又は請求項8に記載の液晶パネル。
  10. 前記第1及び第2の静電気保護回路は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることを特徴とする請求項1〜3に記載の液晶パネル。
JP2004088474A 2004-03-25 2004-03-25 液晶パネル Expired - Lifetime JP4951841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004088474A JP4951841B2 (ja) 2004-03-25 2004-03-25 液晶パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004088474A JP4951841B2 (ja) 2004-03-25 2004-03-25 液晶パネル

Publications (2)

Publication Number Publication Date
JP2005275004A true JP2005275004A (ja) 2005-10-06
JP4951841B2 JP4951841B2 (ja) 2012-06-13

Family

ID=35174745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004088474A Expired - Lifetime JP4951841B2 (ja) 2004-03-25 2004-03-25 液晶パネル

Country Status (1)

Country Link
JP (1) JP4951841B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156312A (ja) * 2005-12-08 2007-06-21 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007192959A (ja) * 2006-01-18 2007-08-02 Sony Corp 表示装置
JP2007310131A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp アクティブマトリクス基板及びアクティブマトリクス表示装置
US7619696B2 (en) 2006-09-28 2009-11-17 Epson Imaging Devices Corporation Liquid crystal display panel
JP2010020280A (ja) * 2008-07-09 2010-01-28 Samsung Electronics Co Ltd 表示装置
JP2010066719A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp 表示装置
CN103091913A (zh) * 2011-10-28 2013-05-08 株式会社日本显示器西 电光设备和显示设备
CN106662783A (zh) * 2014-04-30 2017-05-10 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392629A (ja) * 1989-08-28 1991-04-17 O & S Mfg Co トルクロッド
JPH0990428A (ja) * 1995-09-28 1997-04-04 Casio Comput Co Ltd Tft液晶表示素子
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP2005093459A (ja) * 2003-09-12 2005-04-07 Casio Comput Co Ltd 表示パネルの静電気保護構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392629A (ja) * 1989-08-28 1991-04-17 O & S Mfg Co トルクロッド
JPH0990428A (ja) * 1995-09-28 1997-04-04 Casio Comput Co Ltd Tft液晶表示素子
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP2005093459A (ja) * 2003-09-12 2005-04-07 Casio Comput Co Ltd 表示パネルの静電気保護構造

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156312A (ja) * 2005-12-08 2007-06-21 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007192959A (ja) * 2006-01-18 2007-08-02 Sony Corp 表示装置
JP2007310131A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp アクティブマトリクス基板及びアクティブマトリクス表示装置
US7619696B2 (en) 2006-09-28 2009-11-17 Epson Imaging Devices Corporation Liquid crystal display panel
JP2010020280A (ja) * 2008-07-09 2010-01-28 Samsung Electronics Co Ltd 表示装置
JP2010066719A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp 表示装置
CN103091913A (zh) * 2011-10-28 2013-05-08 株式会社日本显示器西 电光设备和显示设备
JP2013097052A (ja) * 2011-10-28 2013-05-20 Japan Display West Co Ltd 電気光学装置および表示装置
US9146432B2 (en) 2011-10-28 2015-09-29 Japan Display Inc. Electro-optic device having an electrostatic protection circuit for protecting a gate driver and display device thereof
CN106662783A (zh) * 2014-04-30 2017-05-10 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示装置
US9939696B2 (en) 2014-04-30 2018-04-10 Sharp Kabushiki Kaisha Active matrix substrate and display device including active matrix substrate
CN106662783B (zh) * 2014-04-30 2018-11-13 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示装置

Also Published As

Publication number Publication date
JP4951841B2 (ja) 2012-06-13

Similar Documents

Publication Publication Date Title
JP4305486B2 (ja) 液晶表示パネル
US7379127B2 (en) Electrostatic discharge protection circuit and method of electrostatic discharge protection
JP4260622B2 (ja) 画素形成された電子装置の静電放電保護
JP5351268B2 (ja) アクティブマトリクス基板、表示パネル及びそれらの検査方法
KR100977978B1 (ko) 액정표시장치 및 그 제조 방법
JP3272558B2 (ja) マトリクス型表示装置
TWI453517B (zh) 液晶顯示裝置之畫素陣列基板
JP2005242307A (ja) アクティブマトリクス基板及び表示装置
RU2495498C1 (ru) Подложка матрицы и жидкокристаллическая панель отображения
TW200807119A (en) Display device with static electricity protecting circuit
KR20080062668A (ko) 액정표시장치
JP4385691B2 (ja) 表示パネルの静電気保護構造及び液晶表示パネル
JP4951841B2 (ja) 液晶パネル
JP2011216721A (ja) 電子装置
JP2016114680A (ja) アレイ基板およびそれを用いた表示装置
US10168592B2 (en) Display panel
JP2008116770A (ja) 表示装置
JP6662831B2 (ja) アクティブマトリクス基板及びそれを備えたx線撮像パネル
JP2007310131A (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
US20110242078A1 (en) Display panel and display device provided with this
JP2008310209A (ja) 液晶パネル及びその製造方法
JP2002099224A (ja) 表示装置用電極基板及びその検査方法
JP2008216997A (ja) 液晶表示装置
JP2005115049A (ja) アクティブマトリクス基板
JP2007192959A (ja) 表示装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100922

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4951841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term